JP2006156950A - 半導体発光素子の製造方法 - Google Patents

Abstract

【課題】 ウェハ全面に均一に、簡易かつ高い歩留まりでウェハボンディングを行うことができる発光ダイオードの製造方法を提供すること。
【解決手段】 発光層７を有する第１のウェハ２２の表面に、発光層７からの光に対して透明なＧａＰ基板である第２のウェハ２３を配置する。締め付け面圧5〜500kg/cm²の範囲において、応力緩和率1.5〜3.0％を有する緩衝膜２４を介して、第１および第２のウェハ２２，２３の接触面に圧縮力を作用させると共に、加熱炉で加熱する。第１および第２のウェハ２２，２３を、接合不良を生じることなく全面に亘って接合することができる。
【選択図】図１

Description

本発明は、例えば照明、情報表示装置および情報伝送装置等の光源に用いられる半導体発光素子の製造方法に関する。

従来より、発光ダイオード（以下、ＬＥＤ：Light Emitting Diodeという）において内部で発生した光を外部に取り出す効率、すなわち外部出射効率を向上させることは、非常に重要である。

外部出射効率を向上させるためには、ＬＥＤの基板として発光波長に対して透明なものを用いることが一般的である。発光波長に対して不透明な基板を用いた場合には、その基板により発光光が吸収されるため、発光層に関して基板と反対側の面（以下、この面を上面という）にしか実質的に光を出射できない。これに対して、発光波長に対して透明な基板を用いた場合には、上面だけでなく他の面からも光を出射させることが可能となる。また、ＬＥＤの基板側の面（以下、この面を下面という）をボンディングした場合であっても、発光層から基板側に向かう光を上記下面で反射させて、上面および側面等から出射させることが可能となる。このような透明な基板を有するＬＥＤは、従来よりＩｎＧａＡｓＰ系の半導体材料を用いた赤外ＬＥＤや、ＡｌＧａＡｓ系の半導体材料を用いた赤外・赤色ＬＥＤや、ＧａＡｓＰ系の半導体材料を用いた黄色ＬＥＤや、ＧａＰ系の半導体材料を用いた緑色ＬＥＤ等に適用されている。

また、近年では、ＡｌＧａＩｎＰ系の半導体材料を用いた赤・黄・緑色ＬＥＤ等の開発において、複数の基板を互いに直接接合するウェハボンディング技術が急速に実用化され始めている。このウェハボンディング技術により、発光波長に対して透明な基板をＬＥＤ基板に接合することによって、ＬＥＤの外部出射効率の向上が図られている。

この種の第１の従来技術として、ＧａＡｓ（ガリウム砒素）基板上に形成したＡｌＧａＩｎＰ（アルミニウム・ガリウム・インジウム・リン）系の半導体層の表面に、ＧａＰ（ガリウム・リン）透明基板を、加圧と高温処理によって直接接合する技術が提案されている（特許第３２３０６３８号公報：特許文献１参照）。

また、第２の従来技術として、Ｉｎ（インジウム）を含むボンディング層を介して、ＬＥＤ発光層と透明層とをウェハボンディングする技術が提案されている（特許第３５３２９５３号公報：特許文献２参照）。

また、第３の従来技術として、第１の基板上に成長した第１のエピタキシャル層上に、マスクを介して第２のエピタキシャル層を成長し、この第２のエピタキシャル層に、上記マスクに達するトレンチを形成する。この後、上記第２のエピタキシャル層上に第２の基板をウェハボンディングし、上記トレンチを介して上記マスクをエッチングする。これにより、上記第２のエピタキシャル層および第２の基板を、上記第１の基板および第１のエピタキシャル層から分離する技術が提案されている（特開２００１−５３０５６号公報：特許文献３参照）。

また、第４の従来技術として、ＧａＡｓ基板の上に発光層としての積層体を形成したエピタキシャルウェーハを形成し、エピタキシャルウェーハに、３００μｍピッチで縦横にブレードダイシングを行い、幅１００μｍ、深さ２０μｍの溝を設ける。このエピタキシャルウェーハの溝を設けた面にＧａＰ基板を接着した後、上記エピタキシャルウェーハのＧａＡｓ基板を除去し、電極を形成し、素子分離を行って、ＬＥＤチップを形成する技術が提案されている（特開２００１−５７４４１号公報：特許文献４参照）。

しかしながら、上記各従来技術には、以下のような問題点が有る。

すなわち、上記第１の従来技術では、ＬＥＤの製造に一般的に用いられる直径２インチや３インチのウェハでは、透明基板の全面を歩留まり良く均一に接着することが困難であるという問題がある。

出願人が行った試験では、図７の正面図および図８の平面図に示すような治具５０を用いて、ＧａＡｓ基板上にＡｌＧａＩｎＰ系の半導体層が形成されてなる第１ウェハ１２２の表面に、ＧａＰ透明基板である第２ウェハ１２３を密着させて加圧し、加熱炉で高温処理を行った。上記第１および第２ウェハ１２２，１２３は直径２インチのウェハである。その結果、高温処理の後に加熱炉からウェハを取り出したところ、ウェハに割れが生じて次の工程に移ることができなかった。また、ウェハを1／４に分割して接合を行った場合でも、半導体層および透明基板の接合面の平坦性に起因して、接合不良となる面積が比較的多く発生した。図９は、接合前の第１ウェハ１２２を示す図であり、図１０は、接合を行った後の第１および第２のウェハ１２２，１２３を示す図である。図１０に示すように、第１および第２のウェハ１２２，１２３に割れ１１２が生じ、また、接合部分１１０がウェハの中央および径方向外側に島状に生じて、これ以外の部分が接合されなくて接合不良が生じている。このように、上記第１の従来技術は、ＬＥＤの量産には適用し難いという問題がある。

また、第２の従来技術では、第１の実施例に記載されているように、成長基板上にＬＥＤ層を形成した後、透明基板をウェハボンディングする前に、上記成長基板を除去する。この成長基板が除去された状態のＬＥＤ層は、薄くて破損し易いので、歩留まりの低下を招くという問題がある。さらに、第２の実施例に記載されているように、ウェハボンディングを行うとき、ウェハの破損や亀裂を抑制するため、ウェハが柔軟となる温度に達したときに、空気圧ピストンで上記ウェハを加圧する装置が必要である。したがって、製造装置の複雑化やその制御の複雑化を招くという問題がある。

また、第３の従来技術には、ウェハボンディング工程の具体的な内容が記載されていない。

また、第４の従来技術によって製造されたＬＥＤチップは、エピタキシャルウェーハに１００μｍの幅の溝を３００μｍピッチで形成するので、このエピタキシャルウェーハとＧａＰ基板との接着面が小さくなるという問題がある。
特許第３２３０６３８号公報 特許第３５３２９５３号公報 特開２００１−５３０５６号公報 特開２００１−５７４４１号公報

そこで、本発明の課題は、ウェハ全面に均一に、簡易かつ高い歩留まりでウェハボンディングを行うことができる発光ダイオードの製造方法を提供することにある。

上記課題を解決するため、本発明の半導体発光素子の製造方法は、発光層を含む少なくとも１つの半導体層が形成された第１のウェハの表面に、上記発光層の発光波長に対して透明な第２のウェハを配置する工程と、
上記第１のウェハおよび第２のウェハのうちの少なくとも一方に、この第１のウェハおよび第２のウェハの接合不良を防止する接合不良防止構造を設ける工程と、
上記第１のウェハと第２のウェハとが互いに接する接触面に圧縮力を作用させると共に、上記接触面を加熱する工程と
を備えることを特徴としている。

上記構成によれば、上記第１のウェハの表面に、上記第２のウェハが配置される。上記第１のウェハおよび第２のウェハのうちの少なくとも一方に、上記接合不良防止構造が設けられる。この接合不良防止構造の存在の下、上記接触面に圧縮力を作用させると共に、この接触面を加熱する。したがって、上記第１のウェハおよび第２のウェハの上記接触面で互いに接する部分の例えば熱膨張係数が互いに異なるような場合においても、上記接触面における第１および第２のウェハの接合不良を防止することができる。

また、本発明の半導体発光素子の製造方法は、発光層を含む少なくとも１つの半導体層が形成された第１のウェハの表面に、上記発光層の発光波長に対して透明な透明層が形成された第２のウェハを、この第２のウェハの透明層の表面が上記第１のウェハの表面に接するように配置する工程と、
上記第１のウェハおよび第２のウェハのうちの少なくとも一方に、この第１のウェハおよび第２のウェハの接合不良を防止する接合不良防止構造を設ける工程と、
上記第１のウェハと第２のウェハとが互いに接する接触面に圧縮力を作用させると共に、上記接触面を加熱する工程と
を備えることを特徴としている。

上記構成によれば、上記第１のウェハの表面に、上記第２のウェハが、この第２のウェハの透明層の表面が上記第１のウェハの表面に接するように配置される。上記第１のウェハおよび第２のウェハのうちの少なくとも一方に、上記接合不良防止構造が設けられる。この接合不良防止構造の存在の下、上記接触面に圧縮力を作用させると共に、この接触面を加熱する。したがって、上記第１のウェハおよび第２のウェハの上記接触面で互いに接する部分の例えば熱膨張係数が互いに異なるような場合においても、上記第１のウェハおよび第２のウェハは、上記接触面における接合不良を防止することができる。

一実施形態の半導体発光素子の製造方法は、上記接合不良防止構造は、上記第１のウェハおよび第２のウェハの少なくとも一方の面であって、上記接触面と逆側の面に配置された応力緩衝膜である。

上記実施形態によれば、上記第１のウェハおよび第２のウェハの少なくとも一方の面であって、上記接触面と逆側の面に上記応力緩衝膜を配置した状態で、上記接触面に圧縮力を作用させると共に、この接触面を加熱する。これにより、上記接触面における応力の分布の偏りが低減する。したがって、上記接触面における第１および第２のウェハの接合不良を防止できる。

一実施形態の半導体発光素子の製造方法は、上記応力緩衝膜は、締め付け面圧5〜500kg/cm²の範囲において、応力緩和率1.5〜3.0％を有する。

上記実施形態によれば、締め付け面圧5〜500kg/cm²の範囲において、応力緩和率1.5〜3.0％を有する上記応力緩衝膜により、上記第１および第２のウェハの接合面における応力の偏りを効果的に低減することができる。より好ましくは、上記応力緩和率は、締め付け面圧5〜20kg/cm²の範囲において、応力緩和率1.8〜2.5％である。

一実施形態の半導体発光素子の製造方法は、上記応力緩衝膜は、0.2ｍｍ以上2.0ｍｍ以下の厚みを有する。

上記実施形態によれば、0.2ｍｍ以上2.0ｍｍ以下の厚みを有する上記応力緩衝膜により、上記第１および第２のウェハの接合面における応力の偏りを効果的に低減することができる。

一実施形態の半導体発光素子の製造方法は、上記接合不良防止構造は、上記接触面に臨むように所定間隔をおいて設けられた溝である。

上記実施形態によれば、上記接触面に臨むように所定間隔をおいて設けられた溝の存在の下、上記接触面に圧縮力を作用させると共に、この接触面を加熱する。これにより、上記接触面における応力の分布の偏りが低減する。したがって、上記接触面における第１および第２のウェハの接合不良を防止できる。なお、上記溝は、第１のウェハと第２のウェハのうちのいずれに設けてもよい。

一実施形態の半導体発光素子の製造方法は、
上記溝は、半導体発光素子のチップサイズに応じた間隔をおいて設けられている。

上記実施形態によれば、上記溝は、半導体発光素子のチップサイズに応じた間隔を置いて設けられているので、この溝に沿って第１および第２のウェハを分割することにより、容易に半導体発光素子のチップを得ることができる。

一実施形態の半導体発光素子の製造方法は、上記溝は、ダイシングで形成されている。

上記実施形態によれば、上記溝は、ダイシングで形成されるので、容易に接合不良防止構造を設けることができると共に、第１および第２のウェハをチップに分割できる。

一実施形態の半導体発光素子の製造方法は、上記溝は、エッチングで形成されている。

上記実施形態によれば、上記溝は、エッチングで形成されるので、容易に接合不良防止構造を設けることができると共に、第１および第２のウェハをチップに分割できる。

一実施形態の半導体発光素子の製造方法は、上記溝は、５μｍ以上８０μｍ以下の深さを有する。

上記実施形態によれば、上記溝は、５μｍ以上８０μｍ以下の深さを有するので、上記接触面における応力の分布の偏りを効果的に低減できる。なお、上記溝は、この溝が設けられた第１または第２のウェハにおいて、溝の底から接触面と反対側の面までの厚みが１００μｍ以上になる深さであるのが好ましい。

一実施形態の半導体発光素子の製造方法は、上記接合不良防止構造は、厚みが100μｍ以上300μｍ以下である上記第１のウェハおよび第２のウェハのうちの少なくとも一方である。

上記実施形態によれば、上記第１のウェハおよび第２のウェハのうちの少なくとも一方の厚みが100μｍ以上300μｍ以下であることにより、この第１および第２のウェハの接触面に圧縮力を作用させると共に加熱したとき、この接触面における応力の分布の偏りが低減する。したがって、上記接触面における第１および第２のウェハの接合不良を防止できる。

一実施形態の半導体発光素子の製造方法は、上記接合不良防止構造は、研削、エッチングおよびケミカルメカニカルポリッシュのうちの少なくとも１つによって形成する。

上記実施形態によれば、研削、エッチングおよびケミカルメカニカルポリッシュのうちの少なくとも１つによって、容易に接合不良防止構造を得ることができる。

一実施形態の半導体発光素子の製造方法は、上記第１のウェハおよび第２のウェハの少なくとも１つは、ＭＯＣＶＤ（有機金属化学気相蒸着）法またはＭＢＥ（分子線エピタキシー）法で形成された層を有する。

上記実施形態によれば、上記第１のウェハおよび第２のウェハの少なくとも１つは、ＭＯＣＶＤ法またはＭＢＥ法で形成された層を有し、この層は、成長に比較的長時間を要する。したがって、上記層を従来におけるように基板から一旦分離しようとすると、上記層のみによって所定の強度が得られる程度の比較的大きい厚みに成長する必要があるので、この層の成長にかかる時間が比較的長くなって、半導体発光素子の製造にかかる時間が比較的大きくなる。これに対して、上記実施形態によれば、上記層を基板から一旦分離しないで、ウェハの状態で第１および第２ウェハを接合できるので、上記層を所定の強度が得られる程度にまで成長する必要が無いから、半導体発光素子の製造にかかる時間を短縮できる。さらに、上記層は、発光に必要な最小限の厚みに成長すればよいので、この層の材料の無駄な使用を防止できる。

一実施形態の半導体発光素子の製造方法は、上記溝は、この溝が形成されたウェハの厚みに対して、１／３〜１／２０の割合の深さを有する。

上記実施形態によれば、上記接触面における応力の分布の偏りを効果的に低減できて、上記第１ウェハと第２ウェハの接合不良を効果的に防止できる。上記溝の深さの上記ウェハの厚みに対する割合が１／３よりも大きい場合、この溝が設けられたウェハに割れが生じ易くなる。一方、上記溝の深さの上記ウェハの厚みに対する割合が１／２０よりも小さい場合、上記接触面における応力分布の偏りの低減効果が不十分になって、上記第１ウェハと第２ウェハの接着面積の減少を招いてしまう。

一実施形態の半導体発光素子の製造方法は、上記溝は、この溝が設けられた間隔に対して、０．０５〜０．２の割合の幅を有する。

上記実施形態によれば、上記第１のウェハと第２のウェハの接触面積を確保しつつ、この接触面の応力の分布の偏りを防止して、接合不良の防止を行うことができる。上記溝の幅の上記間隔に対する割合が０．２よりも大きい場合、第１ウェハと第２ウェハの接触面積が減少する。一方、上記溝の幅の上記間隔に対する割合が０．０５よりも小さい場合、上記接触面における応力分布の偏りの低減効果が不十分となって、上記第１ウェハと第２ウェハの接着面積の減少を招いてしまう。

以上のように、本発明の半導体発光素子の製造方法は、発光層を含む少なくとも１つの半導体層が形成された第１のウェハの表面に、上記発光層の発光波長に対して透明な第２のウェハを配置する工程と、上記第１のウェハおよび第２のウェハのうちの少なくとも一方に、この第１のウェハおよび第２のウェハの接合不良を防止する接合不良防止構造を設ける工程と、上記第１のウェハと第２のウェハとが互いに接する接触面に圧縮力を作用させると共に、上記接触面を加熱する工程とを備えるので、上記第１のウェハおよび第２のウェハの上記接触面で互いに接する部分の例えば熱膨張係数が互いに異なるような場合においても、上記接触面における第１および第２のウェハの接合不良を防止することができる。

以下、本発明を図示の実施の形態により詳細に説明する。

実施形態では、発光層に４元の量子井戸を有するＡｌＧａＩｎＰ（アルミニウム・ガリウム・インジウム・リン）系の半導体発光素子としての発光ダイオードを製造する。

（第１実施形態）
図１は、上記発光ダイオードの製造方法における接合工程を示す図である。この接合工程は、第１のウェハ２２と第２のウェハ２３とを接合する工程であり、接合不良防止構造である応力緩衝膜としての緩衝膜２９を介して、上記第１および第２のウェハ２２，２３の間の接触面に圧縮力を作用させると共に、上記接触面を加熱する。

上記第１のウェハ２２は、ｎ型ＧａＡｓ（ガリウム・砒素）基板上に、発光層を含む複数の半導体層が形成されたものであり、上記第２のウェハ２３は、上記発光層からの光に対して透明なｐ型ＧａＰ基板２３である。

以下、図２Ａ乃至２Ｆを参照して、上記発光ダイオードの製造方法を説明する。なお、図２Ａ乃至２Ｅでは、上記第１のウェハ２２および第２のウェハ２３のうち、チップ状に分離すべき部分を示している。

先ず、図２Ａに示すように、ＧａＡｓ基板１上に、バッファー層２、エッチングストップ層３、電流拡散層４、バッファー層５、クラッド層６、発光層７、スペーサ層１６、クラッド層１７、中間層１８、貼付コンタクト層２０およびキャップ層２１を形成する。上記各層は、ＭＯＣＶＤ法により成長し、下記の表１および表２のような組成及び層厚を有する。

上記表１は、基板１から発光層７までの層について組成等を示している。上記表２は、上記発光層７上のスペーサ層１６からキャップ層２１までの層について組成等を示している。表１に示すように、上記発光層７は、図示しないが、ウエル層とバリア層とを交互に積層した４元の量子井戸層で構成されている。

また、上記ＧａＡｓ基板１は、上記各層の成長が行われる表面の面方位が（１００）面から＜０１１＞方向に１５°オフした角度になっている。なお、上記ＧａＡｓ基板１の表面の面方位は、他の面方位であってもよい。

また、上記ＧａＡｓ基板１上の各層は、ＭＢＥ法を用いて形成してもよい。

続いて、図２Ｂに示すように、キャップ層２１を除去すると共に、このキャップ層２１の除去により露出した貼付コンタクト層２０のうち、２μｍ程度の厚みに相当する部分を除去する。そして、上記部分が除去された貼付コンタクト層２０の表面を、ＣＭＰ（化学機械研磨）法で研磨して鏡面にする。これにより、第１のウェハ２２が得られる。

この後、図２Ｃに示すように、上記第１のウェハ２２の表面である貼付コンタクト層２０の表面に、第２のウェハであるＧａＰ基板２３を、第１のウェハのＧａＡｓ基板１の結晶軸に合わせて配置する。そして、上記第１のウェハ２２と第２のウェハ２３との接合工程を行う。

この接合工程では、図１に示すような治具５０を用いて、上記第１のウェハ２２と第２のウェハ２３とを接合する。上記治具５０は石英からなり、上記第１のウェハ２２を支持する下台５１と、上記第２のウェハ２３の図１において上側の面を覆う押さえ板５２と、所定の大きさの力を受けて上記押さえ板５２を押圧する押圧部５３を有する。この押圧部５３は、正面から見て概略コ字状を有する枠体５４によって上下方向に案内されるようになっている。上記枠体５４は上記下台５１に係合して、この下台５１と上記押圧部５３との間に位置する上記押さえ板５２に力を適切に伝達するようになっている。

上記治具の下台５１の上にＰＢＮ（熱分解チッ化ホウ素：パイロリティックボロンナイトライド）２４を配置し、このＰＢＮ上に、第１のウェハ２２および第２のウェハ２３を配置する。ここで、上記第２ウェハ２３についても表面を鏡面研磨し、この鏡面研磨した表面が、上記第１のウェハ２２の鏡面研磨した表面に接するように配置する。また、上記第１のウェハ２２の表面の成長軸と、上記第２のウェハ２３の表面の成長軸とを一致させる。この第２のウェハ２３の上側面であって、上記第１および第２のウェハ２２，２３との接触面と逆側の面に、接合不良防止構造としての緩衝膜２９を配置する。

上記緩衝膜２９は、締め付け面圧5〜500kg/cm²の範囲において、応力緩和率1.5〜3.0％を有する材料から形成されており、１ｍｍの厚みを有する。

上記緩衝膜２９の上側面にＰＢＮ２５を配置し、このＰＢＮ２５の上側面に治具の押さえ板５２を接触させる。そして、上記治具の押圧部５３に０．６Ｎｍの力を加えて、上記押さえ板５２および緩衝膜２９を介して、第２のウェハ２３と第１のウェハ２２との接触面に圧縮力を作用させる。この状態で、上記第１および第２のウェハ２２，２３を、治具５０と共に加熱炉にセットして、７５０℃の温度で１時間加熱する。ここで、上記第１および第２のウェハ２２，２３の接触面は、上記緩衝膜２９によって、応力の偏りが低減された状態で圧縮力がかかる。これにより、上記接触面の略全面に亘って良好な接合界面４０が形成される。

加熱が終了し、冷却を行った後、接合された第１および第２のウェハ２２，２３を加熱炉から取り出す。このようにしてウェハボンディング（直接接合）が行われた第１および第２ウェハ２２，２３の接合体は、図３の平面図に示すように、割れや接合不良等が生じることが無い。

この後、図２Ｄに示すように、第１ウェハ側の基板１およびバッファー層２をＮＨ_４ＯＨ−Ｈ_２Ｏ_２混合溶液によってエッチング除去する。

続いて、図２Ｅに示すように、第１ウェハ側のエッチングストップ層３をエッチング除去する。そして、上記エッチングストップ層３の除去により露出した電流拡散層４の表面に、Ｎ電極４５を形成する。一方、第２ウェハ側のＧａＰ基板２３を、表面部分のバックグラインド研削によって所定厚みに形成し、この研削後の表面にＰ電極４６を形成する。続いて、ウェハと電極４５，４６との接続部分を合金化するため、約４５０℃の温度の下で１５分間熱処理を行う。そして、電極４５，４６が形成された第１および第２のウェハ２２，２３を、ダイシングによってチップに分割して、図２Ｆに示すような発光ダイオードが完成する。

このようにして製造された発光ダイオードは、ＧａＰ基板２３と貼付コンタクト層２０との間の接合状況は良好であった。また、製造過程において、接合後の基板１、バッファー層２およびエッチングストップ層３のエッチング除去を経た後においても、また、比較的大きい力が加わるダイシングの後においても、接合部分に剥がれ等の不良は生じなかった。

このように、本実施形態の半導体発光素子の製造方法によれば、第１および第２のウェハ２２，２３を、比較的簡易な方法によって、全面に均一に接合することができる。したがって、発光強度が比較的高い発光ダイオードを、従来よりも歩留まり良く製造できる。

上記実施形態において、上記緩衝膜２９は、締め付け面圧5〜500kg/cm²の範囲において、応力緩和率1.5〜3.0％を有したが、締め付け面圧5〜500kg/cm²の範囲において、応力緩和率1.5〜5.0％を有していればよい。より好ましくは、締め付け面圧5〜20kg/cm²の範囲において、応力緩和率1.8〜2.5％である。

また、上記緩衝膜２９の厚みは、１ｍｍに限られず、0.2ｍｍ以上2.0ｍｍ以下の間で適宜設定することができる。

また、上記緩衝膜２９は、第２のウェハ２３の上側面ではなくて、第１のウェハ２２の下側面に配置してもよい。

（第２実施形態）
本実施形態の半導体発光素子の製造方法は、接合不良防止構造が、第１のウェハ２２の表面に形成された溝である以外は第１実施形態と同様である。本実施形態において、第１実施形態と同一の構成部分には同一の参照番号を付して、詳細な説明を省略する。

本実施形態では、図２Ｂに示された第１のウェハ２２を形成した後、この第１のウェハ２２の表面に、貼付コンタクト層２０の表面から所定深さに達する溝６１を、図４に示すような縦横方向に形成する。この溝６１が、接合不良防止構造として機能するものであり、ダイシングによって形成し、この溝６１が形成された第１のウェハ２２の厚みに対して、１／３〜１／２０の割合の深さを有するのが好ましい。より好ましくは、上記溝６１の深さは５〜８０μｍである。

この後、上記溝６１を形成した第１のウェハ２２を、上記溝６１の形成面を上側にして、図１と同様に、ＰＢＮ２４を介して治具の下台５１の上に配置する。この第１のウェハ２２の上に、第２のウェハであるＧａＰ基板２３を、このＧａＰ基板２３の鏡面研磨した表面が上記第１のウェハ２２の溝形成面に接するように配置する。ここで、上記第１のウェハ２２の表面の成長軸と、上記第２のウェハ２３の成長軸とが一致するように配置する。

続いて、上記第２のウェハ２３の上側にＰＢＮ２５を配置し、押さえ板５２を配置して、押圧部５３を介して第１および第２のウェハ２２，２３の接触面に圧縮力を作用させる。この状態で、加熱炉によって７５０℃の温度で１時間加熱し、冷却することにより、図５に示すような割れや接合不良の無いウェハの接合体が得られる。

本実施形態によれば、上記第１のウェハ２２の接合面に縦横方向の溝６１を形成するので、この溝６１の配置間隔をチップサイズに対応させることにより、第１および第２のウェハ２２，２３の接合体を、上記溝６１に沿って比較的容易にチップに分離することができる。

なお、上記溝６１の形成方法はダイシングに限られず、エッチングによって形成してもよい。

また、接合面に臨む溝は、第１のウェハ２２の表面ではなくて、第２のウェハ２３の表面に設けてもよい。

また、上記溝６１は、この溝６１が設けられたピッチに対して、０．０５〜０．２の割合の幅を有するのが好ましい。具体的には、上記溝６１は、１０μｍ〜５０μｍの幅に形成するのが好ましい。

また、本実施形態において、第１実施形態の接合不良防止構造を併用してもよい。すなわち、第１のウェハ２２又は第２のウェハ２３の接触面に溝６１を設けた上で、この第１のウェハ２２と第２のウェハ２３との接触面と逆側の面に、第１実施形態における緩衝膜２９と同じ緩衝膜を配置し、この緩衝膜を介して第１のウェハ２２と第２のウェハ２３との接触面に圧縮力を作用させてもよい。この溝６１と緩衝膜２９との相乗効果により、接触面における応力分布の偏りを効果的に低減でき、第１及び第２のウェハ２２，２３の割れや接合不良の防止を効果的に行うことができる。

（第３実施形態）
本実施形態の半導体発光素子の製造方法は、接合不良防止構造が、所定の厚みに形成された第１のウェハ２２である以外は、第１実施形態と同様である。本実施形態において、第１実施形態と同一の構成部分には同一の参照番号を付して、詳細な説明を省略する。

本実施形態では、図２Ｂに示された第１のウェハ２２を形成した後、この第１ウェハ２２のＧａＡｓ基板１側の表面部分を、図６に示すように、バックグラインダによって研削する。この研削により、上記第１のウェハ２２のＧａＡｓ基板１の厚みを、３５０μｍから２５０μｍ程度にする。これにより、第１のウェハ２２の全体の厚みが、２５６μｍ程度になる。この厚みに形成された第１のウェハ２２が、接合不良防止構造として機能する。

この後、ＧａＡｓ基板１の厚みを削減した第１のウェハ２２を、貼付コンタクト層２０の表面を上側にして、図１と同様に、ＰＢＮ２４を介して治具の下台５１の上に配置する。この第１のウェハ２２の上に、第２のウェハであるＧａＰ基板２３を、このＧａＰ基板２３の鏡面研磨した表面が上記第１のウェハ２２の貼付コンタクト層２０の表面に接するように配置する。ここで、上記第１のウェハ２２の表面の成長軸と、上記第２のウェハ２３の成長軸とが一致するように配置する。

続いて、上記第２のウェハ２３の上側にＰＢＮ２５を配置し、押さえ板５２を配置して、押圧部５３を介して第１および第２のウェハ２２，２３の接触面に圧縮力を作用させる。この状態で、加熱炉によって７５０℃の温度で１時間加熱し、冷却することにより、割れや接合不良の無いウェハの接合体が得られる。

本実施形態によれば、上記第１のウェハ２２の厚みを100μｍ以上300μｍ以下の範囲に削減するので、上記第１および第２のウェハ２２，２３との間の接触面に、接合時に応力の偏りが生じることが防止される。したがって、割れや接合不良の無いウェハの接合体を得ることができる。

なお、上記第１のウェハ２２の厚みは、バックグラインダ以外の他の方法による研磨で削減してもよく、また、エッチングおよびケミカルメカニカルポリッシュによって削減してもよい。

また、上記第１のウェハ２２ではなくて、第２のウェハ２３の厚みを所定の厚みに形成して、この厚みに形成された第２のウェハ２３を接合不良防止構造としてもよい。

また、上記各実施形態において、半導体発光素子としての発光ダイオードは、ＡｌＧａＩｎＰ４元系の発光層を有したが、発光層の構造は量子井戸構造に限られず、また、他の組成の発光ダイオードにも広く適用可能である。すなわち、本発明は、赤（ＡｌＧａＡｓ等）、青（ＧａＮ、ＩｎＧａＮ、ＳｉＣ等）、黄色（ＡｌＧａＩｎＰ等）、緑（ＡｌＧａＩｎＰ等）等の組成および発光色に限られず、あらゆる発光ダイオードに関して適用できる。

また、第２のウェハとして、第１のウェハの発光層７からの光に対して透明なＧａＰ基板を用いたが、他の材料からなる基板を用いてもよい。また、第２のウェハは、発光層７からの光に対して不透明な基板上に、上記光に対して透明な透明層が形成されたものであってもよく、この場合、上記透明層を第１のウェハの表面に接合すればよい。

また、発光ダイオード以外の半導体レーザ等にも本発明は適用可能である。

さらに、第１乃至第３実施形態における接合不良防止構造を、２つ以上重複して用いてもよく、これにより、更に効果的に、割れや接合不良の無い状態で第１のウェハ２２と第２のウェハ２３を接合することができる。

本発明の実施形態としての半導体発光素子の製造方法における接合工程を示す図である。 基板上に発光層を含む複数の半導体層を形成した様子を示す図である。 第１のウェハを示す図である。 第１のウェハの表面に、第２のウェハを配置する様子を示す図である。 第２のウェハが接合された第１のウェハについて、基板およびバッファー層を除去した様子を示す図である。 第１のウェハ側のエッチングストップ層をエッチング除去した様子を示す図である。 発光ダイオードの完成品を示す図である。 接合された第１および第２のウェハを、第２のウェハ側から見た様子を示す図である。 第２実施形態の半導体発光素子の製造方法における第１のウェハの表面を示す図である。 接合された第１および第２のウェハを、第２のウェハ側から見た様子を示す図である。 第３実施形態の半導体発光素子の製造方法における第１のウェハの表面および側面を示す図である。 従来の半導体発光素子の製造方法における接合工程の様子を示す正面図である。 従来の半導体発光素子の製造方法における接合工程の様子を示す平面図である。 従来の半導体発光素子の製造方法において、接合前の第１のウェハを示す図である。 従来の半導体発光素子の製造方法において、接合を行った後の第１および第２のウェハを示す図である。

符号の説明

７ 発光層
２２ 第１のウェハ
２３ 第２のウェハ
２９ 緩衝膜
４０ 接合面
６１ 溝

Claims (15)

1. 発光層を含む少なくとも１つの半導体層が形成された第１のウェハの表面に、上記発光層の発光波長に対して透明な第２のウェハを配置する工程と、
   上記第１のウェハおよび第２のウェハのうちの少なくとも一方に、この第１のウェハおよび第２のウェハの接合不良を防止する接合不良防止構造を設ける工程と、
   上記第１のウェハと第２のウェハとが互いに接する接触面に圧縮力を作用させると共に、上記接触面を加熱する工程と
   を備えることを特徴とする半導体発光素子の製造方法。
2. 発光層を含む少なくとも１つの半導体層が形成された第１のウェハの表面に、上記発光層の発光波長に対して透明な透明層が形成された第２のウェハを、この第２のウェハの透明層の表面が上記第１のウェハの表面に接するように配置する工程と、
   上記第１のウェハおよび第２のウェハのうちの少なくとも一方に、この第１のウェハおよび第２のウェハの接合不良を防止する接合不良防止構造を設ける工程と、
   上記第１のウェハと第２のウェハとが互いに接する接触面に圧縮力を作用させると共に、上記接触面を加熱する工程と
   を備えることを特徴とする半導体発光素子の製造方法。
3. 請求項１または２に記載の半導体発光素子の製造方法において、
   上記接合不良防止構造は、上記第１のウェハおよび第２のウェハの少なくとも一方の面であって、上記接触面と逆側の面に配置された応力緩衝膜であることを特徴とする半導体発光素子の製造方法。
4. 請求項３に記載の半導体発光素子の製造方法において、
   上記応力緩衝膜は、締め付け面圧5〜500kg/cm²の範囲において、応力緩和率1.5〜3.0％を有することを特徴とする半導体発光素子の製造方法。
5. 請求項３または４に記載の半導体発光素子の製造方法において、
   上記応力緩衝膜は、0.2ｍｍ以上2.0ｍｍ以下の厚みを有することを特徴とする半導体発光素子の製造方法。
6. 請求項１または２に記載の半導体発光素子の製造方法において、
   上記接合不良防止構造は、上記接触面に臨むように所定間隔をおいて設けられた溝であることを特徴とする半導体発光素子の製造方法。
7. 請求項６に記載の半導体発光素子の製造方法において、
   上記溝は、半導体発光素子のチップサイズに応じた間隔をおいて設けられていることを特徴とする半導体発光素子の製造方法。
8. 請求項６に記載の半導体発光素子の製造方法において、
   上記溝は、ダイシングで形成されていることを特徴とする半導体発光素子の製造方法。
9. 請求項６に記載の半導体発光素子の製造方法において、
   上記溝は、エッチングで形成されていることを特徴とする半導体発光素子の製造方法。
10. 請求項６に記載の半導体発光素子の製造方法において、
    上記溝は、５μｍ以上８０μｍ以下の深さを有することを特徴とする半導体発光素子の製造方法。
11. 請求項１または２に記載の半導体発光素子の製造方法において、
    上記接合不良防止構造は、厚みが100μｍ以上300μｍ以下である上記第１のウェハおよび第２のウェハのうちの少なくとも一方であることを特徴とする半導体発光素子の製造方法。
12. 請求項１１に記載の半導体発光素子の製造方法において、
    上記接合不良防止構造は、研削、エッチングおよびケミカルメカニカルポリッシュのうちの少なくとも１つによって形成することを特徴とする半導体発光素子の製造方法。
13. 請求項１に記載の半導体発光素子の製造方法において、
    上記第１のウェハおよび第２のウェハの少なくとも１つは、ＭＯＣＶＤ法またはＭＢＥ法で形成された層を有することを特徴とする半導体発光素子の製造方法。
14. 請求項６に記載の半導体発光素子の製造方法において、
    上記溝は、この溝が形成されたウェハの厚みに対して、１／３〜１／２０の割合の深さを有することを特徴とする半導体発光素子の製造方法。
15. 請求項６に記載の半導体発光素子の製造方法において、
    上記溝は、この溝が設けられた間隔に対して、０．０５〜０．２の割合の幅を有することを特徴とする半導体発光素子の製造方法。

Images