TWI764872B - 工程基板上晶片尺寸封裝之固態裝置的剝離方法 - Google Patents

工程基板上晶片尺寸封裝之固態裝置的剝離方法 Download PDF

Info

Publication number
TWI764872B
TWI764872B TW105132988A TW105132988A TWI764872B TW I764872 B TWI764872 B TW I764872B TW 105132988 A TW105132988 A TW 105132988A TW 105132988 A TW105132988 A TW 105132988A TW I764872 B TWI764872 B TW I764872B
Authority
TW
Taiwan
Prior art keywords
layer
gan
forming
engineered
solid state
Prior art date
Application number
TW105132988A
Other languages
English (en)
Other versions
TW201725604A (zh
Inventor
弗拉基米爾 歐迪諾布魯朵夫
山姆 巴斯賽利
Original Assignee
美商克若密斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克若密斯股份有限公司 filed Critical 美商克若密斯股份有限公司
Publication of TW201725604A publication Critical patent/TW201725604A/zh
Application granted granted Critical
Publication of TWI764872B publication Critical patent/TWI764872B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Device Packages (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

一種處理工程基板結構之方法，其包括提供一工程基板結構，該工程基板結構包含一多晶基板和封裝所述多晶基板的一工程層；形成連接所述工程層的一犧牲層；將一固態裝置結構與所述犧牲層接合；藉由移除所述固態裝置結構的一個或多個部分，在所述固態裝置結構中形成一個或多個通道，以將所述犧牲層的一個或多個部分露出；使一化學蝕刻劑穿過所述一個或多個通道流至所述犧牲層的所述一個或多個露出的部分；以及透過所述化學蝕刻劑與所述犧牲層之間的相互作用，將所述犧牲層溶解，從而將所述工程基板結構與所述固態裝置結構分離。

Description

工程基板上晶片尺寸封裝之固態裝置的剝離方法
本發明大體涉及工程基板上形成的晶片尺寸封裝之固態裝置的剝離方法。更具體地是，本發明涉及適於使用磊晶生長方法構造固態裝置的方法和系統。
形成寬帶間隙(WBG)半導體裝置過於昂貴且耗費時間。例如，形成氮化鎵(GaN)材料的異質磊晶(epi)生長方法涉及將GaN沈積在半導體載體基板上，所述半導體載體基板具有與所述沈積的GaN不同的格狀結構(或晶格常數)。所述GaN與所述載體基板之間的晶格失配會產生缺陷、差排和應變，進而會負面影響裝置生產率和性能另外，所述GaN層和載體基板會具有不同的熱膨脹係數(CTE)。熱加工(例如，GaN磊晶生長)可以是所述GaN或弓體破裂或分層，且在一些情況下可以破壞所述載體基板。不同的CTE會制約基板晶片尺寸，所述尺寸限制大小且避免了形成WBG裝置和解決方案整體成本的減少。
本發明大體涉及工程基板上形成的晶片尺寸封裝之固態裝置的剝離方法。更具體地是，本發明涉及適於使用磊晶生長方法構造固態裝置的方法和系統。如本發明所述，本發明的一些實施例已應用到工程基板結構上固體裝置藉由磊晶生長之構造方法和系統，其中，所述工程基板結構，其特徵在於，熱膨脹係數(CTE)基本上與形成所述固態裝置的磊晶層相匹配。本發明的一些實施例包括在已形成所述裝置之後，將所述工程基板結構與所述固態裝置分離的方法。之後，重新使用所述分離了的工程基板，用於構造更多的裝置，這將會節省構造所述裝置的成本。所述方法和技術可以應用到多種半導體加工操作中。
依據本發明的一實施例，一種處理工程基板結構的方法，其包括提供一工程基板結構。所述工程基板可以包括一多晶基板和封裝所述多晶基板的一工程層。所述方法進一步包括形成與所述工程層聯接(couple)的一犧牲層，以及將以固態裝置接合至所述犧牲層。所述方法進一步包括藉由移除所述固態裝置結構的一個或多個部分，在所述固態裝置結構中形成一個或多個通道，以將所述犧牲層的一個或多個部分露出，使一化學蝕刻劑穿過所述一個或多個通道流至所述犧牲層的所述一個或多個露出的部分，以及透過所述化學蝕刻劑與所述犧牲層之間的相互作用，將所述犧牲層溶解，從而將所述工程基板結構與所述固態裝置結構分離。
依據本發明的另一實施例，一種處理工程基板結構的方法，其包括提供一工程基板結構。所述工程基板結構可以包括一多晶基板和封裝所述多晶基板的一工程層。所述方法進一步包括形成與所述工程層聯接的一犧牲層。所述犧牲層具有露出的外圍。所述方法進一步包括將一固態裝置結構與所述犧牲層接合，將一化學蝕刻劑應用到所述犧牲層之露出的外圍，以及透過所述化學蝕刻劑與所述犧牲層之間的相互作用，將所述犧牲層溶解，從而將所述工程基板結構與所述固態裝置結構分離。
依據本發明的另一實施例，一種處理工程基板結構的方法，其包括提供一工程基板結構。所述工程基板可以包括一多晶基板和封裝所述多晶基板的一工程層。所述工程層具有露出的外圍。所述方法進一步包括將一固態裝置結構與所述工程層接合，將一化學蝕刻劑應用到所述工程層之所述露出的外圍，以及透過所述化學蝕刻劑與所述工程層之間的相互作用，將所述工程層溶解，從而將所述多晶基板與所述固態裝置結構分離。
與傳統技術相比，藉由本發明所述的方式，實現了眾多好處。例如，本發明的實施例提供固態裝置，諸如固態射極，所述固態裝置形成於工程基板之上並具有基本上與所述裝置之磊晶層的CTE相匹配的熱膨脹係數(CTE)。所述生長基板的熱膨脹特性與所述磊晶層的匹配，減小了磊晶層和/或所述工程基板中的壓力。壓力是造成多類缺陷的原因。例如，壓力會增加所述磊晶層中的差排密度，這消弱了所述磊晶層的電學和光學特性。壓力亦會導致所述磊晶層或所述基板中的殘餘應力，這會導致對之後的步驟產生額外的加工顧慮，諸如，應力破裂、差排滑動、滑移、拱出和翹曲。熱膨脹誘發基板的拱出和翹曲，這會使在處理自動設備中的材料出現問題，且使執行構造裝置所必須的額外蝕印步驟（lithographic step）的能力受到限制。另外，受壓材料中的裝置性能壽命將縮短。由熱失配引起的應力鬆弛和應力誘發的裂紋擴散、差排滑動以及其他晶格移動，會引出一系列型式的早期故障，這一系列型式從裝置性能下降到裝置和裝置層的斷裂或剝落都有。本發明的實施例提供在不需要毀壞所述工程基板的情況下，將工程基板與裝置的磊晶層分離的方法和技術。之後，重新使用所述分離了的工程基板，用於構造更多的裝置，這將會節省構造所述裝置的成本。
本發明的這些和其他實施例，其眾多的優勢和特徵將結合下面的文字和圖示進行詳細說明。
本發明大體涉及工程基板上形成的晶片尺寸封裝之固態裝置的剝離方法。更具體地是，本發明涉及適於使用磊晶生長方法構造固態裝置的方法和系統。如本發明所述，本發明的一些實施例已應用到工程基板結構上固體裝置藉由磊晶生長之構造方法和系統，其中，所述工程基板結構，其特徵在於，熱膨脹係數(CTE)基本上與形成所述固態裝置的磊晶層相匹配。本發明的一些實施例包括在已形成所述裝置之後，將所述工程基板結構與所述固態裝置分離的方法。所述分離了的工程基板可以在之後再次使用來構造更多的裝置。所述方法和技術可以應用到多種半導體加工操作中。
第1圖圖示了在工程基板(ES)110上形成的GaN磊晶層130。工程基板110的形成以陶瓷多晶晶片112為開始，諸如氮化鋁(AlN)。晶片112可以包括其他多晶材料，諸如，碳化矽(SiC)，或氮化鎵(GaN)、氮化鋁鎵(AlGaN)。
將一連串工程層114沈積在陶瓷晶片102上，諸如氧化物層、氮化物層和多晶層。工程層114為隨後的GaN磊晶層提供黏合、缺陷管理和擴散屏障。可以將另一個氧化物層116沈積在陶瓷晶片112的一側。使用化學機械研磨方法回拋光氧化物層116的一部分，以為隨後的晶片黏合形成光滑的表面。
使用矽晶片120執行層轉移操作。將多個元件植入矽晶片120，以在Si內形成殘損接口，幫助形成用於附接至氧化物層116的黏合層122。施加壓力，使矽晶片120以原子方式與氧化物層116黏合。在黏合操作之後，分層操作觸發了Si晶片內的殘損接口，引發黏合層122中的植入元件擴展，再使用工程層114將矽晶片120的上部剝離至陶瓷晶片112上。剩下的黏合至氧化物層116的矽層122相對較薄，大約小於5微米，因此，其無法顯著地有助於工程基板110的CTE特性。因此，工程基板110的CTE特性由陶瓷晶片112的CTE係數所決定。
GaN磊晶層130可藉由多數層或子層的磊晶生長來形成，以在工程基板110的頂部形成磊晶結構。因而，應當知道，這裡的層包括包含相同或不同材料所製成之多層或子層的結構。陶瓷晶片112與磊晶層130基本上在CTE上是匹配的。CTE匹配能夠在無需破裂或翹曲的情況下，在更大尺寸的陶瓷晶片112上，形成更厚、更高質量的磊晶層。例如，可以在6吋、8吋、12吋或更大尺寸的工程基板110上，形成磊晶層130。更大晶片的構造增加了每個晶片上的裝置數量，從而導致GaN裝置的構造更為便宜。
CTE匹配亦能在工程基板110的頂部，顯著地形成更厚的磊晶層(幾十或幾百微米厚)。磊晶層更厚的構造可以降低磊晶層130和矽層122之間的晶格結構的整體差排密度。另外，可以使用更多數量的磊晶層，以支撐用於GaN應用之更寬陣列的更複雜電路。
發光二極體(LED)架構
第2圖圖示了已在工程基板(ES)110上形成的GaN LED磊晶堆疊231。儘管第2圖和本發明中其他圖示圖示了LED磊晶堆疊適於發射光線，但本發明的實施例不限於LED實施和其他裝置結構，包括p-n二極體、肖特基二極體、晶體管、HEMT、RF裝置、混合或集成裝置，以及類似橫向或竪向的裝置，都包含在本發明的範圍之內。因此，所屬領域的技術人員將能夠用其他電子結構替代第2圖和本發明其他圖示所圖示的LED結構。所屬領域的一般技術人員將能識別各種改變、修改和替換。
各種架構都用於形成WBG發光二極體(LEDs)。例如，橫向或倒向晶片架構可以使用透明的基板，諸如藍寶石或SiC，以形成LED裝置。豎直的架構亦可以使用在裝置構造過程中被移除的吸收性基板，諸如矽，以形成LED裝置。
代表性的LED GaN磊晶堆疊231可以包括在緩衝層132頂部形成的n型GaN層134。含有多層GaN和多層氮化銦鎵的活性區域形成多重量子井(MQW)活性區域136。可以在MQW區域136上使用氮化鋁鎵(AlGaN)當前阻隔層138，且在AlGaN層138上使用p型GaN層140。分別使用電壓穿過n型GaN層134和p型GaN層140，將載體注入MQW區域136，以發射光線。
當然，這僅僅是一範例式工程基板110和在工程基板110頂部形成的一範例式GaN LED磊晶堆疊或結構。其他範例式工程基板和其他磊晶結構將在下面美國專利申請中說明，並整體併入本發明作為參考，所述美國專利申請號分別為：U.S. 7,358,152； U.S. 7,535,100； U.S. 6,593,212； U.S. 6,497,763； U.S. 6,328,796； U.S. 6,323,108； U.S. Ser. No. 12/836,970； U.S. Ser. No. 13/732,739； U.S. Ser. No. 13/223,162； U.S. Ser. No. 13/732,934； U.S. Ser. No. 12/969,302； U.S. Ser. No. 12/836,970； U.S. 8,436,362； U.S. 8,729,563和U.S. Ser. No. 14/282,406。
第3圖更詳細圖示了範例式LED裝置150的側面截面圖，所述LED裝置包括在工程基板110上形成的GaN LED磊晶堆疊231｡向下蝕刻凸面152至GaN LED磊晶堆疊231｡凸面155的側壁覆蓋有介電材料,以提供電性絕緣｡藉由佈線層156，嵌入的n接觸160將n-GaN層與n電極170連接。反射型p接觸154形成於GaN LED磊晶堆疊231的p-GaN層之上，且藉由佈線層156與p電極172連接。構建的電極170和172的高度約為50-100 μm，與鍍上的銅相對應。
電極170和172周圍使用模製材料158，諸如環氧化合物、環氧模造物(EMC)或片狀模造材料(SMC)。所述環氧化合物在電極170和172周圍，起初是具有黏性和分散的。隨後，加熱和處理所述環氧化合物158，直到其固化成電極170和172周圍的固態結構支撐。
基本上使用拋光處理來研磨GaN LED磊晶堆疊231的工程基板110。然而，所述研磨處理需要大量的時間，且損壞ES 110。由於每個晶片都需要新的ES 110，所以構造LED裝置150的成本就會上升。所述研磨處理亦對GaN LED磊晶堆疊231產生應力。
第4圖圖示了在移除工程基板110和倒置LED裝置150之後的下一個處理步驟。粗糙化GaN LED磊晶堆疊231的上表面180，以增加光萃取。在GaN LED磊晶堆疊231的頂部使用透明矽182的層，並使所述層硬化，用於其他的結構支撐。矽182可以包含含磷材料184。
使用電壓穿過MQW區域136中的電極172和170激發電子，並生成藍光188。藍光188或直接發射出去，或從鏡狀p接觸154反射回去進入矽層182。藍光188激發矽層182中的含磷材料184，使其轉換為黃光，所述黃光從LED裝置150輸出，以白光190顯示。
基板的無損化移除
第5圖圖示了在不破壞ES 110的情況下，將工程基板110與GaN LED磊晶堆疊231分離的技術。工程基板110可以包括多個工程層，其包含氮化物層114和氧化物層116。在一範例中，化學物204，諸如氫氟酸(HF)，被注入固定LED裝置150的晶片之側邊，以蝕刻出一個或多個工程層114，同時保證了AlN晶片112和GaN LED磊晶堆疊231的完整性。對一個工程層114的蝕刻，將GaN LED磊晶堆疊231與ES 110的剩餘物分離，同時保留了陶瓷晶片AlN 112作再次使用。所述化學剝離方法藉由排除之前的拋光處理，降低了LED裝置150上的全部應力。
在一第二範例中，在工程層114和/或116的任何一層上或層與層之間形成犧牲層200。在一範例中，犧牲層200包括金屬或一些其他易於受化學物204解體的物質。例如，犧牲層200可以使用如鈦此類的金屬，所述金屬非常易於受HF的溶解。在一些實施例中，所述犧牲層200可以包括鈦(Ti)、釩(V)、鉻(Cr)、鉭(Ta)、鎢(W)、錸(Re)、氧化矽、氮化矽、氮氧化矽或上述之組合中的一種。化學物204在不損壞工程基板110或GaN LED磊晶堆疊231的情況下，蝕刻出犧牲層200。犧牲層200的使用可以進一步減少了將工程基板110與GaN LED磊晶堆疊231分離所需的大量時間。
在另一範例中，保護層202，諸如氮化矽，可以在犧牲層200的下方、上方和/或周圍形成。保護層202可以避免在GaN磊晶生長時，如鈦此類的材料從犧牲層200中擴散進GaN LED磊晶堆疊231內。
第6圖圖示了用於減少移除工程基板的化學分離時間的另一技術。如上所述，在ES 110上形成LED裝置150A和150B。亦如上所述，犧牲層200可以包括ES 110中已有工程層中的一層。另外，犧牲層200可以包括如鈦此類的其他指定工程層，所述指定工程層形成於工程基板110內其他工程層之間或其頂部。所述在剝離過程中，指定犧牲層使用的材料具體選用更易進行化學蝕刻的材料。
藉由GaN LED磊晶堆疊231和工程層蝕刻出的通道202，向下直至犧牲層200。在一範例中，通道202的大小基本上與晶片表面上的晶粒一樣並與其對齊，所述晶片表面不包含LED裝置150。所述蝕刻方法亦可以沿著晶片的外圍延伸，向下直至犧牲層200。在完成通道蝕刻之後，於使用模製品158之前，在通道202上方放置阻隔面罩。所述阻隔面罩避免了模製品158流入通道202內，且避免了與犧牲層200接觸的阻隔。
隨後，藉由通道202和裝置晶片的側邊206，使用化學物204。化學物204蝕刻出將GaN LED磊晶堆疊231與ES 110分離的犧牲層。通道202藉由化學物204增大了犧牲層200上的表面區域，使其可立即通過，因而基本上減少了分離處理過程中的蝕刻時間。
第7圖圖示了如上所述化學剝離操作的範例。在操作210A中，晶片尺寸封裝之固態LED裝置150形成於晶片212的工程基板110上。晶片212上每個晶粒214都包含單獨的LED裝置150。如上所述，每個LED裝置150可以具有一對電極170和172。
在操作210B中，藉由GaN LED磊晶堆疊231，部分藉由工程層，蝕刻通道202，向下直至工程基板110中的犧牲層。如上所述，可以在空晶粒位置、晶片212的外圍或其他晶片212上的位置，蝕刻通道202。在晶粒214的上方和任何其他包含通道202的位置，放置阻隔面罩。在保留進入通道202的打開狀態的同時，在裝置150的電極170和172的周圍和/或上方進行模製158操作(以剖面線圖示)。
在操作210C中，所述剝離方法在晶片212上形成的通道202內，使用如H2 SO4 或HF的強酸化學物204。化學物204從通道202向下滲透和以輻射狀進入犧牲層。化學物204亦可以從蝕刻進晶片212外圍的通道202，向內以放射狀進入犧牲層。經過對犧牲層足夠的蝕刻后，工程基板110與GaN LED磊晶堆疊231分離。
第8圖圖示了從工程基板中分離的GaN LED磊晶堆疊231。粗糙化GaN LED 磊晶堆疊231的頂部表面，結合矽182與磷使用在所述頂部上方。隨後，將晶片212塊狀化220成單獨的晶片尺寸封裝（CSP）之固態LED裝置150A-150C。
上述方法可以使用任何類型的基板，將層與任何集成電路裝置分離。例如，化學分離可以用於晶片黏合分離、晶片移除、晶片轉移和裝置層堆疊以及分離。
上述範例說明了GaN LED裝置。然而，可以與任何集成電路裝置一起使用化學剝離方法，諸如多結GaN裝置和高壓GaN通電裝置。所述化學剝離方法亦可以用於使用納米電線、納米柱或微型射極的GaN裝置，以輸出多重波長和提供白光。在另一範例中，可以不使用模製操作，執行所述剝離方法。在所述情況下，可能進行暫時的黏合。
第9圖為根據本發明的一實施例，處理工程基板結構的方法900的簡易流程圖示。在902處，方法900包括提供一工程基板結構。所述工程基板可以包括一多晶基板和封裝所述多晶基板的一工程層。在904處，方法900進一步包括形成與所述工程層聯接的一犧牲層，以及在906處，將以固態裝置接合至所述犧牲層。在908處，方法900進一步包括藉由移除所述固態裝置結構的一個或多個部分，在所述固態裝置結構中形成一個或多個通道，以將所述犧牲層的一個或多個部分露出；在910處，使一化學蝕刻劑穿過所述一個或多個通道流至所述犧牲層的所述一個或多個露出的部分；在912處，透過所述化學蝕刻劑與所述犧牲層之間的相互作用，將所述犧牲層溶解，從而將所述工程基板結構與所述固態裝置結構分離。
應當知道，依據本發明的一實施例，第9圖圖示的具體步驟提供一種處理一工程基板結構的特別的方法。所述步驟的其他之後的步驟依據其他實施例執行。例如，本發明的其他實施例可以以不同順序執行上面標出的步驟。此外，第9圖圖示的個別步驟可以包括多個子步驟，所述多個子步驟可以以各種適合所述個別步驟的序列執行。另外，可以依據特別的應用，添加或移除額外的步驟。所屬領域的一般技術人員將能識別各種改變、修改和替換。
第十圖為根據本發明的另一實施例，處理工程基板結構的方法1000的簡易流程圖示。在1002處，方法1000包括提供一工程基板結構。所述工程基板結構可以包括一多晶基板和封裝所述多晶基板的一工程層。在1004處，方法1000進一步包括形成與所述工程層聯接的一犧牲層。所述犧牲層具有露出的外圍。在1006處，方法1000進一步包括將一固態裝置結構與所述犧牲層接合；在1008處，將一化學蝕刻劑應用到所述犧牲層之露出的外圍；以及在1010處，透過所述化學蝕刻劑與所述犧牲層之間的相互作用，將所述犧牲層溶解，從而將所述工程基板結構與所述固態裝置結構分離。
應當知道，依據本發明的一實施例，第10圖圖示的具體步驟提供一種處理一工程基板結構的特別的方法。所述步驟的其他之後的步驟依據其他實施例執行。例如，本發明的其他實施例可以以不同順序執行上面標出的步驟。此外，第10圖圖示的個別步驟可以包括多個子步驟，所述多個子步驟可以以各種適於所述個別步驟的序列執行。另外，可以依據特別的應用，添加或移除額外的步驟。所屬領域的一般技術人員將能識別各種改變、修改和替換。
依據本發明的又一實施例，第11圖圖示的具體步驟提供一種處理一工程基板結構的特別的方法1100。在1102處，方法1100包括提供一工程基板結構。所述工程基板結構可以包括一多晶基板和封裝所述多晶基板的一工程層。所述工程層具有露出的外圍。在1104處，方法1100進一步包括將一固態裝置結構與所述工程層接合；在1106處，將一化學蝕刻劑應用到所述工程層之露出的外圍；以及在1108處，透過所述化學蝕刻劑與所述工程層之間的相互作用，將所述工程層溶解，從而將多晶基板結構與所述固態裝置結構分離。
應當知道，依據本發明的一實施例，第11圖圖示的具體步驟提供一種處理一工程基板結構的特別的方法。所述步驟的其他之後的步驟依據其他實施例執行。例如，本發明的其他實施例可以以不同順序執行上面標出的步驟。此外，第11圖圖示的個別步驟可以包括多個子步驟，所述多個子步驟可以以各種適於所述個別步驟的序列執行。另外，可以依據特別的應用，添加或移除額外的步驟。所屬領域的一般技術人員將能識別各種改變、修改和替換。
亦應當知道，本發明所述的範例和實施例僅作為示例性目的，根據其中所作的各種修改的改變將對本領域的技術人員有所建議，且這些修改和改變都包含在本申請的精神和權限以及隨附的專利申請範圍的的範圍之內。
110‧‧‧工程基板112‧‧‧陶瓷晶片(AlN)114‧‧‧工程層116‧‧‧氧化物/氧化物層120‧‧‧矽晶片122‧‧‧Si層/黏合層130‧‧‧磊晶層132‧‧‧緩衝層134‧‧‧N-GaN136‧‧‧MQW138‧‧‧AIGaN140‧‧‧P-GaN150‧‧‧LED裝置150A‧‧‧LED裝置150B‧‧‧LED裝置150C‧‧‧LED裝置152‧‧‧凸面154‧‧‧p接觸155‧‧‧凸面156‧‧‧佈線層158‧‧‧模製品160‧‧‧n接觸170‧‧‧電極/n電極170A‧‧‧電極172‧‧‧電極/p電極172B‧‧‧電極180‧‧‧上表面182‧‧‧矽層184‧‧‧含磷材料188‧‧‧藍光190‧‧‧白光200‧‧‧犧牲層202‧‧‧保護層/通道204‧‧‧化學物206‧‧‧側邊210‧‧‧操作210A‧‧‧操作210B‧‧‧操作210C‧‧‧操作212‧‧‧晶片214‧‧‧晶粒220‧‧‧塊狀化231‧‧‧GaN LED磊晶堆疊
第1圖圖示了在工程基板上形成的GaN磊晶層。
第2圖圖示了在工程基板上形成的GaN發光二極體(LED)磊晶堆疊。
第3圖圖示了在工程基板上形成的晶片尺寸封裝(CSP)之固態發光二極體(LED)裝置。
第4圖圖示了第3圖的CSP裝置，所述圖為移除工程基板以及隨後的處理步驟之後的圖示。
第5圖圖示了在工程基板中形成的犧牲層。
第6圖圖示了在CSP裝置中形成的蝕刻通道。
第7圖圖示了將GaN磊晶層與工程基板分離的化學剝離操作。
第8圖圖示了包含多個CSP裝置的晶片，所述圖為在移除工程基板和隨後的處理步驟之後的圖示。
第9圖為根據本發明的一實施例，處理工程基板結構的方法的簡易流程圖示。
第10圖為根據本發明的另一實施例，處理工程基板結構的方法的簡易流程圖示。
第11圖為根據本發明的又一實施例，處理工程基板結構的方法的簡易流程圖示。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
110‧‧‧工程基板
116‧‧‧氧化物/氧化物層
122‧‧‧Si層/黏合層
150A‧‧‧LED裝置
150B‧‧‧LED裝置
158‧‧‧模製品
170A‧‧‧電極
172B‧‧‧電極
200‧‧‧犧牲層
202‧‧‧保護層/通道
204‧‧‧化學物
206‧‧‧側邊
231‧‧‧GaN LED磊晶堆疊

Claims (18)

  1. 一種處理一工程基板結構(engineered substrate structure)之方法，該方法包括：提供一工程基板結構，該工程基板結構包括：一多晶基板；和封裝該多晶基板的一工程層；形成與該工程層聯接的一犧牲層；將一固態裝置結構與該犧牲層接合；在該固態裝置結構上形成一成型支架(molding support)；藉由移除該固態裝置結構的一個或多個部分，在該固態裝置結構中形成一個或多個通道，以將該犧牲層的一個或多個部分露出；使一化學蝕刻劑穿過該一個或多個通道流至該犧牲層的該一個或多個露出的部分；以及透過該化學蝕刻劑與該犧牲層之間的相互作用，將該犧牲層溶解，從而將該工程基板結構與該固態裝置結構分離。
  2. 如請求項1所述之方法，其中該犧牲層包括鈦(Ti)、釩(V)、鉻(Cr)、鉭(Ta)、鎢(W)、錸(Re)、氧化矽、氮化矽、氮氧化矽或上述之組合中的一種。
  3. 如請求項1所述之方法，其中該化學蝕刻劑 包括氫氟酸(HF)或硫酸(H2SO4)。
  4. 如請求項1所述之方法，其中該多晶基板包括多晶氮化鎵鋁(AlGaN)、多晶氮化鎵(GaN)、多晶氮化鋁(AlN)、碳化矽(SiC)或上述之組合中的一種。
  5. 如請求項4所述之方法，該方法進一步包括藉由以下步驟形成該固態裝置結構：形成與該犧牲層聯接的一黏合層；形成與該黏合層聯接的一基本單晶矽層；形成與該基本單晶矽層聯接的一氮化鎵(GaN)層；以及形成與該GaN層聯接的一個或多個固態裝置。
  6. 如請求項5所述之方法，其中形成該GaN層包括在該基本單晶矽層上磊晶生長該GaN層。
  7. 如請求項6所述之方法，其中形成該一個或多個固態裝置包括：藉由磊晶生長，形成與該GaN層聯接的一N-GaN層；藉由磊晶生長，形成與該N-GaN層聯接的一基於GaN之活性層；以及藉由磊晶生長，形成與該基於GaN之活性層聯接的一P-GaN層。
  8. 如請求項1之方法，其中該一個或多個通道中每個都貫穿該成形支架、該GaN層、該基本單晶矽層和該黏合層。
  9. 一種處理一工程基板結構之方法，該方法包括：提供一工程基板結構，該工程基板結構包括：一多晶基板；和封裝該多晶基板的一工程層；形成與該工程層聯接的一犧牲層，該犧牲層具有一露出的外圍；將一固態裝置結構與該犧牲層接合；在該固態裝置結構上形成一成型支架；將一化學蝕刻劑用在該犧牲層之露出的外圍；以及透過該化學蝕刻劑與該犧牲層之間的相互作用，將該犧牲層溶解，從而將該工程基板結構與該固態裝置結構分離。
  10. 如請求項9所述之方法，其中，該犧牲層包括鈦(Ti)、釩(V)、鉻(Cr)、鉭(Ta)、鎢(W)、錸(Re)、氧化矽、氮化矽、氮氧化矽或上述之組合中的一種。
  11. 如請求項9所述之方法，其中該化學蝕刻劑包括氫氟酸(HF)或硫酸(H2SO4)。
  12. 如請求項9所述之方法，其中該多晶基板包括多晶氮化鎵鋁(AlGaN)、多晶氮化鎵(GaN)、多晶氮化鋁(AlN)、碳化矽(SiC)或上述之組合中的一種。
  13. 如請求項9所述之方法，該方法進一步包括藉由以下步驟形成該固態裝置結構：形成與該犧牲層聯接的一黏合層；形成與該黏合層聯接的一基本單晶矽層；形成與該基本單晶矽層聯接的一氮化鎵(GaN)層；以及形成與該GaN層聯接的一個或多個基於GaN之裝置。
  14. 一種處理一工程基板結構之方法，該方法包括：提供一工程基板結構，該工程基板結構包括：一多晶基板；和一工程層，封裝該多晶基板，該工程層具有一露出的外圍；將一固態裝置結構與該工程層接合；在該固態裝置結構上形成一成型支架；在該工程層的露出的外圍使用一化學蝕刻劑；以及透過該化學蝕刻劑與該工程層之間的相互作用，將 該工程層溶解，從而將該多晶基板結構與該固態裝置結構分離。
  15. 如請求項14所述之方法，其中該化學蝕刻劑包括氫氟酸(HF)或硫酸(H2SO4)。
  16. 如請求項14所述之方法，其中該多晶基板包括多晶氮化鎵鋁(AlGaN)、多晶氮化鎵(GaN)、多晶氮化鋁(AlN)、碳化矽(SiC)或上述之組合中的一種。
  17. 如請求項14所述之方法，其中該工程層包括氧化矽、氮化矽、氮氧化矽或上述之組合中的一種。
  18. 如請求項16所述之方法，該方法進一步包括藉由以下步驟形成該固態裝置結構：形成與該工程層聯接的一黏合層；形成與該黏合層聯接的一基本單晶矽層；磊晶生長與該基本單晶矽層聯接的一氮化鎵(GaN)層；以及藉由一個或多個基於GaN層的磊晶生長，形成與該GaN層聯接的一個或多個基於GaN之裝置。
TW105132988A 2015-10-19 2016-10-13 工程基板上晶片尺寸封裝之固態裝置的剝離方法 TWI764872B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562243540P 2015-10-19 2015-10-19
US62/243,540 2015-10-19
US15/288,506 US9997391B2 (en) 2015-10-19 2016-10-07 Lift off process for chip scale package solid state devices on engineered substrate
US15/288,506 2016-10-07

Publications (2)

Publication Number Publication Date
TW201725604A TW201725604A (zh) 2017-07-16
TWI764872B true TWI764872B (zh) 2022-05-21

Family

ID=58524141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132988A TWI764872B (zh) 2015-10-19 2016-10-13 工程基板上晶片尺寸封裝之固態裝置的剝離方法

Country Status (7)

Country Link
US (2) US9997391B2 (zh)
JP (1) JP6882279B2 (zh)
KR (1) KR102628368B1 (zh)
CN (1) CN108475626B (zh)
SG (1) SG11201803295TA (zh)
TW (1) TWI764872B (zh)
WO (1) WO2017069962A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763248B2 (en) * 2015-09-24 2020-09-01 Intel Corporation Multi-layer silicon/gallium nitride semiconductor
US9997391B2 (en) 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
TWI793755B (zh) * 2016-06-14 2023-02-21 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構
US10622468B2 (en) 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
JP6991673B2 (ja) * 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
JP7204625B2 (ja) 2019-07-25 2023-01-16 信越化学工業株式会社 Ｉｉｉ族化合物基板の製造方法及びその製造方法により製造した基板
CN110491827B (zh) * 2019-08-13 2021-02-12 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法
US11127595B2 (en) 2019-09-19 2021-09-21 Microsoft Technology Licensing, Llc Method for bonding a semiconductor substrate to a carrier
CN112786515B (zh) * 2019-11-11 2022-12-13 上海新微技术研发中心有限公司 一种薄膜器件的加工方法
CN112786513B (zh) * 2019-11-11 2023-06-09 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
JP7398966B2 (ja) 2020-01-10 2023-12-15 信越化学工業株式会社 Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板
JP7553915B2 (ja) * 2020-04-15 2024-09-19 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP7319227B2 (ja) * 2020-05-11 2023-08-01 信越化学工業株式会社 Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
CN118737811A (zh) * 2023-03-28 2024-10-01 冲电气工业株式会社 基板单元的制造方法和基板单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278161A1 (en) * 2002-04-09 2009-11-12 Jong-Lam Lee Method of fabricating vertical structure LEDs
US20140183442A1 (en) * 2013-01-02 2014-07-03 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US20150090956A1 (en) * 2013-10-01 2015-04-02 Micron Technology, Inc. Engineered substrate assemblies with thermally opaque materials, and associated systems, devices, and methods

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
AU2003205104A1 (en) 2002-01-11 2003-07-30 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
WO2006116030A2 (en) 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
JP2007095845A (ja) 2005-09-27 2007-04-12 Oki Data Corp 半導体複合基板とそれを用いた半導体装置の製造方法
KR101390191B1 (ko) * 2007-07-27 2014-04-29 삼성전자주식회사 정전 방전 기능을 갖는 전자기기
US8362592B2 (en) 2009-02-27 2013-01-29 Alta Devices Inc. Tiled substrates for deposition and epitaxial lift off processes
WO2010132552A1 (en) 2009-05-12 2010-11-18 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
KR101105918B1 (ko) * 2009-11-30 2012-01-17 주식회사 엘지실트론 질화물 반도체 소자의 제조방법
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP2012186229A (ja) 2011-03-03 2012-09-27 Univ Of Tokyo 単結晶シリコン薄膜の製造方法、単結晶シリコン薄膜デバイスの製造方法及び太陽電池デバイスの製造方法並びに単結晶シリコン薄膜及びそれを用いた単結晶シリコン薄膜デバイス及び太陽電池デバイス
KR101289602B1 (ko) * 2011-04-21 2013-07-24 영남대학교 산학협력단 발광 다이오드
US9269858B2 (en) 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
KR101554190B1 (ko) 2011-12-27 2015-09-18 후지필름 가부시키가이샤 반도체 기판 제품의 제조방법 및 이것에 이용되는 에칭방법
UY34893A (es) * 2012-07-10 2014-02-28 Takeda Pharmaceutical Derivados de azaindol
KR20140008012A (ko) * 2012-07-10 2014-01-21 서울바이오시스 주식회사 질화물 반도체층과 성장 기판 분리 방법
EP2736068B1 (en) * 2012-11-21 2019-03-27 Seoul Viosys Co., Ltd. Substrate recycling method
TW201503668A (zh) * 2013-07-04 2015-01-16 Novatek Microelectronics Corp 影像顯示系統與其方法
KR20150016759A (ko) * 2013-08-05 2015-02-13 서울바이오시스 주식회사 발광 소자 제조용 템플릿 재생 방법
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
CN104810444B (zh) * 2015-03-04 2018-01-09 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法、发光二极管芯片制备及衬底回收方法
US9997391B2 (en) 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278161A1 (en) * 2002-04-09 2009-11-12 Jong-Lam Lee Method of fabricating vertical structure LEDs
US20140183442A1 (en) * 2013-01-02 2014-07-03 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US20150090956A1 (en) * 2013-10-01 2015-04-02 Micron Technology, Inc. Engineered substrate assemblies with thermally opaque materials, and associated systems, devices, and methods

Also Published As

Publication number Publication date
KR102628368B1 (ko) 2024-01-22
KR20180096579A (ko) 2018-08-29
US9997391B2 (en) 2018-06-12
WO2017069962A1 (en) 2017-04-27
SG11201803295TA (en) 2018-05-30
JP2018533845A (ja) 2018-11-15
TW201725604A (zh) 2017-07-16
JP6882279B2 (ja) 2021-06-02
CN108475626A (zh) 2018-08-31
US20170110314A1 (en) 2017-04-20
US10510577B2 (en) 2019-12-17
CN108475626B (zh) 2023-03-10
US20180261488A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
TWI764872B (zh) 工程基板上晶片尺寸封裝之固態裝置的剝離方法
US8932891B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
EP2063469B1 (en) Method of manufacturing vertical light emitting diode
US10763299B2 (en) Wide band gap device integrated circuit architecture on engineered substrate
JP2007073986A (ja) ＧａＮベースの半導体デバイスを製造する方法
JP4584785B2 (ja) 半導体発光素子の製造方法
US8618562B2 (en) Light emitting device and method for manufacturing same
JP2009190918A (ja) 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
US20230068911A1 (en) Laser Lift-Off Processing System Including Metal Grid
WO2020095610A1 (ja) 発光素子用半導体基板の製造方法及び発光素子の製造方法
JP2012532437A (ja) Ｉｉｉ族窒化物デバイスにおける制御ピット形成
TW202414515A (zh) 微型led用接合型晶圓的製造方法
TW202425370A (zh) 微型ｌｅｄ結構體及其製造方法
KR101090773B1 (ko) 엘이디 제조방법
JP2011049565A (ja) 半導体基板の製造方法