JP2012532437A - Iii族窒化物デバイスにおける制御ピット形成 - Google Patents

Iii族窒化物デバイスにおける制御ピット形成 Download PDF

Info

Publication number
JP2012532437A
JP2012532437A JP2012516888A JP2012516888A JP2012532437A JP 2012532437 A JP2012532437 A JP 2012532437A JP 2012516888 A JP2012516888 A JP 2012516888A JP 2012516888 A JP2012516888 A JP 2012516888A JP 2012532437 A JP2012532437 A JP 2012532437A
Authority
JP
Japan
Prior art keywords
layer
type region
ingan
pit
pit filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012516888A
Other languages
English (en)
Other versions
JP5848245B2 (ja
Inventor
スンソー イ
ナサン エフ ガードナー
キ ラウラ イェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2012532437A publication Critical patent/JP2012532437A/ja
Application granted granted Critical
Publication of JP5848245B2 publication Critical patent/JP5848245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

デバイスは、n型領域とp型領域との間に配置されたIII族窒化物発光層26と、n型領域及びp型領域のうち一方の中に配置された複数の層対とを有する半導体構造体を含む。各層対は、InGaN層20a,20b,20cとInGaN層と直接接触するピット充填層22a,22b,22cとを含む。ピット充填層は、InGaN層に形成されたピットを埋め得る。

Description

本発明は、III族発光デバイス中のインジウム含有層における制御ピットに関する。
発光ダイオード(LED)、共振空洞発光ダイオード(RCLED)、垂直キャビティレーザダイオード(VCSEL)及び端面発光レーザを含む半導体発光デバイスは、現在利用可能な光源の中で最も効率の良いものである。可視スペクトルに渡って操作可能な高輝度発光デバイスの製造物において現在興味のある材料系統は、III-V族半導体、特に、III族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム及び窒素の二元、三元及び四元合金を含む。典型的には、III族窒化物発光デバイスは、有機金属化学気相成長法(MOCVD;metal-organic chemical vapor deposition)、分子線エピタキシ(MBE;molecular beam epitaxy)又は他のエピタキシャル技術により、適切な基板上に異なる成分及びドーパント濃度の半導体層のスタックをエピタキシャルに成長させることにより製造される。このスタックは、多くの場合、基板上に形成された、例えばSiを添加した1又はそれ以上のn型層、n型層又はその複数層上に形成された活性化領域における1又はそれ以上の発光層、活性化領域上に形成された、例えばMgを添加した1又はそれ以上のp型層を含む。電気接点は、n型及びp型領域上に形成される。III族窒化物デバイスは、多くの場合、n及びp接点の双方が半導体構造体の同一面上に形成される、逆又はフリップチップデバイスとして形成され、光が、これらの接点の反対側の、半導体構造体の面から抽出される。
III族窒化物基板は、概ね高価であり、広範に利用可能なものではなく、それ故、III族窒化物デバイスは、多くの場合、サファイア又はSiC基板上に成長される。サファイア及びSiCは、これらの上に成長されたIII族窒化物層とは異なる格子定数をもち、III族デバイス層において歪み及び結晶欠陥をもたらし、これは、乏しい性能及び信頼性の問題をもたらし得るので、斯様な非III族窒化物基板は最善ではない。
デバイス中の発光層における格子定数により密接に適合する格子定数をもつ複合基板が図1に示され、参照によりここに組み込まれる米国特許出願公開第2007/0072324号明細書において述べられる。基板10は、ホスト基板12、シード層16、及び、ホスト12をシード16に接合する接合層14を含む。基板10中の各層は、デバイスにおいて半導体層を成長させるために必要とされる処理条件に耐え得る材料から形成される。デバイス層18は、シード層16上に成長される。接合層14は、デバイス層18を攻撃しないエッチによりエッチングされ得る材料で形成された剥離層であり、これにより、デバイス層18及びシード層16をホスト基板12から剥離する。シード層16に隣接する層の組成は、その格子定数若しくは他の特性に対して、及び/又は、シード層16の材料の核となる能力に対して、選択され得る。一例において、ホスト12はサファイアであり、シード層16はInGaNである。
複合基板上に成長されたデバイスは、薄いInGaN領域を必要とする場合がある。本発明の目的は、InGaN層と他の材料の層との間を行ったり来たりする構造体をIII族窒化物デバイスに含めることにある。この構造体は、薄いInGaN領域として機能し、他の材料の層は、InGaN層におけるピットを埋め得る。
本発明の実施形態において、デバイスは、n型領域とp型領域との間に配置されたIII族窒化物発光層と、n型領域及びp型領域のうち一方の中に配置された複数の層対とを有する半導体構造体を含む。各層対は、InGaN層とInGaN層と直接接触するピット充填層とを含む。ピット充填層は、InGaN層に形成されたピットを埋め得る。
複合基板上に成長されるIII族窒化物デバイス層を示す。 本発明の実施形態によるデバイス中の層を示す。 マウントに取り付けられたフリップチップIII族窒化物デバイスを示す。
ここで用いられるように、"面内(in-plane)"格子定数は、デバイス内の層の実際の格子定数に言及し、"バルク"格子定数は、所与の組成の緩和した(relaxed)独立の(free-standing)材料の格子定数に言及する。層における歪み(strain)量は、式(1)
Figure 2012532437
において規定される。
歪み、即ち式(1)中のεは、正又は負、即ちε>0又はε<0のいずれかであり得ることに留意されたい。無歪膜においては、式(1)においてain-plane=abulk、従って、ε=0である。ε>0の膜は、引張歪み又は引張下にあると言われる一方で、ε<0の膜は、圧縮歪み又は圧縮下にあると言われる。引張歪みの例は、無歪GaN上に成長された歪んだAlGaN膜、又は、無歪InGaN上に成長された歪んだGaN膜を含む。双方の場合において、歪んだ膜は、これが成長された無歪層のバルク格子定数よりも小さいバルク格子定数をもち、従って、歪んだ膜の面内格子定数は、無歪層のものに適合するように引張され、どの膜が引張下にあると言われるかに応じて式(1)におけるε>0を与える。圧縮歪みの例は、無歪GaN上に成長された歪んだInGaN膜、又は、無歪AlGaN上に成長された歪んだGaN膜を含む。双方の場合において、歪んだ膜は、これが成長された無歪層のバルク格子定数よりも大きいバルク格子定数をもち、従って、歪んだ膜の面内格子定数は、無歪層のものに適合するように圧縮され、どの膜が圧縮下にあると言われるかに応じて式(1)におけるε<0を与える。
サファイア基板上に成長された従来のIII族窒化物デバイスにおいて、典型的には、基板の近くで(即ち、基板上に直接的に、又は、1若しくはそれ以上の核生成、若しくは、基板上に最初に成長されたバッファ層に渡って)成長されたGaN層は、この上に成長される発光層の面内格子定数を設定する。GaNは、発光領域におけるInGaN発光層よりも小さなバルク格子定数をもつ。従って、従来のデバイスにおけるInGaN発光層は、圧縮歪み下にあり、これは、発光層の厚さ及び発光層に組み込まれ得るInNの量を制限し、これは、放射波長を制限し得る。
発光層における面内格子定数を設定する層の格子定数を増大させることにより発光層における圧縮歪みを削減するための種々の手法が提案されている。2つの例は、参照によりここに組み込まれる米国特許第7,534,638号明細書において述べられたような、サファイア上に成長された歪み削減テンプレート、及び、前述された複合基板である。歪み削減テンプレートデバイス及び複合基板上に成長されたデバイスの双方において、(ここでは"格子定数設定層"と呼ばれる)発光層における面内格子定数を設定する層は、InGaNであり得る。
InGaN成長条件は、多くの場合、ピットがInGaN層の表面上に形成されることをもたらす。大きなピットの高い密度は、発光層において不均一なInN組成物をもたらし、発光層における不純物の取り込みを強化し、これは、乏しいデバイス性能及び信頼性の問題をもたらし得る。ピットに関連した問題は、InGaN層の厚さ及び/又はInGaN層中のInN組成物が増大するにつれて増大し得る。
InGaN格子定数設定層をもつデバイスにおいて、InGaN格子定数設定層上に成長された厚いGaN層は、引張下にあり、それ故に亀裂の影響を受けやすいので、厚いGaN層は、概して、InGaN格子定数設定層上に成長されない。結果として、n接点は、多くの場合、n型GaN層上よりもむしろ、n型InGaN層上に形成される。特に、フリップチップデバイスにおいて、n型InGaN層は、デバイス設計のための十分な横方向の電流拡散を与えるために十分厚くなければならない。電流拡散を与えるのに十分な大きさの厚さでは、InGaN層は、大きなピットの高い密度をもち、これは、前述した乏しいデバイス性能及び信頼性の問題をもたらし得る。
本発明の実施形態において、ピットのサイズ及び密度は、III族窒化物デバイスにピット充填構造体を含めることにより制御される。ピット充填構造体は、InGaNの交代層と、InGaN層に形成されたピットを埋める条件下で成長された材料とを含む。
図2は、本発明の実施形態のデバイス中の層を示している。半導体層は、例えばサファイア基板上に形成された歪み削減テンプレート又は複合基板であり得る構造体30上に成長される。InGaN格子定数設定層20aは、構造体30上に成長される。ピット充填層22aは、格子定数設定層20a上に成長され得る。InGaN層の後にピット充填層が続くシーケンスは、複数回繰り返され得る。例えば、図2に示された構造体において、3つのInGaN層20a,20b及び20c並びに3つのピット充填層22a,22b及び22cが示されている。2〜50の層対が幾つかの実施形態に含まれる。5〜25の層対が幾つかの実施形態に含まれる。
ピット充填層22a,22b及び22cは、InGaN層20a,20b及び20cとは異なる組成を有する。ピット充填層は、例えば、アルミニウム含有層、GaN、AlGaN、AlInN又はAlInGaNであり得る。デバイスにおけるピット充填層の全ては、必要ではないが、同一の組成を有し得る。同様に、デバイスにおけるInGaN層の全ては、必要ではないが、同一の組成を有し得る。InGaN層は、幾つかの実施形態において1%〜15%、幾つかの実施形態において3〜10%、幾つかの実施形態において6%のInN組成物を有し得る。AlGaN,AlInN又はAlInGaNのピット充填層は、幾つかの実施形態において0〜10%、幾つかの実施形態において3〜10%、幾つかの実施形態において6〜8%、幾つかの実施形態において1〜5%のAlN組成物を有し得る。
InGaN層20a,20b及び20cは、それぞれ、例えば、100〜500nmの厚さであり得る。InGaN層の厚さは、大きなピットの高い密度の形成を回避するよう十分薄くなるように選択される。ピット充填層22a,22b及び22cは、それぞれ、例えば、幾つかの実施形態において10〜50nmの厚さ、幾つかの実施形態において10〜30nmの厚さであり得る。ピット充填層の厚さは、下のInGaN層中のピットを少なくとも部分的に埋めるよう十分厚くなるように選択される。デバイス中の全てのピット充填層は、必要ではないが、同一の厚さを有し得る。デバイス中の全てのInGaN層は、必要ではないが、同一の厚さを有し得る。InGaN層の表面に存在するピットは、InGaN層間にピット充填層を挿入することにより徐々に満たされる。従って、活性化領域26に近いInGaN層は、構造体30に近いInGaN層よりも少なくて浅いピットを有し得る。幾つかの実施形態において、ピット充填層は、引張下にあり得る。斯様な実施形態において、ピット充填層は、亀裂を回避するよう十分薄く維持される。
ピット充填層は、InGaN層とは異なる成長条件下で成長され得る。例えば圧力、温度、NH流量及びキャリアガスのタイプのような、ピット充填層の成長条件は、ピットの充填に有利に働くように選択され得る。例えば、ピット充填層は、InGaN層の成長条件と比較して、増大した温度、増大したアンモニア濃度、及び/又は、低成長率に基づき成長され得る。InGaN層とピット充填層との双方は、高温で成長された高品質な略単結晶層である。ピット充填層は、幾つかの実施形態において900℃よりも大きい温度、幾つかの実施形態において1000℃よりも大きい温度、幾つかの実施形態において1020〜1060℃の温度、幾つかの実施形態において920〜1040℃の温度で成長される。例えば、AlGaNピット充填層は、920〜1040℃の温度で成長され得る。GaNピット充填層は、1020〜1060℃の温度で成長され得る。幾つかの実施形態において、InGaN層とピット充填層との双方は、例えばSiを添加したn型である。
n型領域24は、最後のピット充填層22c上に成長される。n型領域24は、例えば、n型であり得るか又は意図的にドープされない準備層、成長基板の後の剥離又は基板除去後の半導体構造体の薄層化を促進するように設計された剥離層、及び、発光領域が光を効果的に放射するのに望ましい特定の光学的又は電気的特性のために設計されたn又はp型デバイス層を含む、異なる組成及びドーパント濃度の複数の層を含み得る。n型領域24は、例えば、単一のn型のInGaN層であり得る。
活性化領域26のn側上の半導体構造体25は、InGaN層(図2で示されたデバイスにおける20a,20b及び20c)、ピット充填層(図2で示されたデバイスにおける22a,22b及び22c)、及びn型領域24を含む。n型構造体25の全体厚さは、例えば、幾つかの実施形態において少なくとも500nm、幾つかの実施形態において1000〜5000nm、幾つかの実施形態において1500〜2500nm、幾つかの実施形態において2000nmであり得る。この全体厚さは、電流がn型構造体においてどれくらい遠くまで横方向に拡散するかに依存し得る。即ち、より大きな電流拡散距離は、より薄いn型構造体を必要とし得る。
発光又は活性化領域26は、n型領域24上に成長される。適切な発光領域の例は、単一の厚い若しくは薄い発光層、又は、バリア層で分離された複数の薄い又は厚い量子井戸発光層を含む複数の量子井戸発光領域を含む。例えば、複数の量子井戸発光領域は、100Å又はそれ未満の厚さをそれぞれ伴うバリアで分離された、25Å又はそれ未満の厚さをそれぞれ伴う複数の発光層を含み得る。幾つかの実施形態において、デバイス中の発光層のそれぞれの厚さは、50Åよりも薄い。
p型領域28は、発光領域26上に成長される。n型領域と同様に、p型領域は、意図的にドープされないか又はn型層であり得る層を含む、異なる組成、厚さ及びドーパント濃度の複数の層を含み得る。p型領域28は、InGaN層及びピット充填層を行ったり来たりするピット充填構造体を含んでもよい。p型領域28中のピット充填構造体は、例えばMgを添加したp型であり得る。
図3は、マウント40に接続されたLED42を示している。p型領域28(図2)上にp接点48を形成する前又はその後に、n型領域の部分は、p型領域及び発光領域の部分から離れるようにエッチングすることにより、露出される。格子定数設定層20a、p型領域28、及び、図2に示された間にある全ての層を含む半導体構造体は、図3の構造体44により表される。n接点46は、n型領域の露出部分上に形成される。
LED42は、n及びp相互接続56及び58によりマウント40に接合される。相互接続56及び58は、はんだ又は他の材料のような任意の適切な材料であってもよく、材料の複数層を含んでもよい。幾つかの実施形態において、相互接続は、少なくとも1つの金層を含み、LED42とマウント40との間の接合は、超音波接合により形成される。
超音波接合の間、LEDダイ42は、マウント40上に配置される。接合ヘッドは、LEDダイの上面、多くの場合、サファイア上に成長されたIII族窒化物デバイスの場合におけるサファイア成長基板の上面、に配置される。接合ヘッドは、超音波振動子に接続される。超音波振動子は、例えば、チタン酸ジルコン酸鉛(PZT)層のスタックであり得る。システムが調和的に共振する周波数(多くの場合、数十又は数百kHzオーダの周波数)で振動子に電圧が印加されたときには、振動子が振動を開始し、その後、多くの場合ミクロンオーダの振幅で、接合ヘッド及びLEDダイが振動することをもたらす。振動は、LED42上の構造体の金属格子中の原子がマウント40上の構造体と互いに混ざり合うことをもたらし、冶金的に連続した接合部をもたらす。熱及び/又は圧力が接合の間に追加されてもよい。
LEDダイ42をマウント40に接合した後、半導体層が成長された基板30の全て又は部分は、特定の構造体が除去されるのに適した任意の技術により除去され得る。例えば、図1に示された複合基板のホスト12は、図1の接合層14をエッチングすることにより、又は、任意の他の技術により、除去され得る。図1に示されたシード層16は、デバイス中に残ってもよく、又は、例えばエッチングにより除去されてもよい。歪み削減テンプレートが成長されるサファイア基板は、例えばレーザリフトオフにより除去され得る。歪み削減テンプレートは、デバイスに残ってもよく、又は、除去されてもよい。構造体30の全て又は部分を除去した後、残りの半導体構造体が、例えば光電気化学的エッチングにより薄層化されてもよく、及び/又は、表面が、例えばフォトニック結晶構造体により、粗化又はパターン化されてもよい。レンズ、波長変換材料、又は、従来において知られた他の構造体は、基板除去の後、LED42上に配置され得る。
本発明について詳細に説明したが、当業者は、本開示が与えられることで、ここに述べられた本発明の精神から逸脱することなく本発明を変更可能であることを理解するだろう。それ故、本発明の範囲が示されて述べられた特定の実施形態に限定されることを意図するものではない。

Claims (16)

  1. n型領域とp型領域との間に配置されたIII族窒化物発光層と、前記n型領域及び前記p型領域のうち一方の中に配置された複数の層対とを有する半導体構造体を含み、
    各層対は、InGaN層と前記InGaN層と直接接触するピット充填層とを含み、
    前記ピット充填層は、GaN、AlGaN、AlInGaN及びAlInNのうち1つである、デバイス。
  2. 各ピット充填層は、GaNである、請求項1に記載のデバイス。
  3. 各ピット充填層は、AlGaNである、請求項1に記載のデバイス。
  4. 各ピット充填層は、3%〜10%のAlN組成物を有する、請求項3に記載のデバイス。
  5. 各ピット充填層は、AlInGaNである、請求項1に記載のデバイス。
  6. 各ピット充填層は、3%〜10%のAlN組成物を有する、請求項5に記載のデバイス。
  7. 各InGaN層は、3%〜10%のInN組成物を有する、請求項1に記載のデバイス。
  8. 各InGaN層は、100〜500nmの厚さを有する、請求項1に記載のデバイス。
  9. 各ピット充填層は、10〜50nmの厚さを有する、請求項1に記載のデバイス。
  10. 前記層対のうち1つにおける前記InGaN層の上面に配置された複数のピットを更に有し、
    前記InGaN層の前記上面の前記複数のピットのサイズは、同一の層対における前記ピット充填層の上面に配置された複数のピットのサイズよりも大きい、請求項1に記載のデバイス。
  11. 2〜50の層対が前記半導体構造体に含まれる、請求項1に記載のデバイス。
  12. 前記発光層及びp型領域の部分は、前記n型領域の部分を露出させるために除去され、
    当該デバイスは、前記p型領域上に配置された第1の金属接点と、前記n型領域上に配置された第2の金属接点とを有し、
    前記第1の金属接点及び前記第2の金属接点は、前記半導体構造体の同一面上に配置される、請求項1に記載のデバイス。
  13. 各ピット充填層は、略単結晶層である、請求項1に記載のデバイス。
  14. n型領域とp型領域との間に配置されたIII族窒化物発光層と、前記n型領域及び前記p型領域のうち一方の中に配置された複数の層対とを有する半導体構造体を成長させるステップを有し、
    各層対は、InGaN層と前記InGaN層と直接接触するピット充填層とを有し、
    前記ピット充填層は、GaN、AlGaN、AlInGaN及びAlInNのうち1つである、方法。
  15. 900℃よりも大きい温度で各ピット充填層を成長させるステップを更に有する、請求項14に記載の方法。
  16. 920℃〜1060℃の温度で各ピット充填層を成長させるステップを更に有する、請求項14に記載の方法。
JP2012516888A 2009-06-30 2010-05-27 Iii族窒化物デバイスにおける制御ピット形成 Active JP5848245B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/495,258 US8183577B2 (en) 2009-06-30 2009-06-30 Controlling pit formation in a III-nitride device
US12/495,258 2009-06-30
PCT/IB2010/052364 WO2011001307A1 (en) 2009-06-30 2010-05-27 Controlling pit formation in a iii-nitride device

Publications (2)

Publication Number Publication Date
JP2012532437A true JP2012532437A (ja) 2012-12-13
JP5848245B2 JP5848245B2 (ja) 2016-01-27

Family

ID=42668916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012516888A Active JP5848245B2 (ja) 2009-06-30 2010-05-27 Iii族窒化物デバイスにおける制御ピット形成

Country Status (7)

Country Link
US (2) US8183577B2 (ja)
EP (1) EP2449604B1 (ja)
JP (1) JP5848245B2 (ja)
KR (2) KR102059247B1 (ja)
CN (1) CN102473796B (ja)
TW (2) TWI515918B (ja)
WO (1) WO2011001307A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088117A (ko) * 2014-01-23 2015-07-31 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992364B1 (ko) * 2012-12-05 2019-06-24 엘지이노텍 주식회사 발광 소자
KR102142709B1 (ko) * 2013-12-05 2020-08-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261035A (ja) * 1999-03-12 2000-09-22 Toyoda Gosei Co Ltd GaN系の半導体素子
JP2002261027A (ja) * 2001-03-02 2002-09-13 Mitsubishi Cable Ind Ltd GaN系半導体基材およびその製造方法
JP2002540618A (ja) * 1999-03-26 2002-11-26 松下電器産業株式会社 歪補償層を有する半導体構造及び製造方法
JP2004531894A (ja) * 2001-06-15 2004-10-14 クリー インコーポレイテッド 紫外線発光ダイオード
JP2005317823A (ja) * 2004-04-30 2005-11-10 Nitride Semiconductor Co Ltd 窒化ガリウム系発光装置
JP2005340860A (ja) * 2005-08-12 2005-12-08 Toshiba Electronic Engineering Corp 半導体発光素子
JP2008539585A (ja) * 2005-04-29 2008-11-13 クリー インコーポレイテッド 開いたピット中に延びる能動層を有する発光デバイス及びその製造方法
JP2008288538A (ja) * 2007-05-15 2008-11-27 Philips Lumileds Lightng Co Llc III族窒化物発光デバイスのためのp型層
WO2009039402A1 (en) * 2007-09-19 2009-03-26 The Regents Of The University Of California (al,in,ga,b)n device structures on a patterned substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717196B2 (ja) 1994-07-19 2005-11-16 豊田合成株式会社 発光素子
US6121634A (en) * 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
JP2005322722A (ja) 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi 発光ダイオード
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7534638B2 (en) 2006-12-22 2009-05-19 Philips Lumiled Lighting Co., Llc III-nitride light emitting devices grown on templates to reduce strain

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261035A (ja) * 1999-03-12 2000-09-22 Toyoda Gosei Co Ltd GaN系の半導体素子
JP2002540618A (ja) * 1999-03-26 2002-11-26 松下電器産業株式会社 歪補償層を有する半導体構造及び製造方法
JP2002261027A (ja) * 2001-03-02 2002-09-13 Mitsubishi Cable Ind Ltd GaN系半導体基材およびその製造方法
JP2004531894A (ja) * 2001-06-15 2004-10-14 クリー インコーポレイテッド 紫外線発光ダイオード
JP2005317823A (ja) * 2004-04-30 2005-11-10 Nitride Semiconductor Co Ltd 窒化ガリウム系発光装置
JP2008539585A (ja) * 2005-04-29 2008-11-13 クリー インコーポレイテッド 開いたピット中に延びる能動層を有する発光デバイス及びその製造方法
JP2005340860A (ja) * 2005-08-12 2005-12-08 Toshiba Electronic Engineering Corp 半導体発光素子
JP2008288538A (ja) * 2007-05-15 2008-11-27 Philips Lumileds Lightng Co Llc III族窒化物発光デバイスのためのp型層
WO2009039402A1 (en) * 2007-09-19 2009-03-26 The Regents Of The University Of California (al,in,ga,b)n device structures on a patterned substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088117A (ko) * 2014-01-23 2015-07-31 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
KR102119836B1 (ko) 2014-01-23 2020-06-05 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템

Also Published As

Publication number Publication date
JP5848245B2 (ja) 2016-01-27
TWI515918B (zh) 2016-01-01
US20120205691A1 (en) 2012-08-16
TWI649897B (zh) 2019-02-01
EP2449604A1 (en) 2012-05-09
TW201611331A (zh) 2016-03-16
KR20120093819A (ko) 2012-08-23
CN102473796A (zh) 2012-05-23
KR102059247B1 (ko) 2020-02-11
US8183577B2 (en) 2012-05-22
US20100327256A1 (en) 2010-12-30
EP2449604B1 (en) 2017-11-29
TW201117417A (en) 2011-05-16
WO2011001307A1 (en) 2011-01-06
KR20170039312A (ko) 2017-04-10
CN102473796B (zh) 2015-07-22
US9012250B2 (en) 2015-04-21

Similar Documents

Publication Publication Date Title
KR101783796B1 (ko) 복합 기판의 형성 및 복합 기판 상 ⅲ-ⅴ족 발광 장치 성장 방법
EP2176894A2 (en) Iii-nitride device grown on edge-dislocation template
US20120264248A1 (en) Iii-nitride light emitting device with curvature control layer
US20110177638A1 (en) Semiconductor light emitting device with curvature control layer
US8945975B2 (en) Light emitting device grown on a relaxed layer
JP5848245B2 (ja) Iii族窒化物デバイスにおける制御ピット形成
JP5848334B2 (ja) 半導体デバイスを成長させるための複合成長用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150525

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151126

R150 Certificate of patent or registration of utility model

Ref document number: 5848245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250