JP5848334B2 - 半導体デバイスを成長させるための複合成長用基板 - Google Patents

半導体デバイスを成長させるための複合成長用基板 Download PDF

Info

Publication number
JP5848334B2
JP5848334B2 JP2013510698A JP2013510698A JP5848334B2 JP 5848334 B2 JP5848334 B2 JP 5848334B2 JP 2013510698 A JP2013510698 A JP 2013510698A JP 2013510698 A JP2013510698 A JP 2013510698A JP 5848334 B2 JP5848334 B2 JP 5848334B2
Authority
JP
Japan
Prior art keywords
layer
donor
strained
relaxation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013510698A
Other languages
English (en)
Other versions
JP2013528945A (ja
JP2013528945A5 (ja
Inventor
アンドリュー ワイ キム
アンドリュー ワイ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2013528945A publication Critical patent/JP2013528945A/ja
Publication of JP2013528945A5 publication Critical patent/JP2013528945A5/ja
Application granted granted Critical
Publication of JP5848334B2 publication Critical patent/JP5848334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、ドナー層の面内格子定数を変化させる方法に関する。
発光ダイオード（ＬＥＤ），共振空洞発光ダイオード（ＲＣＬＥＤ），垂直共振面レーザダイオード（ＶＣＳＥＬ）及び端面発光レーザを含む半導体発光デバイスは、現在利用可能な光源のうち最も効率的な光源である。可視スペクトルで動作可能な高輝度の発光デバイスの製造において現在関心を集める材料系は、III族窒化物材料とも呼ばれる、特に、ガリウム，アルミニウム，インジウム及び窒素の二元，三元及び四元合金などのIII−Ｖ族化合物半導体を含む。一般的に、III族窒化物発光デバイスは、有機金属化学気相成長法（ＭＯＣＶＤ），分子線エピタキシーまたは他のエピタキシー技術によってサファイア，シリコンカーバイド，III族窒化物または他の適した基板へドーパント濃度及び組成が異なる半導体層のスタックをエピタキシャル成長させることによって製造される。大抵の場合、スタックは、基板の上に形成された、例えばシリコンをドープされた１つ以上のｎ型層、１つ以上のｎ型層の上に形成された活性領域における１つ以上の発光層、及び、活性領域の上に形成された、例えばマグネシウムを添加された１つ以上のｐ型層を含む。電気的コンタクトは、ｎ型領域及びｐ型領域上に形成される。
図１は、参照により本願に組み込まれる、米国特許出願公開第２００７／００７２３２４号でより詳細に説明された複合成長用基板を示している。基板１０は、ホスト基板１２と、シード層１６と、ホスト１２をシード１６に接合するボンディング層１４とを含む。ホスト基板１２は、基板１０、及び、基板１０の上に成長した半導体デバイス層１８への機械的支持を提供する。シード層１６は、デバイス層１８が成長する層であり、このため、III族窒化物結晶が核形成できる材料でなければならない。
ここで用いられるように、「面内」格子定数は、デバイス内の半導体層の実際の格子定数をいい、「バルク」格子定数は、緩和した、所与の組成の独立した材料の格子定数をいう。層内の歪み量は、
Figure 0005848334
として定義される。三元または四元のIII族窒化物組成ＡｘＢｙＣｚＮのバルク格子定数は、ヴェガード則
Figure 0005848334
に従って推定されてもよい。ここで、ａは二元化合物のバルク格子定数である。ＡｌＮは３．１１１Åのバルク格子定数を持ち、ＩｎＮは３．５４４Åのバルク格子定数を持ち、ＧａＮは３．１８８５Åのバルク格子定数を持つ。
図１の複合基板のシード層がIII族窒化物材料である場合、シード層は、成長用基板上に歪んだ状態で成長する。これは、
ain-plane
が
abulk
と等しくないことを意味している。シード層１６がホスト基板１２に接続され、成長用基板から解放された場合、例えばボンディング層１４を通じて、シード層１６とホスト基板１２との間の接続が適合していれば、シード層１６は、少なくとも部分的に緩和し得る。例えば、III族窒化物デバイスが従来どおりＡｌ２Ｏ３上に成長される場合、基板上に成長される第１の層は、一般的には、約３．１９の格子定数を有するＧａＮバッファ層である。ＧａＮバッファ層は、ＩｎＧａＮであることが多い発光層を含め、バッファ層の上に成長したデバイス層の全てに対して面内格子定数を設定する。ＩｎＧａＮは、ＧａＮよりも大きいバルク格子定数を持つため、発光層は、ＧａＮバッファ層の上に成長した場合、歪みを受ける。ＩｎＧａＮシード層を有する複合基板では、緩和後、ＩｎＧａＮシード層は、ＧａＮよりも大きい面内格子定数を持ち得る。このように、ＩｎＧａＮシード層の面内格子定数は、ＧａＮよりも、ＩｎＧａＮ発光層のバルク格子定数により近づく。ＩｎＧａＮ発光層を含む、ＩｎＧａＮシード層の上に成長したデバイス層は、ＩｎＧａＮシード層の面内格子定数を再現するであろう。従って、緩和されたＩｎＧａＮシード層上に成長したＩｎＧａＮ発光層は、ＧａＮバッファ層上に成長したＩｎＧａＮ発光層よりも、小さい歪みを受け得る。
本発明の目的は、効率的に発光する半導体発光デバイスを提供することである。
本発明の実施形態に従った方法は、ドナー層及び歪み層を有するエピタキシャル構造を提供するステップを含む。エピタキシャル構造は、歪み層を緩和させるために処理される。歪み層の緩和は、ドナー層の面内格子定数を変化させる。
実施形態に従った構造体は、基板と、ボンディング層によって基板に取り付けられたエピタキシャル構造とを有する。エピタキシャル構造は、半導体構造が成長し得る材料であるドナー層と、歪み層と、ドナー層と歪み層との間に配置された緩和層とを有する。
上記の方法及び構造体では、ドナー層は、複合基板のためのシード層を形成するために使用され得る。ドナー層は、歪み層を有するエピタキシャル構造内に成長し得る。エピタキシャル構造が緩和された場合、ドナー層及び歪み層の結合歪みエネルギーは、ドナー層のみを含むエピタキシャル構造を緩和させることによって達成し得る面内格子定数を超えて、ドナー層の面内格子定数を変えることができる。発光層を含む半導体構造は、シード層上に成長し得る。シード層は少なくとも部分的に緩和されるため、シード層上に成長した半導体構造の発光層は、従来の基板の上に成長した発光層よりも、小さい歪みを持ち得る。結果として、シード層の上に成長した発光層はより小さい歪みを持つことができるため、シード層の上に成長した発光層は、従来の発光層よりも効率的に発光し得る。
図１は、従来技術の複合成長用基板を示している。 図２は、ドナー層，緩和層及びミュール層を含むドナー構造を示している。 図３は、ドナー層，２つの緩和層及びミュール層を含むドナー構造を示している。 図４は、ボンディング層を通じて中間基板に接合されたドナー構造の一部を示している。 図５は、ホスト基板に接合されたシード層を示している。 図６は、リフトオフ層を含むドナー構造の一部を示している。 図７は、図５に示された複合基板上に成長したフリップチップ半導体デバイスを示している。 図８は、キャップ層を含むドナー構造の一部を示している。
図１に示されたシード層１６は、成長用基板上に成長し、ホスト基板１２に接合され、成長用基板から解放されて、緩和される。ここで用いられるように、シード層は、緩和後のシード層をいう。緩和前に、成長用基板上に成長するようなシード層は、ここでは、ドナー層として称される。
ドナー層内の歪みエネルギーＥは、
Figure 0005848334
として表現され得る。ここで、Ｙはドナー層の係数であり、ｄはドナー層の厚みであり、ｅはドナー層内の歪みである。ドナー層が、ボンディング層を通じて基板に取り付けられ、成長用基板から解放され、その後、ボンディング層のリフローを介して緩和された場合、歪みエネルギーは、ドナー層の緩和を促進する。上記のように、歪みエネルギーは、ドナー層の厚み及びドナー層内の歪みの二乗に比例する。ドナー層の組成は、面内格子定数を決定し、従って、シード層内の歪みを決定する。厚みを増やすことは、歪みエネルギーを大きくし、且つ、緩和中のバックリングに対するドナー層の剛性を大きくするため、ドナー層は、できるだけ厚い方が好ましい。ＩｎＧａＮドナー層の場合、所望の組成のシード層が、厚みの増加につれて、不要な欠陥及び粗い表面形態を作る傾向にある。例えば、１０％よりも大きいＩｎＮ組成、且つ、数百ナノメートルよりも大きい厚みで、十分高品質のＩｎＧａＮドナー層を成長させることは困難であろう。
本発明の実施形態では、ここではドナー構造として称される、ドナー層を含む構造は、ドナー構造の厚み及び歪みエネルギーを増やすため、ここではミュール層と称される少なくとも１つの更なる層を含む。ミュール層の追加は、ドナー構造の歪みエネルギーを増加し得る。これは、シード層内の緩和量を増加し得る。また、ミュール層の追加は、ドナー構造の厚みを増加し得る。これは、ドナー層に対して更なる剛性を提供し、緩和中のシード層内でのバックリングを低減または防止し得る。
図２は、サファイア，ＳｉＣまたはＳｉのような任意の適切な成長用基板であろう、成長用基板２０上に成長したドナー構造２５の一例を示している。任意的な核形成層２２が、最初に、基板２０上に成長し得る。核形成層２２は、III族窒化物ドナー層２４が成長し、且つ、基板２０の材料上に容易に核化する材料であってもよい。例えば、サファイア基板２０上に成長する場合、核形成層２２は、ＧａＮであってもよい。
ドナー層２４は、核形成層２２の上に成長する。ドナー層２４は、例えば、ＧａＮ，ＡｌＩｎＧａＮ，他のIII族窒化物材料または他の材料であってもよいが、大抵の場合、ＩｎＧａＮ層である。ドナー層２４は、高品質なIII族窒化物デバイス層が成長し得る材料である。ドナー層２４は、通常は歪んでいる。ＧａＮ核形成層２２上に成長したＩｎＧａＮドナー層２４の場合、ＩｎＧａＮドナー層２４は、圧縮歪みを受ける。ドナー層２４は、ある実施形態では１％〜１０％の間、ある実施形態では１％〜５％の間、ある実施形態では５％〜８％の間、ある実施形態では７％、ある実施形態では６％、ある実施形態では３％のＩｎＮ組成を有するＩｎＧａＮ層である。ドナー層２４の厚みは、例えば、ある実施形態では５０ｎｍ〜１ミクロンの間であってもよく、ある実施形態では１００ｎｍ〜５００ｎｍの間であってもよい。ある実施形態では、ミュール層の追加は、より少ないＩｎＮを有するＩｎＧａＮドナー層、または、単なるＧａＮドナー層のような、より小さい歪みエネルギーを有するドナー層の使用を可能とする。これは、ミュール層が、ドナー層の歪みエネルギーを補うためである。ミュール層のないドナー構造では、ドナー層内のＩｎＮ組成は、達し得る格子定数の上限を定める。これは、面内格子定数がバルク格子定数に達する場合、緩和を駆動するための歪みエネルギーがドナー構造内にもはや存在しないためである。ミュール層を有するドナー構造では、成長過程で名目上歪みのないＩｎＮ組成の低いＩｎＧａＮドナー層またはＧａＮドナー層が、ミュール層の歪みエネルギーの緩和によってバルク格子定数を超えて引っ張られた状態へ駆動され得る。ドナー層の歪みエネルギー，厚み及び格子定数のようなドナー構造の特性は、ミュール層を緩和させることによって引っ張り状態に置かれたとしてもドナー層が割れないように選択される。ある実施形態では、ひび割れを防止するため、シード層内の引っ張り歪みがわずか０．１５％に制限される。
緩和層２６は、ドナー層２４上に成長する。緩和層２６は、ドナー層２４上に成長した場合に、部分的または完全に緩和するように選択された組成及び厚みを持つ。また、緩和層２６の特性は、厚い、圧縮歪みを受けた、許容品質のミュール層２７が緩和層２６の上に成長できるように選択される。緩和層内に生成された欠陥は、ミュール層へのみ伝播し、その下のドナー層へは決して伝播しない。ある実施形態では、緩和層２６は、例えば１００オングストロームよりも小さい厚みで完全に緩和することができるＡｌＮである。ある実施形態では、緩和層２６は、高いＡｌＮ組成を有するＡｌＧａＮである。例えば、ＡｌＧａＮ緩和層２６のＡｌＮ組成は、ある実施形態では４０％〜１００％の間であってもよく、ある実施形態では７０％〜１００％の間であってもよい。緩和層２６は、ある実施形態では５ｎｍ〜１ミクロンの間、ある実施形態では２０ｎｍ〜５００ｎｍの間、ある実施形態では５０ｎｍ〜２００ｎｍの間の厚みを持っていてもよい。
ミュール層２７は、緩和層２６の上に成長する。ミュール層２７は、歪みを受ける。例えば、ミュール層２７は、少なくとも０．１％の歪みを受け得る。ミュール層２７内の歪みは、大抵の場合、圧縮歪みである。ミュール層の組成は、ドナー層内の面内格子定数を増やすのに十分な歪みエネルギーを提供するために選択される。ミュール層は、ドナー層内の面内格子定数を、バルク格子定数未満まで（部分的な緩和）、バルク格子定数まで（緩和）、または、バルク格子定数を超えて（引っ張り）、増加させてもよい。組成は、ミュール層２７が大幅に緩和しないように、または、成長の間に低材料品質に悪化しないように選択される。加えて、組成は、ミュール層２７が、緩和中、シード層内のバックリングを防止または低減するためにドナー構造の剛性を改善するのに十分大きい厚みにまで十分高品質で成長できるように選択される。ある実施形態では、ミュール層２７は、６０％〜８０％の間のＡｌＮ組成を有するＡｌＧａＮである。例えば、ＡｌＮ緩和層２６上に成長した、ＡｌＮが７０％のＡｌＧａＮミュール層２７は、約０．７％の圧縮歪みを持つ。これは、ＧａＮ核形成層２２上に成長した、７％のＩｎＮ組成を有するＩｎＧａＮドナー層２４の歪みに相当する。ＡｌＧａＮを有する高品質のミュール層２７は、ＩｎＧａＮを有する高品質のドナー層２４より非常に厚く成長することができる。ミュール層２７は、ある実施形態では１００ｎｍ〜２０ミクロンの間の厚みであってもよいし、ある実施形態では１ミクロン〜５ミクロンの間の厚みであってもよい。
図３は、成長用基板２０上に成長したドナー構造２５の他の例を示している。図２のように、核形成層２２，ドナー層２４及び緩和層２６が成長用基板２０上に成長する。更なる緩和層２８は、緩和層２６の上に成長する。緩和層２６上に成長した更なる緩和層２８は、緩和層２６から、例えばＧａＮまたはＡｌＮ組成の低いＡｌＧａＮであろう、より容易に成長されるミュール層３０まで、格子定数にステップダウンを与える。例えば、緩和層２６は、ＡｌＮであってもよいし、または、７０％〜１００％の間のＡｌＮ組成を有するＡｌＧａＮであってもよい。中間層２８は、例えば、２０％〜４０％の間のＡｌＮ組成を有するＡｌＧａＮであってもよい。中間層２８は、ある実施形態では１０ｎｍ〜１ミクロンの間、ある実施形態では２０ｎｍ〜５００ｎｍの間、ある実施形態では５０ｎｍ〜２００ｎｍの間の厚みを持っていてもよい。ミュール層３０は、例えば、ある実施形態では１００ｎｍ〜２０ミクロンの間の厚みまで成長したＧａＮであってもよいし、ある実施形態では１〜５ミクロンの間の厚みまで成長したＧａＮであってもよい。ＩｎＧａＮドナー層２４，ＡｌＮ緩和層２６，ＡｌＮ組成が３０％のＡｌＧａＮ中間層２８及びＧａＮミュール層３０を有するドナー構造では、ＧａＮミュール層３０が、約０．７％の圧縮歪みを持つ。
ある実施形態では、ミュール層及びドナー層の組成及び厚みは、ドナー層内の圧縮歪みエネルギーがミュール層内の圧縮歪みエネルギーと等しくなるように選択される。ある実施形態では、ミュール層及びドナー層の組成及び厚みは、ドナー層内の圧縮歪みエネルギーがおおよそミュール層内の圧縮歪みエネルギーと等しくなるように選択される。ドナー層内の歪みエネルギー及びミュール層内の歪みエネルギーを含む、ドナー構造内の総歪みエネルギーは、ドナー構造が緩和されたとき、ドナー層内の格子定数を所望の面内格子定数に変えるように選択される。
第１の例では、６％のＩｎＮを有し、２５００Åの厚みの、歪みを受けたＩｎＧａＮドナー層２４が、緩和されたＧａＮ核形成層２２上に成長する。ＡｌＮ緩和層２６がドナー層の上に成長するのに続いて、７０％のＡｌＮを有し、４００００Åの厚みの、ＡｌＧａＮミュール層２７が成長する。ドナー層は、成長するときに約０．６６％の圧縮歪みを持ち、ミュール層は、成長するときに約０．７４％の圧縮歪みを持つ。下記のような完全な緩和後では、ミュール層は、３．１３４Åの面内格子定数を持ち、シード層は、３．２１２Åの面内格子定数を持つ。
第２の例では、６％のＩｎＮを有し、２５００Åの厚みの、ＩｎＧａＮドナー層２４が、ＧａＮ核形成層２２上に成長する。ＡｌＮ緩和層２６がドナー層の上に成長するのに続いて、３０％のＡｌＮを有するＡｌＧａＮ緩和層２８が成長する。ＡｌＮ層２６は、３．１１Åの面内格子定数を持ち、ＡｌＧａＮ層２８は、３．１６５Åの面内格子定数を持つ。緩和層２８の上に成長した４００００Åの厚みのＧａＮミュール層３０は、層２８の格子定数である３．１６５Åを再現する。ドナー層は、成長するときに約０．６６％の圧縮歪みを持ち、ミュール層は、成長するときに約０．７３％の圧縮歪みを持つ。下記のような完全な緩和後では、ミュール層は、３．１８９Åの面内格子定数を持ち、シード層は、３．２１２Åの面内格子定数を持つ。
第３の例では、２５００Åの厚みのＧａＮドナー層２４が、ＧａＮ核形成層２２上に成長する。ＡｌＮ緩和層２６がドナー層の上に成長するのに続いて、３０％のＡｌＮを有するＡｌＧａＮ緩和層２８が成長する。４００００Åの厚みのＧａＮミュール層３０が緩和層２８の上に成長する。ドナー層は、成長した状態で緩和されており（歪みなし）、ミュール層は、成長するときに約０．７３％の圧縮歪みを持つ。下記のような完全な緩和後では、ミュール層は、３．１８９Åの面内格子定数を持ち、シード層は、３．２１２Åの面内格子定数を持つ。
ある実施形態では、ミュール層は、ドナー層の前に成長する。例えば、高いＩｎＮ組成を有するＩｎＧａＮミュール層が成長用基板の上に成長するのに続いて、低いＩｎＮ組成を有するＩｎＧａＮドナー層が成長してもよい。ＩｎＧａＮドナー層は、ミュール層での高いＩｎＮ組成のため、ＩｎＧａＮミュール層よりも良い品質の材料であってもよい。ミュール層及びドナー層の結合歪みエネルギーは、緩和中、ドナー層が所望の面内格子定数を有するシード層まで緩和するように選択される。
上記の例は、ドナー層の面内格子定数を大きくするために、圧縮状態のミュール層を用いるが、他の実施形態では、ドナー層に圧縮を与えるため、あるいは、ドナー層の面内格子定数を小さくするため、引っ張り状態のミュール層が用いられてもよい。
図２及び図３に示された、上記のドナー構造２５は、以下のような複合基板の中に形成されてもよい。
図４では、ドナー構造２５は、ボンディング層３４を通じて、中間基板３２に接続される。ある実施形態では、ボンディング層３４は、ＳｉＯ２、ほうりんけい酸ガラス（ＢＰＳＧ）、または、例えば、蒸着、スパッタリング、堆積作用によって堆積された他の市販のガラスである。中間基板は、例えば、サファイア、Ｓｉ、または、他の任意の適切な材料であってもよい。ボンディング層３４は、ドナー構造２５または中間基板３２、あるいは、その両方に形成されてもよい。成長用基板２０は、その成長用基板材料に適した技術によって除去される。例えば、サファイア基板は、ドナー層の前に成長用基板の上に成長する、後述のリフトオフ層のような任意の適切な層のレーザ融解によって除去されてもよい。ＳｉＣ基板は、エッチングによって除去されてもよい。核形成層２２は、ドナー層２４の表面を露出するため、例えば、エッチングによって除去されてもよい。ある実施形態では、ドナー構造２５は、成長用基板からドナー層を後で分離するのを促進するＨ＋のような注入種が注入された犠牲半導体層を含む。ドナー層は、例えば、注入領域に犠牲層を膨張させて引き裂かせる熱を加えることにより、注入種を活性化させることによって成長用基板から分離される。犠牲層の注入、及び、注入種を活性化させることによって成長用基板から半導体構造を分離することは、参照により本願に組み込まれる、米国特許出願公開第２００５／００２６３９４号及び米国特許第５，３７４，５６４号に詳述されている。トレンチが、例えば、エッチングによって、ドナー層２４、あるいは、ドナー層及びミュール層２９の両方に形成されてもよい。
図４に示された構造は、ボンディング層３４のフローを介してドナー構造２５を膨張させるために、例えば８００℃よりも大きい温度まで加熱されてもよい。ミュール層２９は、例えば、図２に示されたミュール層２７、または、図３に示されたミュール層３０であってもよい。厚い、圧縮歪みを受けたミュール層２９は、膨張し、ドナー層２４の膨張を促進する。ミュール層２９及びドナー層２４は、全体的または部分的に緩和してもよい。緩和されたドナー層２４は、図４においてシード層３８として示されている。シード層３８の面内格子定数は、成長用基板２０に取り付けられてなおも歪まされているときの歪みドナー層２４の面内格子定数を超えて増加される。緩和後、シード層での面内格子定数は、ある実施形態では少なくとも３．１９２Åであってもよく、ある実施形態では少なくとも３．１９９Åであってもよく、ある実施形態では少なくとも３．２Åであってもよく、ある実施形態では少なくとも３．２２４Åであってもよい。
２つのボンディングステップが、所望の配向のIII族窒化物シード層２４を有する複合基板を形成するために必要とされ得る。図２及び図３で上述したような、サファイアまたはＳｉＣ成長用基板上に成長したIII族窒化物層は、一般的に、ｃ面ウルツ鉱として成長する。このウルツ鉱型III族窒化物構造は、（ガリウム表面としても称される）III族表面及び窒素表面を持つ。III族窒化物は、底面（成長用基板に隣接する表面）が窒素表面となる一方、成長層の上面がガリウム表面となるように優先的に成長する。従来のようにドナー層をサファイアまたはＳｉＣ上に単に成長させ、ドナー層をホストに接続し、成長用基板を除去することは、窒素表面が露出したIII族窒化物シード層を具備する複合基板をもたらすであろう。III族窒化物は、優先的にガリウム表面上に成長し、即ち、ガリウム表面を上面として成長し、このため、窒素表面での成長は、結晶内に欠陥を不必要に取り込み、結果的に、結晶配向が、上面として窒素表面を有する配向から上面としてガリウム表面を有する配向へ切り替わるので、低品質材料をもたらしたりする可能性がある。
上面としてガリウム表面を有するシード層２４を具備する複合基板を形成するため、成長用基板の除去によって露出された窒素表面を残して、シード層材料がガリウム表面を通じて中間基板に接合されるように、ドナー層は、図２及び図３に示されるように、従来通り成長用基板上に成長し、中間基板に接合され、図４に示されるように、成長用基板から分離される。
図５では、シード層３８の窒素表面は、例えば、サファイア、Ｓｉまたは任意の他の適切な材料であろう、ホスト基板４０に接合される。ある実施形態では、任意的なボンディング層４２が、シード層３８とホスト基板４０との間に配置される。任意的なボンディング層４２は、１つ以上の酸化物、窒化物、炭化物、あるいは、シリコンのフッ化物、アルミニウム、ホウ素、リン、亜鉛、ガリウム、ゲルマニウム、インジウム、スズ、アンチモン、鉛、ビスマス、チタン、タングステン、マグネシウム、カルシウム、カリウム、ニッケル、イットリウム、ジルコニウム、ハフニウム、ネオジム及びタンタルであってもよい。ホスト基板への接合後、中間基板及びボンディング層は、レーザ融解またはエッチングのような、その基板及びボンディング層に適した技術によって除去される。レーザ融解のためのレーザは、レーザエネルギーが、ボンディング層または中間基板によってではなく、ミュール層または緩和層によって吸収されるように選択される。最終的な複合基板では、シード層３８の窒素表面は、III族窒化物シード層３８のガリウム表面がデバイス層の成長のために露出されるように、任意的なボンディング層４２を通じてホスト基板４０に接合される。
ミュール層２９及び緩和層２６は、図５に示されるように、任意的なボンディング層４２を通じてホスト基板４０に接合されたシード層３８を残して、例えばエッチングまたはレーザ融解によって除去されてもよい。ある実施形態では、ミュール層２９の全部または一部が、アルミニウム含有層を露出するために、エッチングによって除去される。この層は酸化され、それから、緩和層２６及び任意の残っているミュール層２９がエッチングによって除去される。ある実施形態では、図５に示される向きでシード層３８の上面にある緩和層２６及びミュール層２９が、ミュール層ではなく緩和層によって吸収される周波数のレーザビームに対して露出される。緩和層とミュール層との間のインタフェースは、融解し、ミュール層が緩和層から分離されるのを可能とする。ある実施形態では、緩和層２９が、緩和層ではなくシード層によって吸収される周波数のレーザビームに対して露出される。緩和層とシード層との間のインタフェースは、融解し、緩和層がシード層から分離されるのを可能とする。
ある実施形態では、低バンドギャップリフトオフ層が、ミュール層及び緩和層のレーザリフトオフを促進するために、ドナー構造に組み込まれる。図６は、リフトオフ層を含むドナー構造の一部を示している。リフトオフ層４４は、ドナー層２４の後であって緩和層２６及びミュール層２９の前、あるいは、ドナー層２４及び緩和層２６の後であってミュール層２９の前に成長する。リフトオフ層４４は、例えば、高いＩｎＮ組成層を有する薄いＩｎＧａＮ層であってもよい。リフトオフ層４４でのＩｎＮ組成は、リフトオフ層がレーザリフトオフに用いられるレーザによって放射された周波数の光を吸収するように選択される。当該レーザ周波数は、レーザがリフトオフ層の前に見るドナー構造の層が当該レーザ光を吸収しないように選択される。ある実施形態では、リフトオフ層４４のバンドギャップは、次に最も小さいバンドギャップを有するドナー構造内の層、大抵の場合はドナー層２４、のバンドギャップよりも極めて小さくなるように選択される。リフトオフ層は、ある実施形態では、２％〜２５％の間のＩｎＮ組成を有するＩｎＧａＮであってもよい。リフトオフ層は、１０ｎｍ〜５００ｎｍの厚みであってもよい。
図６に示されたドナー層２４は、図４及び図５を参照して上述されたように、緩和されたシード層として、ボンディング層を通じてホスト基板に接続されてもよい。ミュール層２９及び緩和層２６は、リフトオフ層４４を融解し緩和層２６及びミュール層２９をドナー層２４から解放するために、ミュール層の上面からレーザビームを発光させることによって除去されてもよい。
ある実施形態では、例えば、インジウムがＩｎＧａＮドナー層２４から脱離するのを防止するために、キャップ層がドナー層の上に形成される。キャップ層は、例えば、ＧａＮであってもよい。図２及び図３に示されたドナー構造では、キャップ層８０が、図８に示されるように、ドナー層２４と緩和層２６との間に配置されてもよい。図６の部分的なドナー構造では、キャップ層は、リフトオフ層４４と緩和層２６との間に配置されてもよい。
III族窒化物デバイスが、図５に示された複合基板のシード層３８上に成長してもよい。以下の例では、半導体デバイスは、可視光または紫外線を放射するIII族窒化物ＬＥＤであるが、本発明の実施形態は、レーザダイオード、電界効果トランジスタ及び検出器のようなＬＥＤ以外の他の半導体光電気的または電気的デバイスや、III族リン化物、III-Ｖ族、II-ＶI族のようなIII族窒化物以外の材料系からなるデバイスや、他のデバイスを成長させるために用いられてもよい。
デバイス層がシード層３８の上に成長する。デバイス層は、シード層３８と同じ面内格子定数を持つことができる。デバイス層は、ｎ型領域とｐ型領域との間に挟まれた発光または活性領域を含む。ｎ型領域は、一般的には、最初に成長し、例えば、ｎ型の又は意図的にドープされない、バッファ層又は核形成層のような準備層、即ち、後でホスト基板４０，ボンディング層４２，シード層３８または複合基板全体の除去を促進する層、及び発光領域が効率的に発光するために望ましい特定の光学的又は電気的特性のために設計されたｎ型あるいはｐ型のデバイス層といった、異なる組成及びドーパント濃度の複数の層を含んでいてもよい。発光または活性領域は、ｎ型領域の上に成長する。適切な発光領域の例は、単一の厚いまたは薄い発光層、あるいは、バリア層によって分離された多重の薄いまたは厚い量子井戸発光層を含む多重量子井戸発光領域を含む。ｐ型領域は、発光領域の上に成長する。ｎ型領域のように、ｐ型領域は、意図的にドープされない層またはｎ型層を含む、異なる組成、厚み、ドーパント濃度の複数の層を含んでいてもよい。
図７は、フリップチップデバイスを示す。デバイス層１８は、シード層３８，ボンディング層４２及びホスト基板４０を含む複合基板のシード層３８上に成長する。ｐコンタクト金属が形成され、それから、ｐコンタクト４８，ｐ型領域及び活性領域の一部が、ｎコンタクト金属４６が配置されるｎ型領域の一部を露出するために、除去される。図７に示されたデバイスでは、複数のｎコンタクト領域がｐコンタクト領域の間に入っている。他の実施形態では、単一のｎコンタクト領域及び単一のｐコンタクト領域が形成される。ｐコンタクト４８及びｎコンタクト４６は、デバイスの同じ側に形成される。コンタクトは、一般的に、反射性を有し、デバイスは、一般的に、図７に示される配置のデバイスの上面を通じて光が抽出されるように、成長方向に対してひっくり返されてマウント５０に搭載される。
デバイスは、ｎコンタクト４６及びｐコンタクト４８とマウント５０との間のインターコネクト（図示省略）を通じてマウント５０に搭載される。例えば、インターコネクトは、両端部が金でできたインターコネクトであってもよく、デバイスは、サーモソニックボンディングによりマウントに取り付けられてもよい。あるいは、インターコネクトは、はんだであってもよく、デバイスは、リフローはんだ付けによりマウントに取り付けられてもよい。複合基板は、図７に示されるように、デバイスの一部のままであってもよく、あるいは、複合基板全体，ホスト基板４０またはボンディング層４２は、レーザリフトオフ、エッチング、あるいは、グラインディングまたは化学機械研磨のような機械的プロセスのような、除去される材料に適した技術によって除去されてもよい。エピタキシャル構造は、例えば、光電気化学的エッチングにより、薄くされてもよい。薄くされた後に残っているエピタキシャル構造の上面は、光抽出を改善するために、例えば格子または光学結晶構造の表面を、例えば粗面化あるいはパターニングすることによって、テクスチャ化されてもよい。波長変換素子、干渉フィルタ、または、レンズのような技術で知られる構造が、エピタキシャル構造の上に形成されてもよい。
フリップチップに加えて他のデバイス構造が用いられてもよい。ある代替案では、光は、エピタキシャル構造の上面、即ち、ｎコンタクト４６及びｐコンタクト４８が形成される表面を通じてデバイスから抽出されてもよい。ある実施形態では、p型領域の上部は、粗い表面を形成するコンディション下で成長されてもよく、別個の粗いｐ型層がｐ型領域の上に成長されてもよく、あるいは、ｐ型層の滑らかな表面が、例えば光電気化学的エッチングにより成長後にエッチングまたは粗面化されてもよい。透明な導電性酸化物のような透明な導電体の層が、ｐ型表面の上に形成されてもよい。例えば、透明な導電材料は、インジウムスズ酸化物、亜鉛酸化物、または、ルテニウム酸化物であってもよい。ｐ型構造の一部及び発光領域は、ｎ型層を露出するために、除去される。ｎコンタクト４６は、露出したｎ型層上に形成される。ｐコンタクト４８は、透明な導電体の一部に形成され、この透明な導電体は、ｐ型領域３８を通じて、電流を横方向に伝搬させる。ｎコンタクト４６及びｐコンタクト４８は、範囲を制限されてもよく、または、透明に作られてもよい。透明材料の表面を通じて光が抽出されるように、デバイスが搭載されてもよい。
他の代替案では、縦型注入ＬＥＤが形成される。ｐコンタクトは、ｐ型領域の表面上に形成され、エピタキシャル構造は、ｐコンタクトを通じてマウントに取り付けられる。複合基板の全部または一部は、ｎ型領域の表面を露出するために、除去されてもよい。例えば、ホスト基板が、ｎコンタクトが形成され得る導電性のボンディング層またはシード層を露出するために除去されてもよく、ホストの全部または一部，ボンディング層及びシード層が、デバイス層のｎ型領域を露出するために除去されてもよい。ｎコンタクトは、露出された表面、または、ｎ型領域の側面のような他の露出されたｎ型表面上に形成される。ｎコンタクトは、半導体構造の一方の側（例えば、上面）に形成され、ｐコンタクトは、半導体構造の他方の側（例えば、底面）に形成される。ｎコンタクトへの電気的コンタクトは、ワイヤボンドまたは導電性のブリッジのような任意の適切な構造で作られてもよい。ｎコンタクトの範囲は、デバイスの上部から光が抽出され得るように、制限されてもよい。
ある実施形態では、例えば、散乱を増やすことによって、デバイスからの光抽出を増やすための構造がデバイスに含まれる。例えば、エピタキシャル構造の表面が粗面化されてもよい。ある実施形態では、散乱は、III族窒化物構造の表面に組み込まれるか形成される光学結晶または格子によって引き起こされる。そのような構造では、光屈折率の変化が周期的に、材料中の発光領域によって放射された光の波長に近い間隔で提供される。周期及び振幅のような、周期的な屈折率変化のパラメータは、所望の発光パターンに抽出される光量を増やすために選択されてもよい。例えば、格子または光学結晶の大きさ及び間隔は、半導体構造の上面に対する法線方向へ抽出される光量を最大化するために、選択されてもよい。パラメータの選択及び光学結晶の形成については、全てが参照により本願に組み込まれる、米国特許第７，６４２，１０８号、７，４４２，９６５号、７，４４２，９６４号、７，２９４，８６２号、７，２７９，７１８号、７，０１２，２７９号及び６，９５６，２４７号に詳述されている。
１つ以上の波長変換素子が、白色光または他の色の単色光を作るために、デバイスの上に配置されてもよい。ＬＥＤによって放射された未変換の光は、最終的な光のスペクトルの一部であってもよいが、これは必須ではない。通常の組み合わせの例は、黄色発光蛍光体と組み合わされた青色発光ＬＥＤ、緑色発光蛍光体及び赤色発光蛍光体と組み合わされた青色発光ＬＥＤ、青色発光蛍光体及び黄色発光蛍光体と組み合わされた紫外線発光ＬＥＤ、並びに、青色発光蛍光体，緑色発光蛍光体及び赤色発光蛍光体と組み合わされた紫外線発光ＬＥＤを含む。他の色の光を放射する波長変換材料が、デバイスから放射される光のスペクトルを調整するために、加えられてもよい。複数の波長変換材料が、単一の波長変換層に混合されてもよいし、あるいは、独立した層として形成されてもよい。適切な波長変換構造の例は、ＬＥＤに接着または接合された形成済みのセラミック蛍光体層、あるいは、ＬＥＤ上に電気泳動的堆積、ステンシル印刷、スクリーン印刷、スプレー、沈殿、蒸着、スパッタ、または他の方法で施された、有機カプセル化材料内に配置された粉末状の蛍光体を含む。
上述された実施形態は、III族窒化物構造のようなIII-Ｖ構造でのミュール層を用いるが、本発明の実施形態は、Ｓｉのような他の材料系に実装されてもよい。例えば、ミュール層は、従来方法によって組み立てられたストレインドシリコンよりも潜在的に廉価でより少ない欠陥をもつストレインドシリコンの組み立てを可能とすることができるであろう。従来方法は、Ｓｉへの緩和されたＳｉＧｅヘテロ構造の成長を採用し、それから、引っ張り歪みとともに成長する緩和されたＳｉＧｅへの薄いＳｉ「ドナー」層の成長を採用する。薄いＳｉドナー層は、ホスト及びＳｉ基板に移され、ＳｉＧｅは、上述されたように注入犠牲層を活性化することによって除去される。緩和されたＳｉＧｅ中に生成された転移は、Ｓｉストレインド「ドナー」層へ不必要に伝播する。ミュール層を含むデバイスでは、厚い圧縮歪みを受けたＳｉＧｅミュール層が、Ｓｉ上に成長し（間には緩和層がない）、キャリア基板に移される。薄いＳｉ「ドナー」層のみを残して、Ｓｉの大部分は除去される。構造は、ＳｉＧｅを緩和させ、Ｓｉ「ドナー」層を引っ張り歪みに引き入れるため、アニールされる。ＳｉＧｅミュール層の代わりとして、緩和されたＳｉＧｅ層に続いて、緩和されたＳｉＧｅ層よりも大きいＧｅ組成を有する引っ張り歪みを受けたＳｉＧｅミュール層が成長してもよい。ストレインドＳｉＧｅミュール層は、一般的に、欠陥を生成しないが、緩和されたＳｉＧｅ層及び純粋なＧｅミュール層では、欠陥の全てが、緩和層に生成され、下のドナー層ではなくミュール層のみへ伝搬する。
以上、本発明について詳述したが、当業者であれば、本開示により、ここで述べられた本発明の考えを逸脱しない範囲で、種々の変形を本発明に適用できることを理解するであろう。従って、本発明の範囲が、説明及び既述された特定の実施形態に限定される意図はない。

Claims (18)

  1. 半導体構造が成長し得るIII族窒化物材料であるドナー層と、III族窒化物材料である歪み層とを有する、エピタキシャル構造を提供するステップであり、前記ドナー層及び前記歪み層が第１の基板上に成長される、ステップと、
    前記エピタキシャル構造を第２の基板に接続するステップと、
    前記第１の基板を除去するステップと、
    前記第１の基板を除去した後に、前記歪み層を緩和させるように前記エピタキシャル構造を処理するステップであり、前記歪み層の緩和は、前記ドナー層の面内格子定数を変化させる、ステップと、
    前記ドナー層を第３の基板に接続するステップと、
    前記歪み層を除去するステップと、
    を有する方法。
  2. 前記エピタキシャル構造は、前記ドナー層と前記歪み層との間に配置された緩和層をさらに有する、請求項１記載の方法。
  3. 前記エピタキシャル構造は、前記ドナー層と前記歪み層との間に配置された第２の緩和層をさらに有する、請求項２記載の方法。
  4. 前記エピタキシャル構造は、前記ドナー層と前記歪み層との間に配置されたキャップ層をさらに有し、前記キャップ層は、前記ドナー層からのインジウムの脱離を低減または防止する、請求項２記載の方法。
  5. 前記緩和層は、アルミニウムを有する、請求項２記載の方法。
  6. 前記エピタキシャル構造は、ボンディング層を通じて前記第２の基板に接続され、
    前記処理するステップは、前記ボンディング層を加熱するステップを含む、請求項１記載の方法。
  7. 前記エピタキシャル構造は、前記ドナー層と前記歪み層との間に配置された低バンドギャップ層をさらに有し、前記低バンドギャップ層は、前記ドナー層及び前記歪み層のバンドギャップよりも低いバンドギャップを持ち、
    前記歪み層を除去するステップは、レーザで前記低バンドギャップ層を溶融させるステップを含む、請求項１記載の方法。
  8. 前記歪み層の歪みは、前記ドナー層内の歪みと少なくとも同程度である、請求項１記載の方法。
  9. 前記ドナー層は、ＩｎＧａＮまたはＧａＮであり、
    前記歪み層は、ＡｌＧａＮまたはＧａＮであり、
    前記エピタキシャル構造は、前記ドナー層と前記歪み層との間に配置された緩和層をさらに有し、前記緩和層は、アルミニウムを有する、請求項１記載の方法。
  10. 前記処理するステップの後に、前記ドナー層は、少なくとも３．２Åの面内格子定数を持つ、請求項１記載の方法。
  11. 前記処理するステップの後に、ｎ型領域とｐ型領域との間に配置された発光層を有する構造を前記ドナー層上に成長させるステップをさらに有する、請求項１記載の方法。
  12. 前記処理するステップの前に、前記ドナー層は圧縮状態にあり、
    前記処理するステップは、前記処理するステップの後に前記ドナー層が少なくとも部分的に緩和されるように、前記ドナー層の前記面内格子定数を増加させるステップを有する、請求項１記載の方法。
  13. 前記処理するステップの前に、前記ドナー層は緩和されており、
    前記処理するステップは、前記処理するステップの後に前記ドナー層が引っ張られた状態となるように、前記ドナー層の前記面内格子定数を増加させるステップを有する、請求項１記載の方法。
  14. 前記処理するステップの前に、前記歪み層は圧縮状態にある、請求項１記載の方法。
  15. 前記処理するステップの前に、前記歪み層の歪みは、少なくとも０．１％である、請求項１記載の方法。
  16. 基板と、
    ボンディング層によって前記基板に取り付けられたエピタキシャル構造と、を有し、
    前記エピタキシャル構造は、
    半導体構造が成長し得るIII族窒化物材料であるドナー層と、
    III族窒化物材料である歪み層と、
    前記ドナー層と前記歪み層との間に配置された緩和層と、
    を有する、構造体。
  17. 前記ボンディング層は、ほうりんけい酸ガラスである、請求項１６記載の構造体。
  18. 前記ドナー層は、ＩｎＧａＮまたはＧａＮであり、
    前記歪み層は、ＡｌＧａＮまたはＧａＮであり、
    前記緩和層は、アルミニウムを有する、請求項１６記載の構造体。
JP2013510698A 2010-05-19 2011-04-27 半導体デバイスを成長させるための複合成長用基板 Active JP5848334B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/783,354 2010-05-19
US12/783,354 US8536022B2 (en) 2010-05-19 2010-05-19 Method of growing composite substrate using a relaxed strained layer
PCT/IB2011/051844 WO2011145012A1 (en) 2010-05-19 2011-04-27 Composite growth substrate for growing a semiconductor device

Publications (3)

Publication Number Publication Date
JP2013528945A JP2013528945A (ja) 2013-07-11
JP2013528945A5 JP2013528945A5 (ja) 2014-06-19
JP5848334B2 true JP5848334B2 (ja) 2016-01-27

Family

ID=44120315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510698A Active JP5848334B2 (ja) 2010-05-19 2011-04-27 半導体デバイスを成長させるための複合成長用基板

Country Status (7)

Country Link
US (1) US8536022B2 (ja)
EP (1) EP2572370A1 (ja)
JP (1) JP5848334B2 (ja)
KR (1) KR101810711B1 (ja)
CN (1) CN102893373B (ja)
TW (1) TW201222631A (ja)
WO (1) WO2011145012A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
US7279718B2 (en) 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
FR2851848B1 (fr) 2003-02-28 2005-07-08 Soitec Silicon On Insulator Relaxation a haute temperature d'une couche mince apres transfert
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7012279B2 (en) 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US6956247B1 (en) 2004-05-26 2005-10-18 Lumileds Lighting U.S., Llc Semiconductor light emitting device including photonic band gap material and luminescent material
US7442964B2 (en) 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
US7273798B2 (en) * 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US20080259980A1 (en) * 2007-04-19 2008-10-23 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Including Oxide Layer
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
TWI457984B (zh) * 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
WO2010036622A1 (en) * 2008-09-24 2010-04-01 S.O.I. Tec Silicon On Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
JP5109912B2 (ja) * 2008-10-03 2012-12-26 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置
US8227791B2 (en) * 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
WO2011022730A1 (en) * 2009-08-21 2011-02-24 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate

Also Published As

Publication number Publication date
CN102893373A (zh) 2013-01-23
JP2013528945A (ja) 2013-07-11
WO2011145012A1 (en) 2011-11-24
TW201222631A (en) 2012-06-01
US8536022B2 (en) 2013-09-17
US20110284993A1 (en) 2011-11-24
EP2572370A1 (en) 2013-03-27
CN102893373B (zh) 2016-07-20
KR101810711B1 (ko) 2017-12-19
KR20130113337A (ko) 2013-10-15

Similar Documents

Publication Publication Date Title
KR101783796B1 (ko) 복합 기판의 형성 및 복합 기판 상 ⅲ-ⅴ족 발광 장치 성장 방법
US8334543B2 (en) III-V light emitting device including a light extracting structure
JP5674806B2 (ja) 薄いｎ型領域を有するＩＩＩ−Ｖ族発光デバイス
US8945975B2 (en) Light emitting device grown on a relaxed layer
JP5848334B2 (ja) 半導体デバイスを成長させるための複合成長用基板
US9012250B2 (en) Controlling pit formation in a III-nitride device
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150416

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151126

R150 Certificate of patent or registration of utility model

Ref document number: 5848334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250