KR20130113337A - 반도체 소자를 성장시키기 위한 복합 성장 기판 - Google Patents

반도체 소자를 성장시키기 위한 복합 성장 기판 Download PDF

Info

Publication number
KR20130113337A
KR20130113337A KR1020127033066A KR20127033066A KR20130113337A KR 20130113337 A KR20130113337 A KR 20130113337A KR 1020127033066 A KR1020127033066 A KR 1020127033066A KR 20127033066 A KR20127033066 A KR 20127033066A KR 20130113337 A KR20130113337 A KR 20130113337A
Authority
KR
South Korea
Prior art keywords
layer
donor
substrate
strained
donor layer
Prior art date
Application number
KR1020127033066A
Other languages
English (en)
Other versions
KR101810711B1 (ko
Inventor
앤드류 와이. 김
Original Assignee
코닌클리케 필립스 엔.브이.
필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이., 필립스 루미리즈 라이팅 캄파니 엘엘씨 filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20130113337A publication Critical patent/KR20130113337A/ko
Application granted granted Critical
Publication of KR101810711B1 publication Critical patent/KR101810711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명의 실시예들에 따른 방법은 도너 층 및 변형 층을 포함한 에피택셜 구조를 제공하는 것을 포함한다. 에피택셜 구조는 변형 층이 릴랙스하도록 야기하기 위해 처리된다. 변형 층의 릴랙세이션은 도너 층의 평면내 격자 상수가 변화하도록 야기한다.

Description

반도체 소자를 성장시키기 위한 복합 성장 기판{COMPOSITE GROWTH SUBSTRATE FOR GROWING A SEMICONDUCTOR DEVICE}
본 발명은 도너 층(donor layer)의 평면내 격자 상수(in-plane lattice constant)가 변하도록 야기하는 방법에 관한 것이다.
발광 다이오드(LED)들, 공진기 발광 다이오드(RCLED)들, 수직 공동 레이저 다이오드(VCSEL)들, 및 측면 방출 레이저들을 포함하는 반도체 발광 소자들은 현재 이용 가능한 가장 효율적인 광원들 중에 속한다. 가시광 스펙트럼에 걸쳐서 작동이 가능한 고휘도 발광 소자들의 제조에 있어서 현재 관심 대상인 소재 시스템들은 III-V족 반도체들, 특히 III 족 질화물 재료들로 지칭되는 갈륨, 알루미늄, 인듐 및 질소의 2원(binary), 3원(ternary), 및 4원(quaternary) 합금들을 포함한다. 전형적으로, III 족 질화물 발광 소자들은 유기금속화학증착법(MOCVD), 분자선 에피택시(MBE) 또는 다른 에피택셜 기법에 의해 사파이어, 탄화 규소(silicon carbide), III족 질화물, 또는 다른 적절한 기판 상에 다양한 조성들 및 도펀트 농도들을 갖는 반도체 층들의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은, 기판 상에 형성되는, 예를 들어 Si(Silicon)으로 도핑된 하나 이상의 n형층들, n형층 또는 n형층들 상에 형성된 활성 영역 내의 하나 이상의 발광 층들, 및 활성 영역 상에 형성된, 예를 들어 Mg로 도핑된 하나 이상의 p형층들을 종종 포함한다. 전기적 콘택트들이 n형 및 p형 영역들 상에 형성된다.
도 1은 여기서 참조로서 합체시킨 US 2007/0072324에서 더욱 상세히 기술되는 복합 성장 기판(composite growth substrate)을 도시한다. 기판(10)은 호스트 기판(12), 시드 층(seed layer)(16), 및 호스트 기판(12)을 시드 층(16)에 본딩시키는 본딩 층(bonding layer)(14)을 포함한다. 호스트 기판(12)은 기판(10)에게 및 기판(10) 상에 성장된 반도체 소자 층들(18)에게 기계적 지지력(mechanical support)을 제공한다. 시드 층(16)은 소자 층들(18)이 그 상에서 성장되는 층이고, 따라서 반드시 III 족 질화물 결정이 그 상에서 핵형성(nucleate)할 수 있는 재료이어야 한다.
여기에 사용된 바로는, "면내(in-plane)" 격자 상수는 소자 내의 반도체 층의 실제 격자 상수를 지칭하고, "벌크(bulk)" 격자 상수는 주어진 조성의 릴랙스된(relaxed), 프리 스탠딩(free-standing) 재료의 격자 상수를 지칭한다. 층의 변형량(amount of strain)은 |ain - plane - abulk|/abulk 로 정의된다. 3원 또는 4원의 III족 질화물 화합물 AxByCzN 의 벌크 격자 상수는 ax ,y,z = x(aAN) + y(aBN) + z(aCN)인 버가드(Vegards) 법칙에 따라 추정될 수 있는데, 여기서 a는 2원 화합물들의 벌크 격자 상수들을 지칭한다. AlN은 3.111Å의 벌크 격자 상수를 가지고, InN은 3.544Å의 벌크 격자 상수를 가지고, GaN은 3.1885Å의 벌크 격자 상수를 갖는다.
도 1의 복합 기판의 시드 층이 III 족 질화물 재료일 때, 시드 층은 성장 기판 상에 변형되며 성장되는데, 이는 ain - plane 이 abulk 와 동일하지 않다는 것을 의미한다. 시드 층(16)이 호스트 기판(12)에 연결되고 성장 기판으로부터 릴리스(release)되는 경우, 시드 층(16) 및 호스트 기판(12) 간의 연결이 예를 들어 본딩 층(14)을 통해 컴플라이언트(compliant)하다면, 시드 층(16)은 적어도 부분적으로 릴랙스(relax)될 수 있다. 예를 들어, III 족 질화물 소자가 통상적으로 Al2O3 상에 성장되는 경우, 기판 상에 성장된 제1 층은 일반적으로 약 3.19의 a 격자 상수를 가지는 GaN 버퍼 층이다. GaN 버퍼 층은, 흔히 InGaN인 발광 층을 포함하여, 버퍼 층 위에 성장된 모든 소자 층들에 대하여 격자 상수를 설정한다. InGaN은 GaN보다 더 큰 벌크 격자 상수를 가지기 때문에, 발광 층은 GaN 버퍼 층 위에 성장될 때 변형된다. InGaN 시드 층을 가진 복합 기판에서, 릴랙스된 후, InGaN 시드 층은 GaN보다 더 큰 평면내 격자 상수를 가질 수 있다. 그러므로, InGaN 시드 층의 평면내 격자 상수는, GaN가 그런 것보다 InGaN 발광 층의 벌크 격자 상수에 더 가깝게 일치한다. InGaN 발광 층을 포함하여, InGaN 시드 층 위에 성장되는 소자 층들은 InGaN 시드 층의 평면내 격자 상수를 복제(replicate)한다. 이에 따라, 릴랙스된 InGaN 시드 층 상에 성장된 InGaN 발광 층은 GaN 버퍼 층 상에 성장된 InGaN 발광 층보다 덜 변형될 수 있다.
발명의 목적은 효율적으로 광을 방출하는 반도체 발광 소자를 제공하는 것이다.
본 발명의 실시예들에 따른 방법은 도너 층 및 변형 층(strained layer)을 포함하는 에피택셜 구조를 제공하는 것을 포함한다. 에피택셜 구조는 변형 층이 릴랙스하도록 야기하기 위해 처리된다. 변형 층의 릴랙세이션(relaxation)은 도너 층의 평면내 격자 상수가 변하도록 야기한다.
실시예들에 따른 구조는 기판 및 본딩 층에 의해 기판에 부착된 에피택셜 구조를 포함한다. 에피택셜 구조는 도너 층 - 도너 층은 반도체 구조가 그 상에 성장될 수 있는 재료임-, 변형 층 및 도너 층과 변형 층 사이에 배치된 릴랙스 층(relaxed layer)을 포함한다.
위에서 기술된 방법 및 구조에서, 도너 층은 복합 기판을 위한 시드 층을 형성하는데 사용될 수 있다. 도너 층은 변형 층을 가진 에피택셜 구조에서 성장될 수 있다. 에피택셜 구조가 릴랙스될 때, 도너 층 및 변형 층의 조합된 변형 에너지는, 도너 층만을 포함하는 에피택셜 구조를 릴랙스시킴으로써 달성될 수 있는 평면내 격자 상수를 넘어서서 도너 층의 평면내 격자 상수를 변화시킬 수 있다. 발광 층을 포함하는 반도체 구조가 시드 층 상에 성장될 수 있다. 시드 층이 적어도 부분적으로 릴랙스되기 때문에, 시드 층 상에 성장된 반도체 구조의 발광 층은 종래 기판 상에 성장된 발광 층보다 더 작은 변형을 가질 수 있다. 그 결과, 시드 층 위에 성장된 발광 층이 더 작은 변형을 가질 수 있기 때문에, 시드 층 위에 성장된 발광 층은 종래의 발광 층보다 더 효율적으로 발광할 수 있다.
도 1은 종래 기술의 복합 성장 기판을 도해한다.
도 2는 도너 층, 릴랙스 층과 뮬 층을 포함하는 도너 구조를 도해한다.
도 3은 도너 층, 두 개의 릴랙스 층과 뮬 층을 포함하는 도너 구조를 도해한다.
도 4는 본딩 층을 통하여 중간 기판에 본딩된 도너 구조의 부분을 도해한다.
도 5는 호스트 기판에 본딩된 시드 층을 도해한다.
도 6은 리프트 오프 층을 포함하는 도너 구조의 부분을 도해한다.
도 7은 도 5에 도해된 복합 기판 상에 성장된 플립 칩 반도체 소자를 도해한다.
도 8은 캡 층을 포함하는 도너 구조의 부분을 도해한다.
도 1에 도시된 시드 층(16)은 성장 기판 상에 성장되고, 호스트 기판(12)에 본딩되고, 그리고 나서 성장 기판으로부터 릴리스되고, 릴랙스하도록 강제된다. 여기서 이용된 바로는, 시드 층은 릴랙세이션 후의 시드 층을 지칭한다. 성장 기판 상에 성장된 시드 층은, 릴랙세이션 전에, 도너 층으로서 여기서 지칭된다.
도너 층에서의 변형 에너지 E는 E = (0.5)(Y)(d)e2로 표현될 수 있으며, 여기서 Y가 도너 층의 모듈러스(modulus)이고, d가 도너 층의 두께이고, e가 도너 층에서의 변형(strain)이다. 변형 에너지는, 도너 층이 본딩 층을 통해 기판에 부착되고, 성장 기판으로부터 릴리스되고, 그리고 나서 본딩 층의 리플로우를 통해 릴랙스하도록 강제되는 경우 도너 층의 릴랙세이션을 이끌어 낸다(drive). 상술한 바와 같이, 변형 에너지는 도너 층의 두께 및 도너 층에서의 변형의 제곱에 비례한다. 도너 층의 조성은 평면내 격자 상수 및 따라서 시드 층에서의 변형을 결정한다. 증가하는 두께가 변형 에너지를 증가시키고 또한 릴랙세이션 동안의 버클링(buckling)에 대항하는 도너 층의 강성을 증가시키므로, 도너 층은 가능한 한 두꺼운 것이 좋다. InGaN 도너 층의 경우에, 바라는 조성의 시드 층들은 두께가 증가함에 따라 바람직하지 않은 결함들 및 거친 표면 형태를 발현시키는 경향이 있다. 예를 들어, 10%보다 더 큰 InN 조성들 및 몇 백 나노미터보다 더 큰 두께에서 충분히 고품질의 InGaN 도너층을 성장시키는 것은 어려울 수 있다.
본 발명의 실시예들에서, 도너 구조로서 여기서 지칭된, 도너 층을 포함하는 구조가, 도너 구조의 두께 및 변형 에너지를 증가시키기 위해, 뮬 층(mule layer)으로서 여기서 지칭되는 적어도 하나의 추가 층을 포함한다. 뮬 층의 추가는 도너 구조의 변형 에너지를 증가시킬 수 있는데, 이는 시드 층에서의 릴랙세이션 양을 증가시킬 수 있다. 뮬 층의 추가는 또한 도너 구조의 두께를 증가시킬 수 있는데, 이는 도너 층에게 추가의 강성을 제공하고 또한 릴랙세이션 동안 시드 층에서의 버클링을 감소시키거나 방지할 수 있다.
도 2는 사파이어, SiC 또는 Si와 같은 임의의 적절한 성장 기판일 수 있는 성장 기판(20) 상에 성장된 도너 구조(25)의 한 예를 도해한다. 선택적 핵형성 층(nucleation layer)(22)은 먼저 기판(20) 상에 성장될 수 있다. 핵형성 층(22)은 III족 질화물 도너 층(24)이 그 상에 성장할 것이고, 또한 기판(20)의 재료 상에 쉽게 핵형성할 재료일 수 있다. 예를 들어, 핵형성 층(22)은 사파이어 기판(20) 상에 성장되는 경우 GaN일 수 있다.
도너 층(24)은 핵형성 층(22) 위에 성장된다. 도너 층(24)은 종종 InGaN 층인데, 예를 들어 GaN, AlInGaN, 또 다른 III족 질화물 재료, 또는 또 다른 재료일 수도 있다. 도너 층(24)은 고품질 III족 질화물 소자 층들이 그 상에 성장될 수 있는 재료이다. 도너 층(24)은 통상적으로 변형된다. GaN 핵형성 층(22) 상에 성장된 InGaN 도너 층(24)의 경우에, InGaN 도너 층(24)은 압축적으로(compressively) 변형된다. 도너 층(24)은, 몇몇 실시예들에서는 1% 내지 10% 사이의, 몇몇 실시예들에서는 1% 내지 5% 사이의, 몇몇 실시예들에서는 5% 내지 8% 사이의, 몇몇 실시예들에서는 7%의, 몇몇 실시예들에서는 6%의, 및 몇몇 실시예들에서는 3%의 InN 조성을 갖는 InGaN 층일 수 있다. 도너 층(24)의 두께는, 예를 들어, 몇몇 실시예에서 50 nm 및 1 micron 사이일 수 있고, 몇몇 실시예에서 100과 500 nm 사이에 있을 수 있다. 몇몇 실시예에서, 뮬 층이 도너 층의 변형 에너지를 보충하기 때문에, 뮬 층의 추가는 변형 에너지가 작은 도너 층, 예를 들어 적은 InN을 가진 InGaN 도너 층 또는 심지어 GaN 도너 층의 사용을 허용한다. 뮬 층이 없는 도너 구조에서, 도너 층에서의 InN의 조성은, 평면내 격자 상수가 벌크 격자 상수에 도달할 때 릴랙세이션을 이끌어내기 위한 도너 구조에서의 어떠한 변형 에너지도 더 이상 없기 때문에, 성취 가능한 격자 상수에 대한 상한을 규정한다. 뮬 층을 가진 도너 구조에서, 낮은 InN 조성의 InGaN 도너 층 또는 성장시 명목상(nominally) 변형되지 않은 GaN 도너 층은 뮬 층의 변형 에너지의 릴랙세이션에 의한 장력에 의해 벌크 격자 상수를 넘어서도록 만들어낼 수 있다(drive). 도너 층의 변형 에너지 및 두께와 격자 상수 같은 도너 구조의 특징들은 도너 층이 뮬 층을 릴랙스시킴에 의한 장력을 받을 경우 크래킹(cracking)하지 않도록 선택된다. 몇몇 실시예에서, 시드 층에서의 인장 변형율은 크래킹을 방지하기 위해, 0.15% 이하로 제한된다.
릴랙스 층(26)은 도너 층(24) 상에 성장된다. 릴랙스 층(26)은 자신이 도너 층(24) 상에 성장될 때 부분적으로 또는 완전히 릴랙스하도록 선택된 두께 및 조성을 갖는다. 릴랙스 층(26)의 특징들은 수용가능한 품질의 두껍고 압축적으로 변형된 뮬 층(27)이 릴랙스 층(26) 위에 성장될 수 있도록 또한 선택된다. 릴랙스 층에서 발생한 임의의 결함들은 뮬 층 내로만 전파되고, 그 아래의 도너 층 내로는 전파되지 않는다. 몇몇 실시예에서, 릴랙스 층(26)은 예를 들어 100 옹스트롬보다 작은 두께 내에서 완전히 릴랙스할 수 있는 AlN이다. 몇몇 실시예에서, 릴랙스 층(26)은 높은 AlN 조성을 가진 AlGaN이다. 예를 들어, AlGaN 릴랙스 층(26)의 AlN 조성은 몇몇 실시예에서 40%와 100% 사이에, 몇몇 실시예에서 70%와 100% 사이에 있을 수 있다. 릴랙스 층(26)은 몇몇 실시예에서 5 nm 와 1 micron 사이의 두께, 몇몇 실시예에서 20 nm와 500 nm 사이의 두께, 그리고 몇몇 실시예에서 50 nm과 200 nm 사이의 두께를 가질 수 있다.
뮬 층(27)은 릴랙스 층(26) 위에서 성장된다. 뮬 층(27)은 변형되는데, 예를 들어, 뮬 층(27)은 적어도 0.1% 변형될 수 있다. 뮬 층(27)에서의 변형은 종종 압축 변형이다. 뮬 층의 조성은 도너 층에서의 평면내 격자 상수를 증가시키는 데에 충분한 변형 에너지를 제공하도록 선택된다. 뮬 층은, 벌크 격자 상수 미만으로(부분 릴랙세이션), 벌크 격자 상수에(릴랙세이션), 또는 벌크 격자 상수를 넘도록(장력) 도너 층에서의 평면내 격자 상수를 증가시킬 수 있다. 뮬 층의 조성은 뮬 층(27)이 성장 동안 불량 재료 품질로 실질적으로 릴랙스하거나 열화하지 않도록 선택된다. 게다가, 뮬 층의 조성은, 뮬 층(27)이 릴랙세이션 동안 시드 층에서의 버클링을 방지하거나 감소시키기 위해 도너 구조의 강성을 향상시키는 데에 충분히 큰 두께까지 충분한 고품질로 성장될 수 있도록 선택된다. 몇몇 실시예에서, 뮬 층(27)은 60% AlN과 80% AlN 사이의 조성을 가진 AlGaN이다. 예를 들어, AlN 릴랙스 층(26) 상에 성장된 70% AlN AlGaN 뮬 층(27)은, GaN 핵형성 층(22) 상에 성장된, 7%의 InN 조성을 가진 InGaN 도너 층(24)의 변형에 필적하는, 약 0.7%의 압축 변형을 갖는다. AlGaN으로 구성된 고품질 뮬 층(27)은 InGaN으로 구성된 고품질 도너 층(24)보다 매우 두껍게 성장될 수 있다. 뮬 층(27)은 몇몇 실시예들에서 100 nm 및 20 micron 사이의 두께를 가질 수 있고, 그리고 몇몇 실시예에서 1과 5 micron 사이의 두께를 가질 수 있다.
도 3은 성장 기판(20) 상에 성장된 도너 구조(25)의 또 다른 예를 도해한다. 도 2에서와 같이, 핵형성 층(22), 도너 층(24) 및 릴랙스 층(26)은 성장 기판(20) 상에 성장된다. 추가적 릴랙스 층(28)은 릴랙스 층(26) 위에 성장된다. 릴랙스 층(26) 상에 성장된 추가적 릴랙스 층(28)은 릴랙스 층(26)으로부터, 예를 들어 GaN 또는 낮은 AlN 조성의 AlGaN 일 수 있는 더 쉽게 성장된 뮬 층(30)으로의 격자 상수의 스텝 다운을 제공한다. 예를 들어, 릴랙스 층(26)은 AlN 또는 70% 및 100% 사이의 AlN 조성을 갖는 AlGaN일 수 있다. 층간 층(interlayer)(28)은 예를 들어 20%와 40% 사이의 AlN 조성을 가진 AlGaN일 수 있다. 층간 층(28)은 몇몇 실시예에서 10 nm 및 1 micron 사이의 두께, 몇몇 실시예에서 20 nm 및 500 nm 사이의 두께, 그리고 몇몇 실시예에서 50 nm 및 200 nm 사이의 두께를 가질 수 있다. 뮬 층(30)은 몇몇 실시예에서 100 nm 및 20 micron 사이의 두께에, 그리고 몇몇 실시예에서 1 및 5 micron 사이의 두께로 성장된, 예를 들어 GaN일 수 있다. InGaN 도너 층(24), AlN 릴랙스 층(26), 30% AlN AlGaN 층간 층(28), 및 GaN 뮬 층(30)을 가진 도너 구조에서, GaN 뮬 층(30)은 약 0.7%의 압축 변형을 갖는다.
몇몇 실시예에서, 뮬 층 및 도너 층의 조성들 및 두께들은 도너 층에서의 압축 변형 에너지가 뮬 층에서의 압축 변형 에너지와 동일하도록 선택된다. 몇몇 실시예에서, 뮬 층 및 도너 층의 조성들 및 두께들은 도너 층에서의 압축 변형 에너지가 뮬 층에서의 압축 변형 에너지보다 더 크거나 작도록 선택된다. 도너 층에서의 변형 에너지 및 뮬 층에서의 변형 에너지를 포함하는, 도너 구조에서의 전체 변형 에너지는 도너 구조가 릴랙스되는 경우, 도너 층에서의 격자 상수를 바라는 평면내 격자 상수로 변화시키도록 선택된다.
제1 예에서, 6% InN을 가진 2500Å 두께의 변형된 InGaN 도너 층(24)은 릴랙스된 GaN 핵형성 층(22) 상에 성장된다. AlN 릴랙스 층(26)은 도너 층 위에서 성장되고, 70% AlN을 가진 40000Å 두께의 AlGaN 뮬 층(27)이 이어진다. 도너 층은 성장시에 약 0.66%의 압축 변형을 받고 뮬 층은 성장시에 약 0.74%의 압축 변형을 받는다. 아래 기술된 것처럼 완전한 릴랙세이션 후에, 뮬 층은 3.134Å의 평면내 격자 상수를 갖고 시드 층은 3.212Å의 평면내 격자 상수를 갖는다.
제2 예에서, 6% InN을 가진 2500Å 두께의 InGaN 도너 층(24)은 GaN 핵형성 층(22) 상에 성장된다. AlN 릴랙스 층(26)은 도너 층 위에서 성장되고, 30% AlN AlGaN 릴랙스 층(28)이 이어진다. AlN 층(26)은 3.11Å의 평면내 격자 상수를 갖고 AlGaN 층(28)은 3.165Å의 평면내 격자 상수를 갖는다. 릴랙스 층(28) 위에 성장된 40000Å 두께의 GaN 뮬 층(30)은 층(28)의 격자 상수인 3.165Å를 복제한다. 도너 층은 성장시에 약 0.66%의 압축 변형을 받고 뮬 층은 성장시에 약 0.73%의 압축 변형을 받는다. 아래 기술된 것처럼 완전한 릴랙세이션 후에, 뮬 층은 3.189Å의 평면내 격자 상수를 갖고 시드 층은 3.212Å의 평면내 격자 상수를 갖는다.
제3 예에서, 2500Å 두께의 GaN 도너 층(24)은 GaN 핵형성 층(22) 상에 성장된다. AlN 릴랙스 층(26)은 도너 층 위에서 성장되고, 30% AlN AlGaN 릴랙스 층(28)이 이어진다. 40000Å 두께의 GaN 뮬 층(30)은 릴랙스 층(28) 위에 성장된다. 도너 층은(어떤 변형도 없이) 성장시에 릴랙스되고 뮬 층은 성장시에 약 0.73%의 압축 변형을 받는다. 아래 기술된 것처럼 완전한 릴랙세이션 후에, 뮬 층은 3.189Å의 평면내 격자 상수를 가지고 시드 층은 3.212Å의 평면내 격자 상수를 갖는다.
몇몇 실시예에서, 뮬 층은 도너 층 전에 성장된다. 예를 들어, 높은 InN 조성의 InGaN 뮬 층은 성장 기판 위에서 성장되고, 더 낮은 InN 조성의 InGaN 도너 층이 이어질 수 있다. InGaN 도너 층은, 뮬 층에서의 높은 InN 조성 때문에, InGaN 뮬 층보다 더 좋은 품질의 재료일 수 있다. 뮬 층 및 도너 층의 조합된 변형 에너지는, 릴랙세이션 동안, 도너 층이 바라는 평면내 격자 상수를 가진 시드 층으로 릴랙스하도록 선택된다.
상기 예들이 도너 층의 평면내 격자 상수를 확장(expand)하기 위해 압축 하에 있는 뮬 층을 이용하였지만, 다른 실시예들에서 장력 하에 있는 뮬 층이 압축을 도너 층에 가하거나, 그 도너 층의 평면내 격자 상수를 감소시키는 데에 사용될 수 있다.
도 2 및 도 3에 도시되고 이상 기술된 도너 구조(25)는 다음과 같이 복합 기판으로 형성될 수 있다.
도 4에서, 도너 구조(25)는 본딩 층(34)을 통하여 중간 기판(intermediate substrate)(32)에 연결된다. 몇몇 실시예에서, 본딩 층(34)은 예를 들어, 증발, 스퍼터링 및 침전에 의해 피착되는 SiO2, BPSG 또는 다른 상업적 유리들일 수 있다. 중간 기판은 예를 들어 사파이어, Si 또는 다른 임의의 적절한 재료일 수 있다. 본딩 층(34)은 도너 구조(25), 중간 기판(32) 또는 양쪽 상에 형성될 수 있다. 성장 기판(20)은 성장 기판 재료에 적절한 기술에 의해 제거된다(removed). 예를 들어, 사파이어 기판은 도너 층 전에 성장 기판 위에 성장된 아래 기술된 리프트 오프 층(lift-off layer)과 같은 임의의 적절한 층의 레이저 용융에 의해 제거될 수 있다. SiC 기판은 에칭에 의해 제거될 수 있다. 핵형성 층(22)은 도너 층(24)의 표면을 노출시키기 위해, 예를 들어 에칭에 의해 제거될 수 있다. 몇몇 실시예에서, 도너 구조(25)는 성장 기판으로부터 도너 층의 이후의 분리를 용이하게 하는 H+와 같은 임플란트 종들(implant species)로 임플란트되는 희생용 반도체 층을 포함한다. 도너 층은 임플란트된 종을 활성화함으로써, 예를 들어 임플란트된 영역이 확장되고 희생 층을 분할(split)하도록 야기하는 가열에 의해 성장 기판에서 분리된다. 희생 층을 임플란트하고 임플란트 종들을 활성화함으로써 성장 기판으로부터 도너 층을 분리하는 것은 미국 특허 출원 2005/0026394와 미국 특허 제5,374,564호에서 더욱 상세히 기술되며, 이것들은 여기서 참조로서 합체된다. 트렌치들은 도너 층(24) 내에, 또는 도너 층과 뮬 층(29)의 모두 내에, 예를 들어 에칭에 의해 형성될 수 있다.
도 4에 도해된 구조는, 도너 구조(25)가 본딩 층(34)의 플로우를 통해 확장(expand)되도록 야기하기 위해 예를 들어 800 ℃보다 더 큰 온도까지 가열될 수 있다. 뮬 층(29)은, 예를 들어 도 2에 도시된 것과 같은 뮬 층(27) 또는 도 3에 도시된 것과 같은 뮬 층(30)일 수 있다. 두꺼운, 압축 변형된 뮬 층(29)은 확장되어, 도너 층(24)이 확장하도록 만든다. 뮬 층(29)과 도너 층(24)은 완전히 또는 부분적으로 릴랙스될 수 있다. 릴랙스된 도너 층(24)은 도 4에서의 시드 층(38)으로서 도시된다. 시드 층(38)의 평면내 격자 상수는, 여전히 변형되고 성장 기판(20)에게 부착된 경우, 변형된 도너 층(24)의 평면내 격자 상수를 넘어서서 증가된다. 릴랙세이션 후에, 시드 층에서의 평면내 격자 상수는 몇몇 실시예에서 적어도 3.192Å일 수 있고, 몇몇 실시예에서 적어도 3.199Å일 수 있고, 몇몇 실시예에서 적어도 3.2Å일 수 있고, 몇몇 실시예에서 적어도 3.224Å일 수 있다.
두 개의 본딩 공정이 바라는 배향으로 III족 질화물 시드 층(24)을 가진 복합 기판을 형성하는 데에 요구될 수 있다. 도 2 및 도 3에서 상기에 설명된 것처럼, 사파이어 또는 SiC 성장 기판들 상에 성장된 III족 질화물 층들은 통상적으로 c 면 섬유아연석(c-plane wurtzite)으로서 성장된다. 그와 같은 섬유아연석 III 족 질화물 구조들은 III족 면(또한 갈륨 면으로도 지칭됨) 및 질소 면을 갖는다. III 족 질화물들은, 바람직하게는 성장된 층의 상부면이 갈륨면이고, 바닥 면(성장 기판과 인접한 면)은 질소 면이 되도록 성장한다. 통상적으로 사파이어 또는 SiC 상에 도너 층을 단순히 성장시키고, 이후 도너 층을 호스트에 연결시키며 또한 성장 기판을 제거하는 것은, 질소 면이 노출된 III족 질화물 시드 층을 가지는 복합 기판을 낳을 것이다. III족 질화물들이 갈륨 면상에, 즉 갈륨 면을 상부 면으로 하여 양호하게는 성장하고, 따라서 질소면 상에서의 성장은, 결정 배향성이 질소 면을 상부면으로 가지는 배향성에서 갈륨 면을 상부면으로 가지는 배향성으로 전환하기 때문에, 결정 내에 결함들을 바람직하지 않게 도입하거나 불량 품질의 재료를 낳을 수 있다.
갈륨 면을 상부면으로 가지는 시드 층(24)을 가지는 복합 기판을 형성하기 위하여, 도너 층은, 도 2 및 도 3에 도해된 대로 성장 기판 상에서 통상적으로 성장되고, 이후 도 4에 도시된 대로 중간 기판에 본딩되며 성장 기판으로부터 분리되어, 성장 기판의 제거에 의해 노출된 질소면은 남기면서 시드 층 재료가 갈륨 면을 통해 중간 기판에 본딩되는 식이 되도록 한다.
도 5에서, 시드 층(38)의 질소 면은 예를 들어 사파이어, Si 또는 임의의 다른 적절한 재료일 수 있는 호스트 기판(40)에 본딩된다. 몇몇 실시예에서, 선택적 본딩 층(42)은 시드 층(38)과 호스트 기판(40) 사이에 배치된다. 선택적 본딩 층(42)은 하나 이상의 산화물들, 질화물들, 탄화물들, 또는 Si의 플루오르화물들, 알루미늄, 붕소, 인(phosphorous), 아연, 갈륨, 게르마늄, 인듐, 주석, 안티몬, 납, 비스무트, 티타늄, 텅스텐, 마그네슘, 칼슘, 칼륨, 니켈, 이트륨, 지르코늄, 하프늄, 네오디움, 및 탄탈일 수 있다. 호스트 기판에 본딩된 후에, 중간 기판과 본딩 층은 레이저 용융 또는 에칭과 같은, 기판과 본딩 층에 적합한 기술에 의해 제거된다. 레이저 용융을 위한 레이저는 레이저 에너지가 본딩 층 또는 중간 기판이 아니라 뮬 층 또는 릴랙스 층에 의해 흡수되도록 선택된다. 최종 복합 기판에서, III 족 질화물 시드 층(38)의 갈륨 면이 소자 층들(18)의 성장을 위해 노출되도록, 시드 층(38)의 질소 면은 선택적 본딩 층(42)을 통해 호스트 기판(40)에 본딩된다.
뮬 층(29)과 릴랙스 층(26)은, 도 5에 도시된 것과 같이, 선택적 본딩 층(42)을 통하여 호스트 기판(40)에 본딩된 시드 층(38)을 남기면서, 예를 들어 에칭 또는 레이저 용융에 의해 제거될 수 있다. 몇몇 실시예에서, 뮬 층(29)의 모든 부분 또는 일부는 알루미늄 함유 층을 노출시키기 위해 에칭에 의해 제거된다. 이런 층은 산화되고, 이후 릴랙스 층(26) 및 임의의 남아있는 뮬 층(29)은 에칭에 의해 제거된다. 몇몇 실시예에서, 도 5에 도시된 배향에서 시드 층(38)의 상부면 상에 있는 릴랙스 층(26)과 뮬 층(29)은 뮬 층이 아니라 릴랙스 층에 의해 흡수되는 진동수에서의 레이저 빔에 노출된다. 릴랙스 층 및 뮬 층 간의 계면은 용융되어, 뮬 층이 릴랙스 층으로부터 분리되도록 허용한다. 몇몇 실시예에서, 릴랙스 층(29)은, 릴랙스 층이 아니라 시드 층에 의해 흡수되는 진동수에서의 레이저 빔에 노출된다. 릴랙스 층과 시드 층 간의 계면은 용융되어, 릴랙스 층이 시드 층으로부터 분리되도록 허용한다.
몇몇 실시예에서, 낮은 밴드 갭의 리프트 오프 층이 뮬 층 및 릴랙스 층으로부터 레이저 리프트 오프를 용이하게 하기 위해 도너 구조에 통합된다. 도 6은 리프트 오프 층을 포함하는 도너 구조의 일부를 도시한다. 리프트 오프 층(44)은 도너 층(24) 후에, 릴랙스 층(26)과 뮬 층(29) 전에, 또는 도너 층(24)과 릴랙스 층(26) 후에, 및 뮬 층(29) 전에 성장된다. 리프트 오프 층(44)은 예를 들어 높은 InN 조성 층을 가진 얇은 InGaN 층일 수 있다. 리프트 오프 층(44)에서의 InN 조성은 리프트 오프 층이 레이저 리프트 오프를 위해 사용된 레이저에 의해 방출된 진동수에서의 광을 흡수하도록 선택된다. 레이저 진동수는 리프트 오프 층 전에 레이저가 만나는 도너 구조에서의 층들이 레이저 광을 흡수하지 않도록 선택된다. 몇몇 실시예에서, 리프트 오프 층(44)의 밴드 갭은, 종종 도너 층(24)인, 다음으로 가장 낮은 밴드 갭을 가진 도너 구조에서의 층의 밴드 갭보다 훨씬 낮도록 선택된다. 리프트 오프 층은 몇몇 실시예에서 2%와 25% 사이의 InN 조성을 가진 InGaN일 수 있다. 리프트 오프 층은 10과 500 nm 사이의 두께를 가질 수 있다.
도 6에 도시된 도너 층(24)은 도 4 및 도 5와 수반된 명세서에서 상술한 바와 같이 본딩 층을 통하여 호스트 기판에 릴랙스된 시드 층으로서 연결될 수 있다. 뮬 층(29)과 릴랙스 층(26)은, 리프트 오프 층(44)을 용융하고 또한 릴랙스 층(26)과 뮬 층(29)을 도너 층(24)으로부터 릴리스하기 위해 뮬 층의 상부면을 통하여 레이저 빔을 비춤으로써 제거될 수 있다.
몇몇 실시예에서, 캡 층(cap layer)은 예를 들어 InGaN 도너 층(24)으로부터 인듐의 이탈(desorption)을 막기 위해 도너 층(24) 위에 형성된다. 캡 층은 예를 들어 GaN일 수 있다. 도 2 및 도 3에 도시된 도너 구조에서, 캡 층(80)은, 도 8에 도시된 것과 같이, 도너 층(24)과 릴랙스 층(26) 사이에 배치될 수 있다. 도 6에 도시된 부분 도너 구조에서, 캡 층은 리프트 오프 층(44)과 릴랙스 층(26) 사이에 배치될 수 있다.
III족 질화물 소자는 도 5에 도시된 복합 기판의 시드 층(38) 상에 성장될 수 있다. 이하의 예들에서 반도체 소자가 가시광 또는 자외선을 방출하는 III족 질화물 LED라고 되어 있지만, 본 발명의 실시예들은 LED 외에도 레이저 다이오드들, FET들, 및 검출기들과 같은 다른 반도체 광 전자 또는 전자 소자들과, III 족 질화물 외에도 III 족 인화물, 다른 III-V족, II- VI 족과 같은 재료 시스템들로부터의 소자들, 또는 다른 소자들을 성장시키는 데에 사용될 수 있다.
소자 층들은 시드 층(38) 위에 성장된다. 소자 층들은 시드 층(38)과 동일한 평면내 격자 상수를 가질 수 있다. 소자 층들은 n형 영역과 p형 영역 간에 끼워진(sandwiched) 발광 영역 또는 활성 영역을 포함한다. n형 영역은 전형적으로 먼저 성장되고, 상이한 조성 및 도펀트 농도의 다중 층을 포함할 수 있는데, 예를 들어, n형이거나 의도적으로 도핑되지 않을 수 있는 버퍼 층들 또는 핵형성 층들과 같은 준비 층(preparation layer)들, 호스트 기판(40), 본딩 층(42), 시드 층(38) 또는 전체 복합 기판의 이후의 제거를 용이하게 하기 위한 층들, 및 발광 영역이 광을 효율적으로 방출하는 데에 바람직한 특정의 광학적 또는 전기적 특성을 위해 설계된 n형 또는 심지어 p형 소자 층을 포함할 수 있다. 발광 또는 활성 영역이 n형 영역 위에 성장된다. 적절한 발광 영역의 예들은 단일의 두꺼운 또는 얇은 발광 층, 또는 장벽 층들에 의해 분리된 다중의 얇은 또는 두꺼운 양자 우물 발광 층을 포함하는 다중 양자 우물 발광 영역을 포함한다. p형 영역은 발광 영역 위에 성장된다. n형 영역과 마찬가지로, p형 영역은 의도적으로 도핑되지 않은 층들 또는 n형 층들을 포함하여, 상이한 조성, 두께, 및 도펀트 농도의 다중 층들을 포함할 수 있다.
도 7은 플립 칩 소자를 도해한다. 소자 층들(18)은 시드 층(38), 본딩 층(42)과 호스트 기판(40)을 포함하는 복합 기판의 시드 층(38) 상에 성장된다. p 콘택트 금속이 형성되고, 그리고 나서 p 콘택트들(48), p형 영역과 활성 영역의 일부들은 n 콘택트 금속들(46)이 그 상에 배치되는 n형 영역의 일부들을 노출시키기 위해 제거된다. 도 7에 도시된 소자에서, 다중 n 콘택트 영역은 p 콘택트 영역들에 의해 개재된다(interposed). 다른 실시예들에서, 단일 n 콘택트 영역 및 단일 p 콘택트 영역이 형성된다. p 콘택트들(48)과 n 콘택트들(46)은 소자의 동일 측상에 형성된다. 광이 도 7에 도시된 배향에서 소자의 상부면을 통하여 추출되도록, 콘택트들은 일반적으로 반사성이고 또한 소자는 일반적으로 성장 방향에 상대적으로 플리핑된(flipped) 마운트(50) 상에 탑재된다.
소자는 n 및 p 콘택트들(46, 48) 및 마운트(50) 사이의 인터커넥트들(도시 생략)을 통하여 마운트(50)에 탑재된다. 예를 들어, 인터커넥트들은 금-금 인터커넥트일 수 있고 소자는 열초음파 본딩(thermosonic bonding)에 의해 마운트에 부착될 수 있고, 또는 인터커넥트들은 땜납일 수 있고 리플로우 땜납에 의해 마운트에 부착될 수 있다. 복합 기판은 도 7에 도시된 소자의 부분으로 남아 있을 수 있거나, 또는 전체 복합 기판, 호스트 기판(40) 또는 본딩 층(42)은 레이저 리프트 오프, 에칭 또는 그라인딩 또는 화학기계적 연마(CMP)와 같은 기계적 공정 등의, 제거될 재료에 적합한 기술에 의해 제거될 수 있다. 에피택셜 구조는 예를 들어, 광전화학 에칭에 의해 얇아질 수 있다. 얇아진 후에 남아 있는 에피택셜 구조의 상부면은 예를 들어 거칠게 함으로써 또는 표면을 예를 들어 격자 또는 광결정 구조로 패터닝함으로서, 광 추출을 향상시키도록 텍스처링될 수 있다. 파장 변환 요소, 이색성 필터 또는 렌즈와 같은 본 분야에 공지된 구조는 에피택셜 구조 위에 형성될 수 있다.
플립 칩 외에 다른 소자 구조들이 이용될 수 있다. 한가지 대안에서, 광은 에피택셜 구조의 상부면, 즉 n 및 p 콘택트들(46, 48)이 그 상에 형성되는 표면을 통하여 소자로부터 추출될 수 있다. 몇몇 실시예에서, p형 영역의 상부는 거친 표면을 형성하는 조건들 하에서 성장될 수 있고, 별개의 거친 p형 층은 p형 영역 위에서 성장될 수 있거나, 또는 p형 층의 평활 표면(smooth surface)은 성장 후에 에칭되거나 거칠어질 수 있다. 투명한 도전성 산화물과 같은 투명한 도전 층 재료의 층은 p형 표면 위에 형성될 수 있다. 예를 들어, 투명 도전성 재료는 산화 인듐-주석(ITO), 산화아연 또는 루테늄 산화물일 수 있다. p형 구조의 일부 및 발광 영역은 n형 층을 노출시키기 위해 제거된다. n 콘택트(46)는 노출된 n형 층 상에 형성된다. p 콘택트(48)는 투명한 도전 층 재료의 일부 상에 형성되는데, 이는 p형 영역(38)을 통하여 횡으로 전류를 퍼뜨린다(spread). n 및 p 콘택트들(46, 48)은 범위가 제한될 수 있거나, 투명하게 될 수 있다. 소자는 광이 투명 재료의 표면을 통하여 추출되도록 탑재될 수 있다.
또 다른 대안에서, 수직 주입형(vertical injection) LED가 형성된다. p 콘택트는 p형 영역의 표면 상에 형성되고 에피택셜 구조는 p 콘택트를 통하여 마운트에 부착된다. 복합 기판의 모두 또는 그 일부는 n형 영역의 표면을 노출시키기 위해 제거될 수 있다. 예를 들어, 호스트 기판은 n 콘택트가 그 상에 형성될 수 있는 도전성 본딩 또는 시드 층을 노출시키기 위해 제거될 수 있거나, 또는 호스트, 본딩 층과 시드 층의 모두 또는 일부는 소자 층들의 n형 영역을 노출시키기 위해 제거될 수 있다. n 콘택트는 노출된 면 상에 또는 n형 영역의 측면 표면과 같은 또 다른 노출된 n형 표면 상에 형성된다. n 콘택트는 반도체 구조의 일 측(예를 들어, 상부면)상에 형성되고 p 콘택트는 반도체 구조의 다른 측(예를 들어, 바닥면)상에 형성된다. n 콘택트에게의 전기적 콘택트는 와이어 본드 또는 도전성 브리지와 같은 임의의 적절한 구조로 만들어질 수 있다. n 콘택트의 범위는 광이 소자의 상부로부터 추출될 수 있도록 제한될 수 있다.
몇몇 실시예에서, 구조는 예를 들어 산란을 증가시킴으로써, 소자로부터의 광 추출을 증가시키기 위해 소자에 포함된다. 예를 들어, 에피택셜 구조의 표면은 거칠게 될 수 있다. 몇몇 실시예에서, 산란은 III족 질화물 구조의 표면에 임베디드되거나 그 상에 형성된 광결정 또는 격자에 기인한다. 그러한 구조에서, 광학적 굴절률의 변화들은, 재료에서의 발광 영역에 의해 방출되는 광의 파장에 가까운 간격으로, 주기적 방식으로 제공된다. 주기와 진폭과 같은, 주기적 인덱스 변화의 파라미터들은 추출된 광량이 바라는 방출 패턴이 되는 것을 증가시키기 위해 선택될 수 있다. 예를 들어, 격자 또는 광결정의 크기 및 간격은 반도체 구조의 상부면에 수직인 방향으로 추출된 광량을 최대화하기 위해 선택될 수 있다. 광결정을 위한 파라미터들을 선택하고 광결정을 형성하는 것은 여기서 참조로서 합체시킨 US 특허 제7,642,108호, 제7,442,965호, 제7,442,964호, 제7,294,862호, 제7,279,718호, 제7,012,279호, 및 제6,956,247호에 더 자세하게 기술된다.
하나 이상의 파장 변환 재료들은 백색광 또는 다른 색들의 단색광을 만들기 위해 소자 위에 배치될 수 있다. 필요가 없을지 모르지만, LED에 의해 방출된 변환되지 않은 광은 광의 최종 스펙트럼의 일부일 수 있다. 조합들의 보통의 예들은 황색 방출 인광체와 조합된 청색 방출 LED, 녹색 및 적색 방출 인광체들과 조합된 청색 방출 LED, 청색 및 황색 방출 인광체들과 조합된 UV 방출 LED, 및 청색, 녹색, 및 적색 방출 인광체들과 조합된 UV 방출 LED를 포함한다. 광의 다른 색들을 방출하는 파장 변환 재료들은 소자로부터 방출되는 광의 스펙트럼을 맞춤화하기 위해 추가될 수 있다. 다중 파장 변환 재료는 단일 파장 변환 층에 혼합되거나 개별 층들로 형성될 수 있다. 적절한 파장 변환 구조들의 예들은, LED에 접착되거나 본딩된 미리 형성된 세라믹 인광체 층들, 또는 전기이동법으로(electrophoretically) 피착된, 스텐실된, 스크린 인쇄된, 분사된, 침전된, 증발된, 스퍼터링된, 또는 다른 식으로 LED 위에 분배된 유기적 캡슐체 내에 배치된 분말 인광체일 수 있다.
위에서 기술된 실시예들이 III족 질화물 구조와 같은 III-V족 구조에서 뮬 층을 이용하기는 하지만, 본 발명의 실시예들은 예를 들어 Si와 같은 다른 재료 시스템들에서도 구현될 수 있다. 예를 들어 뮬 층은 잠재적으로 더 싸고 또한 기존의 방법들에 의해 제조된 변형된 Si보다 더 적은 결함들을 갖는 변형된 Si의 제조를 허용할 수 있다. 기존의 방법은 Si 상의 릴랙스된 SiGe 헤테로구조체의 성장, 그리고 나서 인장 변형에 의해 성장하는 릴랙스된 SiGe 상의 얇은 Si "도너" 층의 성장을 채택한다. 얇은 Si 도너 층은 호스트에게 전달되고 Si 기판 및 SiGe 층은 상술한 바와 같이 임플란트된 희생 층을 활성화함으로써 제거된다. 릴랙스된 SiGe에서 발생된 전위(dislocations)들은 Si 변형된 도너 층 안으로 바람직하지 않게 전파한다. 뮬 층을 포함하는 소자에서, 두꺼운 압축적으로 변형된 SiGe 뮬 층은 (중간에 어떤 릴랙스 층도 없이) Si 상에 성장되고, 캐리어 기판으로 전달된다. 대부분의 Si은 제거되어, 얇은 Si "도너" 층만을 남긴다. 이 구조는 SiGe를 릴랙스하고 Si "도너" 층을 당겨서 인장 변형(tensile strain)을 받도록 하기 위해 어닐링된다. SiGe 뮬 층에 대한 대안으로서, 릴랙스된 SiGe 층이 성장되고, 릴랙스된 SiGe 층보다 더 큰 Ge 조성을 가진 인장 변형된 SiGe 뮬 층이 이어질 수 있다. 변형된 SiGe 뮬 층은 명목상 어떤 결함들도 생성하지 않는다; 릴랙스된 SiGe 층과 순(pure) Ge 층에 의해 모든 결함들은 릴랙스 층에서 발생되고, 아래의 도너 층이 아니라 뮬 층 내로만 전파된다.
본 발명이 상세히 기술되어 있지만, 당업자라면, 본 개시 내용이 주어진 경우, 본 명세서에 기술된 발명 개념의 사상을 벗어나지 않고 본 발명에 수정이 행해질 수 있다는 것을 잘 알 것이다. 따라서, 본 발명의 범위가 예시되고 기술된 특정의 실시예로 제한되도록 의도되지 않았다.

Claims (20)

  1. 도너층(donor layer) 및 변형층(strained layer)을 포함하는 에피택셜 구조체를 제공하는 단계 - 상기 도너층은, 반도체 구조체가 성장될 수 있는 재료임 -; 및
    상기 변형층이 릴랙스(relax)하도록 하기 위해서 상기 에피택셜 구조체를 처리하는 단계
    를 포함하며,
    상기 변형층의 릴랙세이션은, 상기 도너층의 평면내 격자 상수(in-plane lattice constant)가 변경되도록 하는 방법.
  2. 제1항에 있어서,
    상기 에피택셜 구조체는 상기 도너층과 상기 변형층 사이에 배치된 릴랙스층을 더 포함하는 방법.
  3. 제2항에 있어서,
    상기 에피택셜 구조체는 상기 도너층과 상기 변형층 사이에 배치된 제2 릴랙스층을 더 포함하는 방법.
  4. 제2항에 있어서,
    상기 에피택셜 구조체는 상기 도너층과 상기 변형층 사이에 배치된 캡층을 더 포함하며, 상기 캡층은 상기 도너층으로부터의 이탈(desorption)을 감소시키거나 방지하도록 구성되는 방법.
  5. 제2항에 있어서,
    상기 릴랙스층은 알루미늄을 포함하는 방법.
  6. 제1항에 있어서,
    상기 제공하는 단계는 제1 기판 상에 상기 에피택셜 구조체를 성장시키는 단계를 포함하고,
    상기 방법은,
    상기 에피택셜 구조체를 제2 기판에 연결하는 단계; 및
    상기 제1 기판을 제거하는 단계
    를 더 포함하는 방법.
  7. 제6항에 있어서,
    상기 에피택셜 구조체는 본딩층을 통하여 상기 제2 기판에 연결되며, 상기 처리하는 단계는 상기 본딩층을 가열하는 단계를 포함하는 방법.
  8. 제6항에 있어서,
    상기 도너층을 제3 기판에 연결하는 단계; 및
    상기 변형층을 제거하는 단계
    를 더 포함하는 방법.
  9. 제8항에 있어서,
    상기 에피택셜 구조체는 상기 도너층과 상기 변형층 사이에 배치된 낮은 밴드 갭층을 더 포함하고, 상기 낮은 밴드 갭층은 상기 도너층 및 상기 변형층의 밴드 갭들보다 낮은 밴드 갭을 가지며,
    상기 변형층을 제거하는 단계는 상기 낮은 밴드 갭층을 레이저로 용융시키는 단계를 포함하는 방법.
  10. 제1항에 있어서,
    상기 변형층에서의 변형은 적어도 상기 도너층에서의 변형만큼 큰 방법.
  11. 제1항에 있어서,
    상기 도너층은 InGaN 또는 GaN이고,
    상기 변형층은 AlGaN 또는 GaN이고,
    상기 에피택셜 구조체는 상기 도너층과 상기 변형층 사이에 배치된 릴랙스층을 더 포함하며, 상기 릴랙스층은 알루미늄을 포함하는 방법.
  12. 제1항에 있어서,
    처리 이후에, 상기 도너층은 적어도 3.2Å의 평면내 격자 상수를 갖는 방법.
  13. 제1항에 있어서,
    상기 처리 이후에, 상기 도너층 상에 n형 영역과 p형 영역 사이에 배치된 발광층을 포함하는 구조체를 성장시키는 단계를 더 포함하는 방법.
  14. 제1항에 있어서,
    처리 이전에, 상기 도너층은 압축을 받으며,
    처리하는 단계는, 처리 이후에 상기 도너층이 적어도 부분적으로 릴랙스되도록 상기 도너층의 상기 평면내 격자 상수가 증가하도록 하는 단계를 포함하는 방법.
  15. 제1항에 있어서,
    처리 이전에, 상기 도너층은 릴랙스되며,
    처리하는 단계는, 처리 이후에 상기 도너층이 장력을 받도록 상기 도너층의 상기 평면내 격자 상수가 증가하도록 하는 단계를 포함하는 방법.
  16. 제1항에 있어서,
    처리 이전에, 상기 변형층은 압축을 받는 방법.
  17. 제1항에 있어서,
    처리 이전에, 상기 변형층에서의 변형은 적어도 0.1%인 방법.
  18. 기판; 및
    본딩층에 의해 상기 기판에 부착된 에피택셜 구조체
    를 포함하고,
    상기 에피택셜 구조체는,
    도너층 - 상기 도너층은, 반도체 구조체가 성장될 수 있는 재료임 -,
    변형층, 및
    상기 도너층과 상기 변형층 사이에 배치된 릴랙스층
    을 포함하는 구조체.
  19. 제18항에 있어서,
    상기 본딩층은 BPSG(borophosphosilicate glass)인 구조체.
  20. 제18항에 있어서,
    상기 도너층은 InGaN 또는 GaN이고,
    상기 변형층은 AlGaN 또는 GaN이며,
    상기 릴랙스층은 알루미늄을 포함하는 구조체.
KR1020127033066A 2010-05-19 2011-04-27 반도체 소자를 성장시키기 위한 복합 성장 기판 KR101810711B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/783,354 US8536022B2 (en) 2010-05-19 2010-05-19 Method of growing composite substrate using a relaxed strained layer
US12/783,354 2010-05-19
PCT/IB2011/051844 WO2011145012A1 (en) 2010-05-19 2011-04-27 Composite growth substrate for growing a semiconductor device

Publications (2)

Publication Number Publication Date
KR20130113337A true KR20130113337A (ko) 2013-10-15
KR101810711B1 KR101810711B1 (ko) 2017-12-19

Family

ID=44120315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127033066A KR101810711B1 (ko) 2010-05-19 2011-04-27 반도체 소자를 성장시키기 위한 복합 성장 기판

Country Status (7)

Country Link
US (1) US8536022B2 (ko)
EP (1) EP2572370A1 (ko)
JP (1) JP5848334B2 (ko)
KR (1) KR101810711B1 (ko)
CN (1) CN102893373B (ko)
TW (1) TW201222631A (ko)
WO (1) WO2011145012A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
US10141197B2 (en) * 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
US7279718B2 (en) 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
FR2851848B1 (fr) 2003-02-28 2005-07-08 Soitec Silicon On Insulator Relaxation a haute temperature d'une couche mince apres transfert
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7012279B2 (en) 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US6956247B1 (en) 2004-05-26 2005-10-18 Lumileds Lighting U.S., Llc Semiconductor light emitting device including photonic band gap material and luminescent material
US7442964B2 (en) 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
US7273798B2 (en) * 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US20080259980A1 (en) * 2007-04-19 2008-10-23 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Including Oxide Layer
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
TWI457984B (zh) * 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2329517A1 (en) * 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
JP5109912B2 (ja) * 2008-10-03 2012-12-26 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置
US8227791B2 (en) * 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
US8481991B2 (en) * 2009-08-21 2013-07-09 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate

Also Published As

Publication number Publication date
EP2572370A1 (en) 2013-03-27
CN102893373A (zh) 2013-01-23
US8536022B2 (en) 2013-09-17
KR101810711B1 (ko) 2017-12-19
JP2013528945A (ja) 2013-07-11
US20110284993A1 (en) 2011-11-24
JP5848334B2 (ja) 2016-01-27
WO2011145012A1 (en) 2011-11-24
TW201222631A (en) 2012-06-01
CN102893373B (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
KR101674228B1 (ko) 복합 기판 상에 성장되는 반도체 발광 장치
KR101732524B1 (ko) 붕소를 포함하는 ⅲ-질화물 발광 장치
US8945975B2 (en) Light emitting device grown on a relaxed layer
KR20120094502A (ko) 얇은 ｎ-형 영역을 갖는 ⅲ-ｖ족 발광 디바이스
KR20120068900A (ko) 곡률 제어층을 갖는 ⅲ-질화물 발광 디바이스
US10002988B2 (en) Surface treatment of a semiconductor light emitting device
KR101810711B1 (ko) 반도체 소자를 성장시키기 위한 복합 성장 기판
US9012250B2 (en) Controlling pit formation in a III-nitride device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
GRNT Written decision to grant