WO2020095610A1 - 発光素子用半導体基板の製造方法及び発光素子の製造方法 - Google Patents

発光素子用半導体基板の製造方法及び発光素子の製造方法 Download PDF

Info

Publication number
WO2020095610A1
WO2020095610A1 PCT/JP2019/039934 JP2019039934W WO2020095610A1 WO 2020095610 A1 WO2020095610 A1 WO 2020095610A1 JP 2019039934 W JP2019039934 W JP 2019039934W WO 2020095610 A1 WO2020095610 A1 WO 2020095610A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
light emitting
starting
selective etching
Prior art date
Application number
PCT/JP2019/039934
Other languages
English (en)
French (fr)
Inventor
石崎　順也
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2020095610A1 publication Critical patent/WO2020095610A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Definitions

  • the present invention relates to a method for manufacturing a semiconductor substrate for a light emitting element and a method for manufacturing a light emitting element.
  • the starting substrate constituting the joined substrate after joining is Generally, a method of completely dissolving the starting substrate by a wet etching method is used. In this case, when the starting substrate is removed, a method is employed in which an etching stop layer is provided between the starting substrate and the functional layer (active device portion or passive device portion), and the starting substrate is removed by stepwise selective etching.
  • the etching stop layer may have a thickness of 1 ⁇ m or less, and the formation cost is low compared to the total epitaxial cost.
  • the etching stop layer has etching selectivity, the method of lifting off the starting substrate by etching only the etching stop layer is the most efficient. If wafer lift-off is realized with the same structure and thickness, cost can be reduced in forming a functional layer using a bonding process. However, in reality, the wafer lift-off method is not adopted for industrial use.
  • Patent Document 1 discloses a wafer lift-off method of etching only a selective etching layer. As disclosed in Patent Document 1, in the disclosed technique, the oxide generated in the selective etching layer hinders etching.
  • the etching stop layer with a thickness of 1 ⁇ m or less, which is currently used in industry, is adopted, the etching stops due to the effect of the oxide generated during the etching.
  • the oxide generated in the etched space cannot be removed by physical force such as convection due to ultrasonic waves and temperature. Therefore, the etching of the selective etching layer is hindered, the etching is stopped eventually, and the wafer lift-off is not realized.
  • the selective etching layer may have a thickness of more than 1 ⁇ m.
  • the selective etching layer having a thickness of more than 1 ⁇ m has the same thickness as the functional layer (active functional layer / passive functional layer) depending on the device.
  • the cost of forming the epitaxial layer is high, and increasing the thickness of the selective etching layer offsets the cost reduction effect of preserving and reusing the starting substrate, or rather increases the cost. This is the reason why wafer lift-off is not adopted in industry.
  • the present invention has been made in view of the above problems, and the starting substrate is lifted off from the epitaxial functional layer by selectively etching only the selective etching layer, so that the starting substrate can be reused and the cost can be reduced. It is an object of the present invention to provide a method for manufacturing a semiconductor substrate for a light emitting device that can achieve the above, and a method for manufacturing a light emitting device from such a semiconductor substrate for a light emitting device.
  • the present invention provides at least a first semiconductor layer, an active layer and a second layer by using a step of forming a selective etching layer on a starting substrate and a material of a lattice matching system that lattice matches the starting substrate.
  • a semiconductor substrate is sequentially formed by epitaxial growth above the selective etching layer to form a light emitting portion including at least the first semiconductor layer, the active layer, and the second semiconductor layer, and a supporting substrate is prepared.
  • the step of removing the substrate, the step of forming a first ohmic electrode on the surface of the first semiconductor layer, and the step of electrically connecting to the second semiconductor layer In the method for manufacturing a semiconductor substrate for a light emitting device, which includes at least a step of forming a two ohmic electrode, in the step of preparing the supporting substrate, the bonding surface side, which is a surface on the side to be bonded to the starting substrate having the light emitting portion, is convex.
  • the step of preparing a supporting substrate having a curved warp and removing the starting substrate is performed by gradually etching the selective etching layer inward from the outer peripheral portion of the bonding substrate by using the warping of the supporting substrate.
  • a method for manufacturing a semiconductor substrate for a light emitting device which is performed by peeling the starting substrate from the bonding substrate.
  • the selective etching layer is etched by using the warping to separate the starting substrate with almost no etching. it can.
  • the starting substrate can be reused and the cost can be reduced.
  • the warp of the supporting substrate is formed by machining the bonding surface of the supporting substrate with a grindstone roughness of # 2000 or less to form damage on the surface of the bonding surface.
  • the thickness of the supporting substrate is 150 ⁇ m or less.
  • the supporting substrate By setting the thickness of the supporting substrate to 150 ⁇ m or less, the supporting substrate can be more easily warped.
  • the present invention has a step of, after manufacturing the semiconductor substrate for a light emitting element by any one of the methods for manufacturing a semiconductor substrate for a light emitting element, separating the light emitting element from the semiconductor substrate for a light emitting element into a die shape.
  • a method of manufacturing a light emitting device is provided.
  • the starting substrate can be reused when manufacturing the semiconductor substrate for a light emitting element, and the manufacturing cost of the light emitting element can be reduced.
  • a warp is formed on a supporting substrate, the substrate is bonded to a starting substrate (epitaxial substrate) having a light emitting portion, and then the selective etching layer is etched using the warp.
  • the starting substrate can be separated with almost no etching. As a result, the starting substrate can be reused and the cost can be reduced. Further, since it is not necessary to thicken the selective etching layer, the cost can be reduced also in this respect.
  • the thickness of the selective etching layer can be set to 1 ⁇ m or less.
  • FIG. 6 is a flowchart showing a method for manufacturing a semiconductor substrate for a light emitting device of the present invention. It is a schematic sectional drawing which shows the support substrate which has a curvature as one step in the progress of 1st embodiment of this invention. It is a schematic sectional drawing which shows the starting substrate which formed the selective etching layer and the light emission part as one step in the progress of 1st embodiment of this invention. It is a schematic sectional drawing which shows the starting substrate which formed the ohmic electrode layer, the dielectric material layer, and the 2nd metal layer on the light emission part as one step in the progress of 1st embodiment of this invention.
  • FIG. 6 is a schematic cross-sectional view showing a starting substrate on which a second dielectric layer and an adhesive layer are formed on a light emitting portion as one step in the progress of the second embodiment of the present invention.
  • FIG. 6 shows the state before joining of a starting substrate and a support substrate as one step in the progress of 2nd embodiment of this invention.
  • a selective etching layer is formed on the starting substrate (step S11).
  • the thickness of the selective etching layer can be 1 ⁇ m or less.
  • a light emitting layer is formed on the starting substrate on which the selective etching layer is formed.
  • at least the first semiconductor layer, the active layer, and the second semiconductor layer are sequentially formed by epitaxial growth using a lattice-matching material that is lattice-matched with the starting substrate above the selective etching layer.
  • the light emitting unit including at least the first semiconductor layer, the active layer and the second semiconductor layer is formed (step S12).
  • a supporting substrate is prepared as shown in S13 of FIG. 1 (step S13).
  • the supporting substrate prepared in this step S13 is a supporting substrate having a warp having a convex shape. Further, this support substrate has a convex surface on the side to be joined to the starting substrate having a light emitting portion to be joined to the support substrate in S14 described later.
  • step S11 or step S12 which is a step for the starting substrate, or step S13 for preparing the supporting substrate may be performed first, or may be performed simultaneously.
  • the supporting substrate and the starting substrate having the light emitting portion are joined to form a joined substrate (step S14).
  • the light emitting portion side (that is, the second semiconductor layer side) of the starting substrate is bonded using the side having the convex warp of the supporting substrate as the bonding surface.
  • This joining step can be performed, for example, after forming a joining layer on one substrate or both substrates.
  • the starting substrate is removed from the bonded substrate by removing the selective etching layer of the bonded substrate by etching (step S15).
  • the selective etching layer is gradually etched inward from the outer peripheral portion of the bonding substrate by utilizing the warp of the supporting substrate. As a result, the starting substrate is separated from the bonded substrate.
  • a first ohmic electrode is formed on the surface of the first semiconductor layer (step S16). Further, as shown in S17 of FIG. 1, a second ohmic electrode electrically connected to the second semiconductor layer is formed (step S17). Either step S16 or step S17 may be performed first. Further, the ohmic electrode can be formed on the starting substrate before the etching of the selective etching layer (step S15).
  • the semiconductor substrate for a light emitting element can be manufactured as described above.
  • the light emitting element can be manufactured by a step of separating the light emitting element from the semiconductor substrate for a light emitting element into a die shape.
  • a support substrate 101 made of, for example, a silicon substrate is prepared. This step corresponds to step S13 in FIG.
  • the support substrate 101 is a support substrate having a convex warp.
  • the convex surface (upper surface in FIG. 2) of the supporting substrate 101 becomes a surface (bonding surface 101a) on the side that is bonded to the starting substrate (having a light emitting portion and the like).
  • a state in which a first metal layer 104 (first contact layer 102 and first bonding layer 103) used for bonding in the bonding step shown in S14 of FIG. 1 is formed on the support substrate 101.
  • the (bonding support substrate 105) is shown.
  • the warped shape of the support substrate 101 (the convex surface of the bonding surface 101a) can be formed by machining the bonding surface 101a of the supporting substrate 101 and forming damage on the surface of the bonding surface 101a. It can. For example, it is possible to form the warp of the support substrate 101 by performing surface grinding with a grindstone roughness of a surface grinder of # 3000 or less to leave processing damage. Further, the thickness of the support substrate 101 after the surface grinding can be set to, for example, 200 ⁇ m or less. At this time, the roughness of the grindstone for surface grinding is preferably # 2000 or less. It is sufficient if the grindstone roughness is # 200 or more. Further, the thickness of the support substrate 101 after the surface grinding is more preferably 150 ⁇ m or less. In addition, the thickness of the support substrate 101 after the surface grinding is more preferably 70 ⁇ m or more for reasons of substrate strength and easiness of handling.
  • FIG. 16 shows the relationship between the number of grindstone roughness when a 150 ⁇ m-thick silicon wafer is surface-ground and the lift-off possible area when the ground silicon wafer is used as a support substrate.
  • the relationship is that the thickness after processing is constant, the roughness of the processing grindstone is changed to process the silicon wafer, and after bonding to the starting substrate having the light emitting portion, the selective etching layer is selectively etched to obtain the starting substrate. It was obtained from the experiment of investigating the lifted-off area ratio when trying to lift off.
  • 100% of the lift-off possible area in the figure means that the selective etching layer was completely etched, and the starting substrate and the light emitting part were separated, and the data of less than 100% means that the selective etching layer was partially etched. This means that the starting substrate and the light emitting unit were not completely separated. From the results of FIG. 16, it can be seen that as the count of the abrasive grains used for surface grinding becomes finer (as the number increases), the warp decreases, so that the lift-off possible area decreases. As can be seen from this figure, it is more preferable to carry out the surface grinding with the grindstone roughness of the surface grinder being # 2000 or less.
  • FIG. 17 shows the relationship between the wafer thickness when the surface of a silicon wafer is surface-ground with abrasive grain roughness # 2000 and the lift-off possible area when the silicon wafer after this grinding is used as a support substrate. This is also an experiment similar to that shown in FIG. 16 but performed with various wafer thicknesses. As the wafer thickness decreases, the warp increases, so that the lift-off possible area increases.
  • the surface grinding As described above, by the surface grinding, a convex warp is generated on the bonding surface 101a side of the support substrate 101. Wafer warpage after grinding becomes more likely to occur as the thickness decreases, but it is preferable that the wafer has a predetermined thickness in order to prevent wafer damage during bonding. Therefore, it is preferable to control the thickness of the support substrate 101 after the surface grinding to a thickness in the range of 70 to 200 ⁇ m (particularly 150 ⁇ m or less).
  • the surface of the support substrate 101 after processing needs to be a mirror surface, processing such as polishing can be added to the surface. By performing polishing to such an extent that the warp is not lost, it is possible to perform mirror finishing while maintaining the warp of the support substrate 101. For example, when the warp generation processing is performed on the support substrate 101 by surface grinding with an abrasive grain roughness of # 2000, if the polish thickness is less than 0.2 ⁇ m, the surface should be mirror-finished while maintaining the warp. Is possible.
  • the first metal layer 104 can be formed on the bonding surface 101a as shown in FIG.
  • the material and thickness of the first metal layer 104 are not particularly limited.
  • the first metal layer 104 can have a laminated structure made of, for example, Ti / Au.
  • the Ti thickness of the first contact layer 102 can be set to 100 nm, for example.
  • the Au thickness of the first bonding layer 103 can be set to, for example, 500 nm.
  • the first bonding layer 103 may be replaced by a metal containing Ag, In, Ga, and a high melting point such as Pt, Mo, W, Pd, or Ir may be formed between the first contact layer 102 and the first bonding layer 103. You may use the laminated structure which steps on a metal.
  • an epitaxial substrate 120 in which a light emitting portion (functional layer) 119 is laminated on a starting substrate 111 is prepared.
  • a selective etching layer 112 and a layer having an etching property different from that of the selective etching layer 112 are provided between the starting substrate 111 and the light emitting portion (functional layer) 119. 113 is inserted.
  • the starting substrate 111 can be, for example, GaAs, and the light emitting portion (functional layer) 119 can have a light emitting diode structure.
  • the light emitting diode structure may include a first semiconductor layer (n-type AlGaInP layer) 114, an active layer (AlGaInP active layer) 115, and a second semiconductor layer (p-type AlGaInP layer) 116 from the side of the starting substrate 111.
  • the light emitting unit 119 may have layers other than these.
  • Each of the first semiconductor layer (n-type AlGaInP layer) 114, the active layer (AlGaInP active layer) 115, and the second semiconductor layer (p-type AlGaInP layer) 116 has a thickness of about 0.5 to 2 ⁇ m. It is possible to have a laminated structure of a plurality of composition layers.
  • the light emitting portion (functional layer) 119 can be manufactured by a metal organic chemical vapor deposition (MOVPE) method, a molecular beam epitaxy (MBE) method, an actinic ray epitaxy (CBE) method, or the like.
  • the selective etching layer 112 can be made of AlAs and the selective etching layer 113 can be made of GaAs, and the thickness of each can be set to 0.5 ⁇ m, for example.
  • the material of the selective etching layer is not limited to these, and may be any combination as long as it is a material that is selective to the etching solution and can grow, for example, AlInP or AlGaAs or GaAs instead of AlAs.
  • a material such as GaInP, ZnSe, or Ge may be selected.
  • the light emitting portion (functional layer) 119 is not limited to the light emitting diode structure containing AlGaInP as a main component, and has a light emitting diode structure using the starting substrate 111 as GaAs and having an AlGaAs system or a strained InGaAs system as an active layer. be able to.
  • the starting substrate 111 is not limited to GaAs, and materials such as InP and Si can be similarly applied, and the material of each epitaxial layer can also be applied as long as it can be epitaxially grown on the starting substrate 111. is there.
  • the ohmic electrode layer 131 can be formed on a part of the surface of the epitaxial substrate 120. Further, the dielectric layer 132 can be formed on a part of the region other than the region where the ohmic electrode layer 131 is formed on the surface of the epitaxial substrate. It is preferable that the ohmic electrode layer 131 and the dielectric layer 132 have substantially the same thickness, but a thickness difference of about 50% can be allowed.
  • the ohmic electrode layer 131 serves as a second ohmic electrode electrically connected to the second semiconductor layer 116. That is, this step corresponds to step S17 in FIG.
  • the second metal layer 137 that covers at least a part of both the ohmic electrode layer 131 and the dielectric layer 132 can be formed on the surface of the epitaxial substrate 120. Thereby, the epitaxial substrate for bonding 140 can be obtained.
  • the second metal layer 137 has a laminated structure made of, for example, Ti / Au, and can have a Ti thickness of 100 nm and an Au thickness of 500 nm, for example.
  • FIG. 4 shows an example in which the second metal layer 137 includes the second contact layer (for example, Ti layer) 135 and the second bonding layer (for example, Au layer) 136.
  • the second metal layer 137 may be made of Au, or a relatively soft metal such as Ag, In, or Ga, or a metal alloy.
  • the bonding epitaxial substrate 140 and the bonding support substrate 105 are opposed to each other so that at least a part of the first metal layer 104 and the second metal layer 137 are in contact with each other, and heat and pressure are applied.
  • This step corresponds to step S14 in FIG.
  • the temperature at the time of joining can be, for example, 300 ° C. and the pressure can be 10 N / cm 2 .
  • the joining temperature and pressure are not limited to these conditions, and any temperature and pressure can be selected as long as the joining can be realized.
  • a joining substrate 150 in which the joining supporting substrate 105 and the joining epitaxial substrate 140 are joined is obtained.
  • the support substrate 101 is relatively thinner than the starting substrate 111. In that case, the warp on the support substrate 101 side is reduced, and the bonding substrate 150 is substantially the same as the warp of the epitaxial substrate 120. Can be.
  • the selective etching layers 112 and 113 are etched.
  • the selective etching layers 112 and 113 can be etched using a hydrofluoric acid-containing liquid.
  • the selective etching layers 112 and 113 are etched and removed from the outer peripheral portion of the wafer of the bonding substrate 150. This step corresponds to step S15 in FIG.
  • the light emitting portion (functional layer) 119 and the starting substrate 111 are physically separated.
  • the support substrate 101 has a curvature with a substantially constant curvature due to processing damage on the surface, and even if a part of the support substrate 101 is separated from the starting substrate 111, the separation region is wider than the selective etching layers 112 and 113 and the starting substrate 111. And separate.
  • an oxide of the material to be etched is formed and etching inhibition starts.
  • the width of the selective etching layers 112 and 113 (for example, 1 ⁇ m or less) or more. Since the width is formed, the oxide is removed by the invasion of the etching solution, and the etching inhibition does not stop the etching of the selective etching layers 112 and 113.
  • the starting substrate 111 and the light emitting portion (functional layer) 119 are separated by removing the selective etching layers 112 and 113, and the starting substrate 111 can be lifted off from the light emitting portion (functional layer) 119.
  • an electrode (first ohmic electrode 163) is formed on the lift-off surface.
  • This step corresponds to step S16 in FIG.
  • an electrode connected to the ohmic electrode layer 131 (second ohmic electrode) can be formed on the back surface side of the support substrate 101 to realize a light emitting device structure.
  • the protective film 165 can be formed as appropriate. In this way, the semiconductor substrate 160 for a light emitting device can be manufactured. After the semiconductor substrate 160 for a light emitting element is manufactured, the light emitting element can be separated from the semiconductor substrate for a light emitting element in a die shape to manufacture the light emitting element.
  • a support substrate 201 made of, for example, sapphire is prepared. This step corresponds to step S13 in FIG.
  • the support substrate 201 is a support substrate having a convex warp.
  • the convex surface (the upper surface in FIG. 9) of the supporting substrate 201 is the surface (bonding surface 201a) on the side to be bonded to the starting substrate (having the light emitting portion and the like).
  • FIG. 9 shows a state in which the first dielectric layer 202 to be used for bonding in the bonding step shown in S14 of FIG. 1 is formed on the supporting substrate 201 (bonding supporting substrate 205).
  • the warped shape of the support substrate 201 (the convex surface of the bonding surface 201a) can be obtained by machining the bonding surface 201a of the supporting substrate 201 and forming damage on the surface of the bonding surface 201.
  • This step can be performed under the same conditions as in the first embodiment.
  • the surface grinding is performed with the grindstone roughness of the surface grinder # 200 to # 3000 to leave processing damage, and the thickness after the surface grinding is set to 70 to 200 ⁇ m. More preferably, the grindstone roughness is # 2000 or less, and the thickness after surface grinding is 150 ⁇ m or less.
  • the surface grinding a convex warp is generated on the joint surface 201a side.
  • Wafer warpage after grinding is more likely to occur as the thickness becomes thinner, but if it is too thin, wafer damage will occur at the time of bonding. Therefore, it is preferable to control the thickness after the surface grinding to a thickness in the range of 70 to 200 ⁇ m.
  • the first dielectric layer 202 is formed on the bonding surface 201a side of the support substrate 201.
  • the first dielectric layer 202 can use SiO 2 and can have a thickness of, for example, 300 nm.
  • another transparent insulating film such as SiN x may be used.
  • an epitaxial substrate in which a light emitting portion (functional layer) 219 is laminated on a starting substrate 211 is prepared. Between the starting substrate 211 and the light emitting portion (functional layer) 219, a selective etching layer 212 and a layer having an etching property different from that of the selective etching layer 212 are provided. 213 is inserted. These steps correspond to step S11 and step S12 in FIG.
  • the starting substrate 211 can be, for example, GaAs, and the light emitting portion (functional layer) 219 can have a light emitting diode structure.
  • the light emitting diode structure has, for example, a first semiconductor layer (n-type AlGaInP layer) 214, an active layer (AlGaInP active layer) 215, and a second semiconductor layer (p-type AlGaInP layer) 216 from the side of the starting substrate 211, and the thickness of each layer. It has a thickness of about 0.5 to 2 ⁇ m, and may have a laminated structure of a plurality of composition layers.
  • the light emitting portion (functional layer) 219 can be manufactured by a metal organic chemical vapor deposition (MOVPE) method, a molecular beam epitaxy (MBE) method, an actinic ray epitaxy (CBE) method, or the like.
  • MOVPE metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • CBE actinic ray epitaxy
  • the selective etching layer 212 can be made of AlAs and the selective etching layer 213 can be made of GaAs, and the thickness of each can be set to 0.5 ⁇ m, for example.
  • the material of the selective etching layer is not limited to these, and may be any combination as long as it is a material that is selective to the etching solution and can grow, for example, AlInP or AlGaAs or GaAs instead of AlAs.
  • a material such as GaInP, ZnSe, or Ge may be selected.
  • the light emitting part (functional layer) 219 is not limited to one having AlGaInP as a main component, and can have a light emitting diode structure having an AlGaAs system or a strained InGaAs system as an active layer.
  • the starting substrate 211 is not limited to GaAs, and materials such as InP and Si can be similarly applied, and the material of the epitaxial layer can also be applied as long as it can be epitaxially grown on the starting substrate 211. ..
  • a second dielectric layer 231 can be formed on at least a part of the surface of the epitaxial substrate 220.
  • an adhesive layer 232 made of, for example, BCB (benzocyclobutene) can be formed on the second dielectric layer 231.
  • the adhesive layer 232 is not limited to BCB, and any material can be selected as long as it is a transparent and bondable material.
  • an epoxy resin can be selected instead of BCB.
  • a direct joining method of the first dielectric layer 202 and the second dielectric layer 231 may be used instead of the adhesive layer 232 (without using the adhesive layer 232).
  • the epitaxial substrate and the supporting substrate are bonded to each other by facing the first dielectric layer 202 and the adhesive layer (BCB adhesive layer) 232 and applying heat and pressure.
  • This step corresponds to step S14 in FIG.
  • the temperature at the time of joining can be, for example, 300 ° C., and the pressure can be 10 N / cm 2 .
  • the joining temperature and pressure are not limited to these conditions, and any temperature and pressure can be selected as long as the joining can be realized.
  • the joined substrate 250 in which the support substrate 205 and the joining epitaxial substrate 240 are joined is obtained.
  • the support substrate 201 is relatively thinner than the starting substrate 211. In that case, the warp on the support substrate 201 side is reduced, and the bonding substrate 250 is substantially the same as the warp of the epitaxial substrate 220. You can
  • the selective etching layers 212 and 213 are etched.
  • the selective etching layers 212 and 213 can be etched using a hydrofluoric acid-containing liquid.
  • the selective etching layers 212 and 213 are etched and removed from the outer peripheral portion of the wafer. This step corresponds to step S15 in FIG.
  • the light emitting portion (functional layer) 219 and the starting substrate 211 are physically separated.
  • the support substrate 201 has a warp with a substantially constant curvature due to processing damage on the surface, and even if a part of the support substrate 201 is separated from the starting substrate 211, the separation region is separated from the starting substrate 211 by a width equal to or larger than the selective etching layer. ..
  • an oxide of the material to be etched is formed and etching inhibition starts, but due to the distance from the supporting substrate 201, the width of the selective etching layers 212 and 213 (for example, 1 ⁇ m or less) or more. Therefore, the oxide is removed by the invasion of the etching solution and the etching inhibition does not stop the etching of the selective etching layers 212 and 213.
  • the starting substrate 211 and the light emitting unit (functional layer) 219 are separated by removing the selective etching layers 212 and 213, and the starting substrate 211 can be lifted off from the light emitting unit (functional layer) 219.
  • first ohmic electrode 263 and second ohmic electrode 261 are formed on the lift-off surface to realize a light emitting device structure.
  • the protective film 265 can be formed as appropriate.
  • the semiconductor substrate 260 for a light emitting element can be manufactured. After the semiconductor substrate 260 for a light emitting element is manufactured, the light emitting element can be separated from the semiconductor substrate for a light emitting element in a die shape to manufacture the light emitting element.
  • the epitaxial lift-off can be realized regardless of the material.
  • the material most suitable for the device structure low electrical resistance, low thermal resistance, low light absorption coefficient, etc.
  • the supporting substrate long as the warpage is left.
  • Example 1 As shown in FIG. 2, the supporting substrate 101 was subjected to surface grinding with a grindstone roughness of # 2000 to prepare a supporting substrate 101 made of silicon having a convex warp on the bonding surface side and having a thickness of 100 ⁇ m (see FIG. 1). Step S13). On this support substrate 101, a first metal layer 104 including a first contact layer 102 made of Ti and having a thickness of 100 nm and a first bonding layer 103 made of Au and having a thickness of 500 nm was formed, and a support substrate 105 for bonding was prepared. ..
  • a starting substrate 111 made of GaAs was prepared.
  • a selective etching layer 112 made of AlAs having a thickness of 0.5 ⁇ m and a selective etching layer 113 made of GaAs having a thickness of 0.5 ⁇ m were formed (step S11 in FIG. 1). Further, (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, on the selective etching layers 112 and 113 formed on the starting substrate 111 by metal organic chemical vapor deposition (MOVPE) method.
  • MOVPE metal organic chemical vapor deposition
  • the selective etching layer 112 made of AlAs having a thickness of 0.5 ⁇ m and the selective etching layer 113 made of GaAs having a thickness of 0.5 ⁇ m were formed between the starting substrate 111 and the light emitting portion (DH structure) 119.
  • an ohmic electrode layer (second ohmic electrode) 131 is formed on a part of the surface of the epitaxial substrate 120, and the first dielectric is formed in a region other than the region where the ohmic electrode layer 131 is formed.
  • the layer 132 was formed (formation of the second ohmic electrode in step S17 of FIG. 1).
  • a bonding metal epitaxial layer having a thickness of 450 ⁇ m in which a second metal layer 137 covering both the surface of the epitaxial substrate 120 and the ohmic electrode layer 131 and the first dielectric layer 132 is formed.
  • the substrate 140 was formed.
  • the second metal layer 137 was formed by sequentially forming the second contact layer 135 as the Ti layer 100 nm and the second bonding layer 136 as the Au layer 500 nm.
  • the bonding epitaxial substrate 140 and the bonding support substrate 105 are opposed to each other so that at least a part of the first metal layer 104 and the second metal layer 137 are in contact with each other, and they are bonded together by applying heat and pressure (see FIG. 1).
  • Step S14 The temperature at the time of joining was 300 ° C. and the pressure was 10 N / cm 2 .
  • the selective etching layer 112 was etched using a hydrofluoric acid-containing liquid.
  • the etching of the selective etching layer 112 progresses from the outer peripheral portion of the bonding substrate 150, the selective etching layer 112 is gradually removed, and the starting substrate 111 changes so as to restore the warp.
  • the width was increased, and the light emitting portion (DH structure) 119 and the starting substrate 111 were physically separated (step S15 in FIG. 1).
  • electrodes were formed on the lift-off surface (step S16 in FIG. 1).
  • An electrode (second ohmic electrode) connected to the electrode (ohmic electrode layer 131) was formed on the back surface side of the support substrate 101 to manufacture a light emitting device (FIG. 8).
  • Example 1 A light emitting device was manufactured in the same manner as in Example 1 except that the surface of the supporting substrate 101 was not ground. In this case, since the separation width of the selective etching layer 112 removed by the selective etching does not change, the oxide during etching cannot be removed, and the oxide inhibits the etching, so that the starting substrate 111 cannot be separated.
  • Example 2 As shown in FIG. 9, the supporting substrate 201 was subjected to surface grinding with a grindstone roughness of # 2000 to prepare a supporting substrate 201 made of sapphire having a thickness of 100 ⁇ m and having a convex warp on the bonding surface side (see FIG. 1). Step S13). Next, a supporting substrate 205 for bonding, in which the first dielectric layer 202 made of SiO 2 and having a thickness of 300 nm was formed on the supporting substrate 201, was prepared.
  • the starting substrate 211 was GaAs.
  • a selective etching layer 212 made of AlAs having a thickness of 0.5 ⁇ m and a selective etching layer 213 made of GaAs having a thickness of 0.5 ⁇ m were formed (step S11 in FIG. 1). From (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) by metalorganic vapor phase epitaxy (MOVPE) method on the starting substrate 211.
  • MOVPE metalorganic vapor phase epitaxy
  • a light emitting portion (DH structure) 219 having 216 arranged on both sides of the active layer 215 was produced (step S12 in FIG. 1).
  • the selective etching layer 212 made of AlAs having a thickness of 0.5 ⁇ m and the selective etching layer 213 made of GaAs having a thickness of 0.5 ⁇ m were formed between the starting substrate 211 and the light emitting portion (DH structure) 219.
  • a second dielectric layer 231 was formed on the surface of the epitaxial substrate 220, and an adhesive layer 232 made of BCB was formed on the second dielectric layer 231.
  • the first dielectric layer 202 and the adhesive layer 232 were opposed to each other, and heat and pressure were applied to bond them (step S14 in FIG. 1).
  • the temperature at the time of joining was 300 ° C. and the pressure was 10 N / cm 2 .
  • a joining substrate 250 in which the joining supporting substrate 205 and the joining epitaxial substrate 240 are joined was obtained.
  • the selective etching layer 212 was etched.
  • the selective etching layer 212 was etched using a hydrofluoric acid-containing liquid.
  • the etching of the selective etching layer 212 progresses from the outer periphery of the bonding substrate 250, the selective etching layer 212 is gradually removed, and the starting substrate 211 undergoes a change in an attempt to restore the warp.
  • the width was increased and the light emitting portion (DH structure) 219 and the starting substrate 211 were physically separated (step S15 in FIG. 1).
  • electrodes having different polarities were formed on the lift-off surface to manufacture a light emitting device (steps S16 and S17 in FIG. 1).
  • Example 2 A light emitting device was manufactured in the same manner as in Example 2 except that the surface grinding of the surface of the supporting substrate was not carried out. However, since the separation width of the selective etching layer 212 removed by the selective etching does not change, the oxide during etching is not changed. It could not be removed, and the oxide could hinder the etching to separate the starting substrate.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, has substantially the same configuration as the technical idea described in the scope of the claims of the present invention, and has the same operational effect It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本発明は、出発基板上に選択エッチング層を形成する工程と、第一半導体層、活性層及び第二半導体層を順次エピタキシャル成長により形成して発光部を形成する工程と、支持基板と、前記出発基板を接合して接合基板とする工程と、前記選択エッチング層をエッチングにより除去して前記接合基板から前記出発基板を除去する工程とを有する発光素子用半導体基板の製造方法において、接合面側が凸形状となる反りを有する支持基板を準備し、前記支持基板の前記反りを利用して前記選択エッチング層を前記接合基板の外周部から徐々に内側にエッチングすることで、前記出発基板を前記接合基板から剥離する発光素子用半導体基板の製造方法である。これにより、選択エッチング層のみを選択的にエッチングすることで出発基板をエピタキシャル機能層からリフトオフすることで出発基板の再利用が可能となり低コスト化を図ることができる発光素子用半導体基板の製造方法が提供される。

Description

発光素子用半導体基板の製造方法及び発光素子の製造方法
　本発明は、発光素子用半導体基板の製造方法及び発光素子の製造方法に関する。
　ＧａＡｓなどの出発基板上に機能層（ＬＥＤや電子デバイス）を形成し、支持基板と接合することで能動デバイスあるいは受動デバイスを作製する場合、接合後の接合基板を構成する出発基板は、接合後、ウェットエッチング法によって出発基板を全て溶解させる方法が一般的である。この場合、出発基板の除去に際して、機能層（能動デバイス部あるいは受動デバイス部）との間にエッチングストップ層を設け、段階的な選択エッチングにより出発基板を除去する方法が採用されている。エッチングストップ層は１μｍ以下の厚さで良く、全体のエピタキシャルコストに比較して形成コストは安価である。
　エッチングストップ層はエッチング選択性を有するため、エッチングストップ層のみをエッチングすることで出発基板をリフトオフする方法が最も効率的である。同様の構造・厚さでウェーハリフトオフが実現すれば、接合工程を用いる機能層形成に際し、コストが低減する。しかし、産業利用上、ウェーハリフトオフ法は採用されていないのが現実である。
　特許文献１には選択エッチング層のみをエッチングするウェーハリフトオフ方法が開示されている。特許文献１中にも示されているように、開示技術では選択エッチング層で発生した酸化物がエッチングを阻害する。
特表２０１４－５２３８４８号公報
　現在、産業上利用されている１μｍ以下のエッチングストップ層を採用した場合、エッチングに伴って発生した酸化物の影響により、エッチングが停止する。厚さ１μｍ以下の選択エッチング層では、被エッチング空間に発生した酸化物を超音波・温度による対流等の物理的な力で排除することができない。従って、選択エッチング層のエッチングを阻害し、最終的にはエッチングが停止し、ウェーハリフトオフは実現しない。発生した酸化物を被エッチング空間から排除するためには、選択エッチング層を１μｍ超の厚さにすればよい。しかし、１μｍ超の厚さの選択エッチング層は、デバイスによっては機能層（能動機能層・受動機能層）と同等程度の厚さになる。エピタキシャル層形成コストは高価であり、選択エッチング層の厚さを厚くすることは、出発基板の温存と再利用によるコスト低減効果を相殺するか、むしろコストアップにつながる。このことが産業上、ウェーハリフトオフが採用されていない理由である。
　本発明は上記の課題に鑑みてなされたものであって、選択エッチング層のみを選択的にエッチングすることで出発基板をエピタキシャル機能層からリフトオフすることで出発基板の再利用が可能となり低コスト化を図ることができる発光素子用半導体基板の製造方法を提供すること、及び、そのような発光素子用半導体基板から発光素子を製造する方法を提供することを目的とする。
　上記目的を達成するために、本発明は、出発基板上に選択エッチング層を形成する工程と、前記出発基板と格子整合する格子整合系の材料により、少なくとも第一半導体層、活性層及び第二半導体層を順次エピタキシャル成長により前記選択エッチング層より上に形成することで、少なくとも前記第一半導体層、前記活性層及び前記第二半導体層を具備する発光部を形成する工程と、支持基板を準備する工程と、前記支持基板と、前記発光部を有する前記出発基板を接合して接合基板とする接合工程と、前記接合基板の前記選択エッチング層をエッチングにより除去することにより、前記接合基板から前記出発基板を除去する工程と、前記第一半導体層の表面に第一オーミック電極を形成する工程と、前記第二半導体層に電気的に接続した第二オーミック電極を形成する工程とを少なくとも有する発光素子用半導体基板の製造方法において、前記支持基板を準備する工程において、前記発光部を有する前記出発基板と接合する側の面である接合面側が凸形状となる反りを有する支持基板を準備し、前記出発基板を除去する工程を、前記支持基板の前記反りを利用して前記選択エッチング層を前記接合基板の外周部から徐々に内側にエッチングすることで、前記出発基板を前記接合基板から剥離することにより行うことを特徴とする発光素子用半導体基板の製造方法を提供する。
　このように、支持基板に反りを形成して、発光部を有する出発基板（エピタキシャル基板）に接合した後、反りを利用して選択エッチング層をエッチングすることで出発基板をほとんどエッチングすることなく分離できる。その結果、出発基板の再利用が可能となりコストを削減できる。
　このとき、前記支持基板の反りの形成を、前記支持基板の前記接合面に、砥石粗さ＃２０００以下の機械加工を行い、前記接合面の表面にダメージを形成することにより行うことが好ましい。
　このような機械加工により支持基板の表面にダメージを形成することで、比較的容易に反りを形成することができる。
　また、前記支持基板の厚さを１５０μｍ以下とすることが好ましい。
　このように、支持基板の厚さを１５０μｍ以下とすることで、更に支持基板が反りやすくすることができる。
　また、本発明は、上記のいずれかの発光素子用半導体基板の製造方法により前記発光素子用半導体基板を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離する工程を有することを特徴とする発光素子の製造方法を提供する。
　このような発光素子の製造方法であれば、発光素子用半導体基板の製造時の出発基板の再利用が可能となり、発光素子の製造コストを削減することができる。
　本発明の発光素子用半導体基板の製造方法は、支持基板に反りを形成して、発光部を有する出発基板（エピタキシャル基板）に接合した後、反りを利用して選択エッチング層をエッチングすることで出発基板をほとんどエッチングすることなく分離できる。その結果、出発基板の再利用が可能となりコストを削減できる。また、選択エッチング層を厚くする必要がないので、この点でもコストの低減を図ることができる。特には、選択エッチング層の厚さを１μｍ以下とすることが可能である。
本発明の発光素子用半導体基板の製造方法を示すフローチャートである。 本発明の第一の実施形態の経過における一段階として、反りを有する支持基板を示す概略断面図である。 本発明の第一の実施形態の経過における一段階として、選択エッチング層及び発光部を形成した出発基板を示す概略断面図である。 本発明の第一の実施形態の経過における一段階として、発光部上にオーミック電極層、誘電体層、第二金属層を形成した出発基板を示す概略断面図である。 本発明の第一の実施形態の経過における一段階として、出発基板と支持基板の接合前の状態を示す概略断面図である。 本発明の第一の実施形態の経過における一段階として、出発基板と支持基板を接合した接合基板を示す概略断面図である。 本発明の第一の実施形態の経過における一段階として、出発基板の分離工程を示す概略断面図である。 本発明の第一の実施形態の経過における一段階として、分離後の発光素子用半導体基板を示す概略断面図である。 本発明の第二の実施形態の経過における一段階として、反りを有する支持基板を示す概略断面図である。 本発明の第二の実施形態の経過における一段階として、選択エッチング層及び発光部を形成した出発基板を示す概略断面図である。 本発明の第二の実施形態の経過における一段階として、発光部上に第二誘電体層及び接着層を形成した出発基板を示す概略断面図である。 本発明の第二の実施形態の経過における一段階として、出発基板と支持基板の接合前の状態を示す概略断面図である。 本発明の第二の実施形態の経過における一段階として、出発基板と支持基板を接合した接合基板を示す概略断面図である。 本発明の第二の実施形態の経過における一段階として、出発基板の分離工程を示す概略断面図である。 本発明の第二の実施形態の経過における一段階として、分離後の発光素子用半導体基板を示す概略断面図である。 ウェーハ厚さ１５０μｍのシリコンウェーハを平面研削したときの砥石粗さの番手と、リフトオフ可能面積の関係を示すグラフである。 シリコンウェーハの表面を砥石粗さ＃２０００で平面研削したときのウェーハ厚さとリフトオフ可能面積の関係を示すグラフである。
　以下、本発明について、実施形態を図を参照しながら更に詳細に説明するが、本発明はこれに限定されるものではない。
　図１を参照し、本発明の発光素子用半導体基板の製造方法を説明する。
　まず、図１のＳ１１に示したように、出発基板上に選択エッチング層を形成する（工程Ｓ１１）。この場合、本発明では選択エッチング層の厚さは１μｍ以下とすることができる。
　次に、図１のＳ１２に示したように、選択エッチング層を形成した出発基板に発光層を形成する。このとき、出発基板と格子整合する格子整合系の材料により、少なくとも第一半導体層、活性層及び第二半導体層を順次エピタキシャル成長により、選択エッチング層より上に形成する。これにより、少なくとも第一半導体層、活性層及び第二半導体層を具備する発光部を形成する（工程Ｓ１２）。
　また、出発基板に対する工程Ｓ１１、Ｓ１２とは別に、図１のＳ１３に示したように、支持基板を準備する（工程Ｓ１３）。この工程Ｓ１３で準備する支持基板は、凸形状となる反りを有する支持基板とする。さらに、この支持基板は、後述するＳ１４で支持基板と接合する発光部を有する出発基板と接合する側の面が凸形状である。
　出発基板に対する工程である工程Ｓ１１及び工程Ｓ１２と、支持基板を準備する工程Ｓ１３は、どちらを先に行ってもよいし、同時に行っても良い。
　工程Ｓ１２及び工程Ｓ１３が完了した後、図１のＳ１４に示したように、支持基板と、発光部を有する出発基板を接合して接合基板とする（工程Ｓ１４）。この際、上記のように、支持基板の凸形状の反りを有する側を接合面として、出発基板の発光部側（すなわち、第二半導体層側）を接合する。この接合工程は、例えば、片方の基板又は両方の基板に接合用の層を形成した上で行うことができる。
　次に、図１のＳ１５に示したように、接合基板の選択エッチング層をエッチングにより除去することにより、接合基板から出発基板を除去する（工程Ｓ１５）。この出発基板を除去する工程Ｓ１５について、本発明では、支持基板の反りを利用して選択エッチング層を接合基板の外周部から徐々に内側にエッチングする。これにより、出発基板を接合基板から剥離する。
　次に、図１のＳ１６に示したように、第一半導体層の表面に第一オーミック電極を形成する（工程Ｓ１６）。また、図１のＳ１７に示したように、第二半導体層に電気的に接続した第二オーミック電極を形成する（工程Ｓ１７）。工程Ｓ１６及び工程Ｓ１７はどちらを先に行ってもよい。また、オーミック電極は、選択エッチング層のエッチング（工程Ｓ１５）よりも前に、出発基板上で形成することもできる。
　以上のようにして発光素子用半導体基板を製造することができる。また、このように発光素子用半導体基板を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離する工程により、発光素子を製造することができる。
　以下では、本発明の発光素子用半導体基板の製造方法を、より具体的な例（第一の実施形態及び第二の実施形態）を挙げて説明する。
（第一の実施形態）
　図２～８を用いて、本発明の第一の実施形態を説明する。
　まず、図２に示すように、例えばシリコン基板からなる支持基板１０１を準備する。この工程は、図１の工程Ｓ１３に対応する。この支持基板１０１は、図２に示しているように、凸形状となる反りを有する支持基板とする。支持基板１０１の凸形状の表面（図２中の上側の表面）が、出発基板（発光部等を有する）と接合する側の表面（接合面１０１ａ）となる。なお、図２には、支持基板１０１上に、図１のＳ１４で示した接合工程において接合に用いるための第一金属層１０４（第一接触層１０２及び第一接合層１０３）を形成した状態（接合用支持基板１０５）を示している。
　支持基板１０１の反りの形状（接合面１０１ａの凸形状の表面）の形成は、支持基板１０１の接合面１０１ａに、機械加工を行い、接合面１０１ａの表面にダメージを形成することにより行うことができる。例えば平面研削盤の砥石粗さを＃３０００以下として平面研削を行って、加工ダメージを残留させることにより支持基板１０１の反りを形成することができる。また、平面研削後の支持基板１０１の厚さは、例えば２００μｍ以下とすることができる。このとき、平面研削用の砥石粗さは＃２０００以下とすることが好ましい。砥石粗さは＃２００以上であれば十分である。また、平面研削後の支持基板１０１の厚さは１５０μｍ以下とするのがより好ましい。また、平面研削後の支持基板１０１の厚さは、基板強度や扱いやすさの理由から、７０μｍ以上とするのがより好ましい。
　ここで、図１６に厚さ１５０μｍのシリコンウェーハを平面研削したときの砥石粗さの番手と、この研削後のシリコンウェーハを支持基板として用いたときのリフトオフ可能面積の関係を示す。この関係は、加工後の厚さを一定とし、加工砥石の粗さを変えてシリコンウェーハの加工を行い、発光部を有する出発基板に接合後、選択エッチング層を選択的にエッチングし、出発基板をリフトオフさせることを試みた際の、リフトオフされた面積率を調査するという実験から得られたものである。ここで、図中のリフトオフ可能面積１００％は完全に選択エッチング層がエッチングされ、出発基板と発光部が分離されたことを意味し、１００％未満のデータは一部領域で選択エッチング層がエッチングされず、出発基板と発光部が完全には分離されなかったことを意味する。図１６の結果から、平面研削に用いた砥粒の番手が細かい番手になるにつれて（数字が大きくなるにつれて）反りが減少するため、リフトオフ可能面積が減少することがわかる。この図からわかるように、平面研削盤の砥石粗さを＃２０００以下として平面研削を行うことがより好ましいことがわかる。
　また、図１７にシリコンウェーハの表面を砥粒粗さ＃２０００で平面研削したときのウェーハ厚さと、この研削後のシリコンウェーハを支持基板として用いたときのリフトオフ可能面積の関係を示す。これも上記図１６と同様の実験を、ウェーハ厚さを種々設けて行ったものである。ウェーハ厚さが減少するにつれて反りが増加するため、リフトオフ可能面積が増加することがわかる。
　このように平面研削により、支持基板１０１の接合面１０１ａ側に凸状の反りが発生する。研削後のウェーハ反りは厚みが薄くなるほど発生しやすくなるが、接合時のウェーハ破損を防止するため所定の厚さがあった方がよい。そのため、支持基板１０１の平面研削後の厚さは７０～２００μｍ（特に１５０μｍ以下）の範囲の厚さに制御することが好適である。
　支持基板１０１の加工後の表面が鏡面であることが必要な場合、表面にポリッシュ等の加工を加えることができる。反りが失われない程度のポリッシュを行うことで、支持基板１０１の反りを維持しつつ鏡面加工を行うことが可能である。例えば、支持基板１０１に対して砥粒粗さ＃２０００の平面研削により反り発生加工を行った場合、ポリッシュ厚さは０．２μｍ未満であれば、反りを維持しつつ、表面を鏡面加工することが可能である。
　支持基板１０１に反りを形成した後は、図２に示したように、接合面１０１ａに第一金属層１０４を形成することができる。この第一金属層１０４の材質や厚さは特に限定されない。第一金属層１０４は、例えば、Ｔｉ／Ａｕからなる積層構造とすることができる。この場合、第一接触層１０２としてＴｉ厚を例えば１００ｎｍとすることができる。また、第一接合層１０３としてＡｕ厚を例えば５００ｎｍとすることができる。第一接合層１０３に代えてＡｇ、Ｉｎ、Ｇａを含む金属で構成しても良く、第一接触層１０２と第一接合層１０３の間にＰｔやＭｏ、Ｗ、Ｐｄ、Ｉｒなどの高融点金属を踏む積層構造を用いてもよい。
　次に、図３に示すように出発基板１１１上に発光部（機能層）１１９を積層したエピタキシャル基板１２０を準備する。出発基板１１１と発光部（機能層）１１９との間には、選択エッチング層１１２及び選択エッチング層１１２とは異なるエッチング性を有する層で、電極コンタクト性向上の場合など必要に応じて選択エッチング層１１３が挿入される。これらの工程は、図１の工程Ｓ１１及び工程Ｓ１２に対応する。
　出発基板１１１を例えばＧａＡｓとし、発光部（機能層）１１９を発光ダイオード構造とすることができる。発光ダイオード構造は、出発基板１１１側より、第一半導体層（ｎ型ＡｌＧａＩｎＰ層）１１４、活性層（ＡｌＧａＩｎＰ活性層）１１５、第二半導体層（ｐ型ＡｌＧａＩｎＰ層）１１６とすることができる。発光部１１９はこれら以外の層を有していてもよい。第一半導体層（ｎ型ＡｌＧａＩｎＰ層）１１４、活性層（ＡｌＧａＩｎＰ活性層）１１５、第二半導体層（ｐ型ＡｌＧａＩｎＰ層）１１６の各層の厚さは０．５～２μｍ程度の厚さを有することができ、複数の組成層の積層構造とすることができる。発光部（機能層）１１９は有機金属気相成長（ＭＯＶＰＥ）法や分子線エピタキシー（ＭＢＥ）法、化学線エピタキシー（ＣＢＥ）法等で製造することができる。また、選択エッチング層１１２をＡｌＡｓ、選択エッチング層１１３をＧａＡｓとすることができ、それぞれの厚さを例えば０．５μｍとすることができる。選択エッチング層の材料はこれらに限らず、エッチング液に対して選択性があり、かつ、成長可能な材料であればどのような組み合わせでも良く、例えばＡｌＡｓに代えてＡｌＩｎＰあるいはＡｌＧａＡｓ、ＧａＡｓに代えてＧａＩｎＰあるいはＺｎＳｅあるいはＧｅなどの材料を選択してもよい。
　発光部（機能層）１１９は、ＡｌＧａＩｎＰを主成分とする発光ダイオード構造に限られるものではなく、出発基板１１１をＧａＡｓとして利用する、ＡｌＧａＡｓ系や歪ＩｎＧａＡｓ系を活性層に有する発光ダイオード構造とすることができる。
　また、出発基板１１１もＧａＡｓに限られるものではなく、ＩｎＰやＳｉなどの材料を同様に適用可能であり、各エピタキシャル層の材料も、前記出発基板１１１にエピタキシャル成長可能な材料であれば適用可能である。
　次に、図４に示すように、エピタキシャル基板１２０の表面の一部にオーミック電極層１３１を形成することができる。また、エピタキシャル基板表面のオーミック電極層１３１が形成された領域以外の領域の一部に誘電体層１３２を形成することができる。オーミック電極層１３１と誘電体層１３２の厚さは略同一である方が好適であるが、相互に５０％程度の厚さ差異は許容することができる。なお、このオーミック電極層１３１は、第二半導体層１１６に電気的に接続した第二オーミック電極となるものである。すなわち、この工程は、図１の工程Ｓ１７に対応する。
　次に、エピタキシャル基板１２０の表面、すなわち、オーミック電極層１３１と誘電体層１３２の双方の少なくとも一部を被覆する第二金属層１３７を形成することができる。これにより、接合用エピタキシャル基板１４０とすることができる。第二金属層１３７は、例えば、Ｔｉ／Ａｕからなる積層構造で、例えばＴｉ厚を１００ｎｍ、Ａｕ厚を５００ｎｍとすることができる。図４では、第二金属層１３７が、第二接触層（例えばＴｉ層）１３５及び第二接合層（例えばＡｕ層）１３６からなる例を示している。なお、第二金属層１３７は、Ａｕの他、Ａｇ、Ｉｎ、Ｇａなどの比較的やわらかい金属、あるいは金属合金を用いても良い。
　次に、図５に示すように、接合用エピタキシャル基板１４０と接合用支持基板１０５を第一金属層１０４と第二金属層１３７の少なくとも一部を接する形で対向させ、熱と圧力を加えて接合する。この工程は、図１の工程Ｓ１４に対応する。接合に当たっての温度は、例えば、３００℃、圧力は１０Ｎ／ｃｍ２とすることができる。接合の温度、圧力はこの条件に限られるものではなく、接合を実現できる条件であれば、どの温度、圧力も選択可能である。
　次に、図６に示すように第一金属層１０４と第二金属層１３７の接合により、接合用支持基板１０５と接合用エピタキシャル基板１４０が接合した接合基板１５０を得る。このとき、出発基板１１１より支持基板１０１の方が相対的に薄くなっていると好ましく、その場合、支持基板１０１側の反りは減少し、接合基板１５０は、エピタキシャル基板１２０の有する反りと略同一となることができる。
　次に図７に示すように、選択エッチング層１１２、１１３のエッチングを行う。選択エッチング層１１２、１１３のエッチングには弗酸含有液を用いて行うことができる。接合基板１５０のウェーハ外周部から選択エッチング層１１２、１１３のエッチングが進み、除去される。この工程は、図１の工程Ｓ１５に対応する。
　選択エッチング層１１２、１１３のエッチングにより、発光部（機能層）１１９と出発基板１１１は物理的に分離される。支持基板１０１は表面の加工ダメージにより、曲率がほぼ一定の反りを有しており、一部でも出発基板１１１との分離が発生すると分離領域は選択エッチング層１１２、１１３以上の幅で出発基板１１１と分離する。選択エッチング層１１２、１１３の除去過程で、被エッチング材料の酸化物が形成され、エッチング阻害が始まるが、支持基板１０１との離間により、選択エッチング層１１２、１１３の幅（例えば、１μｍ以下）以上の幅が形成されるため、エッチング液の侵入により酸化物が除去され、エッチング阻害が選択エッチング層１１２、１１３のエッチングを停止するまでには至らない。
　その結果、出発基板１１１と発光部（機能層）１１９は選択エッチング層１１２、１１３の除去により分離され、出発基板１１１を発光部（機能層）１１９からリフトオフすることができる。
　次に図８に示すように出発基板１１１のリフトオフ後、リフトオフ面に電極（第一オーミック電極１６３）を形成する。この工程は、図１の工程Ｓ１６に対応する。また、支持基板１０１の裏面側にオーミック電極層１３１（第二オーミック電極）に接続した電極を形成し、発光素子構造を実現することができる。また、適宜保護膜１６５を形成することができる。このようにして発光素子用半導体基板１６０を製造することができる。発光素子用半導体基板１６０を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離して、発光素子を製造することができる。
（第二の実施形態）
　次に図９～１５を用いて、本発明の第二の実施形態を説明する。
　まず、図９に示すように、例えばサファイアからなる支持基板２０１を準備する。この工程は、図１の工程Ｓ１３に対応する。この支持基板２０１は、図９に示しているように、凸形状となる反りを有する支持基板とする。支持基板２０１の凸形状の表面（図９中の上側の表面）が、出発基板（発光部等を有する）と接合する側の表面（接合面２０１ａ）となる。なお、図９には、支持基板２０１上に、図１のＳ１４で示した接合工程において接合に用いるための第一誘電体層２０２を形成した状態（接合用支持基板２０５）を示している。
　支持基板２０１の反りの形状（接合面２０１ａの凸形状の表面）は、支持基板２０１の接合面２０１ａに、機械加工を行い、接合面２０１の表面にダメージを形成することにより行うことができる。この工程は、第一の実施形態と同様の条件により行うことができる。例えば平面研削盤の砥石粗さを＃２００～＃３０００として平面研削を行い加工ダメージを残留させ、平面研削後の厚さを７０～２００μｍとする。また、砥石粗さは＃２０００以下、平面研削後の厚さは１５０μｍ以下とするのがより好ましい。このように平面研削により、接合面２０１ａ側に凸状の反りが発生する。研削後のウェーハ反りは厚みが薄くなるほど発生しやすくなるが、薄すぎると接合時にウェーハ破損が発生する。そのため、平面研削後の厚さは７０～２００μｍの範囲の厚さに制御することが好適である。
　加工後の表面が鏡面であることが必要な場合、表面にポリッシュ等の加工を加えることができる。反りが失われない程度のポリッシュを行うことで反りを維持しつつ鏡面加工を行うことが可能である。例えば、＃２０００により反り発生加工を行った場合、ポリッシュ厚さは０．２μｍ未満であれば、反りを維持しつつ、表面を鏡面加工することが可能である。支持基板２０１の接合面２０１ａ側に第一誘電体層２０２を形成する。第一誘電体層２０２はＳｉＯ２を用いることができ、厚さは例えば３００ｎｍとすることができる。誘電体層２０２としてＳｉＯ２の他に、ＳｉＮｘなど他の透明絶縁膜を用いても良い。
　次に図１０に示すように、出発基板２１１上に発光部（機能層）２１９を積層したエピタキシャル基板を準備する。出発基板２１１と発光部（機能層）２１９との間には、選択エッチング層２１２及び選択エッチング層２１２とは異なるエッチング性を有する層で、電極コンタクト性向上の場合など必要に応じて選択エッチング層２１３が挿入される。これらの工程は、図１の工程Ｓ１１及び工程Ｓ１２に対応する。
　出発基板２１１は例えばＧａＡｓとし、発光部（機能層）２１９を発光ダイオード構造とすることができる。発光ダイオード構造は、例えば出発基板２１１側より、第一半導体層（ｎ型ＡｌＧａＩｎＰ層）２１４、活性層（ＡｌＧａＩｎＰ活性層）２１５、前記第二半導体層（ｐ型ＡｌＧａＩｎＰ層）２１６とし、各層の厚さは０．５～２μｍ程度の厚さを有し、複数の組成層の積層構造から成るものとすることができる。発光部（機能層）２１９は有機金属気相成長（ＭＯＶＰＥ）法や分子線エピタキシー（ＭＢＥ）法、化学線エピタキシー（ＣＢＥ）法等で製造することができる。また、選択エッチング層２１２をＡｌＡｓ、選択エッチング層２１３をＧａＡｓとすることができ、それぞれの厚さを例えば０．５μｍとすることができる。選択エッチング層の材料はこれらに限らず、エッチング液に対して選択性があり、かつ、成長可能な材料であればどのような組み合わせでも良く、例えばＡｌＡｓに代えてＡｌＩｎＰあるいはＡｌＧａＡｓ、ＧａＡｓに代えてＧａＩｎＰあるいはＺｎＳｅあるいはＧｅなどの材料を選択しても良い。
　発光部（機能層）２１９はＡｌＧａＩｎＰを主成分とするものに限らず、ＡｌＧａＡｓ系や歪ＩｎＧａＡｓ系を活性層に有する発光ダイオード構造とすることができる。
　また、出発基板２１１もＧａＡｓに限られるものではなく、ＩｎＰやＳｉなどの材料を同様に適用可能であり、エピタキシャル層の材料も、前記出発基板２１１にエピタキシャル成長可能な材料であれば適用可能である。
　次に、図１１に示すようにエピタキシャル基板２２０の表面の少なくとも一部に第二誘電体層２３１を形成することができる。更に第二誘電体層２３１上に例えばＢＣＢ（ベンゾシクロブテン）からなる接着層２３２を形成することができる。接着層２３２はＢＣＢに限らず、透明で接合可能な材料であればどのような材料を選択しても可能であり、ＢＣＢに代えてたとえばエポキシ樹脂を選択することも可能である。また、接合工程では、接着層２３２に代えて（接着層２３２を使用せず）、第一誘電体層２０２と第二誘電体層２３１との直接接合法を用いても良い。
　次に、図１２に示すように、エピタキシャル基板と支持基板を第一誘電体層２０２と接着層（ＢＣＢ接着層）２３２とを対向させ、熱と圧力を加えて接合する。この工程は、図１の工程Ｓ１４に対応する。接合に当たっての温度は例えば３００℃、圧力は１０Ｎ／ｃｍ２とすることができる。接合の温度、圧力はこの条件に限られるものではなく、接合を実現できる条件であれば、どの温度、圧力も選択可能である。
　そして図１３に示すように第一誘電体層２０２と接着層（ＢＣＢ接着層）２３２の接合により、支持基板２０５と接合用エピタキシャル基板２４０が接合した接合基板２５０を得る。
　出発基板２１１より支持基板２０１の方が相対的に薄くなっていると好ましく、その場合、支持基板２０１側の反りは減少し、接合基板２５０は、エピタキシャル基板２２０の有する反りと略同一となることができる。
　次に、図１４に示すように選択エッチング層２１２、２１３のエッチングを行う。選択エッチング層２１２、２１３のエッチングには弗酸含有液を用いて行うことができる。ウェーハ外周部から選択エッチング層２１２、２１３のエッチングが進み、除去される。この工程は、図１の工程Ｓ１５に対応する。
　選択エッチング層２１２、２１３のエッチングにより、発光部（機能層）２１９と出発基板２１１は物理的に分離される。支持基板２０１は表面の加工ダメージにより、曲率がほぼ一定の反りを有しており、一部でも出発基板２１１との分離が発生すると分離領域は選択エッチング層以上の幅で出発基板２１１と離間する。選択エッチング層２１２、２１３の除去過程で、被エッチング材料の酸化物が形成され、エッチング阻害が始まるが、支持基板２０１との離間により、選択エッチング層２１２、２１３の幅（例えば、１μｍ以下）以上の幅が形成されるため、エッチング液の侵入により酸化物が除去され、エッチング阻害が選択エッチング層２１２、２１３のエッチングを停止するまでには至らない。
　その結果、出発基板２１１と発光部（機能層）２１９は選択エッチング層２１２、２１３の除去により分離され、出発基板２１１を発光部（機能層）２１９からリフトオフすることができる。
　次に図１５に示すように出発基板のリフトオフ後、リフトオフ面に極性の異なる電極（第一オーミック電極２６３、第二オーミック電極２６１）を形成し、発光素子構造を実現することができる。また、適宜保護膜２６５を形成することができる。このようにして発光素子用半導体基板２６０を製造することができる。発光素子用半導体基板２６０を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離して、発光素子を製造することができる。
　このように本発明では反りを残留させたウェーハを支持基板として用いることで、材料によらず、エピタキシャルリフトオフを実現することができる。反りを残留させさえすれば、デバイス構造に最も適した（低い電気抵抗、あるいは、低い熱抵抗、あるいは、低い光吸収係数、などを有する）材料を支持基板として選択することができる。
　以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
　図２に示したように、支持基板１０１に、砥石粗さ＃２０００の平面研削を行い、接合面側に凸の反りを有する厚さ１００μｍのシリコンからなる支持基板１０１を準備した（図１の工程Ｓ１３）。この支持基板１０１に、Ｔｉからなる厚さ１００ｎｍの第一接触層１０２とＡｕからなる厚さ５００ｎｍの第一接合層１０３を含む第一金属層１０４を形成し、接合用支持基板１０５を準備した。
　次に、図３に示したように、ＧａＡｓからなる出発基板１１１を準備した。この出発基板１１１に、０．５μｍ厚のＡｌＡｓからなる選択エッチング層１１２及び０．５μｍ厚のＧａＡｓからなる選択エッチング層１１３を形成した（図１の工程Ｓ１１）。さらに、出発基板１１１に形成した、選択エッチング層１１２、１１３上に有機金属気相成長（ＭＯＶＰＥ）法にて、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）からなる活性層１１５と、活性層１１５よりバンドギャップの大きい（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）から成るクラッド層（第一半導体層１１４、第二第半導体層１１６）を活性層１１５の両側に配置した発光部（ダブルヘテロ（ＤＨ）構造）１１９を作製した（図１の工程Ｓ１２）。このようにして、出発基板１１１と発光部（ＤＨ構造）１１９との間に、０．５μｍ厚のＡｌＡｓからなる選択エッチング層１１２及び０．５μｍ厚のＧａＡｓからなる選択エッチング層１１３を形成した。
　発光部（ＤＨ構造）１１９は、出発基板１１１側より、第一半導体層（ｎ型クラッド層）１１４として（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（ｘ＝１、ｙ≒０．５）を約１．０μｍ、活性層１１５として（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（ｘ≒０．１、ｙ≒０．５）を約０．５μｍ、第二第半導体層（ｐ型クラッド層）１１６として（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（ｘ≒０．８５、ｙ≒０．５）を約１．０μｍとし、厚さ４５０μｍのエピタキシャル基板１２０を得た。
　次に、図４に示したように、エピタキシャル基板１２０表面の一部にオーミック電極層（第二オーミック電極）１３１を形成し、オーミック電極層１３１が形成された領域以外の領域に第一誘電体層１３２を形成した（図１の工程Ｓ１７の第二オーミック電極形成）。
　次に、図５、図６に示したように、エピタキシャル基板１２０表面、オーミック電極層１３１と第一誘電体層１３２の双方を被覆する第二金属層１３７を形成した厚さ４５０μｍの接合用エピタキシャル基板１４０を形成した。第二金属層１３７は、第二接触層１３５をＴｉ層１００ｎｍと、第二接合層１３６をＡｕ層５００ｎｍとして、順に成膜した。次に、接合用エピタキシャル基板１４０と接合用支持基板１０５を、第一金属層１０４と第二金属層１３７の少なくとも一部を接する形で対向させ、熱と圧力を加えて接合した（図１の工程Ｓ１４）。接合に当たっての温度は３００℃、圧力は１０Ｎ／ｃｍ２とした。第一金属層１０４と第二金属層１３７の接合により、接合用支持基板１０５と接合用エピタキシャル基板１４０が接合した接合基板１５０を得た。
　次に、図７に示したように、弗酸含有液を用いて選択エッチング層１１２のエッチングを行った。接合基板１５０の外周部から選択エッチング層１１２のエッチングが進み、選択エッチング層１１２は徐々に除去され、出発基板１１１は反りを元に戻そうとする変化が起こるため、エッチングの進行に伴って離間幅は増大し、発光部（ＤＨ構造）１１９と出発基板１１１は物理的に分離された（図１の工程Ｓ１５）。出発基板１１１のリフトオフ後、リフトオフ面に電極を形成した（図１の工程Ｓ１６）。支持基板１０１の裏面側に電極（オーミック電極層１３１）に接続した電極（第二オーミック電極）を形成し、発光素子を製造した（図８）。
（比較例１）
　支持基板１０１の表面の平面研削を行わないことを除き、実施例１と同様に発光素子の製造を行った。この場合、選択エッチングにより除去された選択エッチング層１１２の離間幅が変化しないためエッチング中の酸化物の除去ができなくなり、酸化物によりエッチングが阻害され出発基板１１１を分離することができなかった。
（実施例２）
　図９に示したように、支持基板２０１に、砥石粗さ＃２０００の平面研削を行い、接合面側に凸の反りを有する厚さ１００μｍのサファイアからなる支持基板２０１を準備した（図１の工程Ｓ１３）。次に、この支持基板２０１に、厚さ３００ｎｍのＳｉＯ２からなる第一誘電体層２０２を形成した接合用支持基板２０５を準備した。
　次に、図１０に示したように、出発基板２１１をＧａＡｓとした。この出発基板２１１に、０．５μｍ厚のＡｌＡｓからなる選択エッチング層２１２及び０．５μｍ厚のＧａＡｓからなる選択エッチング層２１３を形成した（図１の工程Ｓ１１）。出発基板２１１上に有機金属気相成長法（ＭＯＶＰＥ）法にて、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）からなる活性層２１５と、活性層よりバンドギャップの大きい（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）から成るクラッド層２１４、２１６を活性層２１５の両側に配置した発光部（ＤＨ構造）２１９を作製した（図１の工程Ｓ１２）。このようにして、出発基板２１１と発光部（ＤＨ構造）２１９との間には０．５μｍ厚のＡｌＡｓからなる選択エッチング層２１２及び０．５μｍ厚のＧａＡｓからなる選択エッチング層２１３を形成した。
　発光部（ＤＨ構造）２１９は、出発基板２１１側より、第一半導体層（ｎ型クラッド層）２１４として（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（ｘ＝１、ｙ≒０．５）を約１．０μｍ、活性層２１５として（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（ｘ≒０．１、ｙ≒０．５）を約０．５μｍ、第二半導体層（ｐ型クラッド層）２１６として（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（ｘ≒０．８５、ｙ≒０．５）を約１．０μｍとし、厚さ４５０μｍのエピタキシャル基板２２０を得た。
　次に、図１１に示したように、エピタキシャル基板２２０表面に第二誘電体層２３１を形成し、第二誘電体層２３１上にＢＣＢからなる接着層２３２を形成した。
　次に、図１２、図１３に示したように、第一誘電体層２０２と接着層２３２とを対向させ、熱と圧力を加えて接合した（図１の工程Ｓ１４）。接合に当たっての温度は３００℃、圧力は１０Ｎ／ｃｍ２とした。第一誘電体層２０２と接着層２３１の接合により、接合用支持基板２０５と接合用エピタキシャル基板２４０が接合した接合基板２５０を得た。
　次に、図１４に示したように、選択エッチング層２１２のエッチングを行った。選択エッチング層２１２のエッチングには弗酸含有液を用いて行った。接合基板２５０の外周部から選択エッチング層２１２のエッチングが進み、選択エッチング層２１２は徐々に除去され、出発基板２１１は反りを元に戻そうとする変化が起こるため、エッチングの進行に伴って離間幅は増大し発光部（ＤＨ構造）２１９と出発基板２１１は物理的に分離された（図１の工程Ｓ１５）。
　出発基板２１１のリフトオフ後、リフトオフ面に極性の異なる電極を形成し、発光素子を製造した（図１の工程Ｓ１６、Ｓ１７）。
（比較例２）
　支持基板表面の平面研削を行わないことを除き実施例２と同様に発光素子の製造を行ったが、選択エッチングにより除去された選択エッチング層２１２の離間幅が変化しないためエッチング中の酸化物の除去ができなくなり、酸化物によりエッチングが阻害され出発基板を分離することができなかった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 　出発基板上に選択エッチング層を形成する工程と、
    　前記出発基板と格子整合する格子整合系の材料により、少なくとも第一半導体層、活性層及び第二半導体層を順次エピタキシャル成長により前記選択エッチング層より上に形成することで、少なくとも前記第一半導体層、前記活性層及び前記第二半導体層を具備する発光部を形成する工程と、
    　支持基板を準備する工程と、
    　前記支持基板と、前記発光部を有する前記出発基板を接合して接合基板とする接合工程と、
    　前記接合基板の前記選択エッチング層をエッチングにより除去することにより、前記接合基板から前記出発基板を除去する工程と、
    　前記第一半導体層の表面に第一オーミック電極を形成する工程と、
    　前記第二半導体層に電気的に接続した第二オーミック電極を形成する工程と
    を少なくとも有する発光素子用半導体基板の製造方法において、
    　前記支持基板を準備する工程において、前記発光部を有する前記出発基板と接合する側の面である接合面側が凸形状となる反りを有する支持基板を準備し、
    　前記出発基板を除去する工程を、前記支持基板の前記反りを利用して前記選択エッチング層を前記接合基板の外周部から徐々に内側にエッチングすることで、前記出発基板を前記接合基板から剥離することにより行うことを特徴とする発光素子用半導体基板の製造方法。
  2. 　前記支持基板の反りの形成を、前記支持基板の前記接合面に、砥石粗さ＃２０００以下の機械加工を行い、前記接合面の表面にダメージを形成することにより行うことを特徴とする請求項１に記載の発光素子用半導体基板の製造方法。
  3. 　前記支持基板の厚さを１５０μｍ以下とすることを特徴とする請求項１又は請求項２に記載の発光素子用半導体基板の製造方法。
  4. 　請求項１から請求項３のいずれか１項の発光素子用半導体基板の製造方法により前記発光素子用半導体基板を製造した後、該発光素子用半導体基板から発光素子をダイス状に分離する工程を有することを特徴とする発光素子の製造方法。
PCT/JP2019/039934 2018-11-06 2019-10-10 発光素子用半導体基板の製造方法及び発光素子の製造方法 WO2020095610A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-209032 2018-11-06
JP2018209032A JP2020077710A (ja) 2018-11-06 2018-11-06 発光素子用半導体基板の製造方法及び発光素子の製造方法

Publications (1)

Publication Number Publication Date
WO2020095610A1 true WO2020095610A1 (ja) 2020-05-14

Family

ID=70611987

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/039934 WO2020095610A1 (ja) 2018-11-06 2019-10-10 発光素子用半導体基板の製造方法及び発光素子の製造方法

Country Status (3)

Country Link
JP (1) JP2020077710A (ja)
TW (1) TW202027289A (ja)
WO (1) WO2020095610A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223869B (zh) * 2022-09-01 2023-04-28 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
JP2006032784A (ja) * 2004-07-20 2006-02-02 Sharp Corp 半導体装置の製造方法、半導体装置
JP2006237074A (ja) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP2011522426A (ja) * 2008-05-30 2011-07-28 アルタ デバイセズ，インコーポレイテッド エピタキシャルリフトオフ積層体及び方法
WO2013187079A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 複合基板の製造方法および複合基板
JP2015525479A (ja) * 2012-06-04 2015-09-03 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン エピタキシャルリフトオフの促進のためのひずみ制御
US20170069491A1 (en) * 2015-09-04 2017-03-09 International Business Machines Corporation Stress Assisted Wet and Dry Epitaxial Lift Off

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792464B2 (ja) * 1995-05-25 1998-09-03 住友電気工業株式会社 マイクロデバイス基板およびマイクロデバイス基板の製造方法
NL1016431C2 (nl) * 2000-10-18 2002-04-22 Univ Nijmegen Werkwijze voor het scheiden van een film en een substraat.
JP2004168622A (ja) * 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP5264018B2 (ja) * 2008-04-11 2013-08-14 株式会社半導体エネルギー研究所 半導体基板の作製方法
US9653308B2 (en) * 2015-08-28 2017-05-16 International Business Machines Corporation Epitaxial lift-off process with guided etching

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
JP2006032784A (ja) * 2004-07-20 2006-02-02 Sharp Corp 半導体装置の製造方法、半導体装置
JP2006237074A (ja) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP2011522426A (ja) * 2008-05-30 2011-07-28 アルタ デバイセズ，インコーポレイテッド エピタキシャルリフトオフ積層体及び方法
JP2015525479A (ja) * 2012-06-04 2015-09-03 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン エピタキシャルリフトオフの促進のためのひずみ制御
WO2013187079A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 複合基板の製造方法および複合基板
US20170069491A1 (en) * 2015-09-04 2017-03-09 International Business Machines Corporation Stress Assisted Wet and Dry Epitaxial Lift Off

Also Published As

Publication number Publication date
TW202027289A (zh) 2020-07-16
JP2020077710A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
US10510577B2 (en) Lift off process for chip scale package solid state devices on engineered substrate
JP4771510B2 (ja) 半導体層の製造方法及び基板の製造方法
US10680132B2 (en) Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer
US6607931B2 (en) Method of producing an optically transparent substrate and method of producing a light-emitting semiconductor chip
US7550305B2 (en) Method of forming light-emitting element
US8222063B2 (en) Method for fabricating robust light-emitting diodes
US7256101B2 (en) Methods for preparing a semiconductor assembly
US20170011964A1 (en) Reusable semiconductor substrates
EP3271950B1 (en) Strain relief epitaxial lift-off via pre-patterned mesas
WO2020095610A1 (ja) 発光素子用半導体基板の製造方法及び発光素子の製造方法
US20180366618A1 (en) Optoelectronic Semiconductor Devices with Enhanced Light Output
JP5879964B2 (ja) 複合基板の製造方法および半導体デバイスの製造方法
JP4638000B2 (ja) 半導体基板の製造方法
EP2761677B1 (en) Light emitting diode fabricated by epitaxial lift-off
WO2015103274A1 (en) Engineered substrates for use in crystalline-nitride based devices
US10832933B1 (en) Dry-etching of carrier substrate for microLED microassembly
WO2022249675A1 (ja) 化合物半導体接合基板の製造方法、及び化合物半導体接合基板
JP6622445B1 (ja) 半導体素子の製造方法及び半導体基板
CN112740359B (zh) 半导体元件的制造方法及半导体基板
TW202414515A (zh) 微型led用接合型晶圓的製造方法
US20190019730A1 (en) Effective compound substrate for non-destructive epitaxial lift-off

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19881522

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19881522

Country of ref document: EP

Kind code of ref document: A1