TW202027289A - 發光元件用半導體基板之製造方法及發光元件之製造方法 - Google Patents
發光元件用半導體基板之製造方法及發光元件之製造方法 Download PDFInfo
- Publication number
- TW202027289A TW202027289A TW108138141A TW108138141A TW202027289A TW 202027289 A TW202027289 A TW 202027289A TW 108138141 A TW108138141 A TW 108138141A TW 108138141 A TW108138141 A TW 108138141A TW 202027289 A TW202027289 A TW 202027289A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- layer
- light
- bonding
- emitting element
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 311
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 139
- 239000000463 material Substances 0.000 claims description 24
- 238000000227 grinding Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003754 machining Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 243
- 239000002346 layers by function Substances 0.000 abstract description 25
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 238000005498 polishing Methods 0.000 description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 238000012545 processing Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000000926 separation method Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000011247 coating layer Substances 0.000 description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 238000005304 joining Methods 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000004871 chemical beam epitaxy Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000807 Ga alloy Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本發明為一種發光元件用半導體基板之製造方法及發光元件之製造方法，該發光元件用半導體基板之製造方法包含：於初始基板上形成選擇蝕刻層之步驟；將第一半導體層、活性層及第二半導體層依序藉由磊晶成長而形成，形成發光部之步驟；將支持基板與該初始基板接合，使其成為接合基板之步驟；以及藉由以蝕刻將該選擇蝕刻層除去，而將該初始基板從該接合基板除去之步驟；該方法，準備接合面側具有呈凸形之翹曲的支持基板，藉由利用該支持基板之該翹曲將該選擇蝕刻層從該接合基板之外周部緩緩往內側蝕刻，而將該初始基板從該接合基板剝離。藉此，提供一種發光元件用半導體基板之製造方法，藉由僅將選擇蝕刻層選擇性地蝕刻而將初始基板從磊晶功能層剝離，藉以使初始基板成為可再利用，可追求低成本化。
Description
本發明係關於一種發光元件用半導體基板之製造方法及發光元件之製造方法。
於GaAs等之初始基板上形成功能層（LED或電子裝置），與支持基板接合，藉以製作主動裝置或被動裝置的情況，一般的方法為，將構成接合後之接合基板的初始基板，在接合後，藉由濕蝕刻法使初始基板全部溶解。此一情況，除去初始基板時，採用在其與功能層（主動裝置部或被動裝置部）之間設置蝕刻阻擋層，藉由階段式的選擇蝕刻而將初始基板除去之方法。蝕刻阻擋層可為1μm以下的厚度，相較於全體磊晶成本，形成成本較低。
蝕刻阻擋層具有蝕刻選擇性，故藉由僅將蝕刻阻擋層蝕刻而將初始基板剝離之方法，最為有效率。若以相同構造、厚度實現晶圓剝離，則在利用接合步驟之功能層形成時，成本降低。然則，於產業利用方面，現實上並未採用晶圓剝離法。
於專利文獻1揭露僅將選擇蝕刻層蝕刻之晶圓剝離方法。如同專利文獻1中所示，揭露技術中在選擇蝕刻層產生的氧化物阻礙蝕刻。
［習知技術文獻］
［專利文獻］
專利文獻1：日本特表第2014－523848號公報
［本發明所欲解決的問題］
現今，採用產業上利用之1μm以下的蝕刻阻擋層之情況，由於伴隨蝕刻而產生的氧化物之影響，而使蝕刻停止。厚度1μm以下的選擇蝕刻層，無法由超音波／溫度所產生的對流等物理性的力將在被蝕刻空間產生的氧化物排除。因此，阻礙選擇蝕刻層之蝕刻，最終使蝕刻停止，並未實現晶圓剝離。為了將產生的氧化物從被蝕刻空間排除，使選擇蝕刻層為超過1μm的厚度即可。然則，超過1μm的厚度之選擇蝕刻層，依裝置而與功能層（主動功能層／被動功能層）成為相同程度的厚度。磊晶層形成成本高，增厚選擇蝕刻層的厚度，抵銷初始基板之保存與再利用所帶來的成本降低效果，甚至導致成本提高。此一問題，係在產業方面不採用晶圓剝離之理由。
鑒於上述問題，本發明之目的在於提供一種發光元件用半導體基板之製造方法，藉由僅將選擇蝕刻層選擇性地蝕刻而將初始基板從磊晶功能層剝離，藉以使初始基板成為可再利用，可追求低成本化；以及提供一種由此等發光元件用半導體基板製造發光元件之方法。
［解決問題之技術手段］
為了達成上述目的，本發明提供一種發光元件用半導體基板之製造方法，至少包含如下步驟：選擇蝕刻層形成步驟，於初始基板上形成選擇蝕刻層；發光部形成步驟，以與該初始基板晶格匹配之晶格匹配系材料，至少將第一半導體層、活性層及第二半導體層，依序藉由磊晶成長而形成在較該選擇蝕刻層更為上方，藉以形成至少具備該第一半導體層、該活性層及該第二半導體層之發光部；支持基板準備步驟，準備支持基板；接合步驟，將該支持基板，與具備該發光部的該初始基板接合，使其成為接合基板；初始基板除去步驟，藉由以蝕刻將該接合基板之該選擇蝕刻層除去，而將該初始基板從該接合基板除去；第一歐姆電極形成步驟，於該第一半導體層之表面形成第一歐姆電極；以及第二歐姆電極形成步驟，形成與該第二半導體層電性連接之第二歐姆電極；該發光元件用半導體基板之製造方法之特徵在於：於該支持基板準備步驟中，準備接合面側具有呈凸形之翹曲的支持基板，接合面即與具備該發光部的該初始基板接合之側的面；該初始基板除去步驟，係藉由利用該支持基板之該翹曲將該選擇蝕刻層從該接合基板之外周部緩緩往內側蝕刻，將該初始基板從該接合基板剝離藉以施行。
如此地，於支持基板形成翹曲，將其接合至具備發光部的初始基板（磊晶基板）後，藉由利用翹曲蝕刻選擇蝕刻層，而可分離而幾乎不蝕刻初始基板。此一結果，初始基板成為可再利用，可降低成本。
此時，該支持基板之翹曲的形成，宜藉由對該支持基板之該接合面施行砂輪粗糙度＃2000以下的機械加工，於該接合面之表面形成破壞藉以施行。
藉由以此等機械加工於支持基板之表面形成破壞，而可較簡單地形成翹曲。
此外，宜使該支持基板的厚度為150μm以下。
如此地，藉由使支持基板的厚度為150μm以下，而可進一步使支持基板容易翹曲。
此外，本發明提供一種發光元件之製造方法，其特徵在於包含如下步驟：在藉由上述任一發光元件用半導體基板之製造方法製造出該發光元件用半導體基板後，從該發光元件用半導體基板將發光元件分離為方塊狀。
若為此等發光元件之製造方法，則製造發光元件用半導體基板時的初始基板成為可再利用，可降低發光元件之製造成本。
［本發明之效果］
本發明的發光元件用半導體基板之製造方法，於支持基板形成翹曲，將其接合至具備發光部的初始基板（磊晶基板）後，藉由利用翹曲蝕刻選擇蝕刻層，而能夠以幾乎不蝕刻初始基板的方式分離。此一結果，初始基板成為可再利用，可降低成本。此外，不必將選擇蝕刻層增厚，故在此一觀點亦可追求成本的降低。尤其是，可使選擇蝕刻層的厚度為1μm以下。
以下，對於本發明，參考附圖並更加詳細地說明實施形態，但本發明並未限定於此等形態。
參考圖1，說明本發明的發光元件用半導體基板之製造方法。
首先，如圖1的S11所示，於初始基板上形成選擇蝕刻層（步驟S11）。此一情況，本發明可使選擇蝕刻層的厚度為1μm以下。
接著，如圖1的S12所示，於形成有選擇蝕刻層的初始基板，形成發光層。此時，以與初始基板晶格匹配之晶格匹配系材料，至少將第一半導體層、活性層及第二半導體層，依序藉由磊晶成長而形成在較選擇蝕刻層更為上方。藉此，形成至少具備第一半導體層、活性層及第二半導體層之發光部（步驟S12）。
此外，在對於初始基板之步驟S11、S12以外，另外如圖1的S13所示，準備支持基板（步驟S13）。在此一步驟S13準備之支持基板，為具備呈凸形的翹曲之支持基板。進一步，此支持基板，其和在後述S14與支持基板接合之具備發光部的初始基板接合之側的面，呈凸形。
對於初始基板之步驟即步驟S11及步驟S12、與準備支持基板之步驟S13，先施行何者皆可，亦可同時施行。
步驟S12及步驟S13結束後，如圖1的S14所示，將支持基板，與具備發光部的初始基板接合，使其成為接合基板（步驟S14）。此時，如同上述，以支持基板之具有凸形的翹曲之側作為接合面，與初始基板之發光部側（即第二半導體層側）接合。此接合步驟，例如，可於一方基板或雙方基板形成接合用的層後施行。
接著，如圖1的S15所示，藉由以蝕刻將接合基板之選擇蝕刻層除去，而將初始基板從接合基板除去（步驟S15）。關於此一初始基板除去之步驟S15，在本發明，係利用支持基板之翹曲，將選擇蝕刻層從接合基板之外周部緩緩往內側蝕刻。藉此，將初始基板從接合基板剝離。
接著，如圖1的S16所示，於第一半導體層之表面形成第一歐姆電極（步驟S16）。此外，如圖1的S17所示，形成與第二半導體層電性連接之第二歐姆電極（步驟S17）。步驟S16及步驟S17，先施行何者皆可。此外，歐姆電極，亦可在選擇蝕刻層之蝕刻（步驟S15）前，形成在初始基板上。
可如同上述地製造發光元件用半導體基板。此外，如此地製造出發光元件用半導體基板後，可藉由從該發光元件用半導體基板將發光元件分離為方塊狀之步驟，製造發光元件。
以下，列舉更具體的例子（第一實施形態及第二實施形態），說明本發明的發光元件用半導體基板之製造方法。
（第一實施形態）
利用圖2~8，說明本發明的第一實施形態。
首先，如圖2所示，例如準備由矽基板構成之支持基板101。此一步驟，對應於圖1的步驟S13。使此支持基板101，如圖2所示，為具有呈凸形之翹曲的支持基板。支持基板101之凸形的表面（圖2中之上側的表面），成為與初始基板（具備發光部等）接合之側的表面（接合面101a）。另，於圖2顯示，在支持基板101上，形成有在圖1的S14所示之接合步驟中用於接合的第一金屬層104（第一接觸層102及第一接合層103）之狀態（接合用支持基板105）。
支持基板101之翹曲的形狀（接合面101a的凸形表面）之形成，可藉由對支持基板101之接合面101a施行機械加工，於接合面101a之表面形成破壞而施行。例如使平面研磨盤之砂輪粗糙度為＃3000以下，施行平面研磨，留下加工破壞藉而可形成支持基板101之翹曲。此外，可使平面研磨後之支持基板101的厚度，例如為200μm以下。此時，宜使平面研磨用之砂輪粗糙度為＃2000以下。砂輪粗糙度為＃200以上即足夠。此外，更宜使平面研磨後之支持基板101的厚度為150μm以下。此外，平面研磨後之支持基板101的厚度，從基板強度與處理容易度之理由來看，更宜為70μm以上。
此處，於圖16，顯示將厚度150μm的矽晶圓平面研磨時之砂輪粗糙度的尺碼，與將此一研磨後之矽晶圓作為支持基板使用時的可剝離面積之關係。此一關係，係從如下實驗所獲得：使加工後的厚度為一定，改變加工砂輪之粗糙度而施行矽晶圓的加工，接合至具備發光部之初始基板後，將選擇蝕刻層選擇性地蝕刻，調查試著剝離初始基板時之剝離的面積率。此處，圖中之可剝離面積100%，係指完全蝕刻選擇蝕刻層，將初始基板與發光部分離；未滿100%之資料，係指選擇蝕刻層在部分區域並未受到蝕刻，初始基板與發光部未完全分離。從圖16的結果來看，了解隨著平面研磨所使用之磨粒的尺碼成為細尺碼（隨著數字變大）而翹曲減少，故可剝離面積減少。如同從此圖所得知，了解更宜使平面研磨盤之砂輪粗糙度為＃2000以下而施行平面研磨。
此外，於圖17，顯示將矽晶圓之表面以磨粒粗糙度＃2000予以平面研磨時的晶圓厚度，與將此一研磨後的矽晶圓作為支持基板使用時的可剝離面積之關係。其亦為設定各種晶圓厚度而施行與上述圖16相同的實驗而獲得。得知翹曲隨著晶圓厚度減少而增加，故可剝離面積增加。
如此地，藉由平面研磨，於支持基板101的接合面101a側產生凸狀之翹曲。研磨後的晶圓若厚度越薄則越容易產生翹曲，但為了防止接合時的晶圓破損，仍以具有既定厚度者較佳。因此，宜將支持基板101之平面研磨後的厚度，控制為70~200μm（尤其是150μm以下）之範圍的厚度。
支持基板101的加工後之表面必須為鏡面之情況，可對表面施加拋光等加工。藉由施行不失去翹曲的程度之拋光，而可維持支持基板101之翹曲並施行鏡面加工。例如，對於支持基板101，藉由磨粒粗糙度＃2000之平面研磨施行翹曲產生加工的情況，若拋光厚度為未滿0.2μm，則可維持翹曲，並將表面予以鏡面加工。
於支持基板101形成翹曲後，如圖2所示，可於接合面101a形成第一金屬層104。此第一金屬層104之材質與厚度並無特別限定。可使第一金屬層104，例如為由Ti／Au構成的疊層構造。此一情況，作為第一接觸層102，可使Ti厚例如為100nm。此外，作為第一接合層103，可使Au厚例如為500nm。亦可取代第一接合層103，以包含Ag、In、Ga的金屬構成，抑或使用於第一接觸層102與第一接合層103之間堆疊Pt或Mo、W、Pd、Ir等高熔點金屬之疊層構造亦可。
接著，如圖3所示，準備在初始基板111上疊層有發光部（功能層）119的磊晶基板120。於初始基板111與發光部（功能層）119之間，插入選擇蝕刻層112、及在改善電極接觸性之情況等因應必要而插入的選擇蝕刻層113，其係具有與選擇蝕刻層112不同之蝕刻性的層。此等步驟，對應於圖1的步驟S11及步驟S12。
可使初始基板111例如為GaAs，使發光部（功能層）119為發光二極體構造。可使發光二極體構造，從初始基板111側起，為第一半導體層（n型AlGaInP層）114、活性層（AlGaInP活性層）115、第二半導體層（p型AlGaInP層）116。發光部119，亦可具備其等以外的層。可使第一半導體層（n型AlGaInP層）114、活性層（AlGaInP活性層）115、第二半導體層（p型AlGaInP層）116之各層的厚度，具有0.5~2μm程度的厚度，可使其為複數組成層之疊層構造。發光部（功能層）119，可藉由有機金屬氣相沉積（MOVPE）法、分子束磊晶（MBE）法、化學束磊晶（CBE）法等製造。此外，可使選擇蝕刻層112為AlAs，使選擇蝕刻層113為GaAs，可使其各自的厚度例如為0.5μm。選擇蝕刻層之材料不限於此等材料，若為對蝕刻液具有選擇性且可成長之材料，則為何種組合皆可，例如亦可取代AlAs而選擇AlInP或AlGaAs，取代GaAs而選擇GaInP、ZnSe或Ge等材料。
發光部（功能層）119，並未限定於以AlGaInP為主成分之發光二極體構造，可使其為將初始基板111作為GaAs利用的在活性層具有AlGaAs系或應變InGaAs系之發光二極體構造。
此外，初始基板111亦未限定於GaAs，同樣可應用InP或Si等材料；各磊晶層之材料，亦若為可於該初始基板111磊晶成長之材料則可應用。
接著，如圖4所示，可於磊晶基板120之表面的一部分，形成歐姆電極層131。此外，可於磊晶基板表面之形成有歐姆電極層131的區域以外之區域的一部分，形成介電層132。歐姆電極層131與介電層132的厚度為略相同者較佳，但可容許彼此50%程度的厚度差異。另，此歐姆電極層131，成為與第二半導體層116電性連接之第二歐姆電極。亦即，此一步驟，對應於圖1的步驟S17。
接著，可形成第二金屬層137，其被覆磊晶基板120之表面，亦即，歐姆電極層131與介電層132雙方之至少一部分。藉此，可使其成為接合用磊晶基板140。第二金屬層137，例如為由Ti／Au構成的疊層構造，例如可使Ti厚為100nm，使Au厚為500nm。在圖4，顯示由第二接觸層（例如Ti層）135及第二接合層（例如Au層）136構成第二金屬層137的例子。另，第二接合層137，除了使用Au以外，亦可使用Ag、In、Ga等較柔軟的金屬，或金屬合金。
接著，如圖5所示，使接合用磊晶基板140與接合用支持基板105，以第一金屬層104與第二金屬層137之至少一部分接觸的形態相對向，施加熱與壓力而將其等接合。此一步驟，對應於圖1的步驟S14。可使接合時的溫度，例如為300℃，使壓力為10N／cm2
。接合的溫度、壓力並未限定於此一條件，若為可實現接合的條件，則選擇任何溫度、壓力皆可。
接著，如圖6所示，藉由第一金屬層104與第二金屬層137之接合，獲得將接合用支持基板105與接合用磊晶基板140接合的接合基板150。此時，宜使支持基板101較初始基板111相對更薄，此一情況，支持基板101側之翹曲減少，接合基板150，可成為與磊晶基板120所具有之翹曲略相同。
接著如圖7所示，施行選擇蝕刻層112、113之蝕刻。選擇蝕刻層112、113之蝕刻，可使用含氫氟酸的液體施行。選擇蝕刻層112、113之蝕刻，從接合基板150的晶圓外周部進展而除去。此一步驟，對應於圖1的步驟S15。
藉由選擇蝕刻層112、113之蝕刻，將發光部（功能層）119與初始基板111物理性分離。支持基板101，藉由表面的加工破壞，而具有曲率呈幾近一定之翹曲，即便為一部分，若發生與初始基板111的分離，則分離區域仍以選擇蝕刻層112、113以上的寬度與初始基板111分離。在選擇蝕刻層112、113之除去過程中，被蝕刻材料的氧化物形成，開始阻礙蝕刻，但由於與支持基板101之分隔，而形成選擇蝕刻層112、113的寬度（例如1μm以下）以上的寬度，故氧化物因蝕刻液之侵入而除去，蝕刻阻礙不至於使選擇蝕刻層112、113之蝕刻停止。
此一結果，初始基板111與發光部（功能層）119，藉由選擇蝕刻層112、113之除去而分離，可將初始基板111從發光部（功能層）119剝離。
接著，如圖8所示，在初始基板111之剝離後，於剝離面形成電極（第一歐姆電極163）。此一步驟，對應於圖1的步驟S16。此外，可於支持基板101之背面側，形成與歐姆電極層131（第二歐姆電極）連接的電極，實現發光元件構造。此外，可適當形成保護膜165。如此地，可製造發光元件用半導體基板160。在製造出發光元件用半導體基板160後，可從該發光元件用半導體基板將發光元件分離為方塊狀，製造發光元件。
（第二實施形態）
接著，利用圖9~15，說明本發明的第二實施形態。
首先，如圖9所示，例如準備由藍寶石構成的支持基板201。此一步驟，對應於圖1的步驟S13。使此支持基板201，如圖9所示，為具有呈凸形之翹曲的支持基板。支持基板201之凸形的表面（圖9中之上側的表面），成為與初始基板（具備發光部等）接合之側的表面（接合面201a）。另，於圖9顯示，在支持基板201上，形成有在圖1的S14所示之接合步驟中用於接合的第一介電層202之狀態（接合用支持基板205）。
支持基板201之翹曲的形狀（接合面201a的凸形表面），可藉由對支持基板201之接合面201a施行機械加工，於接合面201a之表面形成破壞而施行。此一步驟，可藉由與第一實施形態相同的條件施行。例如使平面研磨盤之砂輪粗糙度為＃200~＃3000，施行平面研磨而留下加工破壞，使平面研磨後的厚度為70~200μm。此外，更宜使砂輪粗糙度為＃2000以下，使平面研磨後的厚度為150μm以下。如此地，藉由平面研磨，於接合面201a側產生凸狀之翹曲。研磨後的晶圓若厚度越薄則越容易產生翹曲，但若過薄則在接合時發生晶圓破損。因此，平面研磨後的厚度，宜控制為70~200μm之範圍的厚度。
加工後之表面必須為鏡面之情況，可對表面施加拋光等加工。藉由施行不失去翹曲的程度之拋光，而可維持翹曲並施行鏡面加工。例如，藉由＃2000施行翹曲產生加工的情況，若拋光厚度為未滿0.2μm，則可維持翹曲，並將表面予以鏡面加工。於支持基板201之接合面201a側，形成第一介電層202。第一介電層202可使用SiO2
，可使厚度例如為300nm。作為介電層202，除了SiO2
以外，亦可使用SiNx
等其他透明絕緣膜。
接著如圖10所示，準備在初始基板211上疊層有發光部（功能層）219的磊晶基板。於初始基板211與發光部（功能層）219之間，插入選擇蝕刻層212、及在改善電極接觸性之情況等因應必要而插入的選擇蝕刻層213，其係具有與選擇蝕刻層212不同之蝕刻性的層。此等步驟，對應於圖1的步驟S11及步驟S12。
可使初始基板211例如為GaAs，使發光部（功能層）219為發光二極體構造。可使發光二極體構造，例如從初始基板211側起，為第一半導體層（n型AlGaInP層）214、活性層（AlGaInP活性層）215、第二半導體層（p型AlGaInP層）216，使其為各層的厚度具有0.5~2μm程度的厚度，由複數組成層之疊層構造所構成。發光部（功能層）219，可藉由有機金屬氣相沉積（MOVPE）法、分子束磊晶（MBE）法、化學束磊晶（CBE）法等製造。此外，可使選擇蝕刻層212為AlAs，使選擇蝕刻層213為GaAs，可使其各自的厚度例如為0.5μm。選擇蝕刻層之材料不限於此等材料，若為對蝕刻液具有選擇性且可成長之材料，則為何種組合皆可，例如亦可取代AlAs而選擇AlInP或AlGaAs，取代GaAs而選擇GaInP、ZnSe或Ge等材料。
發光部（功能層）219，並未限定於以AlGaInP為主成分，可使其為在活性層具有AlGaAs系或應變InGaAs系之發光二極體構造。
此外，初始基板211亦未限定於GaAs，同樣可應用InP或Si等材料；磊晶層之材料，亦若為可於該初始基板211磊晶成長之材料則可應用。
接著，如圖11所示，可於磊晶基板220之表面的至少一部分，形成第二介電層231。進一步可於第二介電層231上，形成例如由BCB（苯並環丁烯）構成的黏接層232。黏接層232不限於BCB，若為透明而可接合之材料則選擇何種材料皆可，亦可取代BCB，例如選擇環氧樹脂。此外，在接合步驟，亦可取代黏接層232（不使用黏接層232），而利用第一介電層202與第二介電層231之直接接合法。
接著，如圖12所示，使第一介電層202與黏接層（BCB黏接層）232相對向，施加熱與壓力而將支持基板與其磊晶基板接合。此一步驟，對應於圖1的步驟S14。可使接合時的溫度例如為300℃，使壓力為10N／cm2
。接合的溫度、壓力並未限定於此一條件，若為可實現接合的條件，則選擇任何溫度、壓力皆可。
而後，如圖13所示，藉由第一介電層202與黏接層（BCB黏接層）232之接合，獲得將支持基板205與接合用磊晶基板240接合的接合基板250。
使支持基板201較初始基板211相對更薄為佳，此一情況，支持基板201側之翹曲減少，接合基板250，可成為與磊晶基板220所具有之翹曲略相同。
接著，如圖14所示，施行選擇蝕刻層212、213之蝕刻。選擇蝕刻層212、213之蝕刻，可使用含氫氟酸的液體施行。選擇蝕刻層212、213之蝕刻，從晶圓外周部進展而除去。此一步驟，對應於圖1的步驟S15。
藉由選擇蝕刻層212、213之蝕刻，將發光部（功能層）219與初始基板211物理性分離。支持基板201，藉由表面的加工破壞，而具有曲率呈幾近一定之翹曲，即便為一部分，若發生與初始基板211的分離，則分離區域仍以選擇蝕刻層以上的寬度與初始基板211分隔。在選擇蝕刻層212、213之除去過程中，被蝕刻材料的氧化物形成，開始阻礙蝕刻，但由於與支持基板201之分隔，而形成選擇蝕刻層212、213的寬度（例如1μm以下）以上的寬度，故氧化物因蝕刻液之侵入而除去，蝕刻阻礙不至於使選擇蝕刻層212、213之蝕刻停止。
此一結果，初始基板211與發光部（功能層）219，藉由選擇蝕刻層212、213之除去而分離，可將初始基板211從發光部（功能層）219剝離。
接著，如圖15所示，在初始基板之剝離後，於剝離面形成極性不同的電極（第一歐姆電極263、第二歐姆電極261），可實現發光元件構造。此外，可適當形成保護膜265。如此地，可製造發光元件用半導體基板260。在製造出發光元件用半導體基板260後，可從該發光元件用半導體基板將發光元件分離為方塊狀，製造發光元件。
如此地，在本發明，藉由將留下翹曲之晶圓作為支持基板使用，而可不論材料地實現磊晶剝離。只要留下翹曲，則可將最適合裝置構造（具有低電阻、低熱阻、或低光吸收係數等）之材料選擇作為支持基板。
［實施例］
以下，顯示本發明的實施例及比較例而更具體地說明本發明，但本發明並未限定於此等形態。
（實施例1）
如圖2所示，對支持基板101，施行砂輪粗糙度＃2000的平面研磨，準備在接合面側具有凸形之翹曲的厚度100μm之由矽構成的支持基板101（圖1的步驟S13）。於此一支持基板101形成第一金屬層104，其包含由Ti構成之厚度100nm的第一接觸層102、及由Au構成之厚度500nm的第一接合層103，準備接合用支持基板105。
接著，如圖3所示，準備由GaAs構成的初始基板111。於此初始基板111，形成0.5μm厚之由AlAs構成的選擇蝕刻層112、及0.5μm厚之由GaAs構成的選擇蝕刻層113（圖1的步驟S11）。進一步，在形成於初始基板111的選擇蝕刻層112、113上，藉由有機金屬氣相沉積（MOVPE）法，製作出發光部（雙異質（Double Hetero，DH）構造）119，該發光部（DH構造）119具備：活性層115，由（Alx
Ga1 － x
）y
In1 － y
P（0≦x≦1、0.4≦y≦0.6）構成；以及被覆層（第一半導體層114、第二第半導體層116），配置於活性層115之兩側，由能帶間隙較活性層115更大之（Alx
Ga1 － x
）y
In1 － y
P（0≦x≦1、0.4≦y≦0.6）構成，（圖1的步驟S12）。如此地，於初始基板111與發光部（DH構造）119之間，形成0.5μm厚之由AlAs構成的選擇蝕刻層112、及0.5μm厚之由GaAs構成的選擇蝕刻層113。
發光部（DH構造）119，從初始基板111側起，使（Alx
Ga1 － x
）y
In1 － y
P（x＝1、y≒0.5）為約1.0μm以作為第一半導體層（n型被覆層）114，使（Alx
Ga1 － x
）y
In1 － y
P（x≒0.1、y≒0.5）為約0.5μm以作為活性層115，使（Alx
Ga1 － x
）y
In1 － y
P（x≒0.85、y≒0.5）為約1.0μm以作為第二半導體層（p型被覆層）116，獲得厚度450μm的磊晶基板120。
接著，如圖4所示，於磊晶基板120之表面的一部分，形成歐姆電極層（第二歐姆電極）131；於形成有歐姆電極層131的區域以外之區域，形成介電層132（圖1的步驟S17之第二歐姆電極形成）。
接著，如圖5、圖6所示，形成厚度450μm的接合用磊晶基板140，其於磊晶基板120表面，形成有被覆歐姆電極層131與介電層132雙方的第二金屬層137。第二金屬層137，使第二接觸層135為Ti層100nm，使第二接合層136為Au層500nm，依序成膜。接著，使接合用磊晶基板140與接合用支持基板105，以第一金屬層104與第二金屬層137之至少一部分接觸的形態相對向，施加熱與壓力而將其等接合（圖1的步驟S14）。使接合時的溫度為300℃，使壓力為10N／cm2
。藉由第一金屬層104與第二金屬層137之接合，而獲得將接合用支持基板105與接合用磊晶基板140接合的接合基板150。
接著，如圖7所示，使用含氫氟酸的液體施行選擇蝕刻層112之蝕刻。選擇蝕刻層112之蝕刻從接合基板150的外周部進展，將選擇蝕刻層112緩緩除去，初始基板111發生翹曲試圖回復之變化，故隨著蝕刻的進行而分隔寬度增大，使發光部（DH構造）119與初始基板111物理性分離（圖1的步驟S15）。在初始基板111之剝離後，於剝離面形成電極（圖1的步驟S16）。於支持基板101之背面側，形成與電極（歐姆電極層131）連接的電極（第二歐姆電極），製造發光元件（圖8）。
（比較例1）
除了並未施行支持基板101之表面的平面研磨以外，與實施例1同樣地施行發光元件之製造。此一情況，由於藉由選擇蝕刻除去的選擇蝕刻層112之分隔寬度並未變化，故無法將蝕刻中的氧化物除去，因氧化物而使蝕刻受到阻礙，變得無法將初始基板111分離。
（實施例2）
如圖9所示，對支持基板201，施行砂輪粗糙度＃2000的平面研磨，準備在接合面側具有凸形之翹曲的厚度100μm之由藍寶石構成的支持基板201（圖1的步驟S13）。接著，準備接合用支持基板205，其在該支持基板201，形成有厚度300nm之由SiO2
的第一介電層202。
接著，如圖10所示，使初始基板211為GaAs。於此初始基板211，形成0.5μm厚之由AlAs構成的選擇蝕刻層212、及0.5μm厚之由GaAs構成的選擇蝕刻層213（圖1的步驟S11）。在初始基板211上，藉由有機金屬氣相沉積（MOVPE）法，製作出發光部（DH構造）219，該發光部（DH構造）219具備：活性層215，由（Alx
Ga1 － x
）y
In1 － y
P（0≦x≦1、0.4≦y≦0.6）構成；以及被覆層214、216，配置於活性層215之兩側，由能帶間隙較活性層更大之（Alx
Ga1 － x
）y
In1 － y
P（0≦x≦1、0.4≦y≦0.6）構成（圖1的步驟S12）。如此地，於初始基板211與發光部（DH構造）219之間，形成0.5μm厚之由AlAs構成的選擇蝕刻層212、及0.5μm厚之由GaAs構成的選擇蝕刻層213。
發光部（DH構造）219，從初始基板211側起，作為第一半導體層（n型被覆層）214使（Alx
Ga1 － x
）y
In1 － y
P（x＝1、y≒0.5）為約1.0μm，作為活性層215使（Alx
Ga1 － x
）y
In1 － y
P（x≒0.1、y≒0.5）為約0.5μm，作為第二半導體層（p型被覆層）216使（Alx
Ga1 － x
）y
In1 － y
P（x≒0.85、y≒0.5）為約1.0μm，獲得厚度450μm的磊晶基板220。
接著，如圖11所示，於磊晶基板220表面形成第二介電層231，於第二介電層231上形成由BCB構成的黏接層232。
接著，如圖12、圖13所示，使第一介電層202與黏接層232相對向，施加熱與壓力而將其等接合（圖1的步驟S14）。使接合時的溫度為300℃，使壓力為10N／cm2
。藉由第一介電層202與黏接層232之接合，獲得將接合用支持基板205與接合用磊晶基板240接合的接合基板250。
接著，如圖14所示，施行選擇蝕刻層212之蝕刻。選擇蝕刻層212之蝕刻，使用含氫氟酸的液體而施行。選擇蝕刻層212之蝕刻從接合基板250的外周部進展，將選擇蝕刻層212緩緩除去，初始基板211發生翹曲試圖回復之變化，故隨著蝕刻的進行而分隔寬度增大，使發光部（DH構造）219與初始基板211物理性分離（圖1的步驟S15）。
在初始基板211之剝離後，於剝離面形成極性不同的電極，製造發光元件（圖1的步驟S16、S17）。
（比較例2）
除了並未施行支持基板表面的平面研磨以外，與實施例2同樣地施行發光元件之製造，但由於藉由選擇蝕刻除去的選擇蝕刻層212之分隔寬度並未變化，故無法將蝕刻中的氧化物除去，因氧化物而使蝕刻受到阻礙，變得無法將初始基板分離。
另，本發明並未限定於上述實施形態。上述實施形態僅為例示，與本發明的發明申請專利範圍所記載之技術思想實質上具有同一構成、產生相同作用效果者，皆包含在本發明之技術範圍。
101,201:支持基板
101a,201a:接合面
102,135:接觸層
103,136:接合層
104,137:金屬層
105,205:接合用支持基板
111,211:初始基板
112,113,212,213:選擇蝕刻層
114,116,214,216:半導體層（被覆層）
115,215:活性層
119,219:發光部（雙異質（Double Hetero，DH）構造、功能層）
120,220:磊晶基板
131:歐姆電極層（第二歐姆電極）
132:介電層
140,240:接合用磊晶基板
150,250:接合基板
160,260:半導體基板
163,263:第一歐姆電極
165,265:保護膜
202:第一介電層
231:第二介電層
232:黏接層
261:第二歐姆電極
S11~S17:步驟
［圖1］係顯示本發明的發光元件用半導體基板之製造方法的流程圖。
［圖2］係作為本發明的第一實施形態之歷程的一階段，顯示具有翹曲之支持基板的概略剖面圖。
［圖3］係作為本發明的第一實施形態之歷程的一階段，顯示形成有選擇蝕刻層及發光部之初始基板的概略剖面圖。
［圖4］係作為本發明的第一實施形態之歷程的一階段，顯示於發光部上形成有歐姆電極層、介電層、第二金屬層之初始基板的概略剖面圖。
［圖5］係作為本發明的第一實施形態之歷程的一階段，顯示初始基板與支持基板的接合前之狀態的概略剖面圖。
［圖6］係作為本發明的第一實施形態之歷程的一階段，顯示將初始基板與支持基板接合之接合基板的概略剖面圖。
［圖7］係作為本發明的第一實施形態之歷程的一階段，顯示初始基板之分離步驟的概略剖面圖。
［圖8］係作為本發明的第一實施形態之歷程的一階段，顯示分離後之發光元件用半導體基板的概略剖面圖。
［圖9］係作為本發明的第二實施形態之歷程的一階段，顯示具有翹曲之支持基板的概略剖面圖。
［圖10］係作為本發明的第二實施形態之歷程的一階段，顯示形成有選擇蝕刻層及發光部之初始基板的概略剖面圖。
［圖11］係作為本發明的第二實施形態之歷程的一階段，顯示於發光部上形成有第二介電層及黏接層之初始基板的概略剖面圖。
［圖12］係作為本發明的第二實施形態之歷程的一階段，顯示初始基板與支持基板的接合前之狀態的概略剖面圖。
［圖13］係作為本發明的第二實施形態之歷程的一階段，顯示將初始基板與支持基板接合之接合基板的概略剖面圖。
［圖14］係作為本發明的第二實施形態之歷程的一階段，顯示初始基板之分離步驟的概略剖面圖。
［圖15］係作為本發明的第二實施形態之歷程的一階段，顯示分離後之發光元件用半導體基板的概略剖面圖。
［圖16］係顯示將晶圓厚度150μm的矽晶圓平面研磨時之砂輪粗糙度的尺碼與可剝離面積之關係的圖表。
［圖17］係顯示將矽晶圓之表面以砂輪粗糙度＃2000予以平面研磨時的晶圓厚度與可剝離面積之關係的圖表。
S11~S17:步驟
Claims (5)
- 一種發光元件用半導體基板之製造方法，至少包含如下步驟： 選擇蝕刻層形成步驟，於初始基板上形成選擇蝕刻層； 發光部形成步驟，以與該初始基板晶格匹配之晶格匹配系材料，至少將第一半導體層、活性層及第二半導體層，依序藉由磊晶成長而形成在較該選擇蝕刻層更為上方，藉以形成至少具備該第一半導體層、該活性層及該第二半導體層之發光部； 支持基板準備步驟，準備支持基板； 接合步驟，將該支持基板，與具備該發光部的該初始基板接合，使其成為接合基板； 初始基板除去步驟，藉由以蝕刻將該接合基板之該選擇蝕刻層除去，而將該初始基板從該接合基板除去； 第一歐姆電極形成步驟，於該第一半導體層之表面形成第一歐姆電極；以及 第二歐姆電極形成步驟，形成與該第二半導體層電性連接之第二歐姆電極； 其特徵在於： 於該支持基板準備步驟中，準備在接合面側具有呈凸形之翹曲的支持基板，該接合面即為該支持基板之與具備該發光部的該初始基板接合之側的面； 該初始基板除去步驟，係藉由利用該支持基板之該翹曲將該選擇蝕刻層從該接合基板之外周部緩緩往內側蝕刻，而將該初始基板從該接合基板剝離的方式施行之。
- 如申請專利範圍第1項之發光元件用半導體基板之製造方法，其中， 該支持基板之翹曲的形成，係藉由對該支持基板之該接合面施行砂輪粗糙度＃2000以下的機械加工，於該接合面之表面形成破壞而施行之。
- 如申請專利範圍第1項之發光元件用半導體基板之製造方法，其中， 使該支持基板的厚度為150μm以下。
- 如申請專利範圍第2項之發光元件用半導體基板之製造方法，其中， 使該支持基板的厚度為150μm以下。
- 一種發光元件之製造方法，其特徵在於包含如下步驟： 在藉由如申請專利範圍第1至4項中任一項之發光元件用半導體基板之製造方法製造出該發光元件用半導體基板後，從該發光元件用半導體基板將發光元件分離為方塊狀。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018209032A JP2020077710A (ja) | 2018-11-06 | 2018-11-06 | 発光素子用半導体基板の製造方法及び発光素子の製造方法 |
| JP2018-209032 | 2018-11-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202027289A true TW202027289A (zh) | 2020-07-16 |
Family
ID=70611987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108138141A TW202027289A (zh) | 2018-11-06 | 2019-10-23 | 發光元件用半導體基板之製造方法及發光元件之製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2020077710A (zh) |
| TW (1) | TW202027289A (zh) |
| WO (1) | WO2020095610A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115223869B (zh) * | 2022-09-01 | 2023-04-28 | 深圳市威兆半导体股份有限公司 | 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883561A (en) * | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
| JP2792464B2 (ja) * | 1995-05-25 | 1998-09-03 | 住友電気工業株式会社 | マイクロデバイス基板およびマイクロデバイス基板の製造方法 |
| NL1016431C2 (nl) * | 2000-10-18 | 2002-04-22 | Univ Nijmegen | Werkwijze voor het scheiden van een film en een substraat. |
| JP2004168622A (ja) * | 2002-11-22 | 2004-06-17 | Kyocera Corp | 単結晶サファイア基板およびその製造方法 |
| JP4232605B2 (ja) * | 2003-10-30 | 2009-03-04 | 住友電気工業株式会社 | 窒化物半導体基板の製造方法と窒化物半導体基板 |
| JP4856861B2 (ja) * | 2004-07-20 | 2012-01-18 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4624131B2 (ja) * | 2005-02-22 | 2011-02-02 | 三洋電機株式会社 | 窒化物系半導体素子の製造方法 |
| JP5264018B2 (ja) * | 2008-04-11 | 2013-08-14 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| EP2281301A2 (en) * | 2008-05-30 | 2011-02-09 | Alta Devices, Inc. | Epitaxial lift off stacks and methods |
| JP6424159B2 (ja) * | 2012-06-04 | 2018-11-14 | ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン | エピタキシャルリフトオフの促進のためのひずみ制御 |
| KR20150032845A (ko) * | 2012-06-15 | 2015-03-30 | 스미또모 가가꾸 가부시키가이샤 | 복합 기판의 제조 방법 및 복합 기판 |
| US9653308B2 (en) * | 2015-08-28 | 2017-05-16 | International Business Machines Corporation | Epitaxial lift-off process with guided etching |
| US10460948B2 (en) * | 2015-09-04 | 2019-10-29 | International Business Machines Corporation | Stress assisted wet and dry epitaxial lift off |
-
2018
- 2018-11-06 JP JP2018209032A patent/JP2020077710A/ja active Pending
-
2019
- 2019-10-10 WO PCT/JP2019/039934 patent/WO2020095610A1/ja active Application Filing
- 2019-10-23 TW TW108138141A patent/TW202027289A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020095610A1 (ja) | 2020-05-14 |
| JP2020077710A (ja) | 2020-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI764872B (zh) | 工程基板上晶片尺寸封裝之固態裝置的剝離方法 | |
| US7232739B2 (en) | Multifunctional metallic bonding | |
| KR101264322B1 (ko) | 수직 구조 반도체 장치 | |
| JP2006012986A (ja) | 半導体層の製造方法及び基板の製造方法 | |
| US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
| TW202027289A (zh) | 發光元件用半導體基板之製造方法及發光元件之製造方法 | |
| JP5879964B2 (ja) | 複合基板の製造方法および半導体デバイスの製造方法 | |
| US20050048736A1 (en) | Methods for adhesive transfer of a layer | |
| EP2761677B1 (en) | Light emitting diode fabricated by epitaxial lift-off | |
| JP2009283762A (ja) | 窒化物系化合物半導体ｌｅｄの製造方法 | |
| TW201727939A (zh) | 發光元件及製造方法 | |
| JP2023135340A (ja) | 接合型ウェーハの製造方法 | |
| JP6096685B2 (ja) | 半導体装置の製造方法 | |
| CN115315781A (zh) | 接合晶圆的制造方法及接合晶圆 | |
| TWI702733B (zh) | 發光元件的安裝方法 | |
| TW202002322A (zh) | 發光元件以及發光元件的製造方法 | |
| US20240347668A1 (en) | Temporarily bonded wafer and method for manufacturing the wafer | |
| WO2022249675A1 (ja) | 化合物半導体接合基板の製造方法、及び化合物半導体接合基板 | |
| WO2024128057A1 (ja) | 半導体デバイスの製造方法 | |
| JP7056826B2 (ja) | 半導体装置の製造方法 | |
| US20240282884A1 (en) | Led device formation using releasable inorganic wafer bond | |
| WO2020070986A1 (ja) | 半導体素子の製造方法及び半導体基板 | |
| TW202414515A (zh) | 微型led用接合型晶圓的製造方法 | |
| JP2007110015A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JP2005197286A (ja) | 半導体薄膜のハンドリング方法および発光素子の製造方法 |