CN115315781A - 接合晶圆的制造方法及接合晶圆 - Google Patents
接合晶圆的制造方法及接合晶圆 Download PDFInfo
- Publication number
- CN115315781A CN115315781A CN202180023402.1A CN202180023402A CN115315781A CN 115315781 A CN115315781 A CN 115315781A CN 202180023402 A CN202180023402 A CN 202180023402A CN 115315781 A CN115315781 A CN 115315781A
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonded
- compound semiconductor
- layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 150000001875 compounds Chemical class 0.000 claims abstract description 112
- 239000004065 semiconductor Substances 0.000 claims abstract description 108
- 235000012431 wafers Nutrition 0.000 claims description 318
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical group C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 143
- 239000002346 layers by function Substances 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 238000010438 heat treatment Methods 0.000 description 28
- 239000010408 film Substances 0.000 description 27
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 23
- 239000000463 material Substances 0.000 description 22
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 9
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000007858 starting material Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000005484 gravity Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 238000009827 uniform distribution Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种接合晶圆的制造方法，其是将通过使化合物半导体在生长基板上外延生长而成的化合物半导体晶圆与被接合晶圆接合的接合晶圆的制造方法，其特征在于，使所述被接合晶圆的接合面的面积大于所述化合物半导体晶圆的接合面的面积，且将所述被接合晶圆与所述化合物半导体晶圆接合后，去除所述生长基板。由此，能够提供一种可抑制裂纹的产生的接合晶圆的制造方法。
Description
技术领域
本发明涉及接合晶圆的制造方法及接合晶圆。
背景技术
可通过使用GaAs基板或InP基板而实现各种化合物半导体元件用的外延晶圆(EPW)。最大直径GaAs基板为6英寸(150mm)基板，最大直径InP基板为4英寸(100mm)基板。
制作EPW后需要形成电极并实施进行元件化的工序，然而目前8英寸(200mm)以上直径的制造装置为主流，难以买到6英寸以下直径的新装置。因此，为了使用大直径用的装置对小直径晶圆实施元件工序，提出了各种方法。
方法之一是在大直径的晶圆上切出小直径用的槽从而制成模板(Template)，将化合物半导体晶圆搭载于模板上而实施工序的方法。该方法简便且能够实现低价，但存在模板与晶圆之间无法物理性密合的问题。
另外，在光刻工序中，在光阻感光前后需要具有利用加热板对晶圆进行加热的工序，但若与模板的密合度变低，则模板与晶圆之间的热阻变大，存在光刻条件无法稳定的问题。
为了解决以上问题，需要使模板晶圆与EPW密合。专利文献1中公开了一种用聚酰亚胺临时固定材料将模板晶圆与EPW粘合以进行工序的方法。
该方法就与模板密合这一点而言是一种优异的方法，但在器件制程后需要从模板上剥离，原理上因会在剥离后的表面产生残渣而需要增加去除工序。由于无法通过热分解或有机溶剂充分去除聚酰亚胺，因此需要施加氧等离子灰化，从而存在在去除工序中化合物晶圆表面被氧化的问题。
另外，化合物EPW具有异质外延结构。在异质外延中，利用生长温度以使晶格常数大致一致的方式进行生长，当下降至室温时，会产生因热膨胀系数差而引起的翘曲。即，在室温下在化合物半导体外延层产生内部应力。该内部应力随温度而连续变化。
接合时的温度越高，下降至室温时的内部应力之差越大。当作为模板的被接合晶圆与EPW为不同种材料时，原理上因热膨胀系数差所造成的应力会施加在化合物半导体晶圆上。
被接合构件的热膨胀系数小于EPW基板的情况下，当从接合时的温度下降至室温时，会对EPW基板施加拉伸应力。该拉伸应力越大，基板越容易破裂。
当模板基板为硅时，由于其热膨胀系数小于化合物半导体，因此对于加热而接合的化合物半导体EPW，在使其温度下降至室温后，会被施加拉伸应力。
当接合于不同直径的晶圆且以200℃以上的温度进行接合时，通常会在化合物半导体上产生多个裂纹而使化合物半导体EPW受到破坏。这是由热膨胀系数差所造成的内部应力而引起的问题，仅以普通方式进行接合无法解决该问题。
现有技术文献
专利文献
专利文献1：日本专利第6213977号
发明内容
本发明要解决的技术问题
本发明是鉴于上述技术问题而完成的，其目的在于提供一种接合晶圆的制造方法，其在将小直径或小尺寸的化合物半导体外延晶圆接合于被接合晶圆上从而制作可器件程序化的基板时，能够抑制外延层产生裂纹。
解决技术问题的技术手段
为了实现上述目的，本发明提供一种接合晶圆的制造方法，其是将通过使化合物半导体在生长基板上外延生长而成的化合物半导体晶圆与被接合晶圆接合的接合晶圆的制造方法，其特征在于，使所述被接合晶圆的接合面的面积大于所述化合物半导体晶圆的接合面的面积，以所述化合物半导体晶圆的进行了外延生长的化合物半导体侧为接合面而将其与所述被接合晶圆接合后，去除所述生长基板。
根据这样的接合晶圆的制造方法，能够在将小直径或小尺寸的化合物半导体外延晶圆接合于被接合晶圆上而制作可器件程序化的基板时，通过在接合后去除生长基板，能够制成可抑制外延层产生裂纹的接合晶圆。
此时，优选使所述被接合晶圆与所述化合物半导体晶圆之间的接合为不经由任何物质的直接接合、经由金属的金属接合、及经由树脂或高分子进行接合的方法中的任一种。
若为这样的接合方法，则能够较容易地进行接合，并能够在接合后直接作为最终的器件元件而进行使用。
此时，优选使所述金属包含Au、Ag、Al、In、Ga中的至少一种以上。另外，优选使所述树脂或高分子为苯并环丁烯、聚酰亚胺、或使用了TEOS的玻璃。
由此，能够抑制接合时产生接合不良。
此时，优选以使所述化合物半导体晶圆的中心距被接合晶圆的中心的偏离为5mm以下的方式进行配置并进行接合。
由此，能够进一步抑制裂纹的产生。
将去除了所述生长基板的化合物半导体晶圆的总厚度设为15μm以下。
由此，能够更切实地抑制裂纹的产生。
优选将所述被接合晶圆设为硅、蓝宝石、石英。
由此，能够制得低价的接合晶圆。
此外，本发明还提供一种接合晶圆，其是在化合物半导体晶圆上接合面积大于该化合物半导体晶圆的接合面的面积的被接合晶圆而成的接合晶圆，其特征在于，所述化合物半导体晶圆的总厚度为15μm以下。
若为这样的接合晶圆，则能够制得可抑制外延层产生裂纹的接合晶圆。
发明效果
如上所述，根据本发明的接合晶圆的制造方法，在将小直径或小尺寸的化合物半导体外延晶圆接合于被接合晶圆上而制作可器件程序化的基板时，通过接合后去除生长基板而设计成薄膜化，能够制造可抑制外延层产生裂纹的接合晶圆。另外，若为本发明的接合晶圆，则能够形成可抑制外延层产生裂纹的接合晶圆。
附图说明
图1为示出能够用于本发明的接合晶圆的制造方法中的化合物半导体晶圆(EPW)的概略剖面图的一个实例的图(第一实施方案)。
图2为示出第一实施方案中的化合物半导体晶圆(EPW)与被接合晶圆的一个实例的图。
图3为示出将第一实施方案中的化合物半导体晶圆(EPW)与被接合晶圆接合的一个实例的图。
图4为示出第一实施方案中的圆形状化合物半导体晶圆(EPW)及其中心点(黑色圆点)的图。
图5为示出第一实施方案中的圆形状的被接合晶圆及其中心点(黑色圆点)的图。
图6为示出第一实施方案中的矩形状化合物半导体晶圆(EPW)及其中心点(黑色圆点)的图。
图7为示出将第一实施方案中的化合物半导体晶圆(EPW)接合于被接合晶圆后去除了生长基板的一个实例的图。
图8为示出将第一实施方案中的合物半导体晶圆(EPW)接合于被接合晶圆并去除生长基板后以硅晶圆进行覆盖的一个实例的图。
图9为示出能够用于本发明的接合晶圆的制造方法中的化合物半导体晶圆(EPW)的概略剖面图的一个实例的图(第二实施方案)。
图10为示出在第二实施方案中的化合物半导体晶圆(EPW)表面蒸镀了Ti层和Au层的一个实例的图。
图11为示出在第二实施方案中的被接合晶圆表面蒸镀了Ti层和Au层的一个实例的图。
图12为示出第二实施方案中的表面蒸镀有Ti层和Au层的化合物半导体晶圆(EPW)与表面蒸镀有Ti层和Au层的被接合晶圆的一个实例的图。
图13为示出将第二实施方案中的表面蒸镀有Ti层和Au层的化合物半导体晶圆(EPW)与表面蒸镀有Ti层和Au层的被接合晶圆接合后的一个实例的图。
图14为示出第二实施方案中的圆形状化合物半导体晶圆(EPW)及其中心点(黑色圆点)的图。
图15为示出第二实施方案中的圆形被接合晶圆及其中心点(黑色圆点)的图。
图16为示出第二实施方案中的矩形状化合物半导体晶圆(EPW)及其中心点(黑色圆点)的图。
图17为示出将第二实施方案中的表面蒸镀有Ti层和Au层的化合物半导体晶圆(EPW)与表面蒸镀有Ti层和Au层的被接合晶圆接合后去除了生长基板的一个实例图。
图18为示出能够用于本发明的接合晶圆的制造方法中的化合物半导体晶圆(EPW)的概略剖面图的一个实例的图(第三实施方案)。
图19为示出第三实施方案中的表面形成有BCB膜的化合物半导体晶圆(EPW)与被接合晶圆的一个实例的图。
图20为示出将第三实施方案中的表面形成有BCB膜的化合物半导体晶圆(EPW)接合于被接合晶圆的一个实例的图。
图21为示出第三实施方案中的圆形状化合物半导体晶圆(EPW)及其中心点(黑色圆点)的图。
图22为示出第三实施方案中的圆形状被接合晶圆及其中心点(黑色圆点)的图。
图23为示出第三实施方案中的矩形状化合物半导体晶圆(EPW)及其中心点(黑色圆点)的图。
图24为示出将第三实施方案中的表面形成有BCB膜的化合物半导体晶圆(EPW)接合于被接合晶圆后去除了生长基板的一个实例的图。
图25为示出化合物半导体晶圆的中心距被接合晶圆的中心的偏离与裂纹条数的关系的图。
图26为示出距化合物半导体晶圆的中心的距离与晶圆的高度的关系的图(实施例4、比较例)。
具体实施方式
本申请的发明人针对上述技术问题反复进行了认真研讨，结果发现通过下述的接合晶圆的制造方法，在将小直径或小尺寸的化合物半导体晶圆接合于被接合晶圆上而制作可器件程序化的基板时，能够制造可抑制外延层产生裂纹的接合晶圆，进而完成了本发明，所述接合晶圆的制造方法是将通过使化合物半导体在生长基板上外延生长而成的化合物半导体晶圆与被接合晶圆接合的接合晶圆的制造方法，其特征在于，使被接合晶圆的接合面的面积大于化合物半导体晶圆的接合面的面积，且以化合物半导体晶圆的进行了外延生长的化合物半导体侧为接合面而将其与被接合晶圆接合后，去除生长基板。
此外，还发现若为下述接合晶圆，能够制成可抑制外延层产生裂纹的接合晶圆，进而完成了本发明，所述接合晶圆是在化合物半导体晶圆上接合有面积大于所述化合物半导体晶圆的接合面的面积的被接合晶圆的接合晶圆，其特征在于，所述化合物半导体晶圆的总厚度为15μm以下。
以下，使用附图对本发明的接合晶圆、及用于接合晶圆的接合晶圆的制造方法进行详细说明，但本发明不受此限定。
(第一实施方案)
如图1所示，准备化合物半导体晶圆(EPW)110，所述化合物半导体晶圆(EPW)110以例如550μm厚的直径为6英寸的GaAs为生长基板(起始基板)101，并利用例如MOVPE(Metal-Organic Vapor-Phase Epitaxy；有机金属气相磊晶)法，形成由AlGaInP类构成的发光二极管功能层103、与位于生长基板与发光二极管功能层之间的由InGaP、InAlP或AlGaInP构成的0.1μm厚的蚀刻终止(ES)层102。
将由AlGaInP类构成的发光二极管功能层103设为自起始基板101侧起依次为例如1μm厚的载流子浓度为1×1017/cm3左右的p型Al1-yInyP层1031(0.4≤y≤0.5)、0.6μm厚的(Al1-xGax)1-yInyP层(活性层)1032(0.45≤x≤1，0.4≤y≤0.5)、及1μm厚的载流子浓度为1×1017/cm3左右的n型Al1-yInyP层1033(0.4≤y≤0.5)。另外，在此例示出了基本结构，但p型Al1-yInyP层1031、活性层1032、n型Al1-yInyP层1033的厚度并不限定于所例示的数值。
另外，载流子浓度可根据所需求的功能而设定于直至3×1018/cm3左右的范围内。另外，载流子浓度分布并不限定于均匀分布。另外，所例示的载流子浓度为平均的载流子浓度，不言而喻概念上包括载部分流子浓度部分低(例如0.7×1015/cm3左右)的状态。
另外，还可根据需要而设置窗口层。在AlGaInP类发光二极管功能层结构中窗口层适宜选择GaP，也可将由GaP构成的窗口层1035层叠至厚度10μm左右。另外，还可以在窗口层1035与发光二极管功能层103之间设置用于缓解能带不连续量(band discontinuity)的由Ga1-yInyP层(0＜y＜1)构成的缓解层1034。
另外，此处例示出了AlGaInP类发光二极管功能层，但只要是与GaAs基板晶格匹配的材料体系，则无论何种功能、结构均可选择，除AlGaInP类半导体激光之外，InGaP类异质结双极晶体管或场效应晶体管、InGaP/GaAs类太阳能电池、GaAsP类光电二极管等也可适用。
另外，只要是与InP基板晶格匹配的材料体系，则InGaAs类异质结双极晶体管或场效应晶体管、InGaAs类发光元件(半导体激光及发光二极管)、InGaAs(P)类光电二极管等也可适用。
另外，上述可应用的功能层仅为例示，并不限定于这些材料体系及用途。
此时，优选将包括设置有窗口层时在内的功能层的总厚度、即后述的去除了生长基板的化合物半导体晶圆的总厚度设为15μm以下。由此，晶圆的翘曲不会增加，能够抑制裂纹的产生，并能够抑制因接合时晶圆破裂而导致的成品率下降。特别优选的是，若以将总厚度保持在7μm以下的膜厚的方式进行设计，则能够进一步抑制裂纹的产生。总厚度的下限值没有特别限定，但优选设为0.5μm以上。
接着，如图2所示，准备被接合晶圆120。此时，被接合晶圆优选具有充分平坦度的晶圆，例如硅、蓝宝石、石英。由此，能够使被接合晶圆的成本降低。被接合晶圆120能够使用例如直径为8英寸的硅晶圆。
在本发明中，使被接合晶圆的接合面的面积大于化合物半导体晶圆的接合面的面积。另外，在第一实施方案中，以圆形晶圆为例进行了列举，但晶圆形状没有特别限定，还可以设为例如矩形、正方形等。
接着，以碱性溶剂对EPW110与被接合晶圆120这两者实施湿式表面处理。例如，于5wt％NaOH水溶液中浸渍10分钟后，进行冲洗处理，并于空气中实施干燥处理。
此时，优选使化合物半导体晶圆与被接合晶圆直接接合。由此，能够抑制因接合时的接合不良而导致的成品率下降。
如图2及图3所示，以使EPW110的外延面131与被接合晶圆120的抛光面121相对的方式将EPW110与被接合晶圆120这两者重叠并导入接合机内，于200℃且真空气氛下进行接合，从而制作接合基板150。
此时，优选以使化合物半导体晶圆的中心距被接合晶圆的中心的偏离为5mm以下的方式进行配置并进行接合。由此，能够抑制裂纹的产生。
即，在第一实施方案中，接合时优选将图4所示的EPW110的中心点1101配置在可将其距图5所示的被接合晶圆120的中心点1201的偏离抑制在5mm以下的位置。
当晶圆为圆形时其中心是明确的，但当为如图6所示的矩形等非圆形状的晶圆110时，中心点1101则替换为重心加以。(例如，当晶圆为矩形时，将对角线的交叉点所相交的点定义为中心点1101。)
以化合物半导体晶圆的进行了外延生长的化合物半导体侧为接合面将其与被接合晶圆接合。对于接合时的压力，以施加于EPW110的压力为基准，在5N/cm2以上400N/cm2以下进行接合。
所例示的施加压力并不限定在该范围内，当在小直径的EPW110能耐受施加压力的条件(例如增加基板厚度等)下进行接合时，不言而喻并不限定于所例示的范围，增加至该范围以上也可适用。
另外，实施了碱处理的表面通过接触而进行接合，因此压力低于所例示的压力也能接合。例如，可考虑预先在两个晶圆之间置入干涉材料，并于真空中抽出干涉材料从而使两个晶圆接触等的方法。在这种情况下，未施加压力。在该工序的阶段中，由于不需要必须施加压力，因此还可以选择在所公开的于真空中使两者接触的方法。
接着，通过湿式蚀刻从接合基板150上去除起始基板101。利用氨与过氧化氢溶液(APM：Ammonia hydrogen Peroxide Mixtures)的混合液进行湿式蚀刻。由于APM溶液对ES层102具有蚀刻选择性，因此其仅蚀刻GaAs，在ES层102终止蚀刻。因此，如图7所示，可得到仅从接合基板150上去除了作为生长基板的GaAs基板而成的去除了起始基板的晶圆160。
接着，如图8所示，在去除了基板的面上覆盖直径为6英寸的硅晶圆170。在此，选择硅晶圆作为覆盖材料，但优选可确保平坦性且低价的材料，并不限定于硅。另外，硅晶圆170并不限定于直径为6英寸的硅，也可以选择适应于被接合材料120的直径的、直径为8英寸以上的晶圆。无论选择哪种晶圆，在结果上都不会产生差异。
在真空气氛下对搭载了覆盖晶圆的接合晶圆进行压接，并在500℃以下的温度下进行热处理。在压接压力为5N/cm2以上400N/cm2以下进行压接。热处理时间可设为5分钟左右。热处理时间越长强度越能得到提高，但在本工序中，只要保持在下一工序的热处理时外延层不会剥离的程度的强度即可，也可以进行高于所公开的时间以上的热处理。
接着，去除硅晶圆170，将去除了起始基板的晶圆160导入至热处理炉中。热处理炉设为适应于基板去除面的材料的气氛。在第一实施方案中，由于露出了InGaP层，因此利用P气氛(1×105atm)进行热处理，但由于使用InP基板时露出了GaAs等的As类，因此此时利用As气氛(1×105atm)进行热处理。在温度为600～800℃下进行热处理。由于热处理的温度高则可以在更短的时间内获得高强度，因此优选高的温度，但需有相称程度的高的V族压力，因此可使其适当地适应于所制造的体系或设计等。
通过进行以上的工序，接合强度增强，从而能够实现在大直径硅基板上仅存在无裂纹的薄膜化合物外延功能层的晶圆。
(第二实施方案)
如图9所示，准备化合物半导体晶圆(EPW)210，所述化合物半导体晶圆(EPW)210以例如550μm厚的直径为6英寸的GaAs为生长基板(起始基板)201，并利用例如MOVPE法形成由AlGaInP类构成的发光二极管功能层203、与位于起始基板与功能层之间的由InGaP、InAlP或AlGaInP构成的0.1μm厚的蚀刻终止(ES)层202。
将由AlGaInP类构成的发光二极管功能层203设为自起始基板201侧起依次为例如1μm厚的载流子浓度为1×1017/cm3左右的p型Al1-yInyP层2031(0.4≤y≤0.5)、0.6μm厚的(Al1-xGax)1-yInyP层(活性层)2032(0.45≤x≤1，0.4≤y≤0.5)、及1μm厚的载流子浓度为1×1017/cm3左右的n型Al1-yInyP层2033(0.4≤y≤0.5)。另外，在此例示出了基本结构，但p型Al1-yInyP层2031、活性层2032、n型Al1-yInyP层2033的厚度并不限定于所例示的数值。
另外，载流子浓度可根据所需求的功能而设定于直至3×1018/cm3左右的范围内。另外，载流子浓度分布并不限定于均匀分布。另外，所例示的载流子浓度为平均的载流子浓度，不言而喻概念上包括载部分流子浓度较低(例如0.7×1015/cm3左右)的状态。
另外，还可根据所需而设置窗口层。在AlGaInP类发光二极管功能层结构中窗口层适宜选择GaP，也可将由GaP构成的窗口层2035层叠至厚度10μm左右。另外，还可以在窗口层2035与发光二极管功能层203之间设置用于缓解能带不连续量的由Ga1-yInyP层(0＜y＜1)构成的缓解层2034。
另外，此处例示出了AlGaInP类发光二极管功能层，但只要是与GaAs基板晶格匹配的材料体系，则无论何种功能、结构均可选择，除AlGaInP类半导体激光之外，InGaP类异质结双极晶体管或场效应晶体管、InGaP/GaAs类太阳能电池、GaAsP类光电二极管等也可适用。
另外，只要是与InP基板晶格匹配的材料体系，则InGaAs类异质结双极晶体管或场效应晶体管、InGaAs类发光元件(半导体激光及发光二极管)、InGaAs(P)类光电二极管等也可适用。
另外，上述可应用的功能层仅为例示，并不限定于这些材料体系及用途。
此时，优选将包括设置有窗口层时在内的功能层的总厚度、即后述的去除了生长基板的化合物半导体晶圆的总厚度设为15μm以下。由此，晶圆的翘曲不会增加，能够抑制裂纹的产生，并能够抑制因接合时晶圆破裂而导致的成品率下降。特别优选的是，若以将总厚度保持在7μm以下的膜厚的方式进行设计，则能够进一步抑制裂纹的产生。总厚度的下限值没有特别限定，但优选设为0.5μm以上。
接着，准备被接合晶圆220。此时，被接合晶圆优选具有充分平坦度的晶圆，例如硅、蓝宝石、石英。由此，能够抑制被接合晶圆的成本。被接合晶圆220能够使用例如直径为8英寸的硅晶圆。
在本发明中，使被接合晶圆的接合面的面积大于化合物半导体晶圆的接合面的面积。另外，在第二实施方案中，以圆形晶圆为例进行了列举，但晶圆形状没有特别限定，还可以设为例如矩形、正方形等。
此时，优选使被接合晶圆与化合物半导体晶圆的接合为经由金属而进行的金属接合。由此，可较容易地进行接合，并能够在接合后直接作为最终器件元件而进行使用。
如图10及图11所示，在EPW210与被接合晶圆220这两者上蒸镀金属膜。在EPW210上设置作为蒸镀膜的例如0.1μm的Ti层211、1μm的Au层212，在硅晶圆上设置作为蒸镀膜的例如0.1μm的Ti层221、1μm的Au层222。在此，例示出了上述的结构及膜厚，但不言而喻只要接合上需要，则能够选择任意的材料。
此时，作为金属接合的金属，优选包含Au、Ag、Al、In、Ga中的至少一种以上。由此，能够抑制因接合时的接合不良而导致的成品率下降。
为了降低接合时的接合不良以提高成品率，期望最上层(所例示的实施方案中为Au)的材料包含Au、Ag、Al、In、Ga中的至少一种以上，且期望膜厚为0.3μm以上。另外，从接合成品率这一点出发，对增加膜厚没有限制，但即使进行了加厚在成品率这一点上效果也相同，依据经济效益来决定膜厚的上限。从经济效益的角度出发，优选为3μm以下。
接着，如图12及图13所示，以使EPW的Au层212与被接合晶圆的Au层222相对的方式将EPW210与被接合晶圆220这两者重叠并导入接合机内，进行接合，从而制作接合基板250。
此时，优选以使化合物半导体晶圆的中心距被接合晶圆的中心的偏离为5mm以下的方式进行配置并进行接合。由此，能够进一步抑制裂纹的产生。
即，在第二实施方案中，接合时优选将图14所示的EPW210的中心点2101配置在可将其距图15所示的被接合晶圆220的中心点2201的偏离抑制在5mm以下的位置。
当晶圆为圆形时其中心是明确的，但当为如图16所示的矩形等非圆形状的晶圆210时，中心点2101则替换为重心加以定义。(例如，当晶圆为矩形时，将对角线的交叉点所相交的点定义为中心点2101。)
以化合物半导体晶圆的进行了外延生长的化合物半导体侧为接合面将其与被接合晶圆接合。对于接合时的压力，以施加于小直径的化合物EPW的压力为基准，在5N/cm2以上400N/cm2以下进行接合。另外，可同时施加400℃以下的温度。所例示的施加压力并不限定在该范围内，当小直径的EPW210能耐受施加压力的条件(例如增加基板厚度等)下进行接合时，不言而喻并不限定于所例示的范围，增加至该范围以上也可适用。另外，此处在施加压力的同时进行了加热，但也可以通过先仅施加压力然后再进行加热等方式而分开进行施加压力与热处理。
接着，通过湿式蚀刻从图13所示的接合基板250上去除起始基板201。利用氨与过氧化氢溶液(APM)的混合液进行湿式蚀刻。由于APM溶液对ES层202具有蚀刻选择性，因此其仅蚀刻GaAs，在ES层202终止蚀刻。因此，如图17所示，可得到仅从接合基板250上去除了作为生长基板的GaAs基板而成的去除了起始基板的晶圆260。
另外，此处例示出了在去除基板前施加热处理的实例，但在去除基板后施加热处理也能得到相同的效果。
通过进行以上的工序，接合强度增强，从而能够实现在大直径硅基板上仅存在无裂纹的薄膜化合物外延功能层的晶圆。
(第三实施方案)
如图18所示，准备化合物半导体外延晶圆(EPW)310，所述化合物半导体外延晶圆(EPW)310以例如550μm厚的直径为6英寸的GaAs为生长基板(起始基板)301，并具有由AlGaInP类构成的发光二极管功能层303、与位于起始基板与功能层之间的由InGaP、InAlP或AlGaInP构成的0.1μm厚的蚀刻终止(ES)层302。
将由AlGaInP类构成的发光二极管功能层303设为自起始基板301侧起依次为例如1μm厚的载流子浓度为1×1017/cm3左右的p型Al1-yInyP层3031(0.4≤y≤0.5)、0.6μm厚的(Al1-xGax)1-yInyP层(活性层)3032(0.45≤x≤1，0.4≤y≤0.5)、及1μm厚的载流子浓度为1×1017/cm3左右的n型Al1-yInyP层3033(0.4≤y≤0.5)。另外，在此例示出了基本结构，但p型层3031、活性层3032、n型层3033的厚度并不限定于所例示的数值。
另外，载流子浓度可根据所需求的功能而设定于直至3×1018/cm3左右的范围内。另外，载流子浓度分布并不限于均匀分布。另外，所例示的载流子浓度为平均的载流子浓度，不言而喻概念上包括部分载流子浓度较低(例如0.7×1015/cm3程度)的状态。
另外，还可根据所需而设置窗口层。在AlGaInP类发光二极管功能层结构中窗口层适宜选择GaP，也可将由GaP构成的窗口层3035层叠至厚度10μm。另外，还可以在窗口层3035与发光二极管功能层303之间设置用于缓解能带不连续量的由Ga1-yInyP层(0＜y＜1)构成的缓解层3034。
另外，此处例示出了AlGaInP类发光二极管功能层，但只要是与GaAs基板晶格匹配的材料体系，则无论何种功能、结构均可选择，除AlGaInP类半导体激光之外，InGaP类异质结双极晶体管或场效应晶体管、InGaP/GaAs类太阳能电池、GaAsP类光电二极管等也可适用。
另外，只要是与InP基板晶格匹配的材料体系，InGaAs类异质结双极晶体管或场效应晶体管、InGaAs类发光元件(半导体激光及发光二极管)、InGaAs(P)类光电二极管等也可适用。
另外，上述可应用的功能层仅为例示，并不限定于这些材料体系及用途。
此时，优选将包括设置有窗口层时在内的功能层的总厚度、即后述的去除了生长基板的化合物半导体晶圆的总厚度设为15μm以下。由此，晶圆的翘曲不会增加，能够抑制裂纹的产生，并能够抑制因接合时晶圆破裂而导致的成品率下降。特别优选的是，若以将总厚度保持在7μm以下的膜厚的方式进行设计，则能够进一步抑制裂纹的产生。总厚度的下限值没有特别限定，但优选设为0.5μm以上。
接着，如图19所示，准备被接合晶圆320。此时，被接合晶圆优选具有充分平坦度的晶圆，例如硅、蓝宝石、石英。由此，能够控制被接合晶圆的成本。被接合晶圆320能够使用例如直径为8英寸的硅晶圆。
在本发明中，使被接合晶圆的接合面的面积大于化合物半导体晶圆的接合面的面积。另外，在第三实施方案中，以圆形晶圆为例进行了列举，但晶圆形状没有特别限定，还可以设为例如矩形、正方形等。
此时，优选使被接合晶圆与化合物半导体晶圆的接合为经由树脂或高分子而进行的接合。由此，可较容易地进行接合，并能够在接合后直接作为最终器件元件而进行使用。
另外，此时，优选将树脂或高分子设为苯并环丁烯、聚酰亚胺、或使用了TEOS的玻璃。由此，能够进一步抑制因接合时的接合不良而导致的成品率下降。
将苯并环丁烯旋涂于EPW310上。调整粘度及转数，从而形成例如厚度为3μm左右的BCB膜311。在此，例示了仅在EPW310上形成BCB膜311的情况，但也可以在EPW310、被接合晶圆320这两者上形成BCB膜311，或者仅在被接合晶圆320上形成BCB膜311，均可以获得相同的效果。
另外，在此，例示了BCB的厚度为3μm的情况，但可通过调整粘度将膜厚改变至0.5～20μm左右。然而，因BCB膜厚的增加会使热阻增大，优选将膜厚设为0.5～20μm左右。并且，形成厚的BCB膜也会导致成本增加。从以上角度出发，适宜将BCB膜设为12μm以下的膜厚，但也可以超出该范围。
另外，在此例示出了旋涂BCB的情况，但除BCB之外，也可以旋涂聚酰亚胺。另外，也可以在EPW310上、或被接合晶圆320上、或EPW310与被接合晶圆320这两者上形成多孔硅膜或其他多孔质膜后旋涂TEOS，可以获得相同的效果。
接着，如图19及图20所示，以使EPW的BCB层311与被接合晶圆的表面321相对的方式将EPW310与被接合晶圆320这两者重叠并导入接合机内，进行接合，从而制作接合基板350。
此时，优选以使化合物半导体晶圆的中心距被接合晶圆的中心的偏离为5mm以下的方式进行配置并进行接合。由此，能够抑制裂纹的产生。
即，在第三实施方案中，接合时优选将图21所示的EPW310的中心点3101配置在可将其距图22所示的被接合晶圆320的中心点3201的偏离抑制在5mm以下的位置。
当晶圆为圆形时其中心是明确的，但当为如图23所示的矩形等非圆形状的晶圆310时，中心点3101则替换为重心加以定义。(例如，当为矩形时，将对角线的交叉点相交的点定义为中心点3101。)
以化合物半导体晶圆的进行了外延生长的化合物半导体侧为接合面将其与被接合晶圆接合。对于接合时的压力，以施加于小直径的化合物EPW310的压力为基准，在5N/cm2以上400N/cm2以下进行接合。所例示的施加压力并不限定在该范围内，当在小直径的EPW310能耐受施加压力的条件(例如增加基板厚度等)下进行接合时，不言而喻施加压力并不限定于所例示的范围，施加压力增加至该范围以上也可适用。另外，此处可同时进行施加压力和加热，通过先仅施加压力然后再进行加热等方式而分开进行施加压力与热处理可获得相同的效果。
接着，通过湿式蚀刻从接合基板350上去除起始基板301。利用氨与过氧化氢溶液(APM)的混合液进行湿式蚀刻。由于APM溶液对ES层302具有蚀刻选择性，因此其仅蚀刻GaAs，在ES层302终止蚀刻。因此，如图24所示，可得到仅从接合基板350上去除了作为生长基板的GaAs基板而成的去除了起始基板的晶圆360。
另外，此处例示出了在去除基板后未施加热处理的实例，但在去除基板后施加热处理也获得相同的效果。
通过进行以上的工序，接合强度增强，从而能够实现在大直径硅基板上仅存在无裂纹的薄膜化合物外延功能层的晶圆。
实施例
以下，列举实施例对本发明进行详细说明，但这些并非限定本发明。
(实施例1)
准备外延晶圆(EPW)110，所述外延晶圆(EPW)110以550μm厚的直径为6英寸(150mm)的GaAs为生长基板(起始基板)101，并具有由AlGaInP类构成的发光二极管功能层103、与位于起始基板与发光二极管功能层之间的由InGaP构成的0.1μm厚的蚀刻终止(ES)层102。
将由AlGaInP类构成的发光二极管功能层103设为自起始基板101侧起依次为1μm厚的载流子浓度为1×1017/cm3左右的p型Al1-yInyP层1031(0.4≤y≤0.5)、0.6μm厚的(Al1- xGax)1-yInyP层(活性层)1032(0.45≤x
≤1，0.4≤y≤0.5)、及1μm厚的载流子浓度为1×1017/cm3左右的n型
Al1-yInyP层1033(0.4≤y≤0.5)。
另外，将由GaP构成的窗口层1035层叠至厚度10μm。另外，在窗口层1035与功能层103之间设置用于缓解能带不连续量的由Ga1-yInyP层(0＜y＜1)构成的缓解层1034。
使用直径为8英寸(200mm)的硅晶圆作为被接合晶圆120。
接着，用碱性溶剂对EPW110与被接合晶圆120这两者实施湿式表面处理。在本实施例中，是在5wt％NaOH水溶液中浸渍10分钟后进行冲洗处理，然后在空气中实施干燥处理。
以使EPW110的外延面131与被接合晶圆120的抛光面121相对的方式将EPW110与被接合晶圆120这两者重叠并导入接合机内，并于200℃的真空气氛下进行接合，从而制作接合基板150。
接合时，通过以1mm的刻度进行变化的方式使EPW110的中心点1101距被接合晶圆120的中心点1201的偏离在1～9mm内，从而进行接合。另外，将接合时的压力设为50N/cm2。将以上数据示于表1中。
[表1]
接着，通过湿式蚀刻从接合基板150上去除起始基板101。湿式蚀刻以氨与过氧化氢溶液(APM)的混合液进行。由于APM溶液对ES层102具有蚀刻选择性，因此其仅蚀刻GaAs，在ES层102停止蚀刻。因此，可得到仅从接合基板150上去除了作为生长基板的GaAs基板而成的去除了起始基板的晶圆160。
接着，在去除了基板的面上覆盖直径为6英寸的硅晶圆170。在真空气氛下对搭载了覆盖晶圆的接合晶圆进行压接，并以200℃的温度进行热处理。施加50N/cm2的压力。在本实施例中热处理时间为5分钟。
去除硅晶圆170，将去除了起始基板的晶圆160导入热处理炉中。在实施例1中，由于露出了InGaP层，因此在P气氛(1×105atm)下进行热处理。以700℃的温度进行30分钟左右的热处理。
将以上所制作的接合晶圆的裂纹条数(条)相对于接合晶圆的EPW110的中心点1101距被接合晶圆120的中心点1201的偏离的关系示于图25。
(实施例2)
准备外延晶圆(EPW)210，所述外延晶圆(EPW)210以550μm厚的直径为6英寸的GaAs为生长基板(起始基板)201，并具有由AlGaInP类构成的发光二极管功能层203、与位于起始基板与发光二极管功能层之间的由InGaP构成的0.1μm厚的蚀刻终止(ES)层202。
将由AlGaInP类构成的发光二极管功能层203设为自起始基板201侧起依次为1μm厚的载流子浓度为1×1017/cm3左右的p型Al1-yInyP层2031(0.4≤y≤0.5)、0.6μm厚的(Al1- xGax)1-yInyP层(活性层)2032(0.45≤x≤1，0.4≤y≤0.5)、及1μm厚的载流子浓度为1×1017/cm3左右的n型Al1-yInyP层2033(0.4≤y≤0.5)。
另外，将由GaP构成的窗口层2035层叠至厚度10μm。另外，在窗口层2035与功能层203之间设置用于缓解能带不连续量的由Ga1-yInyP层(0＜y＜1)构成的缓解层2034。
使用直径为8英寸的硅晶圆作为被接合晶圆220。
接着，在EPW210与被接合晶圆220这两者上蒸镀金属膜。从而在EPW210上设置作为蒸镀膜的0.1μm的Ti层211、1μm的Au层212，在硅晶圆上设置作为蒸镀膜的0.1μm的Ti层221、1μm的Au层222。
以使EPW的Au层212与被接合晶圆的Au层222相对的方式将EPW210与被接合晶圆220这两者重叠并导入接合机内，进行接合，从而制作接合基板250。
接合时，通过以1mm的刻度进行变化的方式使EPW210的中心点2101距被接合晶圆220的中心点2201的偏离在1～9mm内，从而进行接合。将接合时的压力设为50N/cm2。另外，同时进行350℃的加热。将以上数据一并示于表1中。
通过湿式蚀刻从接合基板250上去除起始基板201。利用氨与过氧化氢溶液(APM)的混合液进行湿式蚀刻。
将以上所制作的接合晶圆的裂纹条数(条)相对于接合晶圆的EPW210的中心点2101距被接合晶圆220的中心点2201的偏离的关系一并示于图25。
(实施例3)
准备外延晶圆(EPW)310，所述外延晶圆(EPW)310以550μm厚的直径为6英寸的GaAs为生长基板(起始基板)301，并具有由AlGaInP类构成的发光二极管功能层303、与位于起始基板与发光二极管功能层之间的由InGaP构成的0.1μm厚的蚀刻终止(ES)层302。
将由AlGaInP类构成的发光二极管功能层303设为自起始基板301侧起依次为1μm厚的载流子浓度为1×1017/cm3左右的p型Al1-yInyP层3031(0.4≤y≤0.5)、0.6μm厚的(Al1- xGax)1-yInyP层(活性层)3032(0.45≤x≤1，0.4≤y≤0.5)、及1μm厚的载流子浓度为1×1017/cm3左右的n型Al1-yInyP层3033(0.4≤y≤0.5)。
另外，将由GaP构成的窗口层3035层叠至厚度10μm。另外，在窗口层3035与功能层303之间设置用于缓解能带不连续量的由Ga1-yInyP层(0＜y＜1)构成的缓解层3034。
使用直径为8英寸的硅晶圆作为被接合晶圆320。
接着，在EPW310上旋涂苯并环丁烯(BCB)。调整粘度与转数，形成为厚度为3μm左右的BCB膜311后，以使EPW的BCB层311与被接合晶圆的表面321相对的方式将EPW310与被接合晶圆320这两者重叠并导入接合机内，进行接合，从而制作接合基板350。
接合时，通过以1mm的刻度进行变化的方式使EPW310的中心点3101距被接合晶圆320的中心点3201的偏离在1～9mm内，进行结合。将接合时的压力设为50N/cm2。另外，同时进行350℃的加热。将以上数据一并示于表1中。
通过湿式蚀刻从接合基板350上去除起始基板301。湿式蚀刻以氨与过氧化氢溶液(APM)的混合液进行。
将以上所制作的接合晶圆的裂纹条数(条)相对于接合晶圆的EPW310的中心点3101距被接合晶圆320的中心点3201的偏离的关系一并示于图25。
(实施例4)
在直径为4英寸(100mm)的硅晶圆上形成直径为2英寸(50mm)的化合物晶圆，并且不形成由GaP构成的窗口层及由GaInP构成的缓解层，除此以外，用与实施例1～3相同的方式制作接合晶圆。将由此制作的接合晶圆的端部距化合物半导体晶圆的中心的距离与晶圆高度的关系示于图26中。另外，对于图26中的横轴，将接合晶圆的化合物半导体晶圆的中心设为0mm，将最外周部设为-25.4mm(-1英寸)。
(比较例1)
准备外延晶圆(EPW)，所述外延晶圆(EPW)以550μm厚的直径为6英寸的GaAs为生长基板(起始基板)，并具有由AlGaInP类构成的发光二极管功能层、与位于起始基板与功能层之间的由InGaP构成的0.1μm厚的蚀刻终止(ES)层。
将由AlGaInP类构成的发光二极管功能层设为自起始基板侧起依次为1μm厚的载流子浓度为1×1017/cm3左右的p型Al1-yInyP层(0.4≤y≤0.5)、0.6μm厚的(Al1-xGax)1-yInyP层(活性层)(0.45≤x≤1，0.4≤y≤0.5)、及1μm厚的载流子浓度为1×1017/cm3左右的n型Al1-yInyP层(0.4≤y≤0.5)。
接着，将由GaP构成的窗口层层叠至厚度10μm。另外，在窗口层与功能层之间设置用于缓解能带不连续量的由Ga1-yInyP层(0＜y＜1)构成的缓解层。
形成EPW后，在对起始基板的背面侧进行研磨处理后，进行抛光处理从而形成抛光处理面，将厚度设为150μm。
使用直径为8英寸的硅晶圆作为被接合晶圆。
利用碱性溶剂对EPW与被接合晶圆这两者实施湿式表面处理。在5wt％NaOH水溶液中浸渍10分钟后，进行冲洗处理，并于空气中进行干燥处理。
以使EPW的起始基板的抛光面与被接合晶圆的抛光面相对的方式将EPW与被接合晶圆这两者重叠并导入接合机内，在350℃的真空气氛下进行接合，从而制作接合基板。
接合时，通过以1mm的刻度进行变化的方式使EPW的中心点距接合晶圆的中心点的偏离在1～4mm内，进行接合。对于接合时的压力，将施加于EPW的压力设为50N/cm2而实施接合。
将去除了起始基板的晶圆导入热处理炉，将热处理炉的气氛设为适应于去除了基板的面的材料。由于比较例1中露出了起始基板，因此在As气氛(1×105atm)中以700℃进行30分钟左右的热处理。
将以上所制作的接合晶圆的裂纹条数(条)相对于接合晶圆的外延层的中心点距被接合晶圆的中心点的偏离的关系一并示于图25。
(比较例2)
除了在直径为4英寸的硅晶圆上形成直径为2英寸的化合物晶圆之外，用与比较例1相同的方式进行接合。
图25可知，接合晶圆的外延层距中心位置的偏离程度越大，则具有进入外延层的裂纹条数越会增加的倾向。
另一方面，使用本发明的接合晶圆的制造方法的实施例1～3中的接合晶圆的外延层距中心位置的偏离在1～5mm内，能够抑制进入外延层的裂纹条数的增加。
另外，如比较例2所示，为了以永久接合的方式在大直径的硅晶圆上形成由化合物半导体构成的小直径晶圆，需要以原子等级使小直径晶圆的起始基板侧平坦至可接合的程度。另外，由于外延生长中的生长原料会环绕在起始基板侧，因此需要将其去除。因此，需要在进行研磨处理后，实施抛光加工。
然而，由于化合物晶圆为脆性材料，因此晶圆外周部的抛光速度快，外周部的膜厚会有所减少。特别是，在晶圆外周部1mm左右的范围内膜厚减少。该状态下的晶圆可进行接合，但在外周部与其内侧之间产生晶圆的高度分布，因光刻工序时的焦点深度的差异而导致成品率下降。由于膜厚差异为微米等级，仅比较例2高度大幅改变则使得焦点深度无法保持固定，因此在外周部1mm左右的范围内图案尺寸产生偏离，成品率大幅下降。
另一方面，使用了本发明的接合晶圆的制造方法的实施例4，在任一情况下几乎均未产生如比较例中所产生的各种外周部的大幅高度的差异(换而言之，膜厚的差异)。可知在实施例中本质上排除了外延生长后的抛光工序的方法起到了效果。因此，实施例4中不存在上述问题，其成品率得以稳定。
另外，本发明不限定于上述实施方案。上述实施方案为例示，与本发明的权利要求所记载的技术构思具有实质相同的组成并发挥相同作用效果的方案，均包含在本发明的技术的范围内。
Claims (8)
1.一种接合晶圆的制造方法，其是将通过使化合物半导体在生长基板上外延生长而成的化合物半导体晶圆与被接合晶圆接合的接合晶圆的制造方法，其特征在于，
使所述被接合晶圆的接合面的面积大于所述化合物半导体晶圆的接合面的面积，
以使所述化合物半导体晶圆的进行了外延生长的化合物半导体侧为接合面而将其与被接合晶圆接合后，去除所述生长基板。
2.根据权利要求1所述的接合晶圆的制造方法，
使所述被接合晶圆与所述化合物半导体晶圆之间的接合为不经由任何物质的直接接合、经由金属的金属接合、及经由树脂或高分子进行接合的方法中的任一种。
3.根据权利要求2所述的接合晶圆的制造方法，
所述金属包含Au、Ag、Al、In、Ga中的一种以上。
4.根据权利要求2所述的接合晶圆的制造方法，
使所述树脂或高分子为苯并环丁烯、聚酰亚胺、或使用了TEOS的玻璃。
5.根据权利要求1～4中任一项所述的接合晶圆的制造方法，
以使所述化合物半导体晶圆的中心距所述被接合晶圆的中心的偏离为5mm以下的方式进行配置并进行接合。
6.根据权利要求1～5中任一项所述的接合晶圆的制造方法，
将去除了所述生长基板的化合物半导体晶圆的总厚度设为15μm以下。
7.根据权利要求1～6中任一项所述的接合晶圆的制造方法，
将所述被接合晶圆设为硅、蓝宝石、石英。
8.一种接合晶圆，其是在化合物半导体晶圆上接合面积大于该化合物半导体晶圆的接合面的面积的被接合晶圆而成的接合晶圆，
其特征在于，
所述化合物半导体晶圆的总厚度为15μm以下。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020-054968 | 2020-03-25 | ||
| JP2020054968A JP7276221B2 (ja) | 2020-03-25 | 2020-03-25 | 接合ウェーハの製造方法及び接合ウェーハ |
| PCT/JP2021/008849 WO2021192938A1 (ja) | 2020-03-25 | 2021-03-08 | 接合ウェーハの製造方法及び接合ウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115315781A true CN115315781A (zh) | 2022-11-08 |
Family
ID=77891314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180023402.1A Pending CN115315781A (zh) | 2020-03-25 | 2021-03-08 | 接合晶圆的制造方法及接合晶圆 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20240213399A1 (zh) |
| EP (1) | EP4131335A4 (zh) |
| JP (1) | JP7276221B2 (zh) |
| CN (1) | CN115315781A (zh) |
| TW (1) | TW202205378A (zh) |
| WO (1) | WO2021192938A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023243255A1 (ja) * | 2022-06-15 | 2023-12-21 | 信越半導体株式会社 | 接合型発光素子ウェーハの製造方法およびマイクロｌｅｄの移載方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9502285D0 (sv) | 1995-06-22 | 1995-06-22 | Pharmacia Ab | Improvements related to injections |
| US6664169B1 (en) * | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| JP2004296796A (ja) | 2003-03-27 | 2004-10-21 | Shin Etsu Handotai Co Ltd | 発光素子および発光素子の製造方法 |
| JP5132524B2 (ja) | 2008-11-04 | 2013-01-30 | キヤノン株式会社 | 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板 |
| US20150279945A1 (en) | 2012-10-26 | 2015-10-01 | Daniel Francis | Semiconductor devices with improved reliability and operating life and methods of manufactuirng the same |
| US20140170792A1 (en) * | 2012-12-18 | 2014-06-19 | Nthdegree Technologies Worldwide Inc. | Forming thin film vertical light emitting diodes |
| US10535685B2 (en) * | 2013-12-02 | 2020-01-14 | The Regents Of The University Of Michigan | Fabrication of thin-film electronic devices with non-destructive wafer reuse |
| US9209596B1 (en) * | 2014-02-07 | 2015-12-08 | Soraa Laser Diode, Inc. | Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates |
| EP3311422A4 (en) * | 2015-06-19 | 2019-06-12 | Qmat, Inc. | PROCESS FOR LAYER AND SEPARATION TRANSFER |
| JP6854516B2 (ja) * | 2017-07-19 | 2021-04-07 | 株式会社テンシックス | 化合物半導体基板及びその製造方法 |
-
2020
- 2020-03-25 JP JP2020054968A patent/JP7276221B2/ja active Active
-
2021
- 2021-03-08 EP EP21775084.3A patent/EP4131335A4/en active Pending
- 2021-03-08 WO PCT/JP2021/008849 patent/WO2021192938A1/ja active Application Filing
- 2021-03-08 US US17/909,785 patent/US20240213399A1/en active Pending
- 2021-03-08 CN CN202180023402.1A patent/CN115315781A/zh active Pending
- 2021-03-15 TW TW110109071A patent/TW202205378A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20240213399A1 (en) | 2024-06-27 |
| TW202205378A (zh) | 2022-02-01 |
| JP7276221B2 (ja) | 2023-05-18 |
| JP2021158159A (ja) | 2021-10-07 |
| EP4131335A1 (en) | 2023-02-08 |
| WO2021192938A1 (ja) | 2021-09-30 |
| EP4131335A4 (en) | 2024-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390670B1 (ko) | 디바이스제조방법 | |
| US7399693B2 (en) | Semiconductor film manufacturing method and substrate manufacturing method | |
| Van Geelen et al. | Epitaxial lift-off GaAs solar cell from a reusable GaAs substrate | |
| KR20180054591A (ko) | 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법 | |
| US20110303281A1 (en) | Method for manufacturing thin film compound solar cell | |
| KR102533932B1 (ko) | 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프 | |
| CN107910750B (zh) | 一种半导体激光器材料的制备方法 | |
| US11211516B2 (en) | Stack-like III-V semiconductor product and production method | |
| TW202231946A (zh) | 紫外線發光元件用磊晶晶圓、紫外線發光元件用金屬貼合基板的製造方法、紫外線發光元件的製造方法、及紫外線發光元件陣列的製造方法 | |
| US8785294B2 (en) | Silicon carbide lamina | |
| US8330036B1 (en) | Method of fabrication and structure for multi-junction solar cell formed upon separable substrate | |
| CN115315781A (zh) | 接合晶圆的制造方法及接合晶圆 | |
| US20200152455A1 (en) | A Compound Semiconductor Substrate, A Pellicle Film, And A Method For Manufacturing A Compound Semiconductor Substrate | |
| JPH09181349A (ja) | 半導体デバイスの製造方法 | |
| CN109643744B (zh) | 发光组件以及发光组件的制造方法 | |
| TW202027289A (zh) | 發光元件用半導體基板之製造方法及發光元件之製造方法 | |
| JP7501766B1 (ja) | エピタキシャル基板上への塗布膜形成方法及び接合型ウェーハの製造方法 | |
| JP2006287120A (ja) | 発光素子及びその製造方法 | |
| CN111435694A (zh) | GaN外延片及其制备方法 | |
| WO2023021972A1 (ja) | 仮接合ウェーハ及びその製造方法 | |
| WO2022249675A1 (ja) | 化合物半導体接合基板の製造方法、及び化合物半導体接合基板 | |
| WO2022004293A1 (ja) | 接合型半導体素子及び接合型半導体素子の製造方法 | |
| KR100407955B1 (ko) | 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법 | |
| CN100381619C (zh) | 半导体衬底、半导体器件、发光二极管及其制造方法 | |
| JPS61219182A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |