JP7276221B2 - 接合ウェーハの製造方法及び接合ウェーハ - Google Patents
接合ウェーハの製造方法及び接合ウェーハ Download PDFInfo
- Publication number
- JP7276221B2 JP7276221B2 JP2020054968A JP2020054968A JP7276221B2 JP 7276221 B2 JP7276221 B2 JP 7276221B2 JP 2020054968 A JP2020054968 A JP 2020054968A JP 2020054968 A JP2020054968 A JP 2020054968A JP 7276221 B2 JP7276221 B2 JP 7276221B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- layer
- compound semiconductor
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 119
- 150000001875 compounds Chemical class 0.000 claims description 105
- 239000004065 semiconductor Substances 0.000 claims description 98
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 24
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 289
- 239000010410 layer Substances 0.000 description 174
- 239000002346 layers by function Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 238000010438 heat treatment Methods 0.000 description 26
- 239000010408 film Substances 0.000 description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 23
- 239000000463 material Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 9
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000011259 mixed solution Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000002040 relaxant effect Effects 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000009827 uniform distribution Methods 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
Description
図1に示すように、例えば550μm厚の直径6インチのGaAsを成長基板(出発基板)101とし、例えばMOVPE法でAlGaInP系からなる発光ダイオード機能層103と成長基板と発光ダイオード機能層との間にInGaPまたはInAlPまたはAlGaInPからなる0.1μm厚のエッチストップ(ES)層102を形成した化合物半導体ウェーハ(EPW)110を準備する。
図2、3に示すように、EPW110と被接合ウェーハ120の双方を、EPW110のエピタキシャル面131と被接合ウェーハ120のポリッシュ面121を対向する形で重ね合わせて接合機内に導入し、200℃にて真空雰囲気下、接合を行い、接合基板150を作製する。
即ち、第一の実施形態では、接合の際、図4に示すEPW110の中心点1101を、図5に示す被接合ウェーハ120の中心点1201からのズレを5mm以下に抑える位置に配置することが好ましい。
例示した印加圧力は、この範囲に限定されるものではなく、小直径のEPW110が印加圧力に耐える条件(基板の厚さを増加する、等)下で行う場合、例示範囲に限定されるものではなく、この範囲以上に増やしても適用可能であることはいうまでもない。
図9に示すように、例えば550μm厚の直径6インチのGaAsを成長基板(出発基板)201とし、例えばMOVPE法でAlGaInP系からなる発光ダイオード機能層203と出発基板と機能層との間にInGaPまたはInAlPまたはAlGaInPからなる0.1μm厚のエッチストップ(ES)層202を形成した化合物半導体ウェーハ(EPW)210を準備する。
即ち、第二の実施形態では、接合の際、図14に示すEPW210の中心点2101を、図15に示す被接合ウェーハ220の中心点2201からのズレを5mm以下に抑える位置に配置することが好ましい。
また、ここでは基板除去前に熱処理を加える例を例示しているが、基板除去後において熱処理を加えても同様の効果が得られる。
図18に示すように、例えば550μm厚の直径6インチのGaAsを成長基板(出発基板)301とし、AlGaInP系からなる発光ダイオード機能層303と出発基板と機能層との間にInGaPまたはInAlPまたはAlGaInPからなる0.1μm厚のエッチストップ(ES)層302を有する化合物半導体エピウェーハ(EPW)310を準備する。
即ち、第三の実施形態では、接合の際、図21に示すEPW310の中心点3101を、図22に示す被接合ウェーハ320の中心点3201からのズレを5mm以下に抑える位置に配置することが好ましい。
また、ここでは、基板除去後に熱処理を加えない例を例示しているが、基板除去後において熱処理を加えても同様の効果が得られることは言うまでもない。
550μm厚の直径6インチ(150mm)のGaAsを成長基板(出発基板)101とし、AlGaInP系からなる発光ダイオード機能層103と出発基板と発光ダイオード機能層との間にInGaPからなる0.1μm厚のエッチストップ(ES)層102を有するエピウェーハ(EPW)110を準備した。
550μm厚の直径6インチのGaAsを成長基板(出発基板)201とし、AlGaInP系からなる発光ダイオード機能層203と出発基板と発光ダイオード機能層との間にInGaPからなる0.1μm厚のエッチストップ(ES)層202を有するエピウェーハ(EPW)210を準備した。
550μm厚の直径6インチのGaAsを成長基板(出発基板)301とし、AlGaInP系からなる発光ダイオード機能層303と出発基板と発光ダイオード機能層との間にInGaPからなる0.1μm厚のエッチストップ(ES)層302を有するエピウェーハ(EPW)310を準備した。
直径2インチ(50mm)の化合物ウェーハを直径4インチ(100mm)のシリコンウェーハ上に形成し、GaPからなる窓層及びGaInPからなる緩和層を形成しなかったこと以外は、実施例1~3と同様に行った。このようにして作製した接合ウェーハの化合物半導体ウェーハの中心から端部における距離とウェーハ高さの関係を図26に示す。なお、図26における横軸は、接合ウェーハの化合物半導体ウェーハの中心を0mmとし、最外周部を-25.4mm(-1インチ)とした。
550μm厚の直径6インチのGaAsを成長基板(出発基板)とし、AlGaInP系からなる発光ダイオード機能層と出発基板と機能層との間にInGaPからなる0.1μm厚のエッチストップ(ES)層を有するエピウェーハ(EPW)を準備した。
直径2インチの化合物ウェーハを直径4インチのシリコンウェーハ上に形成した以外は、比較例1と同様に行った。
102…エッチストップ層(ES層)、
103…発光ダイオード機能層、
1031…p型Al1-yInyP層、
1032…(Al1-xGax)1-yInyP層(活性層)、
1033…n型Al1-yInyP層、
1034…緩和層、
1035…窓層、
110…化合物半導体ウェーハ(EPW)、
1101…化合物半導体ウェーハ(EPW)の中心点、
120…被接合ウェーハ、
1201…被接合ウェーハの中心点、
121…ポリッシュ面、
131…エピタキシャル面、
150…接合基板、
160…成長基板除去ウェーハ(出発基板除去ウェーハ)、
170…シリコンウェーハ、
201…成長基板(出発基板)、
202…エッチストップ層(ES層)、
203…発光ダイオード機能層、
2031…p型Al1-yInyP層、
2032…(Al1-xGax)1-yInyP層(活性層)、
2033…n型Al1-yInyP層、
2034…緩和層、
2035…窓層、
210…化合物半導体ウェーハ(EPW)、
2101…化合物半導体ウェーハ(EPW)の中心点、
211…Ti層、
212…Au層、
220…被接合ウェーハ、
2201…被接合ウェーハの中心点、
221…Ti層、
222…Au層、
250…接合基板、
260…成長基板除去ウェーハ(出発基板除去ウェーハ)、
301…成長基板(出発基板)、
302…エッチストップ層(ES層)、
303…発光ダイオード機能層、
3031…p型Al1-yInyP層、
3032…(Al1-xGax)1-yInyP層(活性層)、
3033…n型Al1-yInyP層、
3034…緩和層、
3035…窓層、
310…化合物半導体ウェーハ(EPW)、
3101…化合物半導体ウェーハ(EPW)の中心点、
311…ベンゾシクロブテン層(BCB層)、
320…被接合ウェーハ、
3201…被接合ウェーハの中心点、
321…被接合ウェーハの表面、
350…接合基板、
360…成長基板除去ウェーハ(出発基板除去ウェーハ)。
Claims (7)
- 成長基板上に化合物半導体をエピタキシャル成長させた化合物半導体ウェーハと被接合ウェーハを接合する接合ウェーハの製造方法であって、
前記被接合ウェーハの接合面の面積を前記化合物半導体ウェーハの接合面の面積より大きくし、
前記化合物半導体ウェーハの中心と前記被接合ウェーハの中心のずれを5mm以下として配置し、
前記被接合ウェーハと前記化合物半導体ウェーハのエピタキシャル成長した化合物半導体側を接合面として接合した後、前記成長基板を除去することを特徴とする接合ウェーハの製造方法。 - 前記被接合ウェーハと前記化合物半導体ウェーハとの接合を、何も介さない直接接合、金属を介する金属接合、及び樹脂または高分子を介して接合する方法のいずれかとすることを特徴とする請求項1に記載の接合ウェーハの製造方法。
- 前記金属をAu,Ag,Al,In,Gaのうち少なくとも1種類以上含むことを特徴とする請求項2に記載の接合ウェーハの製造方法。
- 前記樹脂または高分子を、ベンゾシクロブテン、ポリイミド、TEOSを用いたガラスとすること特徴とする請求項2に記載の接合ウェーハの製造方法。
- 前記成長基板が除去された化合物半導体ウェーハの総厚を15μm以下とすることを特徴とする請求項1から請求項4のいずれか一項に記載の接合ウェーハの製造方法。
- 前記被接合ウェーハをシリコン、サファイア、石英とすることを特徴とする請求項1から請求項5のいずれか一項に記載の接合ウェーハの製造方法。
- 化合物半導体ウェーハに該化合物半導体ウェーハの接合面の面積より面積が大きい被接合ウェーハが接合された接合ウェーハであって、
前記化合物半導体ウェーハの中心と前記被接合ウェーハの中心のずれが5mm以下であり、
前記化合物半導体ウェーハの総厚が15μm以下のものであることを特徴とする接合ウェーハ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020054968A JP7276221B2 (ja) | 2020-03-25 | 2020-03-25 | 接合ウェーハの製造方法及び接合ウェーハ |
PCT/JP2021/008849 WO2021192938A1 (ja) | 2020-03-25 | 2021-03-08 | 接合ウェーハの製造方法及び接合ウェーハ |
CN202180023402.1A CN115315781A (zh) | 2020-03-25 | 2021-03-08 | 接合晶圆的制造方法及接合晶圆 |
EP21775084.3A EP4131335A4 (en) | 2020-03-25 | 2021-03-08 | METHOD FOR MANUFACTURING BONDED WAFER AND BONDED WAFER |
US17/909,785 US20240213399A1 (en) | 2020-03-25 | 2021-03-08 | Method for manufacturing bonded wafer, and bonded wafer |
TW110109071A TW202205378A (zh) | 2020-03-25 | 2021-03-15 | 接合晶圓的製造方法及接合晶圓 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020054968A JP7276221B2 (ja) | 2020-03-25 | 2020-03-25 | 接合ウェーハの製造方法及び接合ウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021158159A JP2021158159A (ja) | 2021-10-07 |
JP7276221B2 true JP7276221B2 (ja) | 2023-05-18 |
Family
ID=77891314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020054968A Active JP7276221B2 (ja) | 2020-03-25 | 2020-03-25 | 接合ウェーハの製造方法及び接合ウェーハ |
Country Status (6)
Country | Link |
---|---|
US (1) | US20240213399A1 (ja) |
EP (1) | EP4131335A4 (ja) |
JP (1) | JP7276221B2 (ja) |
CN (1) | CN115315781A (ja) |
TW (1) | TW202205378A (ja) |
WO (1) | WO2021192938A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023243255A1 (ja) * | 2022-06-15 | 2023-12-21 | 信越半導体株式会社 | 接合型発光素子ウェーハの製造方法およびマイクロledの移載方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296796A (ja) | 2003-03-27 | 2004-10-21 | Shin Etsu Handotai Co Ltd | 発光素子および発光素子の製造方法 |
JP2010114112A (ja) | 2008-11-04 | 2010-05-20 | Canon Inc | 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板 |
JP2015533774A (ja) | 2012-10-26 | 2015-11-26 | エレメント シックス テクノロジーズ ユーエス コーポレイション | 信頼性および動作寿命を改善した半導体デバイスならびにその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE9502285D0 (sv) | 1995-06-22 | 1995-06-22 | Pharmacia Ab | Improvements related to injections |
US6664169B1 (en) * | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
US20140170792A1 (en) * | 2012-12-18 | 2014-06-19 | Nthdegree Technologies Worldwide Inc. | Forming thin film vertical light emitting diodes |
US10535685B2 (en) * | 2013-12-02 | 2020-01-14 | The Regents Of The University Of Michigan | Fabrication of thin-film electronic devices with non-destructive wafer reuse |
US9209596B1 (en) * | 2014-02-07 | 2015-12-08 | Soraa Laser Diode, Inc. | Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates |
US9859458B2 (en) * | 2015-06-19 | 2018-01-02 | QMAT, Inc. | Bond and release layer transfer process |
JP6854516B2 (ja) * | 2017-07-19 | 2021-04-07 | 株式会社テンシックス | 化合物半導体基板及びその製造方法 |
-
2020
- 2020-03-25 JP JP2020054968A patent/JP7276221B2/ja active Active
-
2021
- 2021-03-08 WO PCT/JP2021/008849 patent/WO2021192938A1/ja active Application Filing
- 2021-03-08 US US17/909,785 patent/US20240213399A1/en active Pending
- 2021-03-08 CN CN202180023402.1A patent/CN115315781A/zh active Pending
- 2021-03-08 EP EP21775084.3A patent/EP4131335A4/en active Pending
- 2021-03-15 TW TW110109071A patent/TW202205378A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296796A (ja) | 2003-03-27 | 2004-10-21 | Shin Etsu Handotai Co Ltd | 発光素子および発光素子の製造方法 |
JP2010114112A (ja) | 2008-11-04 | 2010-05-20 | Canon Inc | 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板 |
JP2015533774A (ja) | 2012-10-26 | 2015-11-26 | エレメント シックス テクノロジーズ ユーエス コーポレイション | 信頼性および動作寿命を改善した半導体デバイスならびにその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP4131335A4 (en) | 2024-04-17 |
WO2021192938A1 (ja) | 2021-09-30 |
JP2021158159A (ja) | 2021-10-07 |
US20240213399A1 (en) | 2024-06-27 |
TW202205378A (zh) | 2022-02-01 |
CN115315781A (zh) | 2022-11-08 |
EP4131335A1 (en) | 2023-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080113460A1 (en) | Laser Lift-Off of Sapphire From a Nitride Flip-Chip | |
US7687378B2 (en) | Fabricating method of nitride semiconductor substrate and composite material substrate | |
US20080311725A1 (en) | Method For Assembling Substrates By Depositing An Oxide Or Nitride Thin Bonding Layer | |
CN108414121B (zh) | 一种GaN压力传感器制备方法及器件 | |
US20090239361A1 (en) | Method of manufacturing semiconductor device | |
FR2995136A1 (fr) | Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin | |
TWI397618B (zh) | 氮化物半導體模板及其製作方法 | |
JP7276221B2 (ja) | 接合ウェーハの製造方法及び接合ウェーハ | |
CN108414120B (zh) | Si基GaN压力传感器的制备方法 | |
US8330036B1 (en) | Method of fabrication and structure for multi-junction solar cell formed upon separable substrate | |
TW201931457A (zh) | 發光元件的製造方法 | |
TW202119573A (zh) | 化合物半導體元件及其背面銅製程方法 | |
CN116053368A (zh) | 一种带有ZnO牺牲层的红光LED芯片及其制作方法 | |
US20110177676A1 (en) | Method of transferring a layer onto a liquid material | |
JP2024507573A (ja) | 自立窒化ガリウム基板の製作方法 | |
TW202027289A (zh) | 發光元件用半導體基板之製造方法及發光元件之製造方法 | |
WO2023002787A1 (ja) | 接合型ウェーハ及び接合型ウェーハの製造方法 | |
WO2023021972A1 (ja) | 仮接合ウェーハ及びその製造方法 | |
TW202002322A (zh) | 發光元件以及發光元件的製造方法 | |
WO2022004293A1 (ja) | 接合型半導体素子及び接合型半導体素子の製造方法 | |
WO2024080013A1 (ja) | 接合ウェーハの接合不良部除去方法及び接合ウェーハの製造方法 | |
TWI784566B (zh) | 基板加工方法 | |
WO2022249675A1 (ja) | 化合物半導体接合基板の製造方法、及び化合物半導体接合基板 | |
WO2020070986A1 (ja) | 半導体素子の製造方法及び半導体基板 | |
KR20230034310A (ko) | 자기 지지 서브스트레이트의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210309 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7276221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |