CN111435694A - GaN外延片及其制备方法 - Google Patents

GaN外延片及其制备方法 Download PDF

Info

Publication number
CN111435694A
CN111435694A CN201910031467.5A CN201910031467A CN111435694A CN 111435694 A CN111435694 A CN 111435694A CN 201910031467 A CN201910031467 A CN 201910031467A CN 111435694 A CN111435694 A CN 111435694A
Authority
CN
China
Prior art keywords
gan layer
gan
epitaxial wafer
amorphous silicon
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910031467.5A
Other languages
English (en)
Inventor
陈弘
胡巍
马紫光
贾海强
王文新
江洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201910031467.5A priority Critical patent/CN111435694A/zh
Publication of CN111435694A publication Critical patent/CN111435694A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种GaN外延片及其制备方法，所述GaN外延片从下至上依次包括：异质衬底；第一GaN层，所述第一GaN层的上表面具有多个位错坑；第一非晶态氮化硅颗粒，所述第一非晶态氮化硅颗粒中的至少一部分位于所述多个位错坑中；以及第二GaN层。GaN外延片的制备方法依次包括下列步骤：1)在异质衬底上形成第一GaN层；2)将第一GaN层的上表面进行湿法腐蚀以得到多个位错坑；3)在所述第一GaN层的上表面上沉积第一非晶态氮化硅颗粒；4)在所述第一GaN层的上表面和所述第一非晶态氮化硅颗粒上形成第二GaN层。本发明的制备工艺简单，成本低廉，且能极大地降低GaN外延片的位错密度。

Description

GaN外延片及其制备方法
技术领域
本发明涉及半导体领域，具体涉及一种GaN外延片及其制备方法。
背景技术
以GaN为主的III-V族氮化物材料具有宽直接带隙、强化学键、耐高温、抗腐蚀等优良性能，是制造短波长、高亮度的发光器件、半导体激光器、紫外探测器和高温、高频微电子器件的理想材料。
由于GaN同质衬底非常昂贵，目前通常在异质衬底上进行外延生长GaN材料。然而在异质衬底上外延生长的GaN与异质衬底有很大的晶格失配和热失配，使得外延生长的GaN有很高的位错密度，通常达108～1010cm-2。GaN中的位错严重影响半导体器件的性能，尤其是对紫外波长的发光器件和半导体激光器。
为了制备高性能的GaN基光电子器件以及电力电子器件，需要获得低位错密度的GaN外延片。
现有技术通常采用图形化蓝宝石衬底、侧向外延过生长法等降低GaN位错密度，但是这些技术方法复杂、成本高。
发明内容
针对现有技术存在的上述技术问题，本发明提供了一种GaN外延片，所述GaN外延片从下至上依次包括：
异质衬底；
第一GaN层，所述第一GaN层的上表面具有多个位错坑；
第一非晶态氮化硅颗粒，所述第一非晶态氮化硅颗粒中的至少一部分位于所述多个位错坑中；以及
第二GaN层。
优选的，所述第一非晶态氮化硅颗粒的平均尺寸为100纳米～300纳米，且表面覆盖率为30％～95％。
优选的，所述第一非晶态氮化硅颗粒的平均尺寸为150纳米～250纳米，且表面覆盖率为40％～60％。
优选的，所述第一GaN层为非掺杂的GaN，其厚度为3微米～4.5微米，所述第二GaN层为非掺杂的GaN或n型GaN，其厚度为2微米～4微米。
优选的，所述第二GaN层的上表面具有多个位错坑，所述GaN外延片还包括：
位于所述第二GaN层的上表面上的多个位错坑中的第二非晶态氮化硅颗粒；以及
位于所述第二GaN层的上表面和所述第二非晶态氮化硅颗粒上的第三GaN层。
本发明的GaN外延片的位错密度低，适于制造高性能的短波长发光器件以及半导体激光器。
本发明还提供了一种GaN外延片的制备方法，依次包括下列步骤：
1)在异质衬底上形成第一GaN层；
2)将第一GaN层的上表面进行湿法腐蚀以得到多个位错坑；
3)在所述第一GaN层的上表面上沉积第一非晶态氮化硅颗粒；
4)在所述第一GaN层的上表面和所述第一非晶态氮化硅颗粒上形成第二GaN层。
优选的，在所述步骤2)中，所述湿法腐蚀的条件为：腐蚀液为浓磷酸溶液或者是浓硫酸和浓磷酸的混合溶液，腐蚀液的温度为160℃～260℃，腐蚀时间为6分钟～20分钟。
优选的，所述腐蚀液的温度为180℃～220℃，腐蚀时间为8分钟～12分钟。
优选的，在所述步骤3)中，采用MOCVD技术将硅烷和氨气生成的第一非晶态氮化硅颗粒沉积在所述第一GaN层的上表面的多个位错坑中，其中反应室的温度为850℃～1100℃，反应室的压强为30托～300托。
优选的，所述反应室的温度为1000℃～1050℃，所述反应室的压强为50托～80托。
优选的，在所述步骤4)中，采用MOCVD技术生长所述第二GaN层，其中反应室的温度为950℃～1100℃，反应室的压强为50托～500托。
优选的，在所述步骤4)之后还包括如下步骤：
5)将所述第二GaN层的上表面进行湿法腐蚀以得到多个位错坑；
6)在所述第二GaN层的上表面的多个位错坑中沉积第二非晶态氮化硅颗粒；
7)在所述第二GaN层的上表面和所述第二非晶态氮化硅颗粒上形成第三GaN层。
本发明的制备工艺简单，成本低廉，且能极大地降低位错密度。
附图说明
以下参照附图对本发明实施例作进一步说明，其中：
图1是本发明第一个实施例的具有第一GaN层的外延片腐蚀后的剖面示意图。
图2是本发明第一个实施例中的第一GaN层的上表面腐蚀后的原子力显微镜图。
图3是在本发明第一个实施例的第一GaN层上沉积氮化硅颗粒的剖面示意图。
图4是在本发明第一个实施例的第一GaN层上沉积氮化硅颗粒的原子力显微镜图。
图5是本发明第一个实施例的具有第二GaN层的外延片的剖面示意图。
图6是本发明第一个实施例中的第二GaN层腐蚀后的原子力显微镜图。
图7是本发明第二个实施例中的第三GaN层的外延片的剖面示意图。
图8是本发明第三个实施例中的第一GaN层的上表面腐蚀后的原子力显微镜图。
图9是本发明第三个实施例中的第二GaN层的上表面腐蚀后的原子力显微镜图。
图10是本发明第四个实施例中的第一GaN层的上表面腐蚀后的原子力显微镜图。
图11是本发明第四个实施例中的第二GaN层的上表面腐蚀后的原子力显微镜图。
图12是本发明第五个实施例中的第一GaN层的上表面腐蚀后的原子力显微镜图。
图13是本发明第五个实施例中的第二GaN层的上表面腐蚀后的原子力显微镜图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。
实施例1
步骤1、将蓝宝石衬底放入反应室中，反应室的压强为500托(Torr)，在氢气气氛下加热至1000℃烘烤6分钟。
步骤2、对蓝宝石衬底进行氮化处理，其中反应室的温度为530℃，反应室的压强为500Torr，载气中氮气流量为3500毫升/分钟，氢气流量为5000毫升/分钟，氨气流量为0.178摩尔/分钟，氮化时间为240秒。
步骤3、生长GaN缓冲层，即在蓝宝石衬底上生长不连续的岛状GaN。反应室温度为530℃，反应室的压强为500Torr，氮气流量为3500毫升/分钟，氢气流量为5000毫升/分钟，氨气流量为0.178摩尔/分钟，三甲基镓(TMGa)流量为0.022毫摩尔/分钟，生长时间为4分钟。
步骤4、升温至960℃退火1分钟。
步骤5、生长GaN 3D层，即使得岛状GaN逐渐长大。反应室的温度为960℃，反应室的压强为500Torr，载气中氮气流量为3500毫升/分钟，氢气流量为5000毫升/分钟，氨气流量为0.178摩尔/分钟，TMGa流量为0.069毫摩尔/分钟，生长时间为18分钟。
步骤6、生长GaN 2D层，即生长二维薄膜状的GaN。反应室温度为1020℃，反应室的压强为200Torr，载气中氮气流量为3500毫升/分钟，氢气流量为6000毫升/分钟，氨气流量为0.245摩尔/分钟，TMGa流量为0.193毫摩尔/分钟，生长时间为1.5小时，从而获得具有第一GaN层的外延片。
步骤7、将具有第一GaN层的外延片放入加热的腐蚀液中进行腐蚀后清洗干净。其中腐蚀液为98％(wt)的浓硫酸和85％(wt)的浓磷酸的混合溶液，浓硫酸与浓磷酸体积比为3:1，腐蚀液的温度为210℃，腐蚀时间为10分钟。
步骤8、将腐蚀后的具有第一GaN层的外延片用去离子水超声清洗1小时，然后在200℃热板上烘干。
图1是本发明第一个实施例的具有第一GaN层的外延片腐蚀后的剖面示意图，其中剖切面垂直于蓝宝石衬底。如图1所示，该外延片从下至上包括：蓝宝石衬底11和第一GaN层12，第一GaN层12的上表面120(即其腐蚀面)上具有多个位错坑121，其中位错坑121的底部与第一GaN层12的上表面120的距离为其深度d，位错坑121在第一GaN层12的上表面120上的尺寸为横向尺寸w。
图2是本发明第一个实施例中的第一GaN层的上表面腐蚀后的原子力显微镜图，如图2所示，位错坑(图2中的小黑点)的横向尺寸分布在150纳米～250纳米，其平均横向尺寸约为200纳米，深度分布在15纳米～30纳米，其平均深度约为20纳米。位错坑密度为6.2×108cm-2。
步骤9、将腐蚀后的具有第一GaN层的外延片放入型号为Veeco P125MOCVD设备中，反应室的温度升温至1030℃，反应室的压强为50Torr，载气中氮气流量为2000毫升/分钟，氢气流量为1000毫升/分钟，氨气流量为0.446摩尔/分钟，硅烷流量为0.446微摩尔/分钟，生长时间为1分钟。生成的非晶态氮化硅颗粒沉积在第一GaN层的上表面120上。
图3是在步骤9生成的第一GaN层上沉积氮化硅颗粒的剖面示意图，其中剖切面垂直于蓝宝石衬底。如图3所示，一部分非晶态氮化硅颗粒131位于第一GaN层12的上表面120的位错坑121中，另一部分非晶态氮化硅颗粒132位于第一GaN层12的上表面120的平面上。
图4是在本发明第一个实施例的第一GaN层上沉积氮化硅颗粒的原子力显微镜图，如图4所示，非晶态氮化硅颗粒(图4中的白色颗粒)的尺寸分布在150纳米～250纳米，平均尺寸为200纳米，表面覆盖率为50％。
步骤10、通过MOCVD在氮化硅颗粒和第一GaN层12的上表面120上生长第二GaN层，其中反应室的温度为1050℃，反应室的压强为200Torr，载气中氮气流量为3500毫升/分钟，氢气流量为6000毫升/分钟，氨气流量为0.245摩尔/分钟，TMGa流量为0.193毫摩尔/分钟，生长时间为1.5小时。
图5是本发明第一个实施例的具有第二GaN层的外延片的剖面示意图，其中剖切面垂直于蓝宝石衬底。如图5所示，氮化硅颗粒131、132位于第一GaN层12和第二GaN层14之间。
将第二GaN层14的上表面进行腐蚀得到位错坑。图6是步骤10所生成的第二GaN层腐蚀后的原子力显微镜图，位错坑密度为1.7×108cm-2，第二GaN层比第一GaN层的位错密度减少了72.6％。
本实施例的非晶态氮化硅颗粒和第二GaN层都采用MOCVD工艺生长得到，能够在一个反应腔室中制备，节省了工艺流程和减少了对工艺设备的需求。
实施例2
其与实施例1基本相同，区别在于，在实施例1的步骤10之后还包括下列步骤：依次重复实施例1中的步骤7-10。
图7是本发明第二个实施例中的第三GaN层的外延片的剖面示意图，其中剖切面垂直于蓝宝石衬底。如图7所示，GaN外延片20从下至上依次包括：蓝宝石衬底21，第一GaN层22，其中第一GaN层22的上表面具有多个位错坑221，位于第一GaN层22的上表面的非晶态氮化硅颗粒231、232，第二GaN层24，其中第二GaN层24的上表面具有多个位错坑241，位于第二GaN层24的上表面的非晶态氮化硅颗粒251、252，以及位于第二GaN层24的上表面和非晶态氮化硅颗粒251、252上的第三GaN层26。
将第三GaN层26进行湿法腐蚀后，与第一GaN层22上的位错坑相比较，减少了80％。
实施例3
其与实施例1基本相同，区别如下：
在步骤7中，腐蚀液的温度为200℃，腐蚀时间为6分钟。
图8是本发明第三个实施例中的第一GaN层的上表面腐蚀后的原子力显微镜图，如图8所示，第一GaN层的上表面具有多个小的位错坑，这些位错坑的横向尺寸分布在50nm～150nm，平均横向尺寸约为100纳米，深度分布在3nm～15nm，平均深度约为7纳米。第一GaN层的上表面还具有8个大的位错坑，其平均横向尺寸为400纳米，平均深度为40纳米。
图9是本发明第三个实施例中的第二GaN层的上表面腐蚀后的原子力显微镜图，如图9所示，位错坑密度3.4×108cm-2。
实施例4
其与实施例1基本相同，区别如下：
在步骤7中，腐蚀液的温度为200℃，腐蚀时间为10分钟。
图10是本发明第四个实施例中的第一GaN层的上表面腐蚀后的原子力显微镜图，如图10所示，第一GaN层的上表面具有多个小的位错坑，这些位错坑的横向尺寸分布在150nm-350nm，平均横向尺寸约为250纳米，深度15nm-30nm，平均深度约为25纳米。第一GaN层的上表面还具有3个大的位错坑，其平均横向尺寸为700纳米，平均深度为250纳米。
图11是本发明第四个实施例中的第二GaN层的上表面腐蚀后的原子力显微镜图，如图11所示，位错坑密度1.4×108cm-2。
实施例5
其与实施例1基本相同，区别如下：
在步骤7中，腐蚀液为浓磷酸，腐蚀液的温度为200℃，腐蚀时间为10分钟。
图12是本发明第五个实施例中的第一GaN层的上表面腐蚀后的原子力显微镜图，如图12所示，第一GaN层的上表面的位错坑的平均横向尺寸为2.5微米，平均深度为0.8微米。
图13是本发明第五个实施例中的第二GaN层的上表面腐蚀后的原子力显微镜图，如图13所示，位错坑密度3.7×108cm-2。
实施例6
其与实施例1基本相同，区别如下：
在步骤7中，腐蚀液的温度为160℃，腐蚀时间为6分钟；第一GaN层上的位错坑的平均横向尺寸为50纳米，平均深度为3纳米。
在步骤9中，反应室的温度为850℃，反应室的压强为30Torr。所制备的非晶态氮化硅颗粒的平均尺寸为100纳米，表面覆盖率为30％。
在步骤10中，反应室的温度为950℃，反应室的压强为50Torr。
将制备的第二GaN层进行湿法腐蚀以在其表面得到位错坑，其位错坑密度为4.1×108cm-2。
实施例7
其与实施例1基本相同，区别如下：
在步骤7中，腐蚀液的温度为260℃，腐蚀时间为20分钟；第一GaN层上的位错坑的平均横向尺寸为3微米，平均深度为1微米。
在步骤9中，反应室的温度为1100摄氏度，反应室的压强为300Torr。所制备的非晶态氮化硅颗粒的平均尺寸为300纳米，表面覆盖率为95％。
在步骤10中，反应室的温度为1100℃，反应室的压强为500Torr。
将制备的第二GaN层进行湿法腐蚀以在其表面得到位错坑，其位错坑密度为4.4×108cm-2。
实施例8
其与实施例1基本相同，区别如下：
在步骤7中，腐蚀液的温度为180℃，腐蚀时间为8分钟；第一GaN层上的位错坑的平均横向尺寸为150纳米，平均深度为15纳米。
在步骤9中，反应室的温度为1000℃，反应室的压强为50Torr。所制备的非晶态氮化硅颗粒的平均尺寸为150纳米，表面覆盖率为40％。
在步骤10中，反应室的温度为1000℃，反应室的压强为80Torr。
将制备的第二GaN层进行湿法腐蚀以在其表面得到位错坑，其位错坑密度为3.0×108cm-2。
实施例9
其与实施例1基本相同，区别如下：
在步骤7中，腐蚀液的温度为220℃，腐蚀时间为12分钟；第一GaN层上的位错坑的平均横向尺寸为250纳米，平均深度为30纳米。
在步骤9中，反应室的温度为1050℃，反应室的压强为80Torr。所制备的非晶态氮化硅颗粒的平均尺寸为250纳米，表面覆盖率为60％。
在步骤10中，反应室的温度为1050℃，反应室的压强为200Torr。
将制备的第二GaN层进行湿法腐蚀以在其表面得到位错坑，其位错坑密度为2.6×108cm-2。
发明人通过进一步的研究发现，在上述实施例中，将生长了第一GaN层的外延片进行湿法腐蚀，从而使得第一GaN层的上表面具有大量位错坑，其中位错坑的晶面的氮悬挂键数量远远多于平面区域的晶面的氮悬挂键数量。之后采用MOCVD工艺生长非晶态氮化硅颗粒的过程中，硅原子会优先迁移到位错坑中并与氮悬挂键结合生成氮化硅，由此绝大部分非晶态氮化硅颗粒优先位于第一GaN层的位错坑上或位错坑中，这部分非晶态氮化硅颗粒对位错起到阻挡作用，能够有效地减少第二GaN层上的位错密度。另一部分非晶态氮化硅颗粒位于第一GaN层的平面上或位错坑的周围，可以使得位错成环消失。
根据本发明的其他实施例，可以采用现有技术中的其他制备工艺在异质衬底上制备第一GaN层。本发明的实施例并不意欲对第一GaN层的制备工艺进行限定。
在本发明的其他实施例中，在步骤1中，蓝宝石衬底被替换为硅衬底或碳化硅等异质衬底。
在本发明的其他实施例中，在步骤7中，混合腐蚀液中浓硫酸和浓磷酸的比例大于或小于3:1，或将第一GaN层的上表面用浓碱等腐蚀液得到位错坑。
在本发明的其他实施例中，在步骤10中，在MOCVD设备中通入硅烷，从而得到n型掺杂的第二GaN层。
虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。

Claims (12)

1.一种GaN外延片，其特征在于，所述GaN外延片从下至上依次包括：
异质衬底；
第一GaN层，所述第一GaN层的上表面具有多个位错坑；
第一非晶态氮化硅颗粒，所述第一非晶态氮化硅颗粒中的至少一部分位于所述多个位错坑中；以及
第二GaN层。
2.根据权利要求1所述的GaN外延片，其特征在于，所述第一非晶态氮化硅颗粒的平均尺寸为100纳米～300纳米，且表面覆盖率为30％～95％。
3.根据权利要求2所述的GaN外延片，其特征在于，所述第一非晶态氮化硅颗粒的平均尺寸为150纳米～250纳米，且表面覆盖率为40％～60％。
4.根据权利要求1所述的GaN外延片，其特征在于，所述第一GaN层为非掺杂的GaN，其厚度为3微米～4.5微米，所述第二GaN层为非掺杂的GaN或n型GaN，其厚度为2微米～4微米。
5.根据权利要求1至4中任一项所述的GaN外延片，其特征在于，所述第二GaN层的上表面具有多个位错坑，所述GaN外延片还包括：
位于所述第二GaN层的上表面上的多个位错坑中的第二非晶态氮化硅颗粒；以及
位于所述第二GaN层的上表面和所述第二非晶态氮化硅颗粒上的第三GaN层。
6.一种GaN外延片的制备方法，其特征在于，依次包括下列步骤：
1)在异质衬底上形成第一GaN层；
2)将第一GaN层的上表面进行湿法腐蚀以得到多个位错坑；
3)在所述第一GaN层的上表面上沉积第一非晶态氮化硅颗粒；
4)在所述第一GaN层的上表面和所述第一非晶态氮化硅颗粒上形成第二GaN层。
7.根据权利要求6所述的GaN外延片的制备方法，其特征在于，在所述步骤2)中，所述湿法腐蚀的条件为：腐蚀液为浓磷酸溶液或者是浓硫酸和浓磷酸的混合溶液，腐蚀液的温度为160℃～260℃，腐蚀时间为6分钟～20分钟。
8.根据权利要求7所述的GaN外延片的制备方法，其特征在于，所述腐蚀液的温度为180℃～220℃，腐蚀时间为8分钟～12分钟。
9.根据权利要求6所述的GaN外延片的制备方法，其特征在于，在所述步骤3)中，采用MOCVD技术将硅烷和氨气生成的第一非晶态氮化硅颗粒沉积在所述第一GaN层的上表面的多个位错坑中，其中反应室的温度为850℃～1100℃，反应室的压强为30托～300托。
10.根据权利要求9所述的GaN外延片的制备方法，其特征在于，所述反应室的温度为1000℃～1050℃，所述反应室的压强为50托～80托。
11.根据权利要求6所述的GaN外延片的制备方法，其特征在于，在所述步骤4)中，采用MOCVD技术生长所述第二GaN层，其中反应室的温度为950℃～1100℃，反应室的压强为50托～500托。
12.根据权利要求6所述的GaN外延片的制备方法，其特征在于，在所述步骤4)之后还包括如下步骤：
5)将所述第二GaN层的上表面进行湿法腐蚀以得到多个位错坑；
6)在所述第二GaN层的上表面的多个位错坑中沉积第二非晶态氮化硅颗粒；
7)在所述第二GaN层的上表面和所述第二非晶态氮化硅颗粒上形成第三GaN层。
CN201910031467.5A 2019-01-14 2019-01-14 GaN外延片及其制备方法 Pending CN111435694A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910031467.5A CN111435694A (zh) 2019-01-14 2019-01-14 GaN外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910031467.5A CN111435694A (zh) 2019-01-14 2019-01-14 GaN外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN111435694A true CN111435694A (zh) 2020-07-21

Family

ID=71580473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910031467.5A Pending CN111435694A (zh) 2019-01-14 2019-01-14 GaN外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN111435694A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491615B2 (en) * 2005-09-23 2009-02-17 United Microelectronics Corp. Method of fabricating strained-silicon transistors and strained-silicon CMOS transistors
CN101373709A (zh) * 2008-10-21 2009-02-25 中国电子科技集团公司第四十六研究所 一种制备无裂氮化物半导体衬底的方法
CN101770941A (zh) * 2009-12-30 2010-07-07 苏州纳维科技有限公司 半导体材料的生长方法以及半导体衬底

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491615B2 (en) * 2005-09-23 2009-02-17 United Microelectronics Corp. Method of fabricating strained-silicon transistors and strained-silicon CMOS transistors
CN101373709A (zh) * 2008-10-21 2009-02-25 中国电子科技集团公司第四十六研究所 一种制备无裂氮化物半导体衬底的方法
CN101770941A (zh) * 2009-12-30 2010-07-07 苏州纳维科技有限公司 半导体材料的生长方法以及半导体衬底

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法

Similar Documents

Publication Publication Date Title
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
CN1979887B (zh) 自支撑氮化镓单晶衬底及其制造方法
JP3946427B2 (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
CN107275187B (zh) 自支撑氮化镓层及其制备方法、退火方法
KR100956499B1 (ko) 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
US10896818B2 (en) Stacking fault-free semipolar and nonpolar GaN grown on foreign substrates by eliminating the nitrogen polar facets during the growth
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2003249453A (ja) 窒化ガリウム基板の製造方法
CN101295636A (zh) 高晶体质量氮化物外延生长所用图形衬底的制备方法
EP2532022B1 (en) Method for manufacturing gallium nitride wafer
TW201029051A (en) Semiconductor device, light emitting device and method for manufacturing the same
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
JP4996448B2 (ja) 半導体基板の作成方法
CN110783177A (zh) 一种在蓝宝石模板上生长图形化GaN的方法及一种GaN外延片
US20230343890A1 (en) Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN111435694A (zh) GaN外延片及其制备方法
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
JP5071484B2 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
KR20180070781A (ko) 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
US20150263221A1 (en) Semiconductor and Template for Growing Semiconductors
KR102504115B1 (ko) ZnO 기판 상에 우르차이트형 구조를 갖는 반도체 헤테로구조물들
JP2000164514A (ja) 化合物半導体基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200721

WD01 Invention patent application deemed withdrawn after publication