KR100407955B1 - 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법 - Google Patents

퓨전 기판 위에 ＧａＡｓ을 형성하는 방법 Download PDF

Info

Publication number
KR100407955B1
KR100407955B1 KR10-2001-0029772A KR20010029772A KR100407955B1 KR 100407955 B1 KR100407955 B1 KR 100407955B1 KR 20010029772 A KR20010029772 A KR 20010029772A KR 100407955 B1 KR100407955 B1 KR 100407955B1
Authority
KR
South Korea
Prior art keywords
gaas
substrate
layer
fusion
gaas layer
Prior art date
Application number
KR10-2001-0029772A
Other languages
English (en)
Other versions
KR20020090759A (ko
Inventor
황성민
임시종
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0029772A priority Critical patent/KR100407955B1/ko
Publication of KR20020090759A publication Critical patent/KR20020090759A/ko
Application granted granted Critical
Publication of KR100407955B1 publication Critical patent/KR100407955B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

퓨전 기판(fusion substrate) 위에 GaAs을 형성하는 방법에 관한 것으로, GaAs 기판 위에 식각정지층 및 GaAs층을 순차적으로 성장시키고, GaAs 기판의 GaAs층 표면과 준비된 퓨전 기판 표면이 마주보도록 퓨전 기판 위에 GaAs층이 성장된 GaAs 기판을 올린 후, 압력을 가하면서 열처리하여 퓨전 기판과 GaAs층을 접합시킨 다음, GaAs층으로부터 GaAs 기판 및 식각정지층을 제거한다. 그리고, 남아있는 GaAs층을 소정 패턴으로 패터닝하고, 소정 패턴의 GaAs층 전면 위에 GaAs 에피층을 성장시킨다. 본 발명은 GaAs 기판이 아닌 그 외의 퓨전 기판 위에 GaAs 에피층을 구현함으로써, 퓨전 기판들의 장점과 GaAs 에피층의 장점들만 취합하기 때문에 특성이 우수한 새로운 기능의 소자들을 창출할 수 있다.

Description

퓨전 기판 위에 ＧａＡｓ을 형성하는 방법{method for forming GaAs on fusion substrate}
본 발명은 GaAs을 형성하는 방법에 관한 것으로, 특히 퓨전 기판(fusion substrate) 위에 GaAs을 형성하는 방법에 관한 것이다.
최근 Si 반도체와 AlGaAs/GaAs 반도체의 집적에 관한 연구가 많이 진행되고 있다.
Si는 값이 싸고, 지구상에 풍부한 물질이며, 양질의 자연 산화막으로 인하여 공정조건이 확립되었고, 또한 오늘날 대부분의 전자소자에 이용되고 있다.
그러나, Si은 전자의 이동도(mobility)가 작고 광학적 성질이 나쁨으로 인하여 광소자나 초고속 소자에는 이용되지 못하고 있는 실정이다.
한편, AlGaAs나 GaAs는 우수한 광학적 성질과 높은 전자 이동도로 인해 광소자나 초고속 소자의 제작이 가능한 물질들이다.
그러나, Si 웨이퍼에 비해 GaAs 웨이퍼는 훨씬 고가이며 나쁜 열전도도와 양질의 산화막을 얻을 수 없음으로 인해 소자 개발시 많은 문제를 야기시켜 왔다.
그래서 많은 사람들은 Si 웨이퍼 위에 양질의 AlGaAs/GaAs 에피층을 성장시키기 위하여 많은 연구를 진행시켜 왔다.
그러나, AlGaAs나 GaAs는 Si과의 격자상수 차이가 약 4%정도 있기 때문에 양질의 에피층을 성장시키기가 매우 어렵다.
임계두께(critical thickness)가 수 나노미터에 불과하며 그 이상으로의 성장시 많은 드레딩 디스로케이션(threading dislocation)으로 인해 소수 캐리어(minority carrier)를 이용한 소자제작은 극히 어려운 실정이다.
그러므로 이러한 문제를 극복하기 위하여 많은 방법들이 시도되었지만, 아직까지 적절한 해결 방안이 제시되지 못하고 있는 실정이다.
본 발명의 목적은 이러한 문제들을 해결하기 위한 것으로, Si, GaP, 사파이어, Ge, GaN, 금속 등의 퓨전 기판 위에 GaAs을 용이하게 형성할 수 있는 GaAs 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 특성이 향상되고 값이 저렴한 광소자 및 전자소자를 제작할 수 있는 GaAs 형성 방법을 제공하는데 있다.
도 1a 내지 도 1f는 본 발명에 따른 GaAs 형성 방법을 보여주는 공정 단면도
도 2는 본 발명에 따른 GaAs을 형성하기 위하여 사용되는 장치를 보여주는 도면
도 3 및 도 4는 퓨전 기판 위에 형성되는 GaAs 에피층을 보여주는 도면
도 5는 본 발명에 따른 퓨전 기판의 GaAs층 위에 광전소자를 형성한 도면
본 발명에 따른 퓨전 기판 위에 GaAs을 형성하는 방법은 GaAs 기판 위에 식각정지층 및 GaAs층을 순차적으로 성장시키는 단계와, GaAs 기판의 GaAs층 표면과 준비된 퓨전 기판 표면이 마주보도록 퓨전 기판 위에 GaAs층이 성장된 GaAs 기판을 올린 후, 압력을 가하면서 열처리하여 퓨전 기판과 GaAs층을 접합시키는 단계와, GaAs층으로부터 GaAs 기판 및 식각정지층을 제거하는 단계와, 남아있는 GaAs층을 소정 패턴으로 패터닝하는 단계와, 소정 패턴의 GaAs층 전면 위에 GaAs 에피층을 성장시키는 단계로 이루어진다.
여기서, 식각정지층은 AlGaAs 또는 AlAs이고, 두께는 10 - 300nm이며, 퓨전 기판은 Si, GaP, 사파이어, Ge, GaN, 금속 중 어느 하나로 한다.
그리고, GaAs 기판은 NH4OH와 H2O2의 혼합물로 제트(jet) 에칭하여 제거하고, 식각정지층은 HF와 DI의 혼합물로 에칭하여 제거하며, GaAs 에피층은 MOCVD(Metal Organic Chemical Vapor Deposition) 방법으로 형성되고, 성장 온도는 600 - 850℃이며, 주입 도펀트는 CBr4또는 CCl4로 한다.
이와 같이, 본 발명은 GaAs 기판이 아닌 그 외의 퓨전 기판 위에 GaAs 에피층을 구현함으로써, 퓨전 기판들의 장점과 GaAs 에피층의 장점들만 취합하기 때문에 특성이 우수한 새로운 기능의 소자들을 창출할 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
상기와 같은 특징을 갖는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1f는 본 발명에 따른 GaAs 형성 방법을 보여주는 공정 단면도로서, 먼저 도 1a에 도시된 바와 같이 GaAs 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 MO-MBE 등의 화합물 반도체 에피탁시 장비를 이용하여 식각정지층인 AlGaAs 또는 AlAs 등을 약 10 - 300nm 두께로 성장시킨 다음, 후공정에서 퓨전 기판(fusion substrate)으로 전이될 GaAs층을 식각정지층 위에 성장시킨다.
이어, GaAs 기판의 GaAs층을 전이시킬 Si 퓨전 기판을 준비한다.
본 발명에서 사용되는 퓨전 기판은 값이 싼 Si를 비롯하여 GaP, 사파이어, Ge, GaN, 금속 등도 사용될 수 있으나 본 발명에서는 실시예로서 Si 퓨전 기판 위에 GaAs층을 전이하는 방법만을 설명하기로 한다.
이와 같이 준비된 GaAs층이 성장된 GaAs 기판을 TCE, 아세톤, 메탄올의 순서로 세척한 후, HF나 HCl을 DI(초순수)에 희석시킨 용액에 담구어 친수성 표면을 형성한다.
그리고, GaAs층이 전이될 Si 퓨전 기판을 HF와 DI의 희석용액에 담구어 소수성 표면을 형성한 후, RCA1과 RCA2처리를 거쳐 친수성 표면을 형성한다.
이 때, 친수성의 정도를 알아보기 위하여 웨팅 각도(wetting angle)를 측정해 본다.
그리고, 도 1b 및 도 1c에 도시된 바와 같이 GaAs 기판의 GaAs층 표면과 Si퓨전 기판 표면이 마주보도록 Si 퓨전 기판 위에 GaAs층이 성장된 GaAs 기판을 올린다.
이 때, 두 기판은 반데르발스(van der vaals) 힘으로 부착된다.
이와 같이, 반데르발스 힘으로 부착된 기판들은 도 2에 도시된 장치를 이용하여 압력을 가하면서 열처리하면 표면 원자간의 결합이 공유결합으로 바뀌게 된다.
도 2에 도시된 장치에서, 돔(dome)의 형태가 원형으로 된 이유는 접합된 두 시편(sample)에 골고루 압력을 주기 위해서이다.
돔은 알루미늄이나 그래파이트(graphite)로 제작되는데, 약 600℃ 이상에서는 그래파이트 돔을 사용하고 약 600℃ 이하에서는 알루미늄 돔을 사용한다.
여기서, 이 장치가 압력을 일으키는 원동력은 온도 상승시 고정대(fixture), 시편, 돔, 플레이트(plate)의 열팽창에 의해 발생한다.
필요에 따라서는 약 10분에서 약 20시간 정도 열처리 공정을 수행한다.
이와 같은 방법으로, 두 기판을 접합하고 나서, 도 1d에 도시된 바와 같이 GaN로부터 GaAs 기판을 제거하기 위한 리프트-오프(lift-off) 공정을 수행한다.
여기서, GaAs 기판은 제트(jet) 에칭을 통해 제거한다.
제트 에천트(etchant)는 NH4OH와 H2O2의 혼합물로 하는데, 이는 분당 수 마이크로미터를 에칭하며, 식각정지층으로 사용되는 AlGaAs나 AlAs는 거의 에칭하지 않는다.
이러한, 특성을 이용하여 GaAs 기판을 제거한 후, 다시 HF와 DI의 혼합물로 식각정지층인 AlGaAs나 AlAs를 제거하여 GaAs층만을 남겨둔다.
이 용액은 GaAs층은 에칭하지 않고 AlGaAs나 AlAs만을 에칭한다.
그리고, 도 1e에 도시된 바와 같이 포토(photo)나 이-빔(e-beam) 등을 이용한 리소그래피(lithography)법을 이용하여 남아있는 GaAs층을 패터닝한다.
여기서, GaAs층의 패턴은 메사(mesa), 그루브(groove), 그리드(grid) 등의 형태로 제작할 수 있다.
마지막으로, 도 1f에 도시된 바와 같이 MOCVD(Metal Organic Chemical Vapor Deposition) 방법으로 에피택시(epitaxy)를 수행하여 GaAs층 위에 GaAs 에피층을 형성한다.
여기서, GaAs 에피층의 성장 온도는 약 600 - 850℃이며, 주입 도펀트는 CBr4또는 CCl4으로 한다.
도 3 및 도 4는 퓨전 기판 위에 형성되는 GaAs 에피층을 보여주는 도면이다.
도 3 및 도 4에 도시된 바와 같이, I 지역은 Si 퓨전 기판 위에서 성장되는 GaAs 에피층이고, II 지역은 패턴된 GaAs층의 측면에서 성장되는 GaAs 에피층이며, III 지역은 패턴된 GaAs층의 윗면에서 성장되는 지역이다.
I 지역과 III 지역의 면적비는 측면 성장률의 속도에 좌우된다.
측면 성장 속도가 수직 방향의 성장 속도보다 클수록 III 지역의 면적은 넓어지게 된다.
일반적으로 Si 기판 위에서 성장되는 GaAs 에피층은 드레딩 디스로케이션(threading dislocation)의 증가로 인하여 재연성 있는 GaAs/AlGaAs 계열의 소자를 만들 수 없다.
그러나, 본 발명의 도 3 및 도 4와 같이 GaAs 기판 위에서 성장된 GaAs층은 호모에피택시(homoepitaxy)에 해당된다.
도 1f와 같이 Si 퓨전 기판 위에 있는 GaAs 에피층은 GaAs 기판과 거의 같은 결정학적 성질을 갖는다.
그러므로, 이 퓨전 기판 위에는 기존의 GaAs 기판 위에 형성될 수 있는 모든 구조의 층들을 형성시킬 수 있다.
본 발명에서, 도 3과 도 4의 차이는 얼마나 빨리 도 1f와 같이 만들 수 있는지를 보여준다.
에피택시에 있어서, 측면 성장률을 조절할 수 있는 방법은 크게 3가지가 있다.
첫째는 온도이다.
보통 MOCVD를 이용한 에피택시에서는 600 - 850℃에서 수행하는데, 약 600℃에 가까울수록 측면성장율은 증가한다.
둘째로 AsH3와 유기 Ga 소스의 비율이 측면 성장률을 좌우한다.
AsH3의 비율이 클수록 측면성장율이 증가한다.
그러나, 위의 두 방법은 측면성장율이 수직성장율에 비해 두 배 이상 증가하지는 못한다.
측면성장율을 수백 배까지 증가시킬 수 있는 방법은 p 타입 도펀트인 CBr4또는 CCl4를 사용하는 것이다.
이러한 물질들을 사용하는 이점은 도 1e에서 패턴된 GaAs 간의 간격과 도 1f에서 GaAs 에피층의 두께를 조절할 수 있다.
예를 들어, 패턴된 GaAs 간의 거리가 약 200㎛이고 패턴된 GaAs의 높이가 약 1㎛일 때, 측면성장율을 약 100배 증가시킨다면, 수직방향으로 약 1㎛ 성장할 때 도면 1f와 같은 GaAs 에피층을 제작할 수 있다.
이와 같은 방법은 퓨전 기판으로 Si 기판뿐만 아니라 GaP, 사파이어, Ge, GaN, 금속 기판 등에도 적용될 수 있다.
도 5는 본 발명에 따른 퓨전 기판의 GaAs층 위에 광전소자를 형성한 도면으로서, 도 5에 도시된 바와 같이 퓨전 기판의 종류에 관계없이 기존의 GaAs 기판 위에 형성할 수 있는 광소자나 전자소자 등을 GaAs 기판이 아닌 다른 기판에도 만들 수 있다.
본 발명에서와 같이 Si 기판을 사용하는 경우, Si의 높은 열전도율에 의해 GaAs 기판에서 제작된 소자에서 발생하는 열을 잘 방출시킬 수 있고, Si 기판에 회로를 제작하여 여러 가지 기능(광전집합, 증폭 등)들을 갖는 소자를 구현할 수 있다.
다른 기판의 경우에도 그 기판의 특성과 그 기판의 GaAs층 위에 제작된 소자와의 장점만을 취합하여 새로운 기능의 소자를 창출할 수 있다.
이와 같이, 본 발명은 GaAs 기판이 아닌 다른 기판 위에도 우수한 GaAs층을 구현함으로써, GaAs의 장점과 퓨전 기판의 장점을 취합하여 성능이 우수한 소자들을 제작할 수 있다.
즉, 본 발명은 포토다이오드, 레이저 다이오드, 발광 다이오드 등의 광소자와 HEMT(High Electron Mobility Transistor), HBT(Heterojunction Bipolar Transistor) 등의 전자소자를 제작하는데 매우 용이하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (7)

  1. GaAs 기판 위에 식각정지층 및 GaAs층을 순차적으로 성장시키는 제 1 단계;
    상기 GaAs 기판의 GaAs층 표면과 준비된 퓨전 기판 표면이 마주보도록 상기 퓨전 기판 위에 상기 GaAs층이 성장된 GaAs 기판을 올린 후, 압력을 가하면서 열처리하여 상기 퓨전 기판과 GaAs층을 접합시키는 제 2 단계;
    상기 GaAs층으로부터 상기 GaAs 기판 및 식각정지층을 제거하고, 상기 남아있는 GaAs층을 소정 패턴으로 패터닝하는 제 3 단계; 그리고,
    상기 소정 패턴의 GaAs층 전면 위에 GaAs 에피층을 성장시키는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 GaAs 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 단계 후, 상기 퓨전 기판과, GaAs층이 성장된 GaAs 기판을 세척한 후, 상기 퓨전 기판 표면과 상기 GaAs층 표면을 친수성화하는 단계를 더 포함하는 것을 특징으로 하는 GaAs 형성방법.
  3. 제 1 항에 있어서, 상기 식각정지층은 AlGaAs 또는 AlAs이고, 두께는 10 - 300nm인 것을 특징으로 하는 GaAs 형성방법.
  4. 제 1 항에 있어서, 상기 퓨전 기판은 Si, GaP, 사파이어, Ge, GaN, 금속 중 어느 하나인 것을 특징으로 하는 GaAs 형성방법.
  5. 제 1 항에 있어서, 상기 제 3 단계에서, GaAs 기판은 NH4OH와 H2O2의 혼합물로 제트(jet) 에칭하여 제거하고, 식각정지층은 HF와 DI의 혼합물로 에칭하여 제거하는 것을 특징으로 하는 GaAs 형성 방법.
  6. 제 1 항에 있어서, 상기 제 3 단계에서, 상기 GaAs층의 패턴은 메사(mesa), 그루브(groove), 그리드(grid) 형태의 패턴 중 어느 하나인 것을 특징으로 하는 GaAs 형성방법.
  7. 제 1 항에 있어서, 상기 제 4 단계에서, GaAs 에피층은 MOCVD(Metal Organic Chemical Vapor Deposition) 방법으로 형성되고, 성장 온도는 600 - 850℃이며, 주입 도펀트는 CBr4또는 CCl4인 것을 특징으로 하는 GaAs 형성방법.
KR10-2001-0029772A 2001-05-29 2001-05-29 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법 KR100407955B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029772A KR100407955B1 (ko) 2001-05-29 2001-05-29 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029772A KR100407955B1 (ko) 2001-05-29 2001-05-29 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20020090759A KR20020090759A (ko) 2002-12-05
KR100407955B1 true KR100407955B1 (ko) 2003-12-03

Family

ID=27706941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029772A KR100407955B1 (ko) 2001-05-29 2001-05-29 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR100407955B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57107025A (en) * 1980-12-25 1982-07-03 Nec Corp Heat treatment of compound semiconductor
JPH0254589A (ja) * 1988-08-18 1990-02-23 Res Dev Corp Of Japan 面発光レーザの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57107025A (en) * 1980-12-25 1982-07-03 Nec Corp Heat treatment of compound semiconductor
JPH0254589A (ja) * 1988-08-18 1990-02-23 Res Dev Corp Of Japan 面発光レーザの製造方法

Also Published As

Publication number Publication date
KR20020090759A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
KR920006262B1 (ko) 반도체 박막형성법
Krost et al. GaN‐based devices on Si
JP4095066B2 (ja) 窒化ガリウムベース半導体の半導体構造
US7470989B2 (en) Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
KR100369219B1 (ko) 반도체기판과 그의 제작방법 및 해당 반도체기판에 제작된 전자소자
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JPH06252046A (ja) 半導体デバイスおよびその製造方法
US20100244196A1 (en) Group III nitride semiconductor composite substrate, group III nitride semiconductor substrate, and group III nitride semiconductor composite substrate manufacturing method
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
JPS6329928A (ja) シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法
EP0430562B1 (en) Semiconductor heterostructure and method of producing the same
US5084409A (en) Method for patterned heteroepitaxial growth
TWI725418B (zh) 磊晶於異質基板之結構及其製備方法
JP4303379B2 (ja) 半導体基板の製造方法
KR100407955B1 (ko) 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
WO2005038889A1 (en) The method for allngan epitaxial growth on silicon substrate
CN111554570A (zh) 一种GaN厚膜的生长方法
CN111435694A (zh) GaN外延片及其制备方法
JP2002289541A (ja) ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
JP2003086508A (ja) 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス
EP1341222A1 (en) A method for producing a device having a semiconductor layer on a lattice mismatched substrate

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee