JPS6329928A - シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法 - Google Patents

シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法

Info

Publication number
JPS6329928A
JPS6329928A JP62169929A JP16992987A JPS6329928A JP S6329928 A JPS6329928 A JP S6329928A JP 62169929 A JP62169929 A JP 62169929A JP 16992987 A JP16992987 A JP 16992987A JP S6329928 A JPS6329928 A JP S6329928A
Authority
JP
Japan
Prior art keywords
temperature
layer
gallium arsenide
vapor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62169929A
Other languages
English (en)
Inventor
シヤムブー・ケイ・シヤストリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Verizon Laboratories Inc
Original Assignee
GTE Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTE Laboratories Inc filed Critical GTE Laboratories Inc
Publication of JPS6329928A publication Critical patent/JPS6329928A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は半導体材料に関する。特には、本発明は、成る
半導体材料を別種の半導体材料製基板上にエピタキシャ
ル成長せしめる方法と関係する。
従来技術とその問題点 シリコン基板上に直接ガリウムヒ素（ヒ化ガリウム）を
ヘテロエピタキシー成長せしめることは、ガリウムヒ素
及びシリコンデバイスのモノリシック集積回路形成のた
めまた比較的低コスト及び高純度シリコン基板において
高効率光放射ダイオード及び太陽電池の作製のために所
望される。ガリウムヒ素は、分子線エピタキシー（ＭＢ
Ｅ）及び有機金属気相エピタキシー（ＭＯＶＰＥ）技術
によυシリコン基板上にエピタキシー成長せしめられて
きた。しかし、これら方法は、デバイス等級のガリウム
ヒ素エピタキシャル層を生成せしめる為には、付着過程
に先立って８５０　’Ｃ以上のオーダの高温にシリコン
基板を加熱することを必要とする。これら温度はシリコ
ン基板内に既に作成されたデバイス構造にとって有害と
なりうる。加えて、ガリウムヒ素とシリコンとの間の大
きな熱膨張と格子不整合は、エピタキシャル層内に応力
及び転位を惹起しやすく、従って層の厚さに制限を賦果
する。
発明の概要 本発明に従ってシリコン基板上にガリウムヒ素をエピタ
キシャル成長せしめる改善方法は、露出表面を有する単
結晶シリコン基板を室内に配置することから出発する。
ヒ素を含む第１蒸気とガリウムを含む第２蒸気が基板を
第１の所定温度に加熱しつつ室内に導入されて、第１付
着段階中基板の露出表面域上に単結晶ガリウムヒ素の第
１の比較的薄い層を成長せしめる。基板の温度が第２の
所定の温度まで増大される。基板を第２の所定温度に加
熱しつつ、室内に第１蒸気及び第２蒸気が導入されて、
第２付着段階中第１層上に単結晶ガリウムヒ素の第２の
比較的厚い層を成長せしめる。
実施例の説明 本発明に従ってシリコン上に単結晶ガリウムヒ４５０℃
の範囲の温度において、好ましくは約４５０℃において
成長せしめられる。ＣＬ３〜６μｍ厚の緩衝層の続いて
の成長は、５７５〜６５０℃の範囲の温度において、好
ましくは約６００℃（おいて実施される。エピタキシャ
ル成長層は、（１００）配向のシリコン基板上に成長せ
しめられる時（１ｏｏ）配向の鏡面でありそして大部分
単一ドメインから成るように思われる。
所望の場合には、シリコンドープ層が約６５０　’Ｃの
温度で成長せしめられる。
より詳しくは、（１００）配向のシリコンのウェハが２
０％ＨＦ溶液中区１０〜１５秒浸漬することにより化学
的に清浄化されそして後気流乾燥される。各ウェハは、
予じめ真空に排気しそしてアルゴンで４回フラッシング
されたＭＯＶＰＥ反応器の導入室内に置かれる。その後
、ウェハは反応室内に移入されそしてグラファイト製サ
スセプタ上に置かれる。グラファイト製サスセプタは石
英反応管を取巻く誘導加熱フィルに適用されるＲＦエネ
ルギーによυ加熱される。
シリコンウェハが反応室内に置かれた後、圧力は４０〜
１００トル、好ましくは約５０）ルに減少されそしてウ
ェハの温度は約４５０″Ｃに昇温される。温度が約３０
０℃に達する時、アルシン（水素中１０％ＡｓＨ３）が
５６ｃｍ’／分（標準状態）の流量で室に導入される。
温度が約４５０℃で安定化される時、トリエチルガリウ
ム（水素中２％ＴＥＧ）が８ｃｘ”７分（標準状態）の
流量で反応室内に導入される。反応室内に導入されるヒ
素原子対ガリウム原子の比率は約３００対１であシ。
そして望ましくは約２００対１以上である。反応室内の
条件は、シリコン上のガリウムヒ素の成長速度が約３　
ｎｍ７分にあるようなものであった。これら条件は５〜
１０ｎｍ厚の種晶層を生成する為２〜３分間維持される
。基板温度は約６００℃に昇温される。アルシン蒸気の
流１は同一に保持されそしてトリエチルガリウム−水素
混合物の流量が１２５ｃＷＬ３／分（標準状態）に増大
される。これら条件下でガリウム砒素Ｍ衝層が約４０　
ｎｍ７分の速度で成長せしめられる。これら条件は約７
〜９０分間維持されて、α３〜３μｍ厚の緩衝層を成長
せしめる。
ガリウムヒ素にシリコンをドープするためには、シラン
ガス（水素中α２％５ＩＨ４）が、基板を約６５０℃Ｃ
Ｉ温度に加熱しつつ、アルシン及びトリエチルガリウム
と共にｓｔ７分（標準状態）の気体流量において反応室
内に導入される。
図面は、上述した方法に従ってシリコン上に成長せしめ
られたガリウムヒ素のドーピングプロフィル（分布様相
）を例示する。ガリウムヒ素エピタキシャル層は１μｍ
厚のオーダを有しそして上方０．２５μｍがシリコンで
ドープされた。図面はまた、６００″Ｃ及び６５０℃の
温度において同様の条件下でガリウムヒ素基板上に成長
せしめられたガリウムヒ素のエピタキシャル層のドーピ
ングプロフィルをも例示する。シリコン上に成長せしめ
られたガリウムヒ素におけるｎ−ｎ−界面の階段状の急
激な変化特性はホモエピタキシャルガリウムヒ素層にお
いて得られたそれよりも幾分劣っているにすぎない。シ
リコン層上の非ドープガリウムヒ素は１Ｑ　ｌ　’　ａ
ｍ−”未満の差引キャリヤ濃度を有し従ってシリコン基
板から顕著なドーピングが起る可能性は除外されうる。
約１０１１０ｌ６”までドープされた層について為され
たホール効果測定の結果、５７００２”　／Ｖ−８の室
温電子移動度が得られ、これは単一ドメイン構造を意味
する。
Ａ　ｕ　／　Ｇ　ａ　Ａ　ｓ　ショットキダイオードが
、Ｎ形シリコン基板上に付着された非ドープガリウムヒ
素の０．６μｍ厚の層上に作成された。デバイスは低い
逆漏れ電流（（Ｌ　Ｏ５Ａ　／ｃＩＬ！於ＳＶ）と８〜
１０Ｖの降服電圧を有した。０．６μｍ厚の層をなして
形成されたショットキ太陽電池は、ホモエピタキシャ／
ｋＧａＡａ　　ショットキ太陽電池に匹敵する短絡電流
密度を有した（１７−１８ｍＡ／２″）Ｐ形シリコン上
に成長せしめられた１２μｍ厚のガリウムヒ素において
ＦＥＴデバイス構造体が形成された。ガリウムヒ素の上
方１１２μｍが活性層を与える為約６　Ｘ　１０　”　
ｃｍ−”の濃度を持つＮ形となるようドープされた。こ
れらデバイスは良好な電子特性を示し、シリコン基板か
らの満足すべき電気的分離（アイソレーション）が得ら
れた。
発明の効果 本発明のシリコン基板上にガリウムヒ素をエピタキシャ
ル成長せしめる方法は比較的簡易な低温プロセスである
。本２段階プロセスは、はぼ単一ドメインデバイス等級
を有するガリウムヒ素層を生成する。ガリウムヒ素層と
下側のシリコン基板との間に満足しうる電気的分離が得
られる。寸た、使用される温度が低くなしうろこと及び
プロセスが比較的簡単なことにより、生産率は著しく増
大されうる。
本発明の精神内で多くの改変を為しうろことを銘記され
たい。
【図面の簡単な説明】
図面は、シリコン上にエピタキシャル成長せしめられた
ガリウムヒ素のドーピングプロフィルをガリウムヒ素上
にエピタキシャル成長せしめられたガリウムヒ素と比較
するグラフであり、ここではエピタキシャル成長ガリウ
ムヒ素の各々の一部にシリコンがドープされている。

Claims (1)

  1. 【特許請求の範囲】 １）シリコン基板上にガリウムヒ素をエピタキシャル成
    長せしめる方法であつて、 露出表面域を有する単結晶シリコン基板を室内に置く段
    階と、 前記基板を第１温度に加熱しつつヒ素を含有する第１蒸
    気及びガリウムを含有する第２蒸気を室内に導入して、
    第一付着段階として基板の露出表面域上に単結晶ガリウ
    ムヒ素の第１の比較的薄い層を成長せしめる段階と、 基板の温度を第２温度まで増大する段階と、基板を第２
    温度に加熱しつつ前記第１蒸気及び第２蒸気を室内に導
    入して、第２付着段階として前記単結晶ガリウムヒ素第
    １層上に直接単結晶ガリウムヒ素の第２の比較的厚い層
    を成長せしめる段階と を包含するシリコン基板上にガリウムヒ素をエピタキシ
    ャル成長せしめる方法。 ２）第１蒸気がアルシンを含みそして第２蒸気がトリエ
    チルガリウムを含む特許請求の範囲第１項記載の方法。 ３）第１付着段階中、室に導入されるヒ素原子対ガリウ
    ム原子の比が少くとも２００対１である特許請求の範囲
    第２項記載の方法。 ４）第１温度が４２５〜４５０℃でありそして第２温度
    が５７５℃〜６５０℃である特許請求の範囲第２項或い
    は３項記載の方法。 ５）第１及び第２付着段階中室内の圧力が４０〜１００
    トルの範囲にある特許請求の範囲第４項記載の方法。 ６）第１付着段階中第１蒸気及び第２蒸気が第１層を約
    ３ｎｍ／分の成長速度で厚さを成長せしめる流量で導入
    され、そして第２付着段階中第１蒸気及び第２蒸気が第
    ２層を約４０ｎｍ／分の成長速度で厚さを成長せしめる
    流量で導入される特許請求の範囲第５項記載の方法。 ７）第１付着段階に先立つて、第１蒸気を室内に導入す
    る特許請求の範囲第６項記載の方法。 ８）第１温度が約４５０℃でありそして第２温度が約６
    ００℃である特許請求の範囲第７項記載の方法。 ９）第１付着段階が２〜３分の期間実施されそして５〜
    １０ｎｍの第１層が成長せしめられ、そして第２付着段
    階が７〜９０分の期間実施されそして０．３〜３μｍの
    第２層が成長せしめられる特許請求の範囲第８項記載の
    方法。 １０）アルシン及びトリエチルガリウムと共にシランを
    導入しそれにより単結晶ガリウムヒ素がシリコンでドー
    プされる特許請求の範囲第９項記載の方法。
JP62169929A 1986-07-14 1987-07-09 シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法 Pending JPS6329928A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US885343 1986-07-14
US06/885,343 US4699688A (en) 1986-07-14 1986-07-14 Method of epitaxially growing gallium arsenide on silicon

Publications (1)

Publication Number Publication Date
JPS6329928A true JPS6329928A (ja) 1988-02-08

Family

ID=25386691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62169929A Pending JPS6329928A (ja) 1986-07-14 1987-07-09 シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法

Country Status (4)

Country Link
US (1) US4699688A (ja)
EP (1) EP0253611A3 (ja)
JP (1) JPS6329928A (ja)
CA (1) CA1297390C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140014216A (ko) * 2011-04-07 2014-02-05 나스프 Iii/V 게엠베하 III/V Si 템플릿을 제조하기 위한 방법
US9595438B2 (en) 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294286A (en) * 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
GB2162207B (en) 1984-07-26 1989-05-10 Japan Res Dev Corp Semiconductor crystal growth apparatus
US4869776A (en) * 1986-07-29 1989-09-26 Sharp Kabushiki Kaisha Method for the growth of a compound semiconductor crystal
US5578521A (en) * 1986-11-20 1996-11-26 Nippondenso Co., Ltd. Semiconductor device with vaporphase grown epitaxial
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
US4900372A (en) * 1987-11-13 1990-02-13 Kopin Corporation III-V on Si heterostructure using a thermal strain layer
US4910167A (en) * 1987-11-13 1990-03-20 Kopin Corporation III-V Semiconductor growth initiation on silicon using TMG and TEG
US4835116A (en) * 1987-11-13 1989-05-30 Kopin Corporation Annealing method for III-V deposition
US4952527A (en) * 1988-02-19 1990-08-28 Massachusetts Institute Of Technology Method of making buffer layers for III-V devices using solid phase epitaxy
JP2691721B2 (ja) * 1988-03-04 1997-12-17 富士通株式会社 半導体薄膜の製造方法
JPH01289108A (ja) * 1988-05-17 1989-11-21 Fujitsu Ltd ヘテロエピタキシャル成長方法
DE68923756T2 (de) * 1988-10-28 1996-03-07 Texas Instruments Inc Abgedeckte Wärmebehandlung.
US5141569A (en) * 1988-12-22 1992-08-25 Ford Microelectronics Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
US5141893A (en) * 1988-12-22 1992-08-25 Ford Microelectronics Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
US5456206A (en) * 1994-12-07 1995-10-10 Electronics And Telecommunications Research Institute Method for two-dimensional epitaxial growth of III-V compound semiconductors
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
GB2433447A (en) * 2005-12-21 2007-06-27 Durham Scient Crystals Ltd Bulk single crystal material and method of growth
JP5662001B2 (ja) * 2005-12-21 2015-01-28 クロメック リミテッド 半導体デバイス及びその製造方法
GB2433648A (en) * 2005-12-21 2007-06-27 Durham Scient Crystals Ltd Radiation detector formed by deposition of bulk semiconductor crystal layers
CN105023836B (zh) * 2014-04-25 2017-12-05 国家电网公司 一种功率器件的背面buffer层制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368098A (en) * 1969-10-01 1983-01-11 Rockwell International Corporation Epitaxial composite and method of making
DE2021345A1 (de) * 1970-04-30 1972-01-13 Siemens Ag Verfahren zum Herstellen von sauerstoffarmen Galliumarsenid unter Verwendung von Silicium oder Germanium als Dotierstoff
US4062706A (en) * 1976-04-12 1977-12-13 Robert Arthur Ruehrwein Process for III-V compound epitaxial crystals utilizing inert carrier gas
US4147571A (en) * 1977-07-11 1979-04-03 Hewlett-Packard Company Method for vapor epitaxial deposition of III/V materials utilizing organometallic compounds and a halogen or halide in a hot wall system
US4407694A (en) * 1981-06-22 1983-10-04 Hughes Aircraft Company Multi-range doping of epitaxial III-V layers from a single source
JPS6012724A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 化合物半導体の成長方法
US4504331A (en) * 1983-12-08 1985-03-12 International Business Machines Corporation Silicon dopant source in intermetallic semiconductor growth operations
US4588451A (en) * 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140014216A (ko) * 2011-04-07 2014-02-05 나스프 Iii/V 게엠베하 III/V Si 템플릿을 제조하기 위한 방법
JP2014511815A (ja) * 2011-04-07 2014-05-19 エヌアーエスペー スリー／ヴィー ゲーエムベーハー ＩＩＩ／ＶＳｉテンプレートの製造方法
US9595438B2 (en) 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template

Also Published As

Publication number Publication date
CA1297390C (en) 1992-03-17
EP0253611A2 (en) 1988-01-20
US4699688A (en) 1987-10-13
EP0253611A3 (en) 1988-12-14

Similar Documents

Publication Publication Date Title
JPS6329928A (ja) シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4885614A (en) Semiconductor device with crystalline silicon-germanium-carbon alloy
US4762806A (en) Process for producing a SiC semiconductor device
JP5013859B2 (ja) 半導体装置、および薄層歪緩和バッファ成長方法
US5463978A (en) Compound semiconductor and controlled doping thereof
Kong et al. Epitaxial growth of β‐SiC thin films on 6H α‐SiC substrates via chemical vapor deposition
JP5231547B2 (ja) 基板上に結晶ゲルマニウム層を形成する方法
US5141893A (en) Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
US5030580A (en) Method for producing a silicon carbide semiconductor device
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
JPH04223330A (ja) 単結晶珪素基板上への化合物半導体単結晶の作製方法
Takigawa et al. Hetero-Epitaxial Growth of Boron Monophosphide on Silicon Substrate Using B2H6-PH3-H2 System
US4925810A (en) Compound semiconductor device and a method of manufacturing the same
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
KR100450781B1 (ko) Gan단결정제조방법
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JPS60140813A (ja) 半導体装置の製造方法
US5141569A (en) Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
US5766343A (en) Lower bandgap, lower resistivity, silicon carbide heteroepitaxial material, and method of making same
JPH08335695A (ja) 化合物半導体装置及びその製造方法
US5183778A (en) Method of producing a semiconductor device
CN113964179B (zh) 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法
JP3107646U (ja) 化合物半導体エピタキシャルウエハ