CN105023836B - 一种功率器件的背面buffer层制作方法 - Google Patents
一种功率器件的背面buffer层制作方法 Download PDFInfo
- Publication number
- CN105023836B CN105023836B CN201410169697.5A CN201410169697A CN105023836B CN 105023836 B CN105023836 B CN 105023836B CN 201410169697 A CN201410169697 A CN 201410169697A CN 105023836 B CN105023836 B CN 105023836B
- Authority
- CN
- China
- Prior art keywords
- layers
- back side
- extension
- monocrystalline silicon
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 64
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 230000000694 effects Effects 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 239000000243 solution Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000010330 laser marking Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 230000035800 maturation Effects 0.000 abstract description 3
- 206010068052 Mosaicism Diseases 0.000 abstract description 2
- 238000002360 preparation method Methods 0.000 abstract description 2
- 210000003765 sex chromosome Anatomy 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- BYACHAOCSIPLCM-UHFFFAOYSA-N 2-[2-[bis(2-hydroxyethyl)amino]ethyl-(2-hydroxyethyl)amino]ethanol Chemical group OCCN(CCO)CCN(CCO)CCO BYACHAOCSIPLCM-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种功率器件制作方法，具体涉及一种功率器件的背面buffer层制作方法。在3300V以上单晶硅片背面外延一层掺磷浓度高的外延N+层，然后进行背封，防止磷溢出及对相邻片正面造成自掺杂。进行芯片正面工艺，背面的外延N+层会在正面热过程作用下向单晶硅片N‑层进行扩散形成buffer层，在外延N+层浓度确定后，buffer层厚度决定于正面热过程，如厚度不足可在芯片正面工艺前增加一步热过程。本发明通过外延N+层，在实现buffer层的同时保留现有功率器件背面成熟工艺，避免金属粘附性问题；从结构上保证buffer层的完整及背面良好的欧姆接触。
Description
技术领域
本发明涉及一种功率器件制作方法，具体涉及一种功率器件的背面buffer层制作方法。
背景技术
随着电力电子技术的发展，各种变频电路，斩波电路的应用不断扩大，在这些电力电子电路中的主回路不论是采用换流关断的晶闸管，还是采用自关断能力的新型电力电子器件，都需要一个与之并联的快速恢复二极管。尤其是以IGBT，IGCT为代表的电力电子器件的广泛应用，对快恢复二极管又提出新的要求，即具有短的反向恢复时间trr的同时还要具有软恢复特性。
需要注意的是，快恢复二极管并非普通二极管加少子寿命控制技术那么简单，与普通二极管的阴极N+浅结结构不同，快恢复二极管由于恢复速度快通常需要在背面增加buffer层来提高软度。
目前在二极管阳极侧具有较多的软度改善措施：如EMCON、局域寿命控制等等，并已经得到实际应用。阴极侧目前已经实用的软度改善措施即增加buffer层，一般常用的结构有三种，一是外延双基区，通过两次以上外延来实现，二是深扩散双基区，通过一次磷的深扩散形成，三是两次扩散双基区，通过两次磷的深扩散来形成。外延形成buffer层多用于对二极管压降要求较高，频率较低的应用，其软度通常较扩散形成buffer层的二极管要差，扩散形成的buffer层通常应用于对二极管软度要求较高，频率较高，对压降不敏感的应用。
对于3300V以上器件，上述实现方式均存在一些不足尽如人意的方面：对于外延方式，3300V器件的N-区厚度通常要达到300um以上，这样的厚度通过外延来形成是相当困难的，因此目前对于3300V以上器件均用单晶片作为材料片，也就不存在双外延形成buffer层的方式。对于扩散方式，受限于浓度梯度的存在，buffer层形成后，为了保证形成良好的欧姆接触及背面buffer层效果，背面不可减薄过多。目前实际是采用背面通过硅腐蚀液腐蚀硅的方式，此种方式腐蚀速度及均匀性控制较难，并且不能保证在前面加工过程中在硅片背面形成的副产物会全部被腐蚀掉，因此，存在金属粘附性差的可能，严重会导致金属脱落。
发明内容
针对现有技术的不足，本发明的目的是提供一种功率器件的背面buffer层制作方法，该方法从结构上保证buffer层的完整及背面良好的欧姆接触。
本发明的目的是采用下述技术方案实现的：
本发明提供一种功率器件的背面buffer层制作方法，所述功率器件包括依次在单晶硅片N-层背面设置的buffer层、外延N+层和减薄区域，依次在单晶硅片N-层正面设置的金属电极、钝化层和氧化层，其改进之处在于，外延N+层在功率器件正面热过程作用下向单晶硅片N-层进行推结形成buffer层，所述方法包括下述步骤：
(1)单晶硅片处理：对单晶硅片背面进行抛光和清洗，形成单晶硅片N-层；
(2)形成外延N+层：通过外延的方式在单晶硅片的背面形成外延N+层，浓度最低要求1018cm-3以上，以确保在背面金属淀积时形成欧姆接触，在背面减薄及正面热过程会形成浓度梯度双重作用下，减薄最厚区域表面浓度能形成欧姆接触；
(3)正面工艺：完成全部正面工艺，从激光打标到终端钝化完成，正面工艺加工过程中的热过程同时对外延N+层进行推结形成buffer层；
(4)背面减薄：正面工艺同时会造成背面表面残留副产物，氧化层影响背面金属工艺的过程，对背面进行减薄，背面减薄15um，去掉正面工艺加工过程中背面形成的副产物，露出新鲜硅层，通过硅腐蚀液进行背面腐蚀，用于边缘倒角及去除背面减薄时产生的应力；
(5)背面金属；形成背面金属，形成Al/Ti/Ni/Ag或Ti/Ni/Ag背面金属电极。
进一步地，所述步骤(1)中，单晶硅片为3300V以上材料的单晶硅片。
进一步地，所述步骤(2)中，减薄区域厚度为20-100um。
进一步地，所述步骤(3)中，正面工艺都包括通过氧化，光刻，刻蚀，注入，推结形成限定区域掺杂，通过金属蒸发或溅射配合光刻、刻蚀与合金形成正面金属电极，通过涂覆或淀积与光刻，刻蚀形成钝化层。
与现有技术比，本发明达到的有益效果是：
1.通过外延N+层，在实现buffer层(buffer层即为缓冲层)的同时保留现有功率器件背面成熟工艺，避免金属粘附性问题；从结构上保证buffer层的完整及背面良好的欧姆接触。
2.由于功率器件硅片本身厚度均匀性，加工过程中高温造成的芯片翘曲以及减薄机本身的减薄误差，通常分立器件厂家减薄最小厚度设定需要15um，原工艺由于buffer层厚度及浓度梯度问题，无法在减薄机上实现减薄，而此工艺背面生产完全与现有工艺兼容。
附图说明
图1是本发明提供的单晶硅片N-层示意图；
图2是本发明提供的单晶硅片N-层背面经过抛光，清洗，外延N+层示意图；
图3是本发明提供的单晶硅片经过正面工艺过程，同时背面N+形成buffer层示意图；
图4是本发明提供的单晶硅片图2过程电阻率纵向分布示意图；
图5是本发明提供的单晶硅片图3过程电阻率纵向分布示意图；
其中：1.表示材料片N-层；2.表示外延N+层；3.表示buffer层；4.表示氧化层；5.表示金属电极；6.表示钝化层；7表示减薄区域。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
本发明提供一种功率器件的背面buffer层制作方法，功率器件包括所述功率器件包括依次在单晶硅片N-层背面设置的buffer层、外延N+层和减薄区域，依次在单晶硅片N-层正面设置的金属电极、钝化层和氧化层，外延N+层在功率器件正面热过程作用下向单晶硅片N-层进行扩散形成buffer层，所述方法包括：在3300V以上单晶硅片背面外延一层掺磷浓度高的外延N+层，然后进行背封，防止磷溢出及对相邻片正面造成自掺杂。进行芯片正面工艺，背面的外延N+层会在正面热过程作用下向N-单晶片进行扩散形成buffer层，在N+层浓度确定后，buffer层厚度决定于正面热过程，如厚度不足可在芯片正面工艺前增加一步热过程。
具体包括下述步骤：
(1)单晶硅片处理：对单晶硅片背面进行抛光和清洗，形成单晶硅片N-层；单晶硅片为3300V以上材料的单晶硅片。
(2)形成外延N+层：通过外延的方式在单晶硅片的背面形成外延N+层，浓度最低要求1018cm-3以上，以确保在背面金属淀积时形成良好的欧姆接触，在背面减薄及正面热过程会形成浓度梯度双重作用下，减薄最厚区域表面浓度能形成欧姆接触，减薄区域厚度为20-100um。背面外延N+层也可以是双层或多层外延。
(3)正面工艺：完成全部正面工艺，从激光打标到终端钝化完成，包括但不限于通过氧化，光刻，刻蚀，注入，推结形成限定区域掺杂，通过金属蒸发或溅射配合光刻，刻蚀与合金形成正面金属电极，通过涂覆或淀积与光刻，刻蚀形成钝化层，正面工艺加工过程中的热过程同时对外延N+层进行推结形成buffer层；
(4)背面减薄：正面工艺同时会造成背面表面残留副产物，氧化层影响背面金属工艺的过程，对背面进行减薄，背面减薄15um，去掉正面工艺加工过程中背面形成的副产物，露出新鲜硅层，通过硅腐蚀液进行背面腐蚀，用于边缘倒角及去除背面减薄时产生的应力；
(5)背面金属；形成背面金属，形成Al/Ti/Ni/Ag或Ti/Ni/Ag背面金属电极。
通过背面外延方式形成掺磷外延N+层，通过热过程的反扩散来实现buffer层，从而与现有背面减薄背金成熟工艺完全兼容。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。
Claims (4)
1.一种功率器件的背面buffer层制作方法，所述功率器件包括依次在单晶硅片N-层背面设置的buffer层、外延N+层和减薄区域，依次在单晶硅片N-层正面设置的金属电极、钝化层和氧化层，其特征在于，外延N+层在功率器件正面热过程作用下向单晶硅片N-层进行推结形成buffer层，所述方法包括下述步骤：
(1)单晶硅片处理：对单晶硅片背面进行抛光和清洗，形成单晶硅片N-层；
(2)形成外延N+层：通过外延的方式在单晶硅片的背面形成外延N+层，浓度要求在1018cm-3以上，以确保在背面金属淀积时形成欧姆接触，在背面减薄及正面热过程会形成浓度梯度双重作用下，减薄区域表面浓度能形成欧姆接触；
(3)正面工艺：完成全部正面工艺，从激光打标到终端钝化完成，正面工艺加工过程中的热过程同时对外延N+层进行推结形成buffer层；
(4)背面减薄：正面工艺同时会造成背面表面残留副产物，氧化层影响背面金属工艺的过程，对背面进行减薄，背面减薄15um，去掉正面工艺加工过程中背面形成的副产物，露出新鲜硅层，通过硅腐蚀液进行背面腐蚀，用于边缘倒角及去除背面减薄时产生的应力；
(5)背面金属；形成背面金属，形成Al/Ti/Ni/Ag或Ti/Ni/Ag背面金属电极。
2.如权利要求1所述的功率器件的背面buffer层制作方法，其特征在于，所述步骤(1)中，单晶硅片为3300V以上材料的单晶硅片。
3.如权利要求1所述的功率器件的背面buffer层制作方法，其特征在于，所述步骤(2)中，减薄区域厚度为20-100um。
4.如权利要求1所述的功率器件的背面buffer层制作方法，其特征在于，所述步骤(3)中，正面工艺都包括通过氧化，光刻，刻蚀，注入，推结形成限定区域掺杂，通过金属蒸发或溅射配合光刻、刻蚀与合金形成正面金属电极，通过涂覆或淀积，并进行光刻和刻蚀形成钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410169697.5A CN105023836B (zh) | 2014-04-25 | 2014-04-25 | 一种功率器件的背面buffer层制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410169697.5A CN105023836B (zh) | 2014-04-25 | 2014-04-25 | 一种功率器件的背面buffer层制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105023836A CN105023836A (zh) | 2015-11-04 |
| CN105023836B true CN105023836B (zh) | 2017-12-05 |
Family
ID=54413713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410169697.5A Active CN105023836B (zh) | 2014-04-25 | 2014-04-25 | 一种功率器件的背面buffer层制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105023836B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4699688A (en) * | 1986-07-14 | 1987-10-13 | Gte Laboratories Incorporated | Method of epitaxially growing gallium arsenide on silicon |
| CN103035794A (zh) * | 2012-12-11 | 2013-04-10 | 广州市众拓光电科技有限公司 | 一种生长在Si衬底上的LED外延片及其制备方法 |
| CN103151262A (zh) * | 2011-12-07 | 2013-06-12 | 无锡华润华晶微电子有限公司 | 平面型绝缘栅双极型晶体管及其制备方法 |
| CN103579367A (zh) * | 2013-11-08 | 2014-02-12 | 国家电网公司 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
-
2014
- 2014-04-25 CN CN201410169697.5A patent/CN105023836B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4699688A (en) * | 1986-07-14 | 1987-10-13 | Gte Laboratories Incorporated | Method of epitaxially growing gallium arsenide on silicon |
| CN103151262A (zh) * | 2011-12-07 | 2013-06-12 | 无锡华润华晶微电子有限公司 | 平面型绝缘栅双极型晶体管及其制备方法 |
| CN103035794A (zh) * | 2012-12-11 | 2013-04-10 | 广州市众拓光电科技有限公司 | 一种生长在Si衬底上的LED外延片及其制备方法 |
| CN103579367A (zh) * | 2013-11-08 | 2014-02-12 | 国家电网公司 | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 快恢复二极管及缓冲层结构特性研究;陈鸿;《中国优秀硕士学位论文全文数据库·信息科技辑》》;20111231(第S2期);第I135-277页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105023836A (zh) | 2015-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569067B (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| CN103578978B (zh) | 一种基于硅基键合材料的高压快恢复二极管制造方法 | |
| CN104201102A (zh) | 一种快恢复二极管frd芯片及其制作工艺 | |
| CN106298512A (zh) | 一种快恢复二极管及其制备方法 | |
| CN105609549B (zh) | 双向放电管芯片的制造方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN103839805A (zh) | 一种功率器件的制备方法 | |
| TW200812110A (en) | Vertical nitride semiconductor light emitting diode and method of manufacturing the same | |
| CN109545699B (zh) | 一种测量SiC衬底背面欧姆接触的比接触电阻率的方法 | |
| CN110504330A (zh) | 一种肖特基二极管及其制备方法 | |
| CN104362182B (zh) | 一种平面双结型稳压二极管芯片及其生产工艺 | |
| CN105023836B (zh) | 一种功率器件的背面buffer层制作方法 | |
| CN103928524A (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN205385026U (zh) | 双向放电管芯片 | |
| CN102956748A (zh) | 一种一次形成太阳能电池选择性发射极的扩散方法 | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN111276533B (zh) | 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法 | |
| CN206271661U (zh) | 一种快恢复二极管 | |
| CN100533688C (zh) | 浅结二极管芯片的制作方法 | |
| CN109390233A (zh) | 一种沟槽式肖特基的制造方法 | |
| JP2011166034A (ja) | 半導体装置の製造方法 | |
| CN201699017U (zh) | 一种大功率平面结双向tvs二极管芯片 | |
| CN101582380B (zh) | 高压晶闸管及其制造方法 | |
| CN202564375U (zh) | 一种带缓冲层结构晶闸管 | |
| CN204067359U (zh) | 一种肖特基势垒二极管芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |