JP5662001B2 - 半導体デバイス及びその製造方法 - Google Patents

半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP5662001B2
JP5662001B2 JP2008546618A JP2008546618A JP5662001B2 JP 5662001 B2 JP5662001 B2 JP 5662001B2 JP 2008546618 A JP2008546618 A JP 2008546618A JP 2008546618 A JP2008546618 A JP 2008546618A JP 5662001 B2 JP5662001 B2 JP 5662001B2
Authority
JP
Japan
Prior art keywords
substrate
bulk
crystal material
single crystal
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008546618A
Other languages
English (en)
Other versions
JP2009520676A (ja
Inventor
アーナブ バス，
アーナブ バス，
マックス ロビンソン，
マックス ロビンソン，
ベン カントウェル，
ベン カントウェル，
アンディ ブリンクマン，
アンディ ブリンクマン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Durham Scientific Crystals Ltd
Kromek Ltd
Original Assignee
Durham Scientific Crystals Ltd
Kromek Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0526070A external-priority patent/GB2435715A/en
Priority claimed from GB0526073A external-priority patent/GB2433447A/en
Application filed by Durham Scientific Crystals Ltd, Kromek Ltd filed Critical Durham Scientific Crystals Ltd
Publication of JP2009520676A publication Critical patent/JP2009520676A/ja
Application granted granted Critical
Publication of JP5662001B2 publication Critical patent/JP5662001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02474—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02477—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/0248—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/266—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension of base or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Description

本発明は、半導体デバイス及びその製造方法に関する。詳しくは、本発明は、異なる材料でできた基板上に形成されたＩＩ−ＶＩ族の材料からなるデバイス及びこのような構造を形成するための方法に関する。
単結晶材料は、多くの重要な用途を有する。例えば、バルクのテルル化カドミウム（ＣｄＴｅ）半導体及びバルクのテルル化カドミウム亜鉛（ＣＺＴ）半導体は、とりわけ、安全保護スクリーニング、医療描画法及び宇宙探査の用途を有するｘ線検出器及びガンマ線検出器として有用である。
多くの用途では、最適な一様性で、かつ、最少の不純物で迅速に形成することができる、大きなサイズの分厚い単結晶を有することが望ましい。
従来、単結晶は、ブリッジマン法のような直接凝固技術、移動ヒータ（ＴＨＭ）、傾斜凍結（ＧＦ）、又は、結晶が溶融物から成長する他の液相結晶成長法、又は、自己シード添加気相結晶成長法を使用して形成される。これらの従来の方法の場合、品質の高い結晶を一貫して形成することは困難であり、又は、直径が２５ｍｍ又は５０ｍｍを超える単結晶を形成することは困難である。詳しくは、これらの周知の結晶形成方法の場合、転位、亜結晶粒境界及び双晶が容易に形成される。また、高圧ブリッジマン法の場合、空洞が形成される潜在的な問題が存在する。
ＣｄＴｅ結晶を形成する場合、これらの問題は、とりわけ深刻である。ＣＺＴの製造には亜鉛が含まれており、この亜鉛によって格子が強化されるため、ある程度これらの問題が緩和されるが、凝固界面における亜鉛偏析のため、軸方向の組成プロファイルが傾斜することがある。しかし、ＣＺＴ成長にはより高い温度が必要であり、これは望ましいことではない。また、プロセスには、溶融物中の過剰テルルによる析出物及び介在物を形成する傾向がある。テルル化介在物（telluride inclusions）は、そのサイズが数十ミクロンになる傾向があり、これは、検出器の用途の場合、重大な問題になることがある。更に、個々の介在物と結合した転位雲（dislocation cloud）が存在することがあり、その結晶から形成される検出器の性能に影響を及ぼすことがある。
欧州特許ＥＰ−Ｂ−１０１９５６８に、物理気相技術を使用して結晶を形成する方法が開示されている。このプロセスは、マルチチューブ物理気相移送（ＭＴＰＶＴ）として知られている。この方法によれば、成長させるべき材料のシンク即ちシード結晶が設けられる。気相材料がシンク即ちシード結晶に設けられ、それにより核化が進行し、続いて材料がデポジットしてシンク即ちシード結晶の上に結晶が成長する。シンク即ちシード結晶は、その材料及び構造が成長させるべき結晶材料と類似していなければならず、例えば、ドープされた、又は、変化がより小さい結晶組成のみである。詳しくは、ＥＰ−Ｂ−１０１９５６８は、ソース区域（zone）からシンク区域へ蒸気を移送することができる通路を介して、ソース区域に接続されたシンク区域にシンク即ちシード結晶が設けられる方法を開示している。ソース区域及びシンク区域の温度は、それぞれ独立して制御することができ、これらの区域は、熱的に絶縁される。
ＥＰ−Ｂ−１０１９５６８に開示されているマルチチューブ物理気相移送プロセスは、より一様で、かつ、高い品質の結晶を一貫して製造することができるが、シード結晶の上にシード結晶より少しでも大きい結晶を成長させることは不可能であるため、依然として、成長させることができる結晶のサイズが制限される問題を抱えている。
従来技術による方法によって形成される結晶は、そのサイズが制限されるため、より小さい結晶を合わせてアレイ状にタイル張りにすることによって、サイズの大きい検出器を製造することが知られている。その場合、個々の材料片と材料片の間の継ぎ目を補償するために、コンピュータ・ソフトウェアを使用する必要がある。
また、シリコン又はガリウム砒素などの材料から形成された大型基板を設け、かつ、単結晶テルル化カドミウム又は単結晶テルル化カドミウム亜鉛の薄膜をデポジットさせることが知られている。この薄膜は、分子線エピタキシ、化学気相成長、スパッタリング、有機金属化学気相成長（ＭＯＣＶＤ）、有機金属気相エピタキシ（ＭＯＶＰＥ）、及び、液相エピタキシ（ＬＰＥ）などの薄膜成長技術を使用して、デポジットさせることができる。これらの方法を使用することにより、１時間当たり０．１ミクロンと１０ミクロンの間の速度で単結晶薄膜層を成長させることができ、従って、層の厚さが極めて限定される。通常、このような薄膜の最大厚さは、１ミクロンないし１０ミクロンである。基板上に薄膜を形成し、面積の広い半導体結晶を得ることができるが、このような膜は、ｘ線及びガンマ線の検出器としての使用には適していない。ｘ線及びガンマ線を検出する場合、エネルギーの大きい光子を停止させるために、十分な厚さの材料を設ける必要がある。１００ｋｅＶ８の光子エネルギーで入射する放射の９０％を捕獲するためには、ＣｄＴｅ層は、約１１ｍｍの厚さを有する必要がある。薄膜を成長させるための通常の方法を使用した場合、この厚さのＣｄＴｅ層を得るためには、約１０，０００時間を要することになる。従って、薄膜デポジット方法を使用して適切な結晶を成長させることはできない。
スクリーン印刷技術を使用して、基板上に分厚い材料の層をデポジットさせることができることは知られているが、これらの層は単結晶層ではなく、従って、ｘ線及びガンマ線の検出には適していない。
国際特許出願ＷＯ２００２／４４４４３に、ＩＩＩ族の金属窒化物材料、例えば窒化ガリウムを製造するための方法及び装置が開示されている。この文書の開示によれば、ベース基板が、ＩＩＩ族の金属ターゲットと共に、スパッタデポジットチャンバに設けられる。ターゲットをスパッタリングし、かつ、ＩＩＩ族の金属ソース蒸気を生成するために、エネルギーの大きいプラズマ増速環境が、チャンバ内に生成される。また、窒素を含有したガスがチャンバに設けられる。反応物蒸気種を含有したＩＩＩ族の金属の成分及び窒素が、チャンバ内に生成され、基板にデポジットされる。一実施形態では、ＩＩＩ族の金属窒化物材料のバッファ層が基板上に形成され、また、反応性スパッタリング法によってバルクＩＩＩ族の金属窒化物材料がこのバッファ層にデポジットされる。ＩＩ−ＶＩ族の材料は、物理的なスパッタリングが不可能であり、又は、反応性ガスとして設けることができないため、このような方法は、ＩＩ−ＶＩ族の材料をデポジットさせるためには適していない。
ＥＰ−Ａ−０１６９１４２２に、シリコン基板又はガリウム砒素基板上にテルル化カドミウム層又はテルル化カドミウム亜鉛層を形成するための、有機金属気相エピタキシ法の使用が開示されている。この方法は化学気相成長技術である。開示されている一実施形態によれば、基板とテルル化カドミウム成長層又はテルル化カドミウム亜鉛成長層との間に、ヒ素をドープすることができるテルル化カドミウム又はテルル化カドミウム亜鉛の薄層が設けられる。有機金属気相エピタキシ成長技術には欠点があり、例えば、ソース材料のコストが高く、また、使用される有機金属プリカーソルからの炭素のデポジットに関連する問題がある。成長する結晶にデポジット物が降りかかる危険を最小にするためには、このような炭素を周期的に除去しなければならない。そのため、１回の操作でデポジットさせることができる厚さが薄くなっている。
本発明の一態様によれば、基板と、基板上に設けられ直接形成された中間層と、遷移領域と、遷移領域の延長として設けられ、かつ、形成されたＩＩ−ＶＩ族の材料のバルク結晶とを備え、遷移領域が中間層の材料とバルク結晶材料の間の遷移を設ける構造が設けられる。
従来、基板と、異なる格子構造を有するバルク結晶材料との間の結晶不整合が、このような基板上へのバルク結晶材料の形成を妨害すると考えられており、又は、このような結晶不整合が、材料と材料の間の、デバイスに許容できない影響を及ぼす許容できない応力の原因になっていると考えられている。例えば、格子パラメータａ＝６．４８１Åを有することになるテルル化カドミウム結晶材料を、格子不整合のために格子パラメータａ＝５．４３０９Åを有することになるシリコン基板上に直接設けることが可能であるとは、一般的には考えられていない。従って、この考え方のため、任意の与えられた基板上に成長させることができるバルク結晶材料が制限される。しかし、本発明者らは、基板とバルク結晶材料との間に、本発明に従って中間層及び遷移領域を備えることにより、基板とバルク結晶の間の結晶構造を徐々に変化させることができ、この結晶構造の漸進的な変化により、基板の格子構造及びデポジットする結晶材料のあらゆる不整合を補償することができることを見出した。
本発明の構造によれば、基板とは異なるバルク結晶材料、詳しくは、下側の基板とは異なる格子構造を有するバルク結晶材料を基板上に形成することができる。層になったこれらの複合材料は、従来の周知の材料より良好な物理特性又は構造特性を有することがあり、従って、異なる用途を有することがある。
中間層は、基板と両立する格子構造を有することが好ましい。
本発明によれば、基板の好ましい実施例は、シリコン基板、ガリウム砒素基板及び炭化シリコン基板を備える。形成されるＩＩ−ＶＩ族のバルク結晶材料は、テルル化カドミウム、テルル化カドミウムマンガン及びテルル化カドミウム亜鉛などの半導体を含むことができる。
中間層は、バルク結晶材料と同一の材料の層であっても、又は、バルク結晶材料とは異なる材料の層であってもよい。
中間層の材料からバルク結晶材料への遷移が存在する遷移領域は、中間層の組成からバルク結晶材料の組成へ徐々に変化する領域を含むことができる。
好ましい実施例では、同一の成長技術を使用して遷移領域及びバルク結晶をデポジットさせることができるが、基板にデポジットする材料の組成及び成長速度を徐々に変化させるために、成長サイクルの間、成長パラメータが初期変化する。初期遷移の間に遷移領域が形成される。デポジットさせるべきバルク結晶の材料への変化が完了すると、バルク結晶材料を速やかにデポジットさせるために、成長速度を加速することができる。その場合、装置は、基板にデポジットさせるべき異なるソース材料を導入するための手段を備えることが好ましい。
また、中間層も、遷移領域及びバルク結晶層と同一の技術を使用して形成することができる。
基板、中間層、遷移領域及びバルク結晶材料の他に、追加層をデポジットさせることも可能である。例えば、インジウム、白金、金又はアルミニウムの層などの金属層を、メタルコンタクト用として形成することができる。別法又は追加として、誘電体層を設けることも可能である。誘電体層は可視光及び近赤外光を遮断するフィルタとして作用させることができるため、この誘電体層は、構造を放射検出器として使用する場合に、とりわけ有用である。
本発明の第２の態様によれば、物理気相成長法を使用して、バルク単結晶材料、詳しくはＩＩ−ＶＩ族の材料を成長させる方法が提供される。この方法によれば、形成すべき結晶材料とは異なる材料のシード基板上に、結晶材料が形成される。異質の基板上への結晶材料の形成を可能にするために、適切な気相成長法によって、最初に、基板上に単結晶材料の中間層が形成され、中間層の上に遷移領域が形成され、かつ、遷移領域の上にバルク単結晶材料が成長される。中間層は、通常、薄膜層である。
本発明による方法によれば、物理気相成長法を使用して、品質の高いバルク結晶材料を速やかに形成することができ、必要な厚さの材料を許容可能な時間内に形成することができる。より大型の異質シード基板は、必要な結晶材料のシードより入手しやすいことがしばしばであるため、異質のシードを使用することにより、物理気相成長法によって従来可能であったサイズより大きいサイズを有する結晶材料を製造することができる。従って、本発明によれば、結晶材料の形成速度及び品質の点で、物理気相成長法に関連する利点が提供され、その一方で、従来の場合より広い面積の結晶を形成することができる。
本発明の利点の１つは、大型検出器などに使用するためのサイズの大きい結晶材料を製造する能力であるが、基板及び基板上に成長した結晶材料をより小さい小片に分割することも可能である。単一の大型結晶片を製造し、次に、この結晶片をより小さい小片に分割することにより、必要なより小さい小片を個々に形成する場合より、必要な結晶材料をより迅速に、かつ、より優れた稠密さで製造することができると考えられる。
一実施形態では、標準の薄膜成長技術を使用して中間層を形成することができる。これらの薄膜成長技術には、分子線エピタキシ、化学気相成長、スパッタリング、有機金属化学気相成長（ＭＯＣＶＤ）、有機金属気相エピタキシ、及び、液相エピタキシがある。これらの方法はすべて比較的低速であるが、中間層は極めて薄いため、この層の成長速度は、製造プロセス全体の中では何ら重要ではない。代替実施形態では、基板上に薄膜中間層を成長させるために物理気相成長技術が使用される。気相成長技術を使用して、１００ミクロン／時と５００ミクロン／時の間の典型的な成長速度で結晶材料を成長させる場合、その成長により、デポジットさせる材料と同一の材料の層が下側に設けられる必要がある。しかし、１ミクロン／時と１０ミクロン／時の間の成長速度で薄膜が成長するように諸条件が調整される場合、異質のシード上に薄膜を成長させることができる。
遷移領域及びバルク結晶は、同一の成長技術を使用してデポジットさせることができるが、成長速度を徐々に加速するために、成長サイクルの間、成長パラメータが変化する。詳しくは、材料を基板上に初期デポジットさせる場合、材料の適切な核化及び形成を可能にするために成長速度を遅くすることになる。この初期材料のデポジットが完了すると、成長パラメータを変更して、結晶材料の形成速度を速くすることができる。同一の技術を使用して中間層を形成する場合、遅い薄膜型デポジットからより速いバルク結晶デポジットへデポジットが変化する初期領域を存在させることになる。この変化は漸進的な変化であっても、又は、急激な変化であってもよい。
変更すべきパラメータには、ソース温度（Ｔｓｏｕｒｃｅ）及び基板温度（Ｔｓｕｂ）のうちの少なくとも１つを含めることができる。ソース温度及び／又は基板温度を変化させることにより、温度差（ΔＴ）が変化することになる。通常、最低ソース温度は、材料の昇華を保障するために、約４５０℃にすることになる。４５０℃未満の温度では実質的な昇華が生じないであろう。最低基板温度は約２００℃である。例えばソース温度を高くすることによって温度差を大きくすることにより、全体的な成長速度を速くすることができる。成長温度及び昇華温度は、デポジットさせる材料によって決まることは理解されよう。例えばヨウ化水銀の成長温度は約１００℃ないし１５０℃であり、また、昇華温度は約２００℃ないし３００℃である。
遷移領域及び／又はバルク結晶材料は、ＥＰ−Ｂ−１０１９５６８に開示されているように、マルチチューブ物理気相移送法を使用して成長させることが好ましい。
シード基板は、様々な材料から形成することができる。しかし、これらの基板のための好ましい材料は、シリコン及びガリウム砒素である。シリコン基板及びガリウム砒素基板上に結晶を形成する利点は、これらの基板が良好な機械的強度を有しており、また、許容可能な価格で商業的に入手することができることである。これらの両方により、頑丈性に欠ける基板ではより困難であろう、基板上への結晶材料の稠密で確実な形成が促進され、また、形成される材料の、一連の処理、使用及び輸送における完全性の維持が促進される。
基板は、結晶材料の必要なサイズに応じて、必要な任意のサイズにすることができる。しかし、基板は、２５ｍｍより大きい直径、好ましくは５０ｍｍより大きい直径、最も好ましくは少なくとも１５０ｍｍの直径を有することが好ましい。基板は、その時点で利用可能な大きさにすることができる。
形成されるバルク結晶材料は、テルル化カドミウム、テルル化カドミウム亜鉛（ＣＺＴ）、テルル化カドミウムマンガン、及び、炭化シリコン（ＳｉＣ）を含有することができる。材料がテルル化カドミウム亜鉛である場合、その材料は、Ｃｄ１−ｘＺｎｘＴｅの組成を有することになる。
以下、本発明について、添付の図面を参照して実施例によって説明する。
図１に、本発明による構造を形成するための好ましい装置が示される。この装置は、バルク単結晶材料の形成に適する。通常、バルク結晶材料は、少なくとも５００ミクロンの厚さを有することになる。
この装置は、真空ジャケット２１内に収納された石英エンベロープ２０の形態の排気されたＵ字管を備える。それぞれソース区域２４及びシンク区域２５のための２つの別個の３区域垂直管状炉２２、２３が設けられる。ソース及びシンク区域は、通路２６を形成する光学的に加熱された水平クロスメンバ２７によって接続される。通路２６には流れ絞り機構２８が設けられる。通路は、いずれの場合も９０°の角度で偏向する２つの別個ポイントを備えており、正常な位置での監視（in-situ monitoring）のため、及び、ソースからシンク区域への蒸気移送のために、分岐する通路間に、それぞれ接合を設ける。それぞれソース及びシンクへの光学的アクセスを可能にする窓が設けられる。シンク区域内で成長する結晶の表面の温度は、真空ジャケットの外部に配置され、かつ、成長する結晶の表面と光学的に結合する高温計又は他の光学的診断装置３３によって監視することができる。診断装置は、適切な制御システムと結合しており、シンク区域の温度を変化させている。この装置は、更に、流れ絞り機構２８の領域のアクセスポート３３ないし３６による蒸気圧を正常な位置で監視するための手段を備え、この手段を介して、蒸気圧監視ランプ及び光学系を、外部の位置から、図に示すように、蒸気移送のための通路２６に対して径方向に正反対の位置３５、３６に配置された検出器を備えた真空ジャケットへ導くことができる。これらは、プロセスを制御するための制御システムに適切にリンクされる。
内部で移送が生じるソース管、成長管及びクロスメンバは、石英から製造されており、システムは、クロスメンバと２本の垂直の管との間のすりガラスの継ぎ目で取外し可能であり、従って、成長した結晶を取り出すことができ、また、ソース材料を補給することができる。放射シールド（簡潔にするために図には示されていない）とシステム全体を取り囲んでいる真空ジャケットとが相俟って、断熱を設ける。クロスメンバの中心には、キャピラリ又は焼結石英ディスクなどの流れ絞り機構が配置される。成長は、成長管内の石英ブロックの上に配置される基板上で生じ、このガラスブロックと石英エンベロープの間の間隙が下流側の流れ絞り機構を形成する。ソース管へのガス入口のための準備がなされており、成長管には、別個のポンプシステムによって、又は、冷たいダンプ管を介した真空ジャケットへの接続によってポンプ供給することができる。
多数の追加ソース管を設けることができる。その場合、追加ソース管には、デポジットのための異なる材料を入れることができ、また、追加ソース管は、別個のヒータを備えることができる。
図２に、本発明によるデバイスの構造が示される。以下でより詳細に説明するように、この構造は、基板１０、中間層１１、遷移領域１２及びバルク結晶材料１４を備える。好ましい実施例では、式ａ：ｂ：ｙ１、２、３．．．：ｃによって構造全体を定義することができる。ａは基板１０、ｂは中間層１１、ｃはバルク結晶材料１４であり、また、ｙ１、２、３．．．は界面領域即ち遷移領域１２である。
基板１０は、図１に関連して説明した装置に設けられる。この基板は、シリコン、ガリウム砒素、ゲルマニウム、炭化シリコン、及び、サファイヤを始めとする多数の異なる材料のうちの１つであってもよい。基板１０は、通常、機械的な安定性を持たせるために１００ミクロンを超える厚さ、好ましくは少なくとも２００ミクロンの厚さを有することができ、また、利用可能な任意のサイズを有することができる。現在、直径が最大３００ｍｍのシリコン基板を利用することができる。
ソースは、基板１０にデポジットさせる材料を供給するために設けられる。
特定の材料を既存の層の上に適切にデポジットさせることができるかどうか、又は、隣接する層と層の間の不整合に起因する問題が生じるかどうかを決定する多くの要因が存在する。不整合は、格子パラメータ、熱膨張係数及び／又は弾性率などのパラメータ間に不整合が存在する場合に生じることがある。不整合を最小化するためには、理想的には、隣接する層の材料のパラメータを、可能な限り近くしなければならない。隣接する層の格子パラメータに大きな差がある場合、例えば、格子パラメータ間の差が３％より大きい場合、一連の層をデポジットさせる際にミスフィット転位が生じることがある。しかし、大抵の場合、これらのミスフィット転位は、最初の数原子層の間、典型的には１０ミクロン以内に十分に成長しつくし、従って、残りの材料は完全に緩和されることになる。しかし、この緩和が生じるのは成長温度においてのみである。成長温度以外の温度において、隣接する層の熱膨張係数の間に差がある場合、熱歪みが生じることになる。このような歪みは、その構造内の他の層、例えば基板又は結晶材料に伝わることがある。結晶材料が十分に分厚い場合、歪みが生じる位置は、通常、基板の中である。例えば、厚さが約２５０ミクロンのＣｄＴｅ層を３５０ミクロンのガリウム砒素基板上に５００℃で形成する場合、一連の結晶形成の間、デバイスを約７００℃の温度で保持することにより、ＣｄＴｅ層には実質的に歪みが生じないことが判っている。
本発明の一実施例によれば、最初に中間層１１をデポジットさせるべくソースが選択される。中間層は、約１０ミクロンと１０００ミクロンの間、好ましくは１００ミクロンないし７００ミクロンの範囲の厚さを有することになる。この厚さの中間層は、バルク結晶成長の初期段階の間、層のあらゆる初期昇華に耐えることになる。上で説明したように、１０ミクロンの厚さは、ミスフィット転位が十分に成長しつくすためには十分であり、また、層をより分厚くすることにより、あらゆる歪みの発生を主として基板の中に確実に限定することができる。基板がシリコン基板である場合、これは、格子パラメータａ＝５．４３０９Åを有することになる。この場合、また、中間層は、基板上にデポジットしたＧａＰの初期層を備えることができる。ＧａＰは、格子パラメータａ＝５．４５０６Åを有する。この格子パラメータは、下側のシリコン基板１０の格子パラメータに十分に近く、従って、あらゆる格子不整合が最小化される。
成長チャンバに供給されるソース材料は、ＧａＰ層の上に遷移領域をデポジットさせるべく変更することができる。遷移領域ｙは、格子整合及び熱整合を達成するために、約１０ミクロンと２００ミクロンの間、好ましくは最大約５００ミクロンの厚さを有することになる。この領域は、中間層１１からバルク結晶材料１４への遷移を完成するための異なる材料又は異なる特性の多数の層ｙ１、ｙ２、ｙ３等々と見なすことができ、又は、漸進的遷移と見なすことができる。特定の一実施例では、遷移層は、格子パラメータがａ＝６．０５ÅのＣｄＳｅの単一層を備えることができる。
遷移層ｙが形成された後は、ソース材料を変更することによってバルク結晶材料１４をデポジットさせることができる。好ましいバルク結晶材料は、格子パラメータａ＝６．４８１Åを有するテルル化カドミウムである。バルク結晶材料は、約７００ミクロン以上の厚さにデポジットさせることができる。エネルギーの大きい放射線を有効に確実に吸収することが材料に要求される場合、この厚さは重要である。１００ＫｅＶのｘ線を９０％吸収するためには、１１ｍｍの厚さが必要であることが判っている。
遷移領域を形成する間、遷移領域が所望の厚さを有するように成長パラメータが制御される。デポジットさせるバルク結晶材料まで遷移すると、バルク結晶材料をより速い速度でデポジットさせることができるよう、成長パラメータを調整することができる。
本発明によれば、様々な可能材料構造を達成することができる。遷移領域は、通常、基板及びバルク結晶材料と比較して極めて薄くすることになり、従って、この遷移領域の影響は、デバイス全体においては無視することができると見なされる。
基板の選択は、通常、必要なサイズの基板の可用性によって決定することができるが、他の要因には、所望の用途に必要な機械的強度、熱膨張係数及び弾性率がある。本発明によれば、バルク結晶材料と基板の間の格子パラメータ及び弾性率ならびに熱膨張係数の差を補償することができるが、これらの差が最小化されるように基板を選択することができる場合、総合構造を改善することができることは理解されよう。
基板、中間層及びバルク結晶材料が得られる可能構造の実施例が以下に示される。
Figure 0005662001
 本発明に従って製造されるデバイスの特定の利点の１つは、基板、中間層及びバルク結晶材料を形成するために使用される異なる材料が、最終装置においてそれぞれ異なる機能を設けることができることである。例えば、基板がシリコンで、バルク結晶材料がテルル化カドミウムの実施例の場合、テルル化カドミウム材料を使用して、エネルギーが大きい光子を検出することができ、一方、シリコン基板は、エネルギーがより小さい光子を検出することができる。
放射線を検出する材料を使用しなければならない場合、必要な材料の厚さは、吸収すべきエネルギーで決まることになる。テルル化カドミウム、テルル化カドミウム亜鉛、及び、テルル化カドミウムマンガンに対する、様々なエネルギーの放射線を吸収するために必要な材料厚さが以下に示される。
Figure 0005662001
 本発明の一実施形態では、シリコン基板上にバルク・テルル化カドミウム亜鉛層が形成される。その場合、最初にシリコン基板が処理され、あらゆる酸化物が除去される。この処理には、基板の化学エッチング又は超高真空における高温への基板の加熱を含むことができる。シリコン基板が、テルル化亜鉛及びテルル化カドミウムの別個ソースと共に、成長チャンバに設けられる。
結晶材料を成長させるための好ましい温度は約７００℃であり、従って、シリコン基板の温度がこの温度になるまで上昇させられる。次に、テルル化亜鉛ソース及びテルル化カドミウムソースの温度が基板の温度と同一の温度に到達するまで、毎分約２℃の割合で上昇させられる。次に、テルル化カドミウムソースの温度がこのレベルに維持され、一方、テルル化亜鉛ソースの温度が約８７０℃の温度になるまで同一の割合で上昇させられる。テルル化亜鉛ソースが約８７０℃の温度に到達すると、約５時間の間、基板及びソース材料の温度が維持される。それにより、テルル化亜鉛の中間層が基板上で約５０ミクロンの厚さに成長する。次に、基板の温度が約７００℃に維持され、また、テルル化亜鉛ソースの温度が約８７０℃に維持され、一方、テルル化カドミウムソースの温度がテルル化亜鉛ソース材料の温度と同一の温度になるまで、毎分約２℃の割合で上昇させられる。テルル化カドミウム材料が加熱されると、基板上に成長する材料層の組成が、中間層のテルル化亜鉛材料から亜鉛が約４％のテルル化カドミウム亜鉛材料へ徐々に変化する。結果として得られる遷移領域は、約１００ミクロンの厚さを有することになる。遷移領域の厚さは、テルル化カドミウムソースの温度上昇速度を速くすることによって薄くすることができ、又は、温度上昇速度を遅くすることによってより分厚くすることができる。次に、バルク結晶テルル化カドミウム亜鉛材料がデポジットされ、一方、ソース材料の温度は基板より高い温度に維持される。デポジットするバルク結晶材料の正確な組成は、これらの２つのソース材料の相対温度を変化させることによって制御することができる。
代替実施例では、中間層は、従来の薄膜成長法によってシードプレートの上部表面にデポジットされる。適切な方法には、分子線エピタキシ法、化学気相成長法、スパッタリング法、有機金属化学気相成長（ＭＯＣＶＤ）法、有機金属気相エピタキシ法、及び、液相エピタキシ法がある。必要な結晶材料の薄膜層は、もっと速くてもよいが、１時間当たり０．１ミクロンと１０ミクロンの間の典型的な速度で、基板にデポジットするか、又は、成長する。しかし、基板の上部表面に形成する必要があるのは極めて薄い層のみであり、もっと分厚くてもよいが、通常、その厚さは約１ミクロンと１０ミクロンの間である。層が完全に緩和されることを保障するためには、膜の厚さは、少なくとも１ミクロンでなければならない。層の最大厚さは、許容可能な時間内に層を形成することができるよう、１０ミクロンであることが好ましい。
基板の上部表面に薄膜が形成されると、成長チャンバから基板が除去され、例えば洗浄又は研磨等の処理がなされる。次に、物理気相法を使用して、遷移領域及びバルク結晶材料の成長のために基板が設けられる。
本発明による構造を成長させるための適切なマルチチューブ物理気相移送デバイスを示す図である。 本発明による材料構造の断面を示す図である。

Claims (19)

  1. ｘ線検出器又はガンマ線検出器に用いられるバルク単結晶材料を成長させる方法であって、
    形成される前記バルク単結晶材料とは異なる材料のシード基板を設けるステップと、
    物理気相成長技術を使用して、前記シード基板上に中間層である薄膜の材料を１ミクロン／時と１０ミクロン／時の間の成長速度で成長させることにより、前記シード基板上に前記中間層を形成するステップと、
    成長速度を加速するように当該遷移領域の材料の温度であるソース温度（Ｔsource）及び前記シード基板の温度である基板温度（Ｔsub）の少なくとも１つを変更することにより、前記中間層の上に遷移領域を形成するステップと、
    物理気相成長法を使用して、１００ミクロン／時と５００ミクロン／時の間の成長速度で、前記遷移領域の上に前記バルク単結晶材料からなるバルク層を形成するステップと
    を含む方法。
  2. 前記基板温度と前記ソース温度の間の温度差を大きくすることによって前記成長速度が加速される、請求項１に記載の方法。
  3. 前記ソース温度が少なくとも４５０℃である、請求項１から２のいずれか一項に記載の方法。
  4. 前記基板温度が少なくとも２００℃である、請求項１から３のいずれか一項に記載の方法。
  5. 前記シード基板がシリコン基板又はガリウム砒素基板である、請求項１から４のいずれか一項に記載の方法。
  6. 前記シード基板が２５ｍｍより大きい直径を有する、請求項１から５のいずれか一項に記載の方法。
  7. 前記シード基板が、少なくとも５０ｍｍの直径を有する、請求項６に記載の方法。
  8. 前記バルク単結晶材料が、テルル化亜鉛、テルル化カドミウム、テルル化カドミウム亜鉛及びテルル化カドミウム・マンガンのうちの１つを含む、請求項１から７のいずれか一項に記載の方法。
  9. 前記バルク単結晶材料が、Ｃｄ１-ｘＺｎｘＴｅ又はＣｄ１-ｘＭｎｘＴｅの組成を有する、請求項８に記載の方法。
  10. 前記バルク単結晶材料が少なくとも５００ミクロンの厚さを有する、請求項１から９のいずれか一項に記載の方法。
  11. 前記シード基板及び前記シード基板上に成長した結晶材料が、形成時より小さい小片に分割される、請求項１から１０のいずれか一項に記載の方法。
  12. 前記ｘ線検出器又は前記ガンマ線検出器を形成するステップを更に含む、請求項１から１１のいずれか一項に記載の方法。
  13. 前記バルク単結晶材料からなる前記バルク層自体を、請求項１から１２のいずれか一項に記載の方法に従って、他のバルク結晶材料を形成するためのシード結晶として使用する、請求項１から１１のいずれか一項に記載の方法。
  14. 前記薄膜の組成と前記バルク単結晶材料からなる前記バルク層の組成が異なり、前記組成が前記遷移領域で前記薄膜の組成から前記バルク層の組成へ変化する、請求項１から１３のいずれか一項に記載の方法。
  15. 前記薄膜の組成が前記バルク単結晶材料からなる前記バルク層の組成と同じである、請求項１から１３のいずれか一項に記載の方法。
  16. 前記バルク単結晶材料がＩＩ−ＶＩ族の半導体である、請求項１から１５のいずれか一項に記載の方法。
  17. 前記バルク単結晶材料からなる前記バルク層が７０ミクロンと３５０００ミクロンの間の厚さを有する、請求項１から１６のいずれか一項に記載の方法。
  18. 前記薄膜が少なくとも１０ミクロンの厚さを有する、請求項１から１７のいずれか一項に記載の方法。
  19. 請求項１から１８のいずれか一項に記載の方法により形成された前記バルク単結晶材料からなる前記バルク層を含む、ｘ線検出器又はガンマ線検出器。
JP2008546618A 2005-12-21 2006-12-21 半導体デバイス及びその製造方法 Active JP5662001B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB0526070A GB2435715A (en) 2005-12-21 2005-12-21 Vapour phase epitaxial growth of thick II-VI semiconductor crystals
GB0526070.8 2005-12-21
GB0526073.2 2005-12-21
GB0526073A GB2433447A (en) 2005-12-21 2005-12-21 Bulk single crystal material and method of growth
PCT/GB2006/004864 WO2007072023A1 (en) 2005-12-21 2006-12-21 Semiconductor device and method of manufacture thereof

Publications (2)

Publication Number Publication Date
JP2009520676A JP2009520676A (ja) 2009-05-28
JP5662001B2 true JP5662001B2 (ja) 2015-01-28

Family

ID=37907644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008546618A Active JP5662001B2 (ja) 2005-12-21 2006-12-21 半導体デバイス及びその製造方法

Country Status (4)

Country Link
US (2) US20090053453A1 (ja)
EP (1) EP1969622B1 (ja)
JP (1) JP5662001B2 (ja)
WO (1) WO2007072023A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1969622B1 (en) * 2005-12-21 2018-11-14 Kromek Limited Semiconductor device and method of manufacture thereof
GB2433648A (en) * 2005-12-21 2007-06-27 Durham Scient Crystals Ltd Radiation detector formed by deposition of bulk semiconductor crystal layers
GB0712618D0 (en) * 2007-06-29 2007-08-08 Durham Scient Crystals Ltd Semiconductor device structure and method of manufacture thereof
EP2188406B1 (en) 2007-09-12 2018-03-07 Flisom AG Method for manufacturing a compound film
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
GB0821670D0 (en) * 2008-11-28 2008-12-31 Durham Scient Crystals Ltd Laser modulator
GB201105958D0 (en) * 2011-04-08 2011-05-18 Kromek Ltd Apparatus and method for crystal growth
TWI538235B (zh) * 2011-04-19 2016-06-11 弗里松股份有限公司 薄膜光伏打裝置及製造方法
EP2936551A1 (en) 2012-12-21 2015-10-28 Flisom AG Fabricating thin-film optoelectronic devices with added potassium
TWI677105B (zh) 2014-05-23 2019-11-11 瑞士商弗里松股份有限公司 製造薄膜光電子裝置之方法及可藉由該方法獲得的薄膜光電子裝置
TWI661991B (zh) 2014-09-18 2019-06-11 瑞士商弗里松股份有限公司 用於製造薄膜裝置之自組裝圖案化
CN108456847B (zh) * 2015-09-14 2019-11-01 北京师范大学 在多晶czt上沉积dlc膜的方法及czt半导体探测器
EP3414780B1 (en) 2016-02-11 2020-12-02 Flisom AG Fabricating thin-film optoelectronic devices with added rubidium and/or cesium
HUE053775T2 (hu) 2016-02-11 2021-07-28 Flisom Ag Önszervezõdõ mintázódás vékonyréteg eszközök gyártására
CN106380198B (zh) * 2016-09-20 2019-01-29 广东先导稀贵金属材料有限公司 碲锌镉靶材、其制备方法及应用

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184843A (ja) * 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
JPS61205693A (ja) 1985-03-07 1986-09-11 Nec Corp 結晶成長方法
US4689650A (en) * 1985-10-03 1987-08-25 The United States Of America As Represented By The Secretary Of The Army Infrared epitaxial detector structure and method of making same
FR2612335A1 (fr) 1987-03-12 1988-09-16 Telecommunications Sa Photodiode hgcdte a reponse rapide
US4699688A (en) * 1986-07-14 1987-10-13 Gte Laboratories Incorporated Method of epitaxially growing gallium arsenide on silicon
US4826784A (en) * 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
US4970567A (en) * 1987-11-23 1990-11-13 Santa Barbara Research Center Method and apparatus for detecting infrared radiation
GB2219132A (en) 1988-05-27 1989-11-29 Philips Electronic Associated Manufacture of electronic devices comprising cadmium mercury telluride
US4965649A (en) * 1988-12-23 1990-10-23 Ford Aerospace Corporation Manufacture of monolithic infrared focal plane arrays
JPH05315582A (ja) 1992-05-07 1993-11-26 Fujitsu Ltd 赤外線検知素子
US5389792A (en) * 1993-01-04 1995-02-14 Grumman Aerospace Corporation Electron microprobe utilizing thermal detector arrays
US5306386A (en) * 1993-04-06 1994-04-26 Hughes Aircraft Company Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates
US5449927A (en) 1994-05-16 1995-09-12 Santa Barbara Research Center Multilayer buffer structure including II-VI compounds on a silicon substrate
JP3728465B2 (ja) * 1994-11-25 2005-12-21 株式会社神戸製鋼所 単結晶ダイヤモンド膜の形成方法
JP2570646B2 (ja) * 1994-12-13 1997-01-08 日本電気株式会社 Ｓｉベ−ス半導体結晶基板及びその製造方法
US5861626A (en) * 1996-04-04 1999-01-19 Raytheon Ti System, Inc. Mercury cadmium telluride infrared filters and detectors and methods of fabrication
US6127203A (en) * 1996-08-30 2000-10-03 Drs Technologies, Inc. Thermoplastic mounting of a semiconductor die to a substrate having a mismatched coefficient of thermal expansion
US5838053A (en) * 1996-09-19 1998-11-17 Raytheon Ti Systems, Inc. Method of forming a cadmium telluride/silicon structure
DE19711849C2 (de) 1997-03-21 1999-07-22 Klaus Prof Dr Luebelsmeyer Röntgendetektoren mit semi-isolierendem Halbleiter-Substrat
GB9717726D0 (en) * 1997-08-22 1997-10-29 Univ Durham Improvements in and relating to crystal growth
US6890809B2 (en) * 1997-11-18 2005-05-10 Technologies And Deviles International, Inc. Method for fabricating a P-N heterojunction device utilizing HVPE grown III-V compound layers and resultant device
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
FR2783969B1 (fr) * 1998-09-28 2002-01-18 Commissariat Energie Atomique Dispositif hybride et procede de realisation de composants electriquement actifs par assemblage
KR20010058673A (ko) 1999-12-30 2001-07-06 이형도 하이드라이드 기상 에피택시 성장법에 의한 크랙없는갈륨나이트라이드 후막 제조 방법
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
WO2002044443A1 (en) 2000-11-30 2002-06-06 North Carolina State University Methods and apparatus for producing m'n based materials
US20050118527A1 (en) 2001-02-18 2005-06-02 Ze'ev Harel Wide band gap semiconductor composite detector plates for x-ray digital radiography
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
US20060011135A1 (en) * 2001-07-06 2006-01-19 Dmitriev Vladimir A HVPE apparatus for simultaneously producing multiple wafers during a single epitaxial growth run
US20030024471A1 (en) * 2001-08-06 2003-02-06 Motorola, Inc. Fabrication of semiconductor structures and devices forms by utilizing laser assisted deposition
US20030034500A1 (en) * 2001-08-15 2003-02-20 Motorola, Inc. Semiconductor structure including a zintl material buffer layer, device including the structure, and method of forming the structure and device
US7473315B2 (en) * 2001-10-09 2009-01-06 Sumitomo Electric Industries, Ltd. AlxInyGa1-x-yN mixture crystal substrate, method of growing AlxInyGa1-x-yN mixture crystal substrate and method of producing AlxInyGa1-x-yN mixture crystal substrate
FR2852146B1 (fr) 2003-03-04 2005-06-24 Univ Paris Curie Imageur x a conversion directe et son procede de fabrication
JP4131498B2 (ja) * 2003-11-27 2008-08-13 財団法人名古屋産業科学研究所 半導体放射線検出器
WO2005060011A1 (ja) 2003-12-16 2005-06-30 National University Corporation Shizuoka University 広域エネルギーレンジ放射線検出器及び製造方法
KR100718188B1 (ko) * 2004-05-07 2007-05-15 삼성코닝 주식회사 비극성 ａ면 질화물 반도체 단결정 기판 및 이의 제조방법
GB2433648A (en) * 2005-12-21 2007-06-27 Durham Scient Crystals Ltd Radiation detector formed by deposition of bulk semiconductor crystal layers
EP1969622B1 (en) * 2005-12-21 2018-11-14 Kromek Limited Semiconductor device and method of manufacture thereof

Also Published As

Publication number Publication date
EP1969622A1 (en) 2008-09-17
US20110024877A1 (en) 2011-02-03
EP1969622B1 (en) 2018-11-14
JP2009520676A (ja) 2009-05-28
US8968469B2 (en) 2015-03-03
US20090053453A1 (en) 2009-02-26
WO2007072023A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
JP5662001B2 (ja) 半導体デバイス及びその製造方法
Janssen et al. “Mosaic” growth of diamond
US20230242812A1 (en) Method for depositing an inorganic perovskite layer
EP2162924B1 (en) Semiconductor device structure and method of manufacture thereof
Roy et al. X-ray topographic study of Bridgman-grown CdZnTeSe
CN107002278A (zh) 第iii族氮化物晶体、其制造方法和在超临界氨气中制造块状第iii族氮化物晶体的方法
GB2547302B (en) Thick optical quality synthetic polycrystalline diamond material with low bulk absorption and low microfeature density
GB2433447A (en) Bulk single crystal material and method of growth
Kestigian et al. Cadmium zinc telluride substrate growth, characterization, and evaluation
Jiang et al. Close-spaced sublimation growth of homo-and hetero-epitaxial CdTe thick films
EP2152943B1 (en) Apparatus for crystal growth
Bilevych et al. Influence of substrate materials on the properties of CdTe thin films grown by hot-wall epitaxy
Mullins et al. Vapor-phase growth of bulk crystals of cadmium telluride and cadmium zinc telluride on gallium arsenide seeds
Corregidor et al. Defects in CdTe polycrystalline films grown by physical vapour deposition
GB2435715A (en) Vapour phase epitaxial growth of thick II-VI semiconductor crystals
CN110473771B (zh) 直接转换x射线探测材料的制备方法
WO2007072021A1 (en) Semiconductor device structure and method of manufacture thereof
Aida et al. Analysis of external surface and internal lattice curvatures of freestanding heteroepitaxial diamond grown on an Ir (001)/MgO (001) substrate
JPH08119792A (ja) 昇華法における結晶化速度の測定方法、結晶の精製方法及び単結晶の成長方法
JPH06267998A (ja) エピタキシャル結晶を備えた半導体基板
WO2022115064A1 (en) A method for growing high-quality heteroepitaxial monoclinic gallium oxide crystal
JPH11199378A (ja) ダイヤモンド膜の形成方法
US20140299047A1 (en) Method of growing heteroepitaxial single crystal or large grained semiconductor films on glass substrates and devices thereon
JPH03228316A (ja) 化合物半導体結晶の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141204

R150 Certificate of patent or registration of utility model

Ref document number: 5662001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250