CN113964179B - 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法 - Google Patents

一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法 Download PDF

Info

Publication number
CN113964179B
CN113964179B CN202111006471.XA CN202111006471A CN113964179B CN 113964179 B CN113964179 B CN 113964179B CN 202111006471 A CN202111006471 A CN 202111006471A CN 113964179 B CN113964179 B CN 113964179B
Authority
CN
China
Prior art keywords
layer
substrate
algan
diffusion barrier
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111006471.XA
Other languages
English (en)
Other versions
CN113964179A (zh
Inventor
张雅超
马金榜
李一帆
姚一昕
张进成
马佩军
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111006471.XA priority Critical patent/CN113964179B/zh
Publication of CN113964179A publication Critical patent/CN113964179A/zh
Application granted granted Critical
Publication of CN113964179B publication Critical patent/CN113964179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法,Si基AlGaN/GaN HEMT,包括依次层叠的Si衬底、扩散阻挡层、AlN成核层、AlGaN阶变层、GaN缓冲层和AlGaN势垒层,其中,Si衬底中设置有N型埋层和隔离层,隔离层设置在Si衬底和N型埋层之间且包裹N型埋层。该AlGaN/GaN HEMT在Si衬底中设置N型埋层和隔离层,隔离层不会将N型埋层中的N型杂质完全掩蔽,N型杂质可以扩散进入Si衬底,从而抵消上层结构中Al扩散引入Si衬底的P型沟道浓度,从而提高衬底电阻率,降低器件的射频损耗;同时在Si衬底和AlN成核层之间设置扩散阻挡层,扩散阻挡层可以实现阻挡Al原子扩散的作用,从而降低衬底中的P型导电掺杂,提高衬底的电阻率,进而降低了衬底的射频损耗。

Description

一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制 备方法
技术领域
本发明属于半导体材料技术领域,具体涉及一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法。
背景技术
GaN作为第三代宽禁带半导体材料的典型代表,由于其禁带宽度较大(3.4ev)、大的击穿电场强度、抗辐射能力强等优势,被广泛应用于射频器件、发光二极管和功率电子器件中。AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)作为常用的GaN结构,由于具有高的二维电子气迁移率、二维电子气密度而被广泛应用于新兴的5G通讯、雷达和太空探索等多个领域,但这也对AlGaN/GaN HEMT器件的射频性能提出了很高的要求。
常规的AlGaN/GaN HENT异质外延的衬底由SiC、蓝宝石和Si衬底。虽然SiC性能最好,但是由于大尺寸衬底较为昂贵,故而限制了其大规模商业化应用;而蓝宝石衬底则因为热导率较差,应用也受到限制。相比之下Si的衬底便宜且热导率更高,并且可以与Si传统工艺相兼容,得到了广泛关注。但是硅基AlGaN/GaN HEMT的射频损耗较大,其中一个射频损耗的来源是Al扩散进入硅衬底形成的P型导电沟道造成的,这一导电沟道会增加额外射频损耗,同时使得衬底的电阻率降低,射频损耗提高。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT,包括依次层叠的Si衬底、扩散阻挡层、AlN成核层、AlGaN阶变层、GaN缓冲层和AlGaN势垒层,其中,
所述Si衬底中设置有N型埋层和隔离层,所述隔离层设置在所述Si衬底和所述N型埋层之间且包裹所述N型埋层。
在本发明的一个实施例中,所述N型埋层的掺杂元素包括P和As;当掺杂元素为P时,其掺杂浓度为1011-1012cm-3;当掺杂元素为As时,其掺杂浓度为1012-1014cm-3
在本发明的一个实施例中,所述隔离层的材料包括SiO2,厚度为1.5-2nm。
在本发明的一个实施例中,所述N型埋层四周的所述隔离层的厚度均相等。
在本发明的一个实施例中,所述扩散阻挡层的材料包括SiC,厚度为10-50nm。
在本发明的一个实施例中,还包括预铺铝层,其中,所述预铺铝层位于所述Si衬底和所述扩散阻挡层之间。
在本发明的一个实施例中,所述预铺铝层的厚度小于10nm。
本发明的另一个实施例提供了一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaNHEMT的制备方法,包括步骤:
S1、在Si片中制备第一隔离子层;
S2、对所述第一隔离子层表层的中间部位进行离子注入,形成N型埋层;
S3、在所述第一隔离子层和所述N型埋层上生长第二隔离子层,形成隔离层;
S4、在所述Si片、所述第二隔离子层上生长单晶硅,形成Si衬底;
S5、在所述Si衬底上制备扩散阻挡层;
S6、在所述扩散阻挡层上依次制备AlN成核层、AlGaN阶变层、GaN缓冲层、AlGaN势垒层。
在本发明的一个实施例中,所述N型埋层两侧的所述第一隔离子层的宽度、所述N型埋层底部的所述第一隔离子层的厚度与所述第二隔离子层的厚度均相等。
在本发明的一个实施例中,步骤S5和S6之间还包括步骤:
在所述扩散阻挡层上制备预铺铝层。
与现有技术相比,本发明的有益效果:
1、本发明的Si基AlGaN/GaN HEMT在Si衬底中设置N型埋层和隔离层,隔离层不会将N型埋层中的N型杂质完全掩蔽,N型杂质可以扩散进入Si衬底,从而抵消上层结构中Al扩散引入Si衬底的P型沟道浓度,从而提高衬底电阻率,降低器件的射频损耗。
2、本发明的Si基AlGaN/GaN HEMT在Si衬底和AlN成核层之间设置扩散阻挡层,扩散阻挡层可以实现阻挡Al原子扩散的作用,从而降低衬底中的P型导电掺杂,提高衬底的电阻率,进而降低了衬底的射频损耗。
附图说明
图1为本发明实施例提供的一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaNHEMT的结构示意图;
图2为本发明实施例提供的另一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaNHEMT的结构示意图;
图3a-图3g为本发明实施例提供的一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT的结构示意图。
该Si基AlGaN/GaN HEMT包括依次层叠的Si衬底1、扩散阻挡层2、AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6,其中,Si衬底1中设置有N型埋层11和隔离层12,隔离层12设置在Si衬底1和N型埋层11之间且包裹N型埋层。
本实施例中,N型埋层11和隔离层12均设置在Si衬底1中,即在N型埋层11的四周包裹有隔离层12,在隔离层12的四周包裹有Si衬底1,隔离层12的设置满足以下条件:隔离层12不会将N型埋层中的N型杂质完全掩蔽,部分N型杂质还可以通过隔离层12扩散进入Si衬底1,从而扩散进入Si衬底1的N型杂质可以抵消上层结构中Al扩散进入Si衬底1的P型沟道浓度,从而提高衬底的电阻率,降低器件的射频损耗。
具体地,Si衬底1的材料包括P型Si(111),厚度为500-900μm,尺寸为2-6寸,电阻大于6000Ω·cm,例如,Si衬底1可以选用厚度为525μm、4寸的且电阻大于6000Ω·cm的大电阻P型Si片。本实施例选用晶向为111的Si片,可以在衬底上生长出Ga面,保证了后续生长材料的质量。
具体地,N型埋层11的掺杂元素包括P和As;当掺杂元素为P时,掺杂浓度为1011-1012cm-3;当掺杂元素为As时,掺杂浓度为1012-1014cm-3
具体地,隔离层12的材料包括SiO2,厚度为1.5-2nm。
本实施例中,隔离层12的厚度太大,会导致N型掺杂杂质被完全掩蔽而无法进入Si衬底,而厚度太小会使得过多的N型掺杂元素扩散进入Si衬底,导致Si衬底的杂质过多,电阻率降低。因此,本实施例隔离层厚度设置为1.5-2nm,其厚度较薄,使得N型掺杂元素并没有被完全掩蔽,从而扩散进入Si衬底的N型掺杂元素可以抵消Al扩散引入的P型沟道,提高衬底的电阻率,降低器件射频损耗。
进一步,N型埋层11和隔离层12可以设置在Si衬底1的中间位置处,也可以设置在Si衬底1的左侧或右侧位置处,也可以设置在Si衬底1的上侧或斜侧位置处;具体的位置设置可以根据应用时N型埋层11的掺杂浓度、Si衬底1的厚度、扩散进入衬底中Al的浓度以及衬底上方器件结构的位置进行确定。优选的,N型埋层11和隔离层12设置在Si衬底1的中间位置处。因为扩散大都集中在衬底表面几个um处,将埋层和隔离层设置在中间的位置可以保证掺杂的杂质能以较快的速度、较短的距离来实现对于衬底表面的寄生的P型杂质的抵消。
更进一步的,N型埋层11可以位于隔离层12中的任意位置处,优选的,N型埋层11设置在隔离层12的正中央,N型埋层11四周的隔离层12的厚度均相等,均为1.5-2nm。
本实施例中,将N型埋层11四周的隔离层12的厚度均设置为相等,可以使得N型杂质从隔离层扩散进入衬底的浓度都相等,从而保证衬底的电阻率,提高衬底的性能。
本实施例中,N型埋层11的掺杂元素采用As或P,隔离层的材料包括SiO2,由于SiO2对于P、As扩散系数很小,P或As并非完全不透过SiO2,因此,采用SiO2掩蔽膜,使得一小部分As或P通过SiO2,同时由于采用的SiO2仅为1.5-2nm,这就意味着此时SiO2的掩蔽作用受到了较大的抑制,因此此过程中N型杂质并没有被完全掩蔽;此外,由于预铺铝层、低温AlN、高温AlN等的淀积温度较高,这一过程中P、As杂质的扩散会逐渐增加,因此在合适的隔离层厚度以及合适的N型杂质掺杂浓度下,Al扩散引入的P型沟道浓度的增加会被抵消,衬底电阻率提高,射频损耗降低。
具体的,扩散阻挡层2的材料包括SiC,厚度为10-50nm。
本实施例中扩散阻挡层可以实现阻挡Al原子扩散的作用,从而降低衬底中的P型导电掺杂,提高衬底的电阻率,进而降低了衬底的射频损耗。而扩散阻挡层的材料选用SiC,SiC作为阻挡层由于本身较为致密且Al在其中扩散系数很低,实现常规扩散掺杂所需温度极高,因此可以较好地实现阻挡Al原子扩散的作用,从而降低衬底中的P型导电掺杂,提高衬底的电阻率,降低衬底的射频损耗。另外,由于SiC相比于其他阻挡层更有利于硅基AlGaN/GaN HEMT的生长,降低了由于扩散阻挡层引入带来的位错和缺陷,降低了器件的射频损耗。
在一个具体实施例中,AlN成核层3包括第一AlN成核层31和第二AlN成核层32,其中,第二AlN成核层32位于第一AlN成核层31上,第二AlN成核层32的成核温度大于第一AlN成核层31的成核温度。
具体的,第一AlN成核层31为低温AlN成核层,其厚度为20-40nm;第二AlN成核层32为高温AlN成核,其厚度为160-180nm。例如,第一AlN成核层31的厚度为30nm;第二AlN成核层32的厚度为170nm。
在一个具体实施例中,AlGaN阶变层4包括第一AlGaN层41和第二AlGaN层42,其中,第二AlGaN层42位于第一AlGaN层41上,第二AlGaN层42的Al组分质量分数大于第一AlGaN层41的Al组分质量分数。
具体地,第一AlGaN层41的厚度为340-360nm,Al组分质量分数为30-40%;第二AlGaN层42的厚度为390-410nm,Al组分质量分数为70-80%。例如,第一AlGaN层41的厚度为350nm,Al组分质量分数为35%;第二AlGaN层42的厚度为400nm,Al组分质量分数为75%。
在一个具体实施例中,GaN缓冲层5的厚度为900-1100nm,例如,GaN缓冲层5的厚度为1000nm。AlGaN势垒层6的厚度为200-300nm,例如,AlGaN势垒层6的厚度为250nm。
请参见图2,图2为本发明实施例提供的另一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT的结构示意图。
该高电子迁移率晶体管包括依次层叠的Si衬底1、扩散阻挡层2、预铺铝层7、AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6。
具体地,Si衬底1、扩散阻挡层2、AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6具体结构请参见上述描述,此处不再赘述。预铺铝层7的厚度小于10nm,例如5nm。
本实施例在Si衬底和AlN成核层之间设置预铺铝层,不仅可以提高成核层的生长效果,而且可以改善GaN的晶体质量,进而提高高电子迁移率晶体管的性能。
实施例二
在实施例一的基础上,请参见图3a-图3g,图3a-图3g为本发明实施例提供的一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT的制备方法的过程示意图,该制备方法包括步骤:
S1、在Si片13中制备第一隔离子层121,请参见图3a和图3b。
首先,将Si片13放入20%的HF酸溶液中浸泡60s,再用H2O2、酒精和丙酮清洗,最后使用流动的去离子水冲洗60s。
然后,将清洗后的衬底放入低压MOCVD反应室中,通入氢气,温度升高至1000℃,反应室压力控制为40Torr,将衬底在氢气氛围下热处理3min。
接着,热清洁阶段结束后,将反应室温度降低至室温,取出Si片13,在Si片13表面涂抹光刻胶并光刻出刻蚀窗口,之后通过刻蚀窗口在Si片13中刻蚀出凹槽。
最后,采用LPCVD在凹槽中淀积1-1.5nm厚的SiO2作为第一隔离子层121并去除光刻胶,其中SiO2淀积条件为:正硅酸乙酯TEOS作为源,温度为680-750℃,时间为12-18s。在一个具体实施例中,第一隔离子层121的淀积温度为700℃,时间为15s,厚度为1.5nm。
S2、对第一隔离子层121的表层进行离子注入,形成N型埋层11,请参见图3c。
首先,在第一隔离子层121的表面涂抹光刻胶并光刻出注入窗口;然后,采用As或P作为N型掺杂的杂质,通过注入窗口在第一隔离子层121的表层中进行离子注入,当掺杂元素为P时,掺杂浓度为1011-1012cm-3;当掺杂元素为As时,掺杂浓度为1012-1014cm-3;最后,去除光刻胶。
S3、在第一隔离子层121和N型埋层11上生长第二隔离子层122,形成隔离层12,请参见图3d。
首先,在第一隔离子层121和N型埋层11上涂抹光刻胶并光刻出生长窗口;然后,通过生长窗口在第一隔离子层121和N型埋层11上淀积1-1.5nm厚的SiO2,形成第二隔离子层122;第一隔离子层121和第二隔离子层122共同形成隔离层12,隔离层12的厚度与步骤S1中刻蚀形成凹槽的厚度相等;最后,去除光刻胶。
在一个具体实施例中,第二隔离子层122的厚度为1.5nm。
优选的,N型埋层11两侧的第一隔离子层121的宽度、N型埋层11底部的第一隔离子层121的厚度与第二隔离子层122的厚度均相等,即N型埋层11位于隔离层12的正中央,N型埋层11四周的隔离层12的厚度均相等。
本实施例中,将N型埋层11四周的隔离层12的厚度均设置为相等,可以使得N型杂质从隔离层扩散进入衬底的浓度都相等,从而保证衬底的电阻率,提高衬底的性能。
S4、在Si片13、第二隔离子层122上生长单晶硅14,形成Si衬底1,请参见图3e。
具体地,用SiH4作为源,在Si片13、第二隔离子层122上用MOCVD方法外延生长1-2μm厚的单晶硅14,从而形成Si衬底1。
可以理解的是,Si衬底1由Si片13和单晶硅14形成,在Si片13中形成有第一隔离子层121和第二隔离子层122,第一隔离子层121和第二隔离子层122共同形成隔离层12,在第一隔离子层121中形成有N型埋层11。
S5、在Si衬底1上制备扩散阻挡层2,请参见图3f。
具体的,利用MOCVD方法,将反应室温度升高至950-1050℃,采用流量为20-35ml/min的丙烷进行碳化,时间为5min;碳化完成后继续升高温度到1150-1250,通入硅烷、丙烷,硅烷的流量为15-25ml/min,丙烷的为32-45ml/min,生长10-50nm的SiC,形成扩散阻挡层2。
在一个具体实施例中,利用MOCVD方法,将反应室温度升高至1000℃,采用流量为32ml/min的丙烷进行碳化,时间为5min;碳化完成后继续升高温度到1200℃,通入硅烷、丙烷,硅烷的流量为20ml/min,丙烷的为40ml/min,生长30nm的SiC,形成扩散阻挡层2。
S6、在扩散阻挡层2上依次制备AlN成核层3、AlGaN阶变层4、GaN缓冲层5、AlGaN势垒层6,请参见图3g。
S61、在扩散阻挡层2上外延生长第一AlN成核层31。
具体的,利用MOCVD方法,同时打开三甲基铝(Trimethylaluminium,TMAl)和NH3气路,调整TMAl流量为240-260sccm,NH3流量为3800-4200sccm,生长温度为895-905℃,生长时间为60min,在扩散阻挡层2上生长20-40nm厚的低温AlN成核层,形成第一AlN成核层31。
在一个具体实施例中,第一AlN成核层31的生长条件为:TMAl流量为260sccm,NH3流量为4000sccm,生长温度为900℃,生长时间为60min,形成的第一AlN成核层31的厚度为30nm。
S62、在第一AlN成核层31上外延生长第二AlN成核层32。
具体的,将反应室温度升高至1200-1220℃,调整TMAl流量为190-200sccm,氨气流量为1350-1650sccm,生长160-180nm厚的高温AlN的成核层,形成第二AlN成核层32。
在一个具体实施例中,第二AlN成核层32的生长条件为:TMAl流量为190sccm,NH3流量为1400sccm,生长温度为1210℃,形成的第二AlN成核层32的厚度为170nm。
S63、在第二AlN成核层32上制备第一AlGaN层41。
具体的,将反应室温度降低至1140-1160℃,此时调整TMAl、三甲基镓(Trimethylgallium,TMGa)、NH3流量分别为190-200sccm、10sccm、2650-3250sccm,生长340-360nm厚的AlGaN,形成第一AlGaN层41。
在一个具体实施例中,第一AlGaN层41的生长条件为反应室温度为1150℃,TMAl、TMGa、NH3流量分别为190sccm、10sccm、2700sccm,生长形成的第一AlGaN层41的厚度为350nm,其中Al组分的质量分数为35%。
S64、在第一AlGaN层41上制备第二AlGaN层42。
具体的,保持反应室温度为1140-1160℃,调整TMAl、TMGa、NH3流量分别为160-170sccm、20sccm、2920sccm-3580sccm,生长390-410nm厚的AlGaN,形成第二AlGaN层42。
在一个具体实施例中,第二AlGaN层42的生长条件为:反应室温度为1150℃,TMAl、TMGa、NH3流量分别为162sccm、20sccm、3000sccm,生长形成的第二AlGaN层42的厚度为400nm,其中Al组分的质量分数为75%。
S65、在第二AlGaN层42上制备GaN缓冲层5。
具体的,保持反应室温度不变,关闭TMAl源,调整TMGa、NH3流量分别为190-200sccm、8800-10100sccm,继续外延生长厚度为900-1100nm的GaN层,形成GaN缓冲层5。
在一个具体实施例中,GaN缓冲层5的生长条件为:反应室温度为1150℃,TMGa流量为192sccm,NH3流量为9000sccm,形成的GaN缓冲层5厚度为1μm。
S66、在GaN缓冲层5上制备AlGaN势垒层6。
具体的,将反应室温度升高至1190℃,打开TMAl源,此时调整TMAl、TMGa、NH3流量分别为70-90sccm、35-50sccm和10000-24000sccm,淀积200-300nm的AlGaN层,形成AlGaN势垒层6。
在一个具体实施例中,AlGaN势垒层6的生长条件为反应室温度为1190℃,TMAl流量为80sccm,TMGa流量为43sccm,NH3流量为20000sccm,形成的AlGaN势垒层6厚度为250nm。
本实施例在Si片中依次制备第一隔离子层、N型埋层、第二隔离子层,并继续生长单晶硅,从而在Si衬底中形成N型埋层和隔离层,同时由于形成的隔离层厚度较薄,隔离层不会将N型埋层中的N型杂质完全掩蔽,N型杂质可以通过隔离层扩散进入Si衬底,从而抵消上层结构中Al扩散引入Si衬底的P型沟道浓度,从而提高衬底电阻率,降低器件的射频损耗。另外,在Si衬底和AlN成核层之间设置扩散阻挡层,扩散阻挡层可以实现阻挡Al原子扩散的作用,从而降低衬底中的P型导电掺杂,提高衬底的电阻率,进一步降低了衬底的射频损耗。
实施例三
在实施例二的基础上,请结合图2,本发明实施例提供了另一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT的制备方法,该制备方法包括步骤:
S1、在Si片13中制备第一隔离子层121。
S2、对第一隔离子层121的表层进行离子注入,形成N型埋层11。
S3、在第一隔离子层121和N型埋层11上生长第二隔离子层122,形成隔离层12。
S4、在Si片13、第二隔离子层122上生长单晶硅14,形成Si衬底1。
S5、在Si衬底1上制备扩散阻挡层2。
S6、在扩散阻挡层2上制备预铺铝层2。
具体的,将反应室温度升高至1080-1090℃,打开TMAl气路,调整TMAl流量为10-30sccm,进行预铺铝层2的制备,形成的预铺铝层2的厚度小于10nm。
在一个具体实施例中,预铺铝层2的制备条件为:反应室温度为1085℃,TMAl流量为20sccm。
S7、在预铺铝层上依次制备AlN成核层3、AlGaN阶变层4、GaN缓冲层5、AlGaN势垒层6。
步骤S1~S5、S7的具体实施请参见实施例二,本实施例不再赘述。制备得到的器件结构请参见图2。
本实施例在Si衬底和AlN成核层之间设置预铺铝层,不仅可以提高成核层的生长效果,而且可以改善GaN的晶体质量,进而提高高电子迁移率晶体管的性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT,其特征在于,包括依次层叠的Si衬底(1)、扩散阻挡层(2)、AlN成核层(3)、AlGaN阶变层(4)、GaN缓冲层(5)和AlGaN势垒层(6),其中,
所述Si衬底(1)中设置有N型埋层(11)和隔离层(12),所述隔离层(12)设置在所述Si衬底(1)和所述N型埋层(11)之间且包裹所述N型埋层(11)的四周,在所述隔离层(12)的四周包裹所述Si衬底(1),所述N型埋层(11)中的部分N型杂质可以通过所述隔离层(12)扩散进入所述Si衬底(1)中以抵消上层结构中Al扩散进入所述Si衬底(1)的P型沟道浓度。
2.根据权利要求1所述的基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT,其特征在于,所述N型埋层(11)的掺杂元素包括P和As;当掺杂元素为P时,其掺杂浓度为1011-1012cm-3;当掺杂元素为As时,其掺杂浓度为1012-1014cm-3
3.根据权利要求1所述的基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT,其特征在于,所述隔离层(12)的材料包括SiO2,厚度为1.5-2nm。
4.根据权利要求1所述的基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT,其特征在于,所述N型埋层(11)四周的所述隔离层(12)的厚度均相等。
5.根据权利要求1所述的基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT,其特征在于,所述扩散阻挡层(2)的材料包括SiC,厚度为10-50nm。
6.根据权利要求1所述的基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT,其特征在于,还包括预铺铝层(7),其中,所述预铺铝层(7)位于所述Si衬底(1)和所述扩散阻挡层(2)之间。
7.根据权利要求6所述的基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT,其特征在于,所述预铺铝层(2)的厚度小于10nm。
8.一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT的制备方法,其特征在于,包括步骤:
S1、在Si片(13)中制备第一隔离子层(121);
S2、对所述第一隔离子层(121)表层的中间部位进行离子注入,形成N型埋层(11);
S3、在所述第一隔离子层(121)和所述N型埋层(11)上生长第二隔离子层(122),形成隔离层(12);
S4、在所述Si片(13)、所述第二隔离子层(122)上生长单晶硅(14),形成Si衬底(1);
S5、在所述Si衬底(1)上制备扩散阻挡层(2);
S6、在所述扩散阻挡层(2)上依次制备AlN成核层(3)、AlGaN阶变层(4)、GaN缓冲层(5)、AlGaN势垒层(6);
其中,在所述N型埋层(11)的四周包裹所述隔离层(12),在所述隔离层(12)的四周包裹所述Si衬底(1),所述N型埋层(11)中的部分N型杂质可以通过所述隔离层(12)扩散进入所述Si衬底(1)中以抵消上层结构中Al扩散进入所述Si衬底(1)的P型沟道浓度。
9.根据权利要求8所述的基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT的制备方法,其特征在于,所述N型埋层(11)两侧的所述第一隔离子层(121)的宽度、所述N型埋层(11)底部的所述第一隔离子层(121)的厚度与所述第二隔离子层(122)的厚度均相等。
10.根据权利要求8所述的基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT的制备方法,其特征在于,步骤S5和S6之间还包括步骤:
在所述扩散阻挡层(2)上制备预铺铝层(7)。
CN202111006471.XA 2021-08-30 2021-08-30 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法 Active CN113964179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111006471.XA CN113964179B (zh) 2021-08-30 2021-08-30 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111006471.XA CN113964179B (zh) 2021-08-30 2021-08-30 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法

Publications (2)

Publication Number Publication Date
CN113964179A CN113964179A (zh) 2022-01-21
CN113964179B true CN113964179B (zh) 2023-11-17

Family

ID=79460593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111006471.XA Active CN113964179B (zh) 2021-08-30 2021-08-30 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法

Country Status (1)

Country Link
CN (1) CN113964179B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367420A (zh) * 2012-03-30 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN106920844A (zh) * 2017-03-09 2017-07-04 电子科技大学 一种具有n型浮空埋层的resurf hemt器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800097B2 (en) * 2004-12-13 2010-09-21 Panasonic Corporation Semiconductor device including independent active layers and method for fabricating the same
US10892356B2 (en) * 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US11164808B2 (en) * 2019-07-11 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor devices and methods of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367420A (zh) * 2012-03-30 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN106920844A (zh) * 2017-03-09 2017-07-04 电子科技大学 一种具有n型浮空埋层的resurf hemt器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Current collapse reduction technique using N-doped buffer layer into the bulk region of a gate injection transistor;Koushik Bharadwaj et al;《2019 32nd international conference on VLSI design and 2019 18th international conference on embedded systems》;第494-495页 *

Also Published As

Publication number Publication date
CN113964179A (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
CN109585592B (zh) p-BN/i-AlGaN/n-AlGaN的紫外探测器及制作方法
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
JPS6329928A (ja) シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN113948389B (zh) 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
CN113937161B (zh) 带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN113964179B (zh) 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
CN114855273B (zh) 一种外延片制备方法、外延片以及发光二极管
CN115565876A (zh) 基于硅衬底的氮化物外延结构及其制作方法和半导体器件
CN213150800U (zh) 一种具有纳米夹层的氮化铝成核层结构
CN113948391B (zh) 一种硅基AlGaN/GaN HEMT器件及制备方法
CN113948390B (zh) 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
CN113964034B (zh) 一种基于衬底背面GeSnSi外延层的硅基AlGaN/GaN HEMT及制备方法
CN113990940B (zh) 碳化硅外延结构及其制造方法
CN117080328B (zh) 一种紫外led外延片及其制备方法、led芯片
JP3592922B2 (ja) 化合物半導体基板
CN111477535B (zh) 一种复合硅衬底及其制备方法和应用
CN115287751A (zh) 一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法
KR100295022B1 (ko) 질화물 반도체 제조방법
CN114220729A (zh) 提高高电子迁移率晶体管外延片的质量的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant