CN115287751A - 一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法 - Google Patents

一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法 Download PDF

Info

Publication number
CN115287751A
CN115287751A CN202210716538.7A CN202210716538A CN115287751A CN 115287751 A CN115287751 A CN 115287751A CN 202210716538 A CN202210716538 A CN 202210716538A CN 115287751 A CN115287751 A CN 115287751A
Authority
CN
China
Prior art keywords
alpn
layer
nucleation
nucleation layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210716538.7A
Other languages
English (en)
Inventor
马金榜
张雅超
姚一昕
张进成
马佩军
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202210716538.7A priority Critical patent/CN115287751A/zh
Publication of CN115287751A publication Critical patent/CN115287751A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明涉及一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法，硅基GaN薄膜包括：Si衬底、预铺铝、至少两层AlPN成核层和GaN外延层，其中，所述Si衬底、所述预铺铝层、所述至少两层AlPN成核层和所述GaN外延层依次层叠。本发明实施例在Si衬底上生长至少两层AlPN成核层，与Si衬底接触的AlPN成核层可以实现Si衬底与成核层之间的晶格完全匹配，而最上面一层的AlPN成核层可以实现成核层与GaN层之间的晶格匹配，降低了Si基GaN外延层由于晶格失配带来的位错，提高了Si基GaN的晶体质量；同时，AlPN成核层生长过程中P源的引入可进入衬底形成N型掺杂，进而降低Si基GaN由于P型掺杂带来的寄生沟道的浓度，进而降低射频损耗。

Description

一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法
技术领域
本发明属于半导体材料技术领域，具体涉及一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法。
背景技术
近几年来GaN的异质外延得到了广泛的关注，而Si作为半导体的基石，在Si上进行GaN的外延生长得到了持续研究。GaN在Si上的异质外延虽然具有成本低、可以与传统的Si工艺相兼容等优点，但由于Si衬底与GaN之间较大的晶格失配以及热失配的存在，Si基GaN上也存在很多的挑战，如很高的位错密度、大的晶圆的翘曲以及晶圆上热梯度的存在等等。此外，由于在Si上进行GaN的生长时，Al原子会进入衬底形成P型寄生沟道，会在射频应用中带来明显的射频损耗。
为了解决上面的这些挑战，研究人员提出了很多缓冲层的结构来解决晶格失配的问题，比如低温AlN成核层、高温AlN成核层、渐变的AlGaN层、阶变的AlGaN层等等，这些缓冲层结构通过在GaN中引入压缩应力使得GaN的质量得到了很大的提高。通过采用SiC作为阻挡层、通过衬底预注入N型杂质等方法，研究人员成功降低了硅基GaN的射频损耗。
但是硅衬底上生长得到的GaN位错密度和射频损耗相比于其他衬底来说仍旧较高，这一问题需要得到进一步解决。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于AlPN成核层的低射频损耗硅基GaN薄膜，包括：Si衬底、预铺铝、至少两层AlPN成核层和GaN外延层，其中，
所述Si衬底、所述预铺铝层、所述至少两层AlPN成核层和所述GaN外延层依次层叠。
在本发明的一个实施例中，所述预铺铝层的厚度小于10nm。
在本发明的一个实施例中，所述至少两层AlPN成核层中P组分的质量分数随着层数的增加而增加。
在本发明的一个实施例中，所述至少两层AlPN成核层包括第一AlPN成核层和第二AlPN成核层，其中，
所述第二AlPN成核层位于所述第一AlPN成核层上，且所述第二AlPN成核层中P组分的质量分数大于所述第一AlPN成核层中P组分的质量分数。
在本发明的一个实施例中，所述第一AlPN成核层的厚度为30-70nm，P组分的质量分数为5-10％。
在本发明的一个实施例中，所述第二AlPN成核层的厚度为130-170nm，P组分的质量分数为10-20％。
本发明的另一个实施例提供了一种基于AlPN成核层的低射频损耗硅基GaN薄膜的制备方法，包括步骤：
在Si衬底上制备预铺铝层；
在所述预铺铝层上制备至少两层AlPN成核层；
在所述至少两层AlPN成核层上制备GaN外延层。
在本发明的一个实施例中，在所述预铺铝层上制备至少两层AlPN成核层，包括步骤：
在所述预铺铝层上制备第一AlPN成核层；
在所述第一AlPN成核层上制备第二AlPN成核层。
在本发明的一个实施例中，在所述预铺铝层上制备第一AlPN成核层，包括：
在温度为1090-1110℃，TMAl流量为60-80sccm，tBP流量为50-70sccm，NH3流量为1500-2500sccm的条件下，在所述预铺铝层上生长AlPN，生长时间为7-13min，得到30-70nm厚的所述第一AlPN成核层。
在本发明的一个实施例中，在所述第一AlPN成核层上制备第二AlPN成核层，包括：
在温度为1090-1110℃，TMAl流量为60-80sccm，tBP流量为80-120sccm，NH3流量为1500-2500sccm的条件下，在所述第一AlPN成核层上生长AlPN，生长时间为20-30min，得到130-170nm厚的所述第二AlPN成核层。
与现有技术相比，本发明的有益效果：
本发明在Si衬底上生长至少两层AlPN成核层，与Si衬底接触的AlPN成核层可以实现Si衬底与成核层之间的晶格完全匹配，而最上面一层的AlPN成核层可以实现成核层与GaN层之间的晶格匹配，降低了Si基GaN外延层由于晶格失配带来的位错，提高了Si基GaN的晶体质量；同时，AlPN成核层生长过程中P源的引入可进入衬底形成N型掺杂，进而降低Si基GaN由于P型掺杂带来的寄生沟道的浓度，进而降低射频损耗。
附图说明
图1为本发明实施例提供的一种基于AlPN成核层的低射频损耗硅基GaN薄膜的结构示意图；
图2a-图2e为本发明实施例提供的一种基于AlPN成核层的低射频损耗硅基GaN薄膜的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于AlPN成核层的低射频损耗硅基GaN薄膜的结构示意图。该基于AlPN成核层的低射频损耗硅基GaN薄膜包括Si衬底1、预铺铝2、至少两层AlPN成核层3和GaN层4，其中，Si衬底1、预铺铝层2、至少两层AlPN成核层3和GaN层4依次层叠。
在一个具体实施例中，Si衬底1的材料包括P型Si111，厚度为500-900μm，尺寸为2-6寸，电阻大于6000Ω·cm。优选的，Si衬底1选用厚度为525μm、尺寸为4寸且电阻大于6000Ω·cm的大电阻P型Si片。
在一个具体实施例中，预铺铝层2的厚度小于10nm，生长温度为1080-1090℃。优选的，预铺铝层2的厚度为5nm，生长温度1085℃。
本实施例在Si衬底1和AlPN成核层之间设置预铺铝层，可以生长得到质量较好的AlPN成核层。
在一个具体实施例中，至少两层AlPN成核层3中P组分的质量分数随着层数的增加而增加。
具体的，AlPN成核层3的层数大于等于2层，例如，其层数可以为2层，也可以为3层，也可以为4层，本实施例不做进一步限制。进一步的，上层AlPN成核层中P组分的质量分数大于下层AlPN成核层中P组分的质量分数。
在一个具体实施例中，AlPN成核层3的数量为2层，即至少两层AlPN成核层3包括第一AlPN成核层31和第二AlPN成核层32，其中，第二AlPN成核层32位于第一AlPN成核层31上，且第二AlPN成核层32中P组分的质量分数大于第一AlPN成核层31中P组分的质量分数。
具体的，第一AlPN成核层31的厚度为30-70nm，P组分的质量分数为5-10％。第二AlPN成核层32的厚度为130-170nm，P组分的质量分数为10-20％。优选的，第一AlPN成核层31的厚度为50nm，P组分的质量分数为7％；第二AlPN成核层32的厚度为150nm，P组分的质量分数为15％。
在一个具体实施例中，AlPN成核层3的数量为2层，即至少两层AlPN成核层3包括第一AlPN成核层31、第二AlPN成核层32和第三AlPN成核层33，其中，第二AlPN成核层32位于第一AlPN成核层31上，第三AlPN成核层33位于第二AlPN成核层32上，且第二AlPN成核层32中P组分的质量分数大于第一AlPN成核层31中P组分的质量分数，第三AlPN成核层33中P组分的质量分数大于第二AlPN成核层32中P组分的质量分数。
具体的，第一AlPN成核层31的厚度为30-70nm，P组分的质量分数为5-10％。第二AlPN成核层32的厚度为130-170nm，P组分的质量分数为10-20％。第三AlPN成核层33的厚度为200-300nm，P组分的质量分数为20-30％。优选的，第一AlPN成核层31的厚度为50nm，P组分的质量分数为7％；第二AlPN成核层32的厚度为150nm，P组分的质量分数为15％；第三AlPN成核层33的厚度为250nm，P组分的质量分数为25％。
在一个具体实施例中，GaN外延层4的厚度为0.9-1.1μm。优选的，GaN外延层4的厚度为1μm。
本实施例在Si衬底上生长至少两层AlPN成核层，并在其上外延了完全晶格匹配的低射频损耗GaN薄膜，其中，用至少两层AlPN作为硅基GaN的成核层，与Si衬底接触的AlPN成核层可以实现Si衬底与成核层之间的晶格完全匹配，而最上面一层的AlPN成核层可以实现成核层与GaN层之间的晶格匹配，降低了由于成核层与衬底以及GaN之间的晶格失配所带来的位错，提高了Si基GaN的晶体质量，解决了现有Si 111衬底上AlN成核层与衬底晶格失配较大以及硅基GaN射频损耗较大的问题。同时，由于AlPN在生长过程中有P元素的掺入，在生长AlPN成核层的同时会有P原子进入衬底形成N型掺杂，进而可以降低衬底中由于Al原子的进入带来的P型寄生沟道的空穴浓度，有利于降低硅基GaN的射频损耗。
实施例二
在实施例一的基础上，请参见图2a-图2e，图2a-图2e为本发明实施例提供的一种基于AlPN成核层的低射频损耗硅基GaN薄膜的制备方法的过程示意图。该制备方法包括步骤：
S1、在Si衬底1上制备预铺铝层2，请参见图2a和图2b。
首先，对Si衬底1依次进行清洗。具体的，将Si衬底1放入20％的HF酸溶液中浸泡60s，再用H2O2、酒精和丙酮清洗，最后使用流动的去离子水冲洗60s。
然后，对Si衬底1高温热清洁去除杂质。具体的，将清洗后的衬底放入低压MOCVD反应室中，通入氢气，温度升高至1000℃，反应室压力控制为40Torr，将衬底在氢气氛围下热处理3min。
最后，在Si衬底1上预铺铝。具体的，将反应室温度升高至1080-1090℃，打开TMAl气路，调整TMAl流量为10-30sccm，在Si衬底1上预铺铝，得到厚度小于10nm的预铺铝层2。优选的，预铺铝层2的反应室温度为1085℃，TMAl流量为20sccm，厚度为5nm。
S2、在预铺铝层2上制备至少两层AlPN成核层3。
本实施例中，在预铺铝层2上可以制备2层AlPN成核层，可以制备3层AlPN成核层，也可以制备4层AlPN成核层，等等，本实施例不做进一步限制。
本实施例以在预铺铝层2上制备2层AlPN成核层为例进行说明。步骤S2包括步骤：
S21、在预铺铝层2上制备第一AlPN成核层31，请参见图2c。
在一个具体实施例中，在温度为1090-1110℃，TMAl流量为60-80sccm，tBP流量为50-70sccm，NH3流量为1500-2500sccm的条件下，在预铺铝层2上生长AlPN，生长时间为7-13min，得到30-70nm厚的第一AlPN成核层31。
优选的，将反应室温度升高至1100℃，同时打开TMAl、tBP和NH3气路，调整TMAl流量为70sccm，NH3流量为2000sccm，tBP流量为60sccm，生长时间为10min，得到厚度为50nm的第一AlPN成核层31。
S22、在第一AlPN成核层31上制备第二AlPN成核层32，请参见图2d。
在一个具体实施例中，在温度为1090-1110℃，TMAl流量为60-80sccm，tBP流量为80-120sccm，NH3流量为1500-2500sccm的条件下，在第一AlPN成核层31上生长AlPN，生长时间为20-30min，得到130-170nm厚的第二AlPN成核层32。
优选的，保持反应室温度和TMAl流量不变，调整tBP流量为100sccm，NH3流量为2000sccm，生长时间为25min，得到厚度为150nm的第二成核层32。
S3、在至少两层AlPN成核层3上制备GaN外延层4，请参见图2e。
具体的，将反应室温度升高到1150℃，关闭TMAl、tBP源后通入TMGa源继续外延生长GaN层，此时TMGa、NH3流量分别为160-220sccm、8400-10000sccm，外延GaN的厚度为0.9-1.1μm。
优选的，TMGa、NH3流量分别为200sccm、9000sccm，外延GaN的厚度为1μm。
本实施例在Si衬底上生长至少两层AlPN成核层，与Si衬底接触的AlPN成核层可以实现Si衬底与成核层之间的晶格完全匹配，而最上面一层的AlPN成核层可以实现成核层与GaN层之间的晶格匹配，降低了Si基GaN外延层由于晶格失配带来的位错，提高了Si基GaN的晶体质量；同时，AlPN成核层生长过程中P源的引入可进入衬底形成N型掺杂，进而降低Si基GaN由于P型掺杂带来的寄生沟道的浓度，进而降低射频损耗。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于AlPN成核层的低射频损耗硅基GaN薄膜，其特征在于，包括：Si衬底(1)、预铺铝(2)、至少两层AlPN成核层(3)和GaN外延层(4)，其中，
所述Si衬底(1)、所述预铺铝层(2)、所述至少两层AlPN成核层(3)和所述GaN外延层(4)依次层叠。
2.根据权利要求1所述的基于AlPN成核层的低射频损耗硅基GaN薄膜，其特征在于，所述预铺铝层(2)的厚度小于10nm。
3.根据权利要求1所述的基于AlPN成核层的低射频损耗硅基GaN薄膜，其特征在于，所述至少两层AlPN成核层(3)中P组分的质量分数随着层数的增加而增加。
4.根据权利要求1所述的基于AlPN成核层的低射频损耗硅基GaN薄膜，其特征在于，所述至少两层AlPN成核层(3)包括第一AlPN成核层(31)和第二AlPN成核层(32)，其中，
所述第二AlPN成核层(32)位于所述第一AlPN成核层(31)上，且所述第二AlPN成核层(32)中P组分的质量分数大于所述第一AlPN成核层(31)中P组分的质量分数。
5.根据权利要求4所述的基于AlPN成核层的低射频损耗硅基GaN薄膜，其特征在于，所述第一AlPN成核层(31)的厚度为30-70nm，P组分的质量分数为5-10％。
6.根据权利要求4所述的基于AlPN成核层的低射频损耗硅基GaN薄膜，其特征在于，所述第二AlPN成核层(32)的厚度为130-170nm，P组分的质量分数为10-20％。
7.一种基于AlPN成核层的低射频损耗硅基GaN薄膜的制备方法，其特征在于，包括步骤：
在Si衬底(1)上制备预铺铝层(2)；
在所述预铺铝层(2)上制备至少两层AlPN成核层(3)；
在所述至少两层AlPN成核层(3)上制备GaN外延层(4)。
8.根据权利要求7所述的基于AlPN成核层的低射频损耗硅基GaN薄膜的制备方法，其特征在于，在所述预铺铝层(2)上制备至少两层AlPN成核层(3)，包括步骤：
在所述预铺铝层(2)上制备第一AlPN成核层(31)；
在所述第一AlPN成核层(31)上制备第二AlPN成核层(32)。
9.根据权利要求8所述的基于AlPN成核层的低射频损耗硅基GaN薄膜的制备方法，其特征在于，在所述预铺铝层(2)上制备第一AlPN成核层(31)，包括：
在温度为1090-1110℃，TMAl流量为60-80sccm，tBP流量为50-70sccm，NH3流量为1500-2500sccm的条件下，在所述预铺铝层(2)上生长AlPN，生长时间为7-13min，得到30-70nm厚的所述第一AlPN成核层(31)。
10.根据权利要求8所述的基于AlPN成核层的低射频损耗硅基GaN薄膜的制备方法，其特征在于，在所述第一AlPN成核层(31)上制备第二AlPN成核层(32)，包括：
在温度为1090-1110℃，TMAl流量为60-80sccm，tBP流量为80-120sccm，NH3流量为1500-2500sccm的条件下，在所述第一AlPN成核层(31)上生长AlPN，生长时间为20-30min，得到130-170nm厚的所述第二AlPN成核层(32)。
CN202210716538.7A 2022-06-22 2022-06-22 一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法 Pending CN115287751A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210716538.7A CN115287751A (zh) 2022-06-22 2022-06-22 一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210716538.7A CN115287751A (zh) 2022-06-22 2022-06-22 一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法

Publications (1)

Publication Number Publication Date
CN115287751A true CN115287751A (zh) 2022-11-04

Family

ID=83820655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210716538.7A Pending CN115287751A (zh) 2022-06-22 2022-06-22 一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法

Country Status (1)

Country Link
CN (1) CN115287751A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US20130026482A1 (en) * 2011-07-29 2013-01-31 Bridgelux, Inc. Boron-Containing Buffer Layer for Growing Gallium Nitride on Silicon
CN104037284A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
KR20150000753A (ko) * 2013-06-25 2015-01-05 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
CN213905295U (zh) * 2020-12-31 2021-08-06 华南理工大学 一种大尺寸SiC衬底低应力GaN薄膜
JP2021118232A (ja) * 2020-01-23 2021-08-10 国立大学法人東海国立大学機構 高電子移動度トランジスタ装置、半導体多層膜ミラーおよび縦型ダイオード
CN113314597A (zh) * 2021-05-25 2021-08-27 西安电子科技大学 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113921376A (zh) * 2021-08-30 2022-01-11 西安电子科技大学 一种硅基GaN薄膜及其外延生长方法
WO2022062974A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 氮化物外延结构和半导体器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US20130026482A1 (en) * 2011-07-29 2013-01-31 Bridgelux, Inc. Boron-Containing Buffer Layer for Growing Gallium Nitride on Silicon
KR20150000753A (ko) * 2013-06-25 2015-01-05 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
CN104037284A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
JP2021118232A (ja) * 2020-01-23 2021-08-10 国立大学法人東海国立大学機構 高電子移動度トランジスタ装置、半導体多層膜ミラーおよび縦型ダイオード
WO2022062974A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 氮化物外延结构和半导体器件
CN213905295U (zh) * 2020-12-31 2021-08-06 华南理工大学 一种大尺寸SiC衬底低应力GaN薄膜
CN113314597A (zh) * 2021-05-25 2021-08-27 西安电子科技大学 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN113921376A (zh) * 2021-08-30 2022-01-11 西安电子科技大学 一种硅基GaN薄膜及其外延生长方法

Similar Documents

Publication Publication Date Title
JP4757441B2 (ja) 通常の低温核生成層なしでのミスマッチした基板上におけるｉｉｉ族窒化物フィルムの成長
US9799737B2 (en) Method for forming group III/V conformal layers on silicon substrates
CN113921376A (zh) 一种硅基GaN薄膜及其外延生长方法
CN108010956B (zh) 一种硅衬底上N极性面高频GaN整流器外延结构及其制备方法
CN113948389B (zh) 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN117577748A (zh) 发光二极管外延片及其制备方法、led
CN113937161B (zh) 带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法
CN115287751A (zh) 一种基于AlPN成核层的低射频损耗硅基GaN薄膜及制备方法
CN115565876A (zh) 基于硅衬底的氮化物外延结构及其制作方法和半导体器件
JP2001102312A (ja) 化合物半導体基板
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
TWI360186B (zh)
CN112687527A (zh) 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
CN113948391B (zh) 一种硅基AlGaN/GaN HEMT器件及制备方法
CN113964179B (zh) 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法
CN113948390B (zh) 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
CN113964034B (zh) 一种基于衬底背面GeSnSi外延层的硅基AlGaN/GaN HEMT及制备方法
CN115233304B (zh) 基于AlPN缓冲层的自支撑GaN薄膜的制备方法
CN114242814B (zh) N极性面AlGaN基紫外光电探测器外延结构及其制备方法
CN111477535B (zh) 一种复合硅衬底及其制备方法和应用
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
KR20060076675A (ko) 질화물 반도체 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination