TWI360186B - - Google Patents
Download PDFInfo
- Publication number
- TWI360186B TWI360186B TW093116558A TW93116558A TWI360186B TW I360186 B TWI360186 B TW I360186B TW 093116558 A TW093116558 A TW 093116558A TW 93116558 A TW93116558 A TW 93116558A TW I360186 B TWI360186 B TW I360186B
- Authority
- TW
- Taiwan
- Prior art keywords
- buffer layer
- inp
- compound semiconductor
- crystal
- lattice constant
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 69
- 239000004065 semiconductor Substances 0.000 claims description 67
- 150000001875 compounds Chemical class 0.000 claims description 66
- 230000012010 growth Effects 0.000 claims description 64
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 53
- 239000013078 crystal Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 24
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000001816 cooling Methods 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 229940126062 Compound A Drugs 0.000 claims 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 26
- 230000005012 migration Effects 0.000 description 10
- 238000013508 migration Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 101100452593 Caenorhabditis elegans ina-1 gene Proteins 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 229910000070 arsenic hydride Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
1360186 玖、發明說明 【發明所屬之技術領域】 本發明係有關低遷移密度之化合物半導體，其製造方 法及使用其之化合物半導體元件。 【先前技術】 現在行動電話之功率放大器或開關等所使用之化合物 半導體元件係於GaAs基板上以磊晶生成法等形成雜構造 者爲主流。例如作爲行動電話微波放大器元件或高速開關 元件使用之高遷移率電晶體（以下以HEMT稱之）時，係 於GaAs基板上形成n型AlGaAs電子供給層，及InGaAs 頻道層，而成爲於頻道層利用高遷移率2度空間電子氣體 之化合物半導體元件。 近年來由於對元件要求高速化，由使用GaAs基板之 元件被迫改變爲使用InP基板之元件。其係由於使用InP 基板時，在InGaAs頻道層與GaAs基板比較時In組成可 比較高，而可飛躍地提高電子輸送特性所致。 但是，由於InP基板之層合缺陷能源比GaAs小，除 了製造單結晶板有困難，加上由於In爲貴重基體金屬， 價格爲GaAs之數倍以上高價。又，InP基板容易破裂， 強度亦有問題，InP基板之使用係於磊晶生長層形成時及 製作過程時則成爲收率惡化之原因·。 所以’與於InP基板上形成HEMT用InGaAs / InAlAs系之磊晶生長層同樣地’盛行嘗試於GaAs基板上 1360186 形成HEMT用InGaAs / InAlAs系之磊晶生長層’而製作 化合物半導體。但是，相對於GaAs之晶格常數爲 5.6533A，InP 或對 InP 整合晶格 In 0.53 Ga 0.47 As 或 In 0.52 Ga G48 As之晶格常數爲5.8688A’因此，採用上述構 成時約4%之晶格常數產生不整合。由此’若直接於GaAs 基板上形成此等時，會造成由此所得之HEMT大量導入起 因於晶格不整合之失配位錯（misfit dislocation)。 爲解決此不良問題，於GaAs基板上設置A1 GaAs或 InAlAs之組成梯度層之方法爲公知者》向來，主要使用 此組成梯度層之晶格常數依層之厚度方向緩緩變化之線型 梯度緩衝法（Linear-graded Buffer)(例如參閱’ W. B. Hoke et al., J. Vac. Sci. Technol. B, 1 9 ( 200 1 0 1 505 )， 或此組成梯度層之晶格常數依層的厚度方向以階段式變化 階段梯度緩衝法（Step-graded Buffer)(例如參，S， Goze et al., J . C r y st · G ro wth 2 0 1 /2 0 2 ( 2 0 0 1 ) 1 5 5 )。前 者係晶格歪曲於緩衝層中慢慢緩和，而抑制遷移於最小限 的方法，後者爲藉由階段式地改變組成並於界面彎曲遷移 ，由此防止遷移傳播至上層的方法。
S 上述向來之方法，任一者均可降低失配位錯之效果， 雖然實際上有使用此等方法製作之磊晶生長基板試作之化 合物半導體元件，但尙未達實用化。此等向來方法之問題 點，係緩衝層需變爲0.5 // m以上之非常厚。例如採用線 型梯度緩衝法時，緩衝層要1.5//m。其理由係膜厚度薄 時，由於晶格不整合之歪曲集中於薄緩衝區而使遷移密度 -6- 1360186 變爲非常高。另一方面，階段梯度緩衝法，由於在各緩衝 界面改變遷移方向，而可使緩衝膜厚度變薄。但是，此情 況時，上述文獻所揭示例之緩衝層膜厚度爲0.6 Vm。而 依據使用此般組成梯度層之以往之緩衝層，使其膜厚成爲 0.5/zm以下亦有困難。 若於基板上疊積厚膜時，由於必需要有更多的原料及 更長的成長時間，而會影響成本。因此，即使將高價InP 基板以廉價GaAs基板取代，成本亦僅削減少許而已，並 不能達成低成本之目的。 又，由於疊積厚膜時會損及表面之平坦性，而用以製 作ΗEMT等之化合物半導體元件之磊晶生長基板，亦會對 ΗΕΜΤ之遷移性有不良之影響。此外，若緩衝層之膜厚度 爲厚時，由於緩衝層集積高濃度遷移，有漏電電流增大， 或種種之信賴性降低之虞慮，亦產生降低作爲化合物半導 體元件之電氣特性或信賴性的傾向。 本發明之目的爲提供可解決向來技術有關之上述問題 點之化合物半導體，及其製造方法。 又，本發明之目的爲提供電氣特性及信賴性優之化合 物半導體元件。 【發明內容】 〔發明之揭示〕 爲解決上述課題，本發明者等經深入硏究結果，發現 藉由於GaAs基板上形成5nm以上500nm以下膜厚之 1360186
InGaP緩衝層或InGaAsP緩衝層後，於該緩衝層上層合 InP、InGaAs或InAlAs層，發現其表面缺陷少表面狀態 亦良好。基於此硏究完成本發明。 本發明之特徵係有關於GaAs基板上，形成比GaAs 晶格常數更近InP晶格常數之化合物半導體結晶或inP結 晶之化合物半導體，介由上述GaAs基板上之InGaP緩衝 層或InGaAsP緩衝層形成上述結晶，該緩衝層之膜厚爲 _ 5nm以上500nm以下者。 比GaAs晶格常數更近InP晶格常數之化合物半導體 結晶’可爲InGaAs或InAlAs結晶》InGaP緩衝層或 InGaAsP緩衝層至少上層5nm之In組成，可比GaAs整 合晶格之組成更高。使用該化合物半導體，可製造電氣特 性或信賴性優HEMT或其他化合物半導體元件。 本發明之其他特徵爲形成比GaAs晶格常數更近InP 晶格常數之化合物半導體結晶或InP結晶之化合物半導體 I 之製造方法，GaAs基板上成長InGaP緩衝層或InGaAsP 緩衝層，該InGaP緩衝層或InGaAsP緩衝層上成長比 GaAs晶格常數更近InP晶格常數之化合物半導體結晶或 InP結晶者。 〔用以實施發明之最佳型態〕 爲更詳細說明本發明，以附加之圖面加以說明。此處 說明相關InGaP緩衝層，本發明不限定於此一實施例，例 如可完全同樣適用於InGaAsP。 -8- 1360186 第1圖所示爲本發明化合物半導體之實施例之一實施 型態之層構造圖。化合物半導體磊晶生長基板1 〇，係於 半絕緣性GaAs基板1上依順序形成GaAs緩衝層2或 InGaP緩衝層3。又，亦可不形成GaAs緩衝層2。
InGaP緩衝層3之層厚，於本發明之型態爲3 0 n m，I η 組成即相對於In與Ga之總合莫耳數與In莫耳數之比例 ，係上層約5nm之範圍，即由此層上方隔離層4之界面 約5 nm之範圍爲高於0.48，在其外者爲0.48。InGaP緩 衝層3之厚度爲5nm以上500nm以下之範圍者即可。 又，In組成爲0.48時InGaP與GaAs晶格整合。此 0.48之値係由一般所知III~V族4元混晶組成圖所得（例 如，日本永井治南，安達定雄，福井孝志”111〜V族半導 體混晶”CORONA公司（1 98 8 ) ) 。InGaAsP時亦同樣可 決定與GaAs晶格整合之In組成。此時In組成依存於As 組成。例如，As組成爲0.5時，In組成爲0.24。爲其他 之As組成時，In組成亦爲其他値。
InGaP緩衝層3之上，由InP所成隔離層4，In組成 爲 0.53之InGaAs所成之頻道層5，In組成爲0.52之 In A1 As所成之間隔層6之順序所形成。於間隔層6之上 更依序形成由In組成爲0.52摻雜Si之InAlAs所成之電 子供給層7，由In組成爲0.52之InA1 As所成之肖特基（ Schottky )層8，由In組成爲0.53摻雜Si之InGaAs所成 之接觸層。 於半絕緣性GaAs基板1上所形成之各層，例如可藉 1360186 '由有機金屬化學氣相成長法（以下以MOCVD法稱之）依 順序成層。此處，形成InGaP緩衝層3時，意圖以均勻的 0.48 In組成形成InGaP緩衝層3。但是，實際上’由於 In偏析之效果，InGaP緩衝層3之中接近隔離層4之領域 ，即緩衝層3上層約5nm之範圍領域，In組成變得比 0.4 8更大，與隔離層 4之界面附近In過剩。一方面 (
InGaP緩衝層3中之Ga在隔離層4之界面附近呈不足狀 參態。 其結果，於InGaP緩衝層3之最表面In過剩之領域 上則形成具有比GaAs晶格常數更接近於InP晶格常數之 化合物半導體結晶層。此係實質上，意味與如InP層上形 成比GaAs晶格常數更接近於InP晶格常數之化合物半導 體結晶層等同樣的結果。因此，於半絕緣性GaAs基板1 上所形成之InGaP緩衝層3之表面組成爲極近於InP組成 ，雖然晶格不整合極大，仍可抑制與InGaP緩衝層3之表 ^ 面狀態惡化有所關聯之失配位錯之產生。 爲確認此事，使用於GaAs基板上形成有InGaP層之 試料，實際測定InGaP層內相關Ga與In濃度分佈。測定 之結果如第2圖所示曲線。第2圖所示之曲線，係顯示 GaAs基板上由MOCVD法意圖使ln組成爲0.48而形成 InGaP層膜厚約爲24nm之，此InGaP層中之Ga與In濃 度係以 SIMS進行分析測定所示之結果。橫軸所示爲 InGaP層由表面之深度，縱軸所示爲Ga與濃度。
S 由第2圖判斷，InGaP層雖然其In組成形成均勻的 -10- 1360186 0.48，但實際上，知其最表面之1n變得過剩。而另一方 面，在最表面之Ga則不足。又’觀察所得之試料之表面 狀態時，Haze數爲數ppm。由此’ InGaP層之表面極近於 InP之組成，可理解即使晶格不整合極大’可抑制與 InGaP緩衝層3之表面狀態惡化有所關聯之失配位錯之產 生。 又，成爲InGaP層中之In成爲過剩之膜厚係依其成 長溫度等相異，但由第2圖可知約爲5nm程度以上。 InGaP層之膜厚過薄時，由每單位膜厚之晶格失配位錯所 造成之應力過大，而使本發明所期待抑制產生失配位錯之 效果減少。 其次，爲檢討InGaP緩衝層之成長條件’ GaAs基板 上依MOCVD法形成30nm之InGaP層，更形成lOOnm之 InP層而製作了化合物半導體磊晶生長基板。 在400〜700°C之範圍內檢討各磊晶生長膜之成長溫度 。觀察依成長溫度，所得之磊晶生長基板之表面狀態等爲 何種情形，同時測定Haze値。其結果如下所示。 成長溫度°c 表面狀態 Haze 値（ppm) 400〜580 鏡面 數百~ 1 3 0 0 580-600 鏡面 1000〜2000 600-700 白濁 數千〜數萬
成長溫度600°C以上時表面白濁。一方面，成長溫度 低於600°C時，其表面可得到良好的鏡面，特別是5 80°C 1360186 以下時Haze値低於2000ppm。因此，InGaP緩衝層3以 400°C以上，60(TC以下之成長溫度條件成長爲理想，更理 想的成長溫度爲400°C〜58 0°C。 其次，MOCVD成長溫度固定於5 5 0°C，於GaAs基板 上成層膜厚變換於15nm~3 00nm之範圍內之各種InGaP緩 衝層，於其上形成l〇〇nm厚度之InP層而製作化合物半導 體磊晶生長基板。依InGaP緩衝層之膜厚，觀察所得之磊 • 晶生長基板之表面狀態，同時測定Haze値。其結果如下 〇
InGaP層之厚度（nm) 表面狀態 Haze値（ppm) 15-100 鏡面 數百〜1300 1 00-3 00 鏡面 數百〜1100 由上述結果判斷，InGaP之膜厚變厚時，Haze値有減 少之傾向。但是，其減少之變化値非常小。又，由第2圖 I 可知，InGaP層之組成因In之偏析而開始受到影響之距 離爲由表面5nm〜l〇nm之距離。由此，有效封閉遷移之最 小膜厚推定爲5~10nm程度。InGaP層之膜厚隨著由此最 小膜厚逐漸變厚，可緩緩改善InGaP層之表面狀態。但是 ，膜厚爲lOOnm以上程度時，其改善程度變小。由以上 事實推察時，InGaP層內，特別於其最表面附近，存在高 In組成層’且InGaP層在低於600°C溫度下使5nm以上膜 厚成長時，可有效封閉由晶格不整合所造成之失配位錯。 InGaP緩衝層或InGaAsP緩衝層之膜厚，通常爲5nm -12- 1360186 以上500nm以下，理想爲5nm以上3〇〇nm以下，更理想 爲5nm以上1 OOnm以下，最理想爲10nm以上50nm以下 〇 第1圖所示之化合物半導體磊晶生長基板1 〇係順從 以上想法所構成者，可得到薄膜厚高品質之晶格不整合系 緩衝層。 更對於有關本發明之其他實施型態，參照第3圖加以 說明。如第1圖所示之構成中，爲更提高InGaP緩衝層之 效果經深入硏究結果，本發明者等發現，緊接著In GaP緩 衝層以比較低之溫度成長InP緩衝層，若再以更高的溫度 退火時則可更減低遷移密度，進而可使製造化合物半導體 元件時之元件特性提高。 如第3圖所示之化合物半導體20，係適用上述想法 者，僅有在由InGaP緩衝層3與InP所構成之隔離層4之 間設置InP緩衝層4A之點上，與第1圖之化合物半導體 1〇相異。因此，第3圖各部之中，對應第1圖之各部之 部份賦予同樣之符號，以省略其說明。 說明有關第3圖中所採用之緩衝層之構成。爲提高減 低遷移密度之效果，緊接著InGaP緩衝層而成長其他的緩 衝層時，若考慮到導熱係數時，此其他緩衝層不得不用 InP。其係由於InGaAs或InAlAs之導熱係數小。InGaAs 或In A1 As等之三元系化合物半導體與InP或GaAs等之二 元系化合物半導體相比，導熱度低》因此，使用此化合物 半導體製造化合物半導體元件時，由此所得之元件動作時 1360186 散熱不充分，元件之溫度上昇，特性下降。導熱度，例如 InGaAs 爲 0.05W/cm· °C，InP 爲 0.68W/cm· °C，兩者相 差有1位數。 又，InGaP緩衝層3之表面附近In濃度爲高，若考 慮InGaP緩衝層3之組成爲近乎InP時，於InGaP緩衝層 上方，藉由形成InP緩衝層4A而可形成晶格常數差爲少 (晶格不整合爲小）的界面。InP緩衝層4A之成長溫度 秦關係到InGaP緩衝層3表面附近之平坦性或遷移密度。 InGaP緩衝層3爲薄且平坦性良好，失配位錯等亦少。但 是，藉由適切的選擇於InGaP緩衝層3上接連所形成之 InP緩衝層4A之成長條件，可使該InP緩衝層4A之表面 平坦性比InGaP緩衝層3之表面平坦性更爲良好，故發明 者等特別對InP緩衝層4A之成長溫度，膜厚加以硏究。 爲探討上述硏究，首先，於GaAs基板上以MOCVD 法，以5 50°C成長30nm之InGaP緩衝層，於此InGaP緩 籲衝層上以400 °C〜600 °C之溫度範圍成長50nm之InP層。 更以成長溫度5 5 0°C成長500nm之InP層，而製作磊晶生 長基板。然後’評價由此所得之磊晶生長基板之表面狀態 。其結果如下。 成 長 溫度< ，C 表面狀態 Haze 値 (ppm) 400以上， .450 以 下 時 鏡面 數 百 〜千 商 於 450， 500 以 下 時 鏡面 數 百 ~ 2千 高 於 5 00， 550 以 下 時 鏡面 千 〜2 千 高 於 5 5 0， 600 以 下 時 白濁 數 千 〜1萬 -14- 1360186 成長溫度若高於5 5 0 °C時則發現有不能得到更好的鏡 面的傾向。550 °C以下爲表面良好之鏡面且 Haze値爲 2 000ppm以下。若低於400°C時，PH3之分解則不充分， InP層之成長速度顯著變慢。因此，InP層之成長溫度以 400°C以上5 5 0 °C以下爲理想，更理想爲400°C以上5 00°C 以下。
InP緩衝層成長後，於65 0 °C以上73 0 °C以下之溫度 加以退火時，藉此退火，少許殘留之晶格歪曲可更完全地 被緩和，失配位錯亦封閉化可防止傳播至上層。又，退火 之操作以InP緩衝層成長後立即進行爲理想。 第3圖所示之化合物半導體磊晶生長基板1〇係順從 以上想法所構成者，雖然緩衝層之膜厚爲薄，仍可成爲賦 與具有良好特性之化合物半導體元件之化合物半導體。此 處’採用如第3圖所示之緩衝層構造時，InGaP緩衝層3 與InP緩衝層4A之合計膜厚爲5nm以上50〇nm以下之範 圍即可。使用InGaAsP緩衝層取代InGaP緩衝層3時亦 同樣地’以InGaAsP緩衝層與InP緩衝層4A之合計膜厚 爲5nm以上50〇nm以下之範圍即可。
InGaP緩衝層或InGaAsP緩衝層與InP緩衝層之合計 膜厚爲5nm以上5 00nm以下即可，較佳爲25nm以下 500nm以下，較理想爲25nm以上200nm以下，更理想爲 3 0nm以上13〇ηιη以下。
InP緩衝層之膜厚以20nm以上200nm以下爲理持， 1360186 更理想爲20nm以上100nm以下，再理想爲20nm以上 8 0 n m以下。 爲防止InP緩衝層內少許殘留之遷移傳播至上層， InP緩衝層之上以形成InP隔離層爲理想。此InP隔離層 之成長溫度以向來之InP成長溫度即可。例如於MOCVD 法爲5 5 0 °C〜7 0 0 °C程度。 •【實施方式】 以下以實施例詳細說明本發明，但本發明係不受限於 此等實施例者。本發明係例舉高電子遷移率晶體（HEMT )，但亦同樣適用於雜環雙極晶體（HBT )或p-i-n光二 極體。又，本實施例之成長法係使用有機金屬化學氣相成 長法(Metalorganic chemical vapor deposition : MOCVD )，亦可使用分子線裔晶生長法（Molecular beam epitaxy: MBE)又，本實施型態係舉inGaP緩衝層之例， ® 亦可同樣使用InGaAsP緩衝層。 (實施例1 ) 使用MOCVD法如以下製作如第1圖所示層構造具有 雜構造之化合物半導體HEMT用磊晶生長基板。於 MOCVD薄膜製作裝置導入半絕緣性GaAs基板1，昇溫施 以基板表面處理後，以AsH3氣體及金屬有機化合物爲原 料於半絕緣性GaAs基板1形成由GaAs層所成之緩衝層 2。其次，AsH3氣體切換爲ph3氣體，形成30nm之 -16- 1360186
InGaP緩衝層3(InP組成0.48)。此時InGaP緩衝層之 成長溫度設爲5 50°C。更適當的調整溫度，切換原料後依 順序成長InP層4(In組成0.52) ，InGaAs頻道層5(In 組成0.5 3 ) ，InA1 As間隔層6 ( In組成0.52 )，電子供 給層（平面摻雜層）7，InA1 As肖脫基層8 (In組成0.52 )，於其上形成摻雜Si之InGaAs接觸層9(In組成0.53 )。所得之磊晶生長基板之表面狀態良好，全無觀察到白 濁，格狀線等。 其次，將上述HEMT用晶晶生長基板以van derPauw 法所進行空孔測定而進行評價。將此磊晶生長基板之接觸 層以蝕刻除去，於室溫測定空孔時，顯示與使用遷移率 9100cm2/V. s及InP基板之HEMT用磊晶生長基板等値 (實施例2) 除InGaP緩衝層之成長溫度爲500 °C膜厚爲15 nm以 外全部與實施例1同樣條件製作HEMT用磊晶生基板。所 得之磊晶生長基板之表面狀態良好，全無觀察到白濁，格 狀線等。 上述HEMT用磊晶生長基板之接觸層以蝕刻除去，於 室溫測定空孔時，顯示與使用遷移率8900cm2/V · s及 InP基板之HEMT用磊晶生長基板等値》 (實施例3 ) -17- 1360186 使用MOCVD法如以下製作如第3圖所示層構造具有 雜構造之化合物半導體HEM T用磊晶生基板。首先，與實 施例同樣形成30nm之inGaP緩衝層3(InP組成0.48) 。此時InGaP緩衝層之成長溫度爲550°C。其次溫度降至 435 °C ’成長50nm之Inp緩衝層4A。溫度更昇溫至退火 溫度之650°C進行退火，降溫至640°C後，切換原料後依 順序成長InP層4，InGaAs頻道層5 (In組成0.53)， Φ InAlAs間隔層6 ( In組成0.52 ) ，Si平面摻雜層7，
InAlAs肖脫基層8 (In組成0.52)，於其上形成雜Si之 InGaAs接觸層9 ( In組成0.53)。所得之磊晶生長基板 之表面狀態良好，全無觀察到白濁，格狀線等。 將上述HEMT用磊晶生長基板之接觸層以蝕刻除去， 於室溫測定空孔時，顯示與使用遷移率9100cm2/V_ s及 InP基板之HEMT用磊晶生長基板等値。 ® (實施例4 ) 與實施例3同樣進行至形成InP緩衝層4A，溫度更 昇溫至退火溫度之7 0 0 °C進行退火，InP緩衝層4A以後各 層之成長與實施例3完全同樣條件製作HEMT用磊晶生基 板。所得之磊晶生長基板之表面狀態良好，全無觀察到白 濁，格狀線等。 HEMT用磊晶生長基板之接觸層以蝕刻除去，於室溫 測定空孔時，顯示與使用遷移率9600cm2/V · s，與實施 例1~3比較得到良好的結果。 -18- 1360186 (實施例5) 與實施例3同樣進行至形成InP緩衝層4A，溫度更 昇溫至退火溫度之700°C進行退火，其後，相反地使溫度 降至480°C。其後進行由480°C至700°C之溫度昇降3次 (昇至700°C合計4次）後，溫度調爲480°C，InP緩衝 層4A以後各層之成長與實施例3完全同樣條件製作 HEMT用磊晶生基板。所得之磊晶生長基板之表面狀態良 · 好，全無觀察到白濁，格狀線等。 HEMT用磊晶生長基板之接觸層以蝕刻除去，於室溫 測定空孔時，顯示與使用遷移率l〇l〇〇cm2/V · s，與實施 例4比較得到更良好的結果。 【圖式簡單說明】 第1圖所示爲本發明化合物半導體之實施例之一實施 型態之層構造圖。 ^ 第2圖所示爲第1圖1nGaP層In偏析現象以Ga與 In濃度分布之測定結果曲線。 第3圖所示爲依本發明化合物半導體其他例之實施型 態的層構造圖。 -19-
Claims (1)
1360186 拾、申請專利範園 1·—種化合物半導體’其係於GaAs基板上，成層 比GaAs之晶格常數更近inp之晶格常數之化合物半導體 結晶或InP結晶而成之化合物半導體，其特徵爲於該 GaAs基板上介由InGaP緩衝層或inGaAsP緩衝層形成該 結曰b ’該緩衝層之膜厚爲5ηηι以上500nm以下者。 2_ —種化合物半導體，其係於GaAs基板上，形成 比GaAs之晶格常數更近inp之晶格常數之化合物半導體 結晶或InP結晶而成之化合物半導體，其特徵爲於該 GaAs基板上形成inGaP緩衝層或InGaAsP緩衝層，與更 於該InGaP緩衝層或InGaAsP緩衝層上形成InP緩衝層， 介由該二緩衝層形成該結晶，該二緩衝層之合計膜厚爲 5nm以上5 00nm以下者。 3. 如申請專利範圍第2項之化合物半導體，其中二 緩衝層之合計膜厚爲25nm以上5 00nm以下之範圍者。 4. 如申請專利範圍第2或3項之化合物半導體，其 + Inp緩衝層之膜厚爲2Gnm以上200nm以下之範圍者。 5 ·如申請專利範圍第1項之化合物半導體，其中比 之晶格常數更近InP之晶格常數之化合物半導體結 曰 9 ’ 爲 InGaAs 或 InAlAs 結晶。 6.如申請專利範圍第1項之化合物半導體，其中 ^^”緩衝層或InGaAsP緩衝層之至少上層5 nm之In組 成，& 較與GaAs晶格整合之組成更高者。 7_ —種化合物半導體元件，其特徵係由如申請專利 -20- 1360186 範圍第1項、第2項、第3項、第4項、第5項或第6項 之化合物半導體所構成。 8. —種化合物半導體的製造方法，其係於Ga As基 板上，成長比GaAs之晶格常數更近InP之晶格常數之化 合物半導體結晶或InP結晶之化合物半導體元件之製造方 法’其特徵爲於GaAs基板上使InGaP緩衝層或InGaAsP 緩衝層成長，於該InGaP緩衝層或InGaAsP緩衝層上成 長比GaAs之晶格常數更近InP之晶格常數之化合物半導 體結晶或InP結晶， 其中該InGaP緩衝層或InGaAsP緩衝層之成長係於 400°C以上600°C以下之溫度中進行成長5nm以上500nm 以下，於400°C以上7〇〇°C以下進行成長比GaAs之晶格 常數更接近InP之晶格常數之化合物半導體結晶或InP結 晶。 9. 如申請專利範圍第8項之化合物半導體之製造方 法，其中於該InGaP緩衝層或InGaAsP緩衝層上成長InP 緩衝層，使該InP緩衝層昇溫至指定退火溫度退火，降溫 至爲了成長InP結晶或比GaAs之晶格常數更接近InP之 晶格常數之化合物半導體結晶所指定之結晶成長溫度後， 成長該InP結晶或化合物半導體結晶。 10. 如申請專利範圍第9項之化合物半導體之製造方 法，其中該InGaP緩衝層或InGaAsP緩衝層之成長係於 400°C以上600°C以下之溫度中進行得到5nm以上3 0 0nm 以下膜厚者。 -21 - 1360186 11. 如申請專利範圍第9項或第l〇項之化合物半導 體之製造方法，其中該InP緩衝層之膜厚爲20ηπι以上 200nm以下者。 12. 如申請專利範圍第1〇項之化合物半導體之製造 方法’其中該InP緩衝層之成長溫度爲400°C以上550。〇 以下者。 13·如申請專利範圍第1〇項之化合物半導體之製造 ® 方法’其中將該InP緩衝層昇溫至指定退火溫度退火後， 在成長該InP結晶或比GaAs之晶格常數更接近InP之晶 格常數之化合物半導體結晶前，從所指定之退火溫度降溫 至指定之結晶成長溫度，再昇溫至指定退火溫度退火之操 作重複1次以上5次下後，降溫至指定之結晶成長溫度。 14.如申請專利範圍第1〇項之化合物半導體之製造 方法’其中該指定之退火溫度爲650 °C以上73(TC以下。 1 5 ·如申請專利範圍第1 〇項之化合物半導體之製造 ® 方法，其中該指定之結晶成長溫度爲40(TC以上70〇t;以 下。 16.如申請專利範圍第8項之化合物半導體之製造方 法，其中比GaAs之晶格常數更接近InP之晶格常數之化合 物半導體結晶’爲InGaAs或InAlAs結晶。 -22-
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003169408 | 2003-06-13 | ||
| JP2004127685 | 2004-04-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200504890A TW200504890A (en) | 2005-02-01 |
| TWI360186B true TWI360186B (zh) | 2012-03-11 |
Family
ID=33554410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093116558A TW200504890A (en) | 2003-06-13 | 2004-06-09 | Compound semiconductor, method for producing same and compound semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070158684A1 (zh) |
| KR (1) | KR20060026866A (zh) |
| TW (1) | TW200504890A (zh) |
| WO (1) | WO2004112111A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI489626B (zh) * | 2012-08-24 | 2015-06-21 | Visual Photonics Epitaxy Co Ltd | Bipolar high electron mobility transistor |
| WO2016069181A1 (en) * | 2014-10-30 | 2016-05-06 | Applied Materials, Inc. | Method and structure to improve film stack with sensitive and reactive layers |
| US10489424B2 (en) | 2016-09-26 | 2019-11-26 | Amazon Technologies, Inc. | Different hierarchies of resource data objects for managing system resources |
| TWI640648B (zh) * | 2017-11-24 | 2018-11-11 | 行政院原子能委員會核能硏究所 | 以有機金屬化學氣相沉積法製作磷化銦鎵磊晶層的方法 |
| CN110517948B (zh) * | 2019-07-26 | 2021-12-21 | 中国科学院微电子研究所 | 一种硅衬底上外延InP半导体的方法及制得的半导体器件 |
| CN113314398B (zh) * | 2021-05-25 | 2024-02-06 | 中国科学院苏州纳米技术与纳米仿生研究所 | 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3114809B2 (ja) * | 1989-05-31 | 2000-12-04 | 富士通株式会社 | 半導体装置 |
| US5492860A (en) * | 1992-04-17 | 1996-02-20 | Fujitsu Limited | Method for growing compound semiconductor layers |
| JP3270945B2 (ja) * | 1992-06-04 | 2002-04-02 | 富士通株式会社 | ヘテロエピタキシャル成長方法 |
| JPH07254732A (ja) * | 1994-03-15 | 1995-10-03 | Toshiba Corp | 半導体発光装置 |
| JP2000260978A (ja) * | 1999-03-04 | 2000-09-22 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
| JP2002217499A (ja) * | 2001-01-19 | 2002-08-02 | Sharp Corp | 半導体レーザ素子、その製造方法、およびそれを用いた光ピックアップ |
| JP2002319589A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 半導体装置およびこれを用いた電力増幅器 |
| JP2002343802A (ja) * | 2001-05-16 | 2002-11-29 | Hitachi Ltd | 半導体装置およびそれを搭載した電子装置 |
-
2004
- 2004-05-24 US US10/560,160 patent/US20070158684A1/en not_active Abandoned
- 2004-05-24 KR KR1020057023527A patent/KR20060026866A/ko not_active Application Discontinuation
- 2004-05-24 WO PCT/JP2004/007413 patent/WO2004112111A1/ja active Application Filing
- 2004-06-09 TW TW093116558A patent/TW200504890A/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200504890A (en) | 2005-02-01 |
| WO2004112111A1 (ja) | 2004-12-23 |
| US20070158684A1 (en) | 2007-07-12 |
| KR20060026866A (ko) | 2006-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6705831B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| KR101151933B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| KR20100090767A (ko) | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 | |
| KR20100092932A (ko) | 반도체 기판 및 반도체 기판의 제조 방법 | |
| KR20100092931A (ko) | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 | |
| TW201349351A (zh) | 於矽基板上形成ｉｉｉ／ｖ族共形層之方法 | |
| JP4468744B2 (ja) | 窒化物半導体薄膜の作製方法 | |
| TWI360186B (zh) | ||
| CN112687525B (zh) | 一种提高超薄氮化镓场效应管晶体质量的外延方法 | |
| CN102222690A (zh) | 氮化物系半导体晶片以及氮化物系半导体装置 | |
| JP4717319B2 (ja) | 化合物半導体エピタキシャル基板 | |
| KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| JPH10256154A (ja) | 半導体ヘテロ構造およびその製造方法並びに半導体装置 | |
| CN116259660A (zh) | 一种e-hemt外延片及其制备方法 | |
| TWI230420B (en) | Transistor, wafer, method for producing transistor, method for producing wafer, and method for forming semiconductor layer | |
| JP2001102312A (ja) | 化合物半導体基板 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US8552533B2 (en) | Compound semiconductor substrate and method for manufacturing the same | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JP4907065B2 (ja) | 化合物半導体、その製造方法及び化合物半導体素子 | |
| TW201115625A (en) | Method for making a semiconductor substrate, and semiconductor substrate | |
| Aidam et al. | Mbe of iii-nitride semiconductors for electronic devices | |
| JPH06208963A (ja) | 半導体結晶基板 | |
| JP2024001751A (ja) | 窒化物半導体ウェーハ、及びその製造方法 | |
| TW200417024A (en) | Compound semiconductor epitaxial substrate and method for production thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |