TWI489626B - Bipolar high electron mobility transistor - Google Patents

Bipolar high electron mobility transistor Download PDF

Info

Publication number
TWI489626B
TWI489626B TW101130913A TW101130913A TWI489626B TW I489626 B TWI489626 B TW I489626B TW 101130913 A TW101130913 A TW 101130913A TW 101130913 A TW101130913 A TW 101130913A TW I489626 B TWI489626 B TW I489626B
Authority
TW
Taiwan
Prior art keywords
layer
gallium arsenide
doped
type
indium
Prior art date
Application number
TW101130913A
Other languages
English (en)
Other versions
TW201409687A (zh
Original Assignee
Visual Photonics Epitaxy Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Visual Photonics Epitaxy Co Ltd filed Critical Visual Photonics Epitaxy Co Ltd
Priority to TW101130913A priority Critical patent/TWI489626B/zh
Priority to US13/910,241 priority patent/US8994069B2/en
Publication of TW201409687A publication Critical patent/TW201409687A/zh
Priority to US14/326,673 priority patent/US9130027B2/en
Application granted granted Critical
Publication of TWI489626B publication Critical patent/TWI489626B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

雙極高電子遷移率電晶體
本發明涉及一種雙極高電子遷移率電晶體，尤其至少在次集極及頂蓋結合層的碳濃度至少大於5×1017 cm-3 ，及/或氧濃度至少大於1×1018 cm-3 。
製作異質接面雙極性電晶體(Heterojuction Bipolar Transistor，HBT)及假性高電子遷移率電晶體(Pseudomorphic High Electron Mobility Transistor，PHEMT)的過程，以砷化鎵及其他三五族材料，利用磊晶成長的方式逐層地堆疊形成，比起一般以矽為基底的場效電晶體(Field-Effect Transistor)，以具有較高電子遷移率(Mobility)，並且對於高頻信號，比如L-頻帶(1-2GHz)、C-頻帶(4-8GHz)或是更高頻的頻帶，具有較低的失真放大特性與較高的功率，尤其是無線通訊裝置中功率放大器(Power Amplifier，PA)，以普遍使用於手持式通訊裝置，例如手機(Mobile Phone)。
採用矽基的BiCMOS的概念，將異質接雙載子電晶體(HBT)功率放大器、假性高電子移動率電晶體(pHEMT)微波開關、低雜訊放大器(pHEMT)、偏壓電路及邏輯電路(pHEMT)整合成單一晶片，這是製作雙極高電子遷移率電晶體(BiHEMT)的原始構想，這可以使得模組的尺寸縮小，從原本的2顆元件縮小至1顆，且受惠於此，即可降低材料以及封裝成本，有效降低整體成本。
然而，目前在製作雙極高電子遷移率電晶體所碰到的問題是，由於BiHEMT之次集極層以及頂蓋結合層中的缺陷在磊晶成長過程中高，會使得鄰近層(例如，pHEMT中的蝕刻終止層(etching stop layer)、蕭特基層(Schottky layer)以及摻雜層(donor layer))中的元素、摻雜物(dopant)、以及晶格缺陷向外擴 散，而使得出現遷移率下降、電阻上升，而使得元件劣化的現象，更因此，難以控制製程參數，因此，需要一種能解決此問題的結構及方法。
本發明的主要目的在於提供一種雙極高電子遷移率電晶體(BiHEMT)，該雙極高電子遷移率電晶體包含由下到上堆疊的一基板、一假性高電子遷移率電晶體次結構、一次集極及頂蓋結合層以及一異質接面雙極性電晶體次結構，該次集極及頂蓋結合層與該假性高電子遷移率電晶體次結構組合形成為一假性高電子遷移率電晶體(Pseudomorphic High Electron Mobility Transistor，PHEMT)，而該次集極及頂蓋結合層與該異質接面雙極性電晶體次結構組合形成一異質接面雙極性電晶體(Heterojuction Bipolar Transistor，HBT)，其中該次集極及頂蓋結合層具有碳濃度在5×1017 cm-3至1×1020 cm-3 的範圍內，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
該次集極及頂蓋結合層可為單層結構，或是包含頂蓋層、分隔層以及次集極層的三層結構，當次集極及頂蓋結合層為三層結構時，其中頂蓋層與假性高電子遷移率電晶體次結構組合形成一假性高電子遷移率電晶體，而次集極層與異質接面雙極性電晶體次結構組合形成一異質接面雙極性電晶體，使得假性高電子遷移率電晶體與異質接面雙極性電晶體藉由該分隔層而相互結合，且該頂蓋層、分隔層以及次集極層的至少其中一層的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
本發明主要的特點在於，透過製程的環境的設定，使得至少在次集極及頂蓋結合層含有碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍；更進一步地可以應用在假性高電子遷移率電晶體次結構中的蕭特基層及蝕刻中止層，如此可以在磊晶成長的過程中，維 持晶格的穩定性，而避免影響到摻雜物、元素、或是空隙、缺陷在磊晶成長的過程向鄰近的層擴散，而防止了遷移率降低、電阻變大的問題，且能夠維持製程的穩定性。
以下配合圖式及元件符號對本發明之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。
參閱第一圖，本發明雙極高電子遷移率電晶體的單元示意圖。如第一圖所示，本發明雙極高電子遷移率電晶體1包含由下至上依序堆疊的一基板10、一假性高電子遷移率電晶體次結構20、一次集極及頂蓋結合層40以及一異質接面雙極性電晶體次結構50，其中該次集極及頂蓋結合層40與該假性高電子遷移率電晶體次結構20組合形成為一假性高電子遷移率電晶體，而該次集極及頂蓋結合層40與該異質接面雙極性電晶體次結構50組合形成一異質接面雙極性電晶體，其中至少在該次集極及頂蓋結合層40中的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
基板10為半絕緣性(semi-insulating，SI)砷化鎵(GaAs)，該假性高電子遷移率電晶體次結構20包含由下到上依序堆疊的一第一摻雜層21、一第一間隔層23、一通道層25、一第二間隔層27、一第二摻雜層29、一蕭特基(Schottky)層31以及一蝕刻終止層33，其中該第一摻雜層21及第二摻雜層29為摻雜矽的砷化鎵(Si-doped GaAs)、摻雜矽的砷化鋁鎵(Si-doped Alx Ga1-x As，0<x≦1)、摻雜矽的磷化銦鋁鎵(Si-doped Iny Alz Ga1-y-z P，0<y,z≦1)，以及摻雜矽的磷砷化銦鎵(Si-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，矽摻雜濃度為1×1013 cm-3 至1×1019 cm-3 ，其厚度為0.5~100奈米。
另外第一摻雜層21及第二摻雜層29也可為片摻雜(delta doped)，由摻雜矽的砷化鎵(Si-delta doped GaAs)、摻雜矽的砷 化鋁鎵(Si-delta doped Alx Ga1-x As，0<x≦1)、摻雜矽的磷化銦鋁鎵(Si-doped Iny Alz Ga1-y-z P，0<y,z≦1)，以及摻雜矽的磷砷化銦鎵(Si-delta doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，矽摻雜濃度為1×1011 cm-2 至1×1014 cm-2 。
第一間隔層23及一第二間隔層27由無摻雜的砷化鎵(undoped GaAs)、無摻雜的砷化鋁鎵(undoped Alx Ga1-x As，0<x≦1)、無摻雜之磷化銦鋁鎵(undoped Iny Alz Ga1-y-z P，0<y,z≦1)，以及無摻雜之磷砷化銦鎵(un-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為0.5~30奈米。通道層25由砷化鎵(GaAs)、砷化銦鎵(Inx Ga1-x As，0<x≦1)、砷化鋁鎵(Aly Ga1-y As，0<y≦1)、磷化銦鋁鎵(Inw Alz Ga1-w-z P，0<w,z≦1)，以及磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為0.5~100奈米。
蕭特基層31以砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Inw Alz Ga1-w-z P，0<w,z≦1)，以及磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為1~300奈米。該蕭特基層31可選擇地摻雜矽，攙雜濃度為0~3×1018 cm-3 。蝕刻終止層33由砷化鎵(GaAs)、磷化銦鋁鎵(Inw Alz Ga1-w-z P，0<w,z≦1)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)，以及砷化鋁(AlAs)的至少其中之一所製成，其厚度為0.5~100奈米，其中該蕭特基層31及該蝕刻終止層33可選擇性地含有碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或含有氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
該假性高電子遷移率電晶體次結構20進一步包含一緩衝層35，該緩衝層35設置於基板10與第一摻雜層21之間，該緩衝層35由無摻雜之砷化鎵(un-doped GaAs)、無摻雜之砷化鋁鎵(un-doped Alx Ga1-x As，0<x≦1)、無摻雜之磷化銦鋁鎵(un-doped Iny Alz Ga1-y-z P，0<y,z≦1)，以及無摻雜之磷砷化銦 鎵(un-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為1~2000奈米。
次集極及頂蓋結合層40可以如第一圖所示，為單層重摻雜N型砷化鎵(N+ doped GaAs)所製成，其摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為1×1018 cm-3 至2×1020 cm-3 ，其厚度為10~3000奈米；該次集極及頂蓋結合層40也可以如第二圖所示，包含頂蓋層41、分隔層43以及次集極層45三層，其中頂蓋層41及次集極層45均由重摻雜N型砷化鎵(N+ doped GaAs)其摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為1×1018 cm-3 至2×1020 cm-3 ，其厚度為0.5~1000奈米，而分隔層43為砷化鎵(GaAs)、砷化鋁鎵(un-doped Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)、磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)，以及磷化銦鎵(Inu Ga1-u P，0<u≦1)的至少其中之一所製成，其厚度為0.5~1000奈米，其中該頂蓋層41、分隔層43以及次集極層45三層的至少其中一層的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
進一步地，該分隔層43更可以為多層三-五族半導體，如砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)、磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)，以及磷化銦鎵(Inu Ga1-u P，0<u≦1)所堆疊的多層結構，而其中至少一層的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。另外，頂蓋層41及次集極層45也可以是為多層三-五族半導體堆疊而成多層結構，例如N型砷化鎵(N type GaAs)、N型砷化鋁鎵(N type Alx Ga1-x As，0<x≦1)、N型磷化銦鋁鎵(N type Iny Alz Ga1-y-z P，0<y,z≦1)、N型磷砷化銦鎵(N type Inw Ga1-w Asv P1-v ，0≦w,v≦1)任意組合堆疊的多層結構。而其中至少一層的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或是氧 濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內
其中當次集極及頂蓋結合層40為三層結構時，頂蓋層41與假性高電子遷移率電晶體次結構20組合形成一假性高電子遷移率電晶體，而次集極層45與異質接面雙極性電晶體次結構50組合形成一異質接面雙極性電晶體，使得假性高電子遷移率電晶體與異質接面雙極性電晶體藉由該分隔層43而相互結合。
異質接面雙極性電晶體次結構50包含由下到上依序堆疊的一集極層51、一基極層、一射極層55，以及一歐姆接觸層57，該集極層51由N型砷化鎵(N+ GaAs)、N型磷化銦鎵(N+ Inu Ga1-u P，0<u≦1))、N型砷化鋁鎵(N+ Alx Ga1-x As，0<x≦0.5)，以及N型磷砷化銦鎵(N+Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為1×1015 cm-3 至5×1017 cm-3 ，其厚度為50~5000奈米。基極層53由P型砷化鎵(P type GaAs)、P型砷化銦鎵(P type Inx Ga1-x As，0<x≦0.3)、P型砷銻化鎵(P type GaAsy Sb1-y ，0.7<y≦1)、P型氮砷銦鎵化合物(P type Inw Ga1-w Asz N1-z ，0<w,z≦1)、P型鎵磷銻砷化合物(P type GaPx Sb1-x-y Asy ，0<x≦1，0≦y≦0.1)的至少其中之一所製成，攙雜物為碳(C)雜濃度為1×1019 cm-3 至3×1020 cm-3 之間，且厚度範圍是5~500奈米。
射極層55由N型磷化銦鎵(N type Inu Ga1-u P，0<u≦1)或N型砷化鋁鎵(N type Alx Ga1-x As，0<x≦0.5)、N型磷化鋁銦鎵(N type Iny Alz Ga1-y-z P，0<y,z≦1)，以及N型磷砷化銦鎵(N type Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為5×1016 cm-3 至2×1018 cm-3 ，其厚度為10~200奈米。歐姆接觸層57由砷化鎵(GaAs)、砷化銦鎵(Inx Ga1-x As，0<x≦1)以及銻砷化銦鎵(Inx Ga1-x Asy Sb1-y ，0<x,y≦1)的至少其中之一所製成，該歐姆接觸層57可選擇地摻雜矽(Si)、硫(S)、碲(Te) 以及硒(Se)的至少其中之一，摻雜濃度為0至1×1020 cm-3 ，且其厚度為10~300奈米。
本發明主要的特點在於，透過製程的環境的設定，使得至少在次集極及頂蓋結合層含有碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍；更進一步地可以應用在蕭特基層及蝕刻中止層，如此可以在磊晶成長的過程中，維持晶格的穩定性，而避免影響到摻雜物、元素、或是空隙、缺陷在長晶的過程向鄰近的層擴散，而防止了遷移率降低、電阻變大的問題，且能夠維持製程的穩定性。
以上所述者僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明做任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
1‧‧‧雙極高電子遷移率電晶體
10‧‧‧基板
20‧‧‧假性高電子遷移率電晶體次結構
21‧‧‧第一摻雜層
23‧‧‧第一間隔層
25‧‧‧通道層
27‧‧‧第二間隔層
29‧‧‧第二摻雜層
31‧‧‧蕭特基層
33‧‧‧蝕刻終止層
35‧‧‧緩衝層
40‧‧‧次集極及頂蓋結合層
41‧‧‧頂蓋層
43‧‧‧分隔層
45‧‧‧次集極層
50‧‧‧異質接面雙極性電晶體次結構
51‧‧‧集極層
53‧‧‧基極層
55‧‧‧射極層
57‧‧‧歐姆接觸層
第一圖為本發明雙極高電子遷移率電晶體的單元示意圖。
第二圖為本發明雙極高電子遷移率電晶體另一實施例的單元示意圖。
1‧‧‧雙極高電子遷移率電晶體
10‧‧‧基板
20‧‧‧假性高電子遷移率電晶體次結構
21‧‧‧第一摻雜層
23‧‧‧第一間隔層
25‧‧‧通道層
27‧‧‧第二間隔層
29‧‧‧第二摻雜層
31‧‧‧蕭特基層
33‧‧‧蝕刻終止層
35‧‧‧緩衝層
40‧‧‧次集極及頂蓋結合層
50‧‧‧異質接面雙極性電晶體次結構
51‧‧‧集極層
53‧‧‧基極層
55‧‧‧射極層
57‧‧‧歐姆接觸層

Claims (21)

  1. 一種雙極高電子遷移率電晶體，包含：一基板，由砷化鎵所製成；一假性高電子遷移率電晶體次結構，形成在該基板上；一次集極及頂蓋結合層，形成在該假性高電子遷移率電晶體次結構上，具有碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內；以及一異質接面雙極性電晶體次結構，形成在該次集極及頂蓋結合層上，其中該次集極及頂蓋結合層與該假性高電子遷移率電晶體次結構組合形成為一假性高電子遷移率電晶體，而該次集極及頂蓋結合層與該異質接面雙極性電晶體次結構組合形成一異質接面雙極性電晶體，其中該次集極及頂蓋結合層為一單層結構，其厚度為10~3000奈米。
  2. 如申請專利範圍第1項所述之雙極高電子遷移率電晶體，其中該次集極及頂蓋結合層的氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
  3. 如申請專利範圍第1項所述之雙極高電子遷移率電晶體，其中該次集極及頂蓋結合層由重摻雜N型砷化鎵(N+ doped GaAs)所製成，其摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為1×1018 cm-3 至2×1020 cm-3 。
  4. 如申請專利範圍第1項所述之雙極高電子遷移率電晶體，其中該假性高電子遷移率電晶體次結構包含由下到上依序堆疊的一第一摻雜層、一第一間隔層、一通道層、一第二間隔層、一第二摻雜層、一蕭特基層以及一蝕刻終止層，其中該第一摻雜層 及該第二摻雜層為摻雜矽的砷化鎵(Si-doped GaAs)、摻雜矽的砷化鋁鎵(Si-doped Alx Ga1-x As，0<x≦1)、摻雜矽的磷化銦鋁鎵(Si-doped Iny Alz Ga1-y-z P，0<y,z≦1)，以及摻雜矽的磷砷化銦鎵(Si-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，矽摻雜濃度為1×1013 cm-3 至1×1019 cm-3 ，其厚度為0.5~100奈米；該第一間隔層及該第二間隔層由無摻雜的砷化鎵(undoped GaAs)、無摻雜的砷化鋁鎵(undoped Alx Ga1-x As，0<x≦1)、無摻雜之磷化銦鋁鎵(undoped Iny Alz Ga1-y-z P，0<y,z≦1)，以及無摻雜之磷砷化銦鎵(un-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為0.5~30奈米，通道層由砷化鎵(GaAs)、砷化銦鎵(Inu Ga1-u As，0<u≦1)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)，以及磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為0.5~100奈米；該蕭特基層以砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)，以及磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為1~300奈米；以及該蝕刻終止層由砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)、磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)以及砷化鋁(AlAs)的至少其中之一所製成，其厚度為0.5~100奈米。
  5. 如申請專利範圍第4項所述之雙極高電子遷移率電晶體，其中該第一摻雜層及該第二摻雜層為片摻雜(delta doped)，由摻雜矽的砷化鎵(Si-delta doped GaAs)、摻雜矽的砷化鋁鎵(Si-delta doped Alx Ga1-x As，0<x≦1)、摻雜矽的磷化銦鋁鎵(Si-doped Iny Alz Ga1-y-z P，0<y,z≦1)，以及摻雜矽的磷砷化銦鎵(Si-delta doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，矽摻雜濃度為1×1011 cm-2 至1×1014 cm-2 。
  6. 如申請專利範圍第4項所述之雙極高電子遷移率電晶體，其中該假性高電子遷移率電晶體次結構進一步包含一緩衝層，該緩衝層設置在該基板及該第一摻雜層之間，且該緩衝層由無摻雜之砷化鎵(un-doped GaAs)、無摻雜之砷化鋁鎵(un-doped Alx Ga1-x As，0<x≦1)、無摻雜之磷化銦鋁鎵(un-doped Iny Alz Ga1-y-z P，0<y,z≦1)以及無摻雜之磷砷化銦鎵(un-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為1~2000奈米。
  7. 如申請專利範圍第4項所述之雙極高電子遷移率電晶體，其中該蕭特基層含有碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或含有氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
  8. 如申請專利範圍第4項所述之雙極高電子遷移率電晶體，其中該蝕刻終止層含有碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或含有氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
  9. 如申請專利範圍第1項所述之雙極高電子遷移率電晶體，其中該異質接面雙極性電晶體次結構包含由下到上依序堆疊的一集極層、一基極層、一射極層，以及一歐姆接觸層，該集極層由N型砷化鎵(N type GaAs)、N型磷化銦鎵(N type Inu Ga1-u P，0<u≦1)、N型砷化鋁鎵(N type Alx Ga1-x As，0<x≦0.5)，以及N型磷砷化銦鎵(N type Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為1×1015 cm-3 至5×1017 cm-3 ，其厚度為50~5000奈米；該基極層由P型砷化鎵(P type GaAs)、P型砷化銦鎵(P type Inx Ga1-x As，0<x≦0.3)、P型砷銻化鎵(P type GaAsy Sb1-y ，0.7≦y<1)、P型氮砷化銦鎵(P type Inw Ga1-w As1-z Nz ，0<w,z≦0.3)、P型砷銻磷化鎵(GaPx Sb1-x-y Asy ，且0<x≦1，0≦y≦0.1)的至少其中之一所製成，摻雜物為碳(C)，摻雜濃度為 1×1019 cm-3 至3×1020 cm-3 之間，且厚度範圍是5~500奈米；該射極層由N型磷化銦鎵(N type Inu Ga1-u P，0<u≦1)、N型砷化鋁鎵(N type Alx Ga1-x As，0<x≦0.5)、N型磷化鋁銦鎵(N type Iny Alz Ga1-y-z P，0<y,z≦1)，以及N型磷砷化銦鎵(N type Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為5×1016 cm-3 至2×1018 cm-3 ，其厚度為10~200奈米；該歐姆接觸層由砷化鎵(GaAs)、砷化銦鎵(Inu Ga1-u As，0<u≦1)以及銻砷化銦鎵(Inx Ga1-x Asy Sb1-y ，0<x,y≦1)的至少其中之一所製成，且其厚度為10~300奈米；以及該歐姆接觸層摻雜物為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為0至1×1020 cm-3 。
  10. 一種雙極高電子遷移率電晶體，包含：一基板，由砷化鎵所製成；一假性高電子遷移率電晶體次結構，形成在該基板上；一次集極及頂蓋結合層，包含由下至上堆疊的一頂蓋層、一分隔層以及一次集極層，該頂蓋層、該分隔層及該次集極層的至少其中一層的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內；以及一異質接面雙極性電晶體次結構，形成在該次集極及頂蓋結合層上，其中該次集極層與該異質接面雙極性電晶體次結構組合形成一異質接面雙極性電晶體，該頂蓋層與該假性高電子遷移率電晶體次結構組合形成為一假性高電子遷移率電晶體，其中每個該頂蓋層及該次集極層之厚度均為0.5~1000奈米，使得該假性高電子遷移率電晶體與該異質接面雙極性電晶體藉由該分隔層而相互結合。
  11. 如申請專利範圍第10項所述之雙極高電子遷移率電晶體，其中該頂蓋層、該分隔層及該次集極層的至少其中一層的氧濃度 在1×1018 cm-3 至1×1020 cm-3 的範圍內。
  12. 如申請專利範圍第10項所述之雙極高電子遷移率電晶體，其中該頂蓋層及該次集極層均由重摻雜N型砷化鎵(N+ doped GaAs)其摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為1×1018 cm-3 至2×1020 cm-3 ；而該分隔層為砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)、磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)以及磷化銦鎵(Inu Ga1-u P，0<u≦1)的至少其中之一所製成。
  13. 如申請專利範圍第10項所述之雙極高電子遷移率電晶體，其中該異質接面雙極性電晶體次結構包含由下到上依序堆疊的一集極層、一基極層、一射極層，以及一歐姆接觸層，該集極層由N型砷化鎵(N type GaAs)、N型磷化銦鎵(N type Inu Ga1-u P，0<u≦1)、N型砷化鋁鎵(N type Alx Ga1-x As，0<x≦0.5)，以及N型磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為1×1015 cm-3 至5×1017 cm-3 ，其厚度為50~5000奈米；該基極層由P型砷化鎵(P type GaAs)、P型砷化銦鎵(P type Inx Ga1-x As，0<x≦0.3)、P型砷銻化鎵(P type GaAsy Sb1-y ，0.7≦y<1)、P型氮砷化銦鎵(P type Inw Ga1-w Asz N1-z ，0<w,z≦1)，以及P型砷銻磷化鎵(P type GaPx Sb1-x-y Asy ，且0<x≦1，0≦y≦0.1)的至少其中之一所製成，摻雜物為碳(C)，摻雜濃度為1×1019 cm-3 至3×1020 cm-3 之間，且厚度範圍是5~500奈米；該射極層由N型磷化銦鎵(N type Inu Ga1-u P，0<u≦1)、N型砷化鋁鎵(N type Alx Ga1-x As，0<x≦0.5)、N型磷化鋁銦鎵(N type Iny Alz Ga1-y-z P，0<y,z≦1)，以及N型磷砷化銦鎵(N type Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，摻雜物可以為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中 之一，摻雜濃度為5×1016 cm-3 至2×1018 cm-3 ，其厚度為10~200奈米；該歐姆接觸層由砷化鎵(GaAs)、砷化銦鎵(Inu Ga1-u As，0<u≦1)，以及銻砷化銦鎵(Inx Ga1-x Asy Sb1-y ，0<x,y≦1)的至少其中之一所製成，且其厚度為10~300奈米；以及該歐姆接觸層摻雜物為矽(Si)、硫(S)、碲(Te)以及硒(Se)的至少其中之一，摻雜濃度為0至1×1020 cm-3 。
  14. 如申請專利範圍第10項所述之雙極高電子遷移率電晶體，其中該假性高電子遷移率電晶體次結構包含由下到上依序堆疊的一第一摻雜層、一第一間隔層、一通道層、一第二間隔層、一第二摻雜層、一蕭特基層以及一蝕刻終止層，其中該第一摻雜層及該第二摻雜層為摻雜矽的砷化鎵(Si-doped GaAs)、摻雜矽的砷化鋁鎵(Si-doped Alx Ga1-x As，0<x≦1)、摻雜矽的磷化銦鋁鎵(Si-doped Iny Alz Ga1-y-z P，0<y,z≦1)，以及摻雜矽的磷砷化銦鎵(Si-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，矽摻雜濃度為1×1013 cm-3 至1×1019 cm-3 ，其厚度為0.5~100奈米；該第一間隔層及該第二間隔層由無摻雜的砷化鎵(undoped GaAs)、無摻雜的砷化鋁鎵(undoped Alx Ga1-x As，0<x≦1)、無摻雜之磷化銦鋁鎵(undoped Iny Alz Ga1-y-z P，0<y,z≦1)，以及無摻雜之磷砷化銦鎵(un-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)至少其中之一所製成，其厚度為0.5~30奈米，通道層由砷化銦鎵(Inu Ga1-u As，0<u≦1)、砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)，以及磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為0.5~100奈米；該蕭特基層以砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)，以及磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為1~300奈米；以及該蝕刻終止層由砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)、磷砷化銦 鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)以及砷化鋁(AlAs)的至少其中之一所製成，其厚度為0.5~100奈米。
  15. 如申請專利範圍第14項所述之雙極高電子遷移率電晶體，其中該第一摻雜層及該第二摻雜層為片摻雜(delta doped)，由摻雜矽的砷化鎵(Si-delta doped GaAs)、摻雜矽的砷化鋁鎵(Si-delta doped Alx Ga1-x As，0<x≦1)、摻雜矽的磷化銦鋁鎵(Si-delta doped Iny Alz Ga1-y-z P，0<y,z≦1)，以及摻雜矽的磷砷化銦鎵(Si-delta doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，矽摻雜濃度為1×1011 cm-2 至1×1014 cm-2 。
  16. 如申請專利範圍第14項所述之雙極高電子遷移率電晶體，其中該假性高電子遷移率電晶體次結構進一步包含一緩衝層，該緩衝層設置在該基板及該第一摻雜層之間，且該緩衝層由無摻雜之砷化鎵(un-doped GaAs)、無摻雜之砷化鋁鎵(un-doped Alx Ga1-x As，0<x≦1)、無摻雜之磷化銦鋁鎵(un-doped Iny Alz Ga1-y-z P，0<y,z≦1)，以及無摻雜之磷砷化銦鎵(un-doped Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一所製成，其厚度為1~2000奈米。
  17. 如申請專利範圍第14項所述之雙極高電子遷移率電晶體，其中該蕭特基層含有碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或含有氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
  18. 如申請專利範圍第14項所述之雙極高電子遷移率電晶體，其中該蝕刻終止層含有碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或含有氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
  19. 如申請專利範圍第10項所述之雙極高電子遷移率電晶體，其中該分隔層為多層三-五族半導體堆疊而成的結構，該三-五族 半導體為砷化鎵(GaAs)、砷化鋁鎵(Alx Ga1-x As，0<x≦1)、磷化銦鋁鎵(Iny Alz Ga1-y-z P，0<y,z≦1)、磷砷化銦鎵(Inw Ga1-w Asv P1-v ，0≦w,v≦1)，以及磷化銦鎵(Inu Ga1-u P，0<u≦1)的至少其中之一，而其中該分隔層之至少一層的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
  20. 如申請專利範圍第10項所述之雙極高電子遷移率電晶體，其中該頂蓋層為多層三-五族半導體堆疊而成的結構，該三-五族半導體為N型砷化鎵(N type GaAs)、N型砷化鋁鎵(N type Alx Ga1-x As，0<x≦1)、N型磷化銦鋁鎵(N type Iny Alz Ga1-y-z P，0<y,z≦1)、N型磷砷化銦鎵(N type Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一，而其中該頂蓋層之至少一層的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
  21. 如申請專利範圍第10項所述之雙極高電子遷移率電晶體，其中該次集極層為多層三-五族半導體堆疊而成的結構，該三-五族半導體為N型砷化鎵(N type GaAs)、N型砷化鋁鎵(N type Alx Ga1-x As，0<x≦1)、N型磷化銦鋁鎵(N type Iny Alz Ga1-y-z P，0<y,z≦1)、N型磷砷化銦鎵(N type Inw Ga1-w Asv P1-v ，0≦w,v≦1)的至少其中之一，而其中該次集極層之至少一層的碳濃度在5×1017 cm-3 至1×1020 cm-3 的範圍內，及/或是氧濃度在1×1018 cm-3 至1×1020 cm-3 的範圍內。
TW101130913A 2012-08-24 2012-08-24 Bipolar high electron mobility transistor TWI489626B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101130913A TWI489626B (zh) 2012-08-24 2012-08-24 Bipolar high electron mobility transistor
US13/910,241 US8994069B2 (en) 2012-08-24 2013-06-05 BiHEMT device having a stacked separating layer
US14/326,673 US9130027B2 (en) 2012-08-24 2014-07-09 High electron mobility bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101130913A TWI489626B (zh) 2012-08-24 2012-08-24 Bipolar high electron mobility transistor

Publications (2)

Publication Number Publication Date
TW201409687A TW201409687A (zh) 2014-03-01
TWI489626B true TWI489626B (zh) 2015-06-21

Family

ID=50147221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130913A TWI489626B (zh) 2012-08-24 2012-08-24 Bipolar high electron mobility transistor

Country Status (2)

Country Link
US (2) US8994069B2 (zh)
TW (1) TWI489626B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608103B2 (en) 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP2016119364A (ja) * 2014-12-19 2016-06-30 住友化学株式会社 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ
JP6959919B2 (ja) * 2015-12-04 2021-11-05 クロミス，インコーポレイテッド 加工基板上のワイドバンドギャップデバイス集積回路アーキテクチャ
US9923088B2 (en) * 2016-07-08 2018-03-20 Qorvo Us, Inc. Semiconductor device with vertically integrated pHEMTs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090399A1 (en) * 2005-10-21 2007-04-26 Yu-Chung Chin BiFET semiconductor device having vertically integrated FET and HBT
US7656002B1 (en) * 2007-11-30 2010-02-02 Rf Micro Devices, Inc. Integrated bipolar transistor and field effect transistor
JP2010263018A (ja) * 2009-04-30 2010-11-18 Hitachi Cable Ltd トランジスタ素子用エピタキシャルウェハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250826A (en) * 1992-09-23 1993-10-05 Rockwell International Corporation Planar HBT-FET Device
US6974969B2 (en) * 2003-01-13 2005-12-13 The University Of Connecticut P-type quantum-well-base bipolar transistor device employing interdigitated base and emitter formed with a capping layer
KR20060026866A (ko) * 2003-06-13 2006-03-24 스미또모 가가꾸 가부시끼가이샤 화합물 반도체, 그 제조방법 및 화합물 반도체 소자
US6906359B2 (en) * 2003-10-22 2005-06-14 Skyworks Solutions, Inc. BiFET including a FET having increased linearity and manufacturability
US7015519B2 (en) * 2004-02-20 2006-03-21 Anadigics, Inc. Structures and methods for fabricating vertically integrated HBT/FET device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090399A1 (en) * 2005-10-21 2007-04-26 Yu-Chung Chin BiFET semiconductor device having vertically integrated FET and HBT
US7656002B1 (en) * 2007-11-30 2010-02-02 Rf Micro Devices, Inc. Integrated bipolar transistor and field effect transistor
JP2010263018A (ja) * 2009-04-30 2010-11-18 Hitachi Cable Ltd トランジスタ素子用エピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
US20140054647A1 (en) 2014-02-27
TW201409687A (zh) 2014-03-01
US20140361344A1 (en) 2014-12-11
US9130027B2 (en) 2015-09-08
US8994069B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
US9379227B2 (en) High-electron-mobility transistor
US8933461B2 (en) III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US7498618B2 (en) Nitride semiconductor device
US7385236B2 (en) BiFET semiconductor device having vertically integrated FET and HBT
TWI552341B (zh) 具有阻隔層結構之異質接面雙極性電晶體
US9666708B2 (en) III-N transistors with enhanced breakdown voltage
JP2007173624A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US20140231876A1 (en) pHEMT and HBT integrated epitaxial structure
US9853136B2 (en) Directed epitaxial heterojunction bipolar transistor
US20130320402A1 (en) pHEMT HBT INTEGRATED EPITAXIAL STRUCTURE AND A FABRICATION METHOD THEREOF
US6841809B2 (en) Heterostructure semiconductor device
TWI489626B (zh) Bipolar high electron mobility transistor
JP2008016615A (ja) バイポーラトランジスタ
US7301181B2 (en) Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum
JP2008004807A (ja) ヘテロ接合バイポーラトランジスタ
US8441037B2 (en) Semiconductor device having a thin film stacked structure
US20200043913A1 (en) Structure integrating field-effect transistor with heterojunction bipolar transistor
CN108987280B (zh) 半导体器件及其制造方法
US7126171B2 (en) Bipolar transistor
WO2011010419A1 (ja) 窒化物半導体装置
JP4799966B2 (ja) 電界効果トランジスタ
US10818781B2 (en) Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer
WO2011046213A1 (ja) 窒化物半導体装置および電子装置
CN211743162U (zh) 一种NPN型横向SOI AlGaN/Si HBT器件结构
Kumar et al. An Adaptable In (Ga) P/Ga (Sb) As/Ga (In) As HBT Technology on 300 mm Si for RF Applications