KR20060026866A - 화합물 반도체, 그 제조방법 및 화합물 반도체 소자 - Google Patents

화합물 반도체, 그 제조방법 및 화합물 반도체 소자 Download PDF

Info

Publication number
KR20060026866A
KR20060026866A KR1020057023527A KR20057023527A KR20060026866A KR 20060026866 A KR20060026866 A KR 20060026866A KR 1020057023527 A KR1020057023527 A KR 1020057023527A KR 20057023527 A KR20057023527 A KR 20057023527A KR 20060026866 A KR20060026866 A KR 20060026866A
Authority
KR
South Korea
Prior art keywords
buffer layer
inp
compound semiconductor
lattice constant
layer
Prior art date
Application number
KR1020057023527A
Other languages
English (en)
Inventor
겐지 고히로
가즈마사 우에다
도시미츠 아베
마사히코 하타
Original Assignee
스미또모 가가꾸 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시끼가이샤 filed Critical 스미또모 가가꾸 가부시끼가이샤
Publication of KR20060026866A publication Critical patent/KR20060026866A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

GaAs 기판 (1) 상에 5 ㎚ 이상 500 ㎚ 이하의 두께로 InGaP 버퍼층 (3) 을 형성하고 그 상부에 InAlAs층 (4) 과 InGaAs 채널층 (5) 을 성장시켜 헤테로구조를 형성한다. InGaP 버퍼층 (3) 의 형성 시 In 편석효과가 발생하며, 따라서 상부층에 근접한 InGaP 버퍼층 (3) 의 영역은 In이 과잉된다. 그 결과, InGaP 버퍼층 (3) 의 표면의 조성은 InP의 조성에 매우 가까워짐으로써 표면 상태의 악화를 초래할 수 있는 미스피트 전위의 발생을 억제한다. 또한, 그 위에 형성된 InAlAs층 (4) 과 InGaAs 채널층 (5) 의 표면 상태가 양호해질 수 있다.
화합물 반도체, 표면상태

Description

화합물 반도체, 그 제조방법 및 화합물 반도체 소자{COMPOUND SEMICONDUCTOR, METHOD FOR PRODUCING SAME AND COMPOUND SEMICONDUCTOR DEVICE}
기술분야
본 발명은 저전위밀도의 화합물반도체, 그 화합물 반도체의 제조방법, 및 그것을 사용한 화합물 반도체에 관한 것이다.
배경기술
현재, 휴대전화의 파워 증폭기나 스위치 등에 사용하고 있는 화합물 반도체 소자는 GaAs 기판 상에 에피택셜 (epitaxial) 법 등에 의해 여러가지 헤테로 구조를 형성한 것이 주류다. 예를 들면, 휴대전화의 마이크로파 증폭 소자 또는 고속 스위칭 소자로서 사용할 수 있는 고전자이동도 트랜지스터 (HEMT) 는 GaAs 기판 상에 n형 AlGaAs 전자공급층 및 InGaAs 채널층을 형성하고, 채널층에서 고이동도 2차원 전자 가스를 이용하는 화합물 반도체 소자이다.
최근 고속 소자에 대한 요구의 증가는 GaAs 기판을 사용한 소자를 InP 기판을 사용한 소자로 바꾸도록 강제한다. 그 이유는 InP 기판을 사용하면 InGaAs 채널층의 In 함량을 GaAs 기판을 사용한 경우보다 높게 할 수 있으므로, 전자수송 특성이 비약적으로 향상하기 때문이다.
그러나, InP의 적층 결함 에너지가 GaAs의 적층 결함 에너지보다 작아서, 단결정 기판으로서의 InP 기판의 제조가 어렵고, 또한, In 금속의 높은 가격 때문에 InP의 가격이 GaAs의 가격보다 몇 배 비싸다. 또한, InP 기판은 강도 문제를 가지며, 즉, 쉽게 깨지며, 이로 인해 InP 기판을 사용하는 것은 에피택셜 성장 및 소자 제조 프로세스 동안 낮은 수율의 원인이 된다.
이는 HEMT 용의 InGaAs/InAlAs 시스템 에피택셜층을 InP 기판 상에 형성하는 것과 동일한 방법으로 GaAs 기판 상에 형성함으로써 화합물 반도체를 제조하려는 시도를 강하게 동기화한다. 그러나, GaAs의 격자상수가 5.6533 Å인 반면, InP와 격자 일치하는 (lattice-match) In0 .53Ga0 .47As 및 In0 .52Al0 .48As의 격자상수는 5.8688 Å이며, 따라서, 상술한 구성이 채택될 때, 약 4%의 격자 상수의 불일치 (mismatch) 가 발생한다. 그 결과, GaAs 기판 상에 이들을 직접 형성하면 이러한 방식으로 얻은 HEMT 에 격자 불일치에 기인한 대량의 미스피트 전위 (misfit dislocation) 가 유입된다.
이 문제를 극복하기 위해, 공지된 방법은 GaAs 기판상의 버퍼층 내에 InGaAs 또는 InAlAs의 조성 구배층을 제공하는 것이다. 종래에는, 이 조성 구배층의 격자 상수를 층의 두께 방향으로 서서히 바꾸는 선형 구배 (linearly graded) 버퍼법 (예를 들어, W.E.Hoke 외.,J.Vac.Sci.Technol.B,19(2001)1505 참조) 또는 그 조성 구배층의 격자상수를 층의 두께 방향에 단계적으로 변화시켜가는 단계 구배 (step-graded) 버퍼법 (예를 들어, S.Goze 외., J.Cryst.Growth 201/202 (2001) 155 참조) 를 주로 사용하고 있다. 전자의 방법은 버퍼층에서의 격자 변형을 서서히 완화함으로써 전위의 발생을 최소화하고, 후자의 방법은 단계적으로 조성을 변화시켜 계면에서 전위를 구부림으로써, 전위가 상층에 전파하는 것을 방지한다.
이들 방법 모두 미스피트 전위를 효과적으로 감소시키며, 이 방법에 의해 제조된 에피택셜 기판을 사용하는 전형적인 화합물 반도체 소자가 실제로 제조되어왔다. 하지만, 두 방법 모두 상업적인 제조에서는 실용적으로 이용되고 있지 않다. 이 방법들의 가장 큰 문제는 버퍼층이 매우 두꺼워져서 0.5 ㎛ 이상이 된다는 것이다. 예를 들어, 선형 구배 버퍼법이 사용될 때, 1.5 ㎛의 버퍼층 두께가 필요하다. 그 이유는, 작은 필름 두께에서는 얇은 버퍼에 격자 불일치에 의해 생성되는 변형이 집중되어 전위 밀도를 매우 높게 만들기 때문이다. 한편, 단계 구배 버퍼법이 사용될 때, 버퍼층 두께는 작게 제조될 수 있는데, 그 이유는 전위 방향이 모든 버퍼 계면에서 변하기 때문이다. 상기 문헌에 나타나있는 바와 같이, 이 경우에도 버퍼층 두께는 0.6 ㎛ 만큼 두꺼워진다. 따라서 조성 구배층을 이용하는 종래의 버퍼층의 경우에 0.5 ㎛ 미만의 필름 두께를 달성하는 것이 어렵다.
기판 상에 두꺼운 층들을 적층하면 많은 양의 원료가 필요하고 성장 시간이 길어져서 비용이 증가한다. 따라서, 비싼 InP 기판을 싼 GaAs 기판으로 대체함에 의해 실현되는 비용 절감은 미미하고, 따라서 이 방법에 의해 비용을 절감하려는 시도는 실패하기 쉽다.
또한, 두꺼운 필름들을 적층하면 표면 평탄성을 악화시키고, 따라서 HEMT를 제조하기 위한 에피택셜 기판 또는 다른 화합물 반도체 소자는 완성된 HEMT의 이동도에 악영향을 미친다. 또한, 두꺼운 버퍼층에 고농도의 전위가 집중된다. 그 결과, 그러한 버퍼층을 사용하는 화합물 반도체 소자의 전기적 특성과 신뢰성이 악화될 수 있는데, 그 이유는 누설 전류 (leak current) 가 증가하고 여러가지 신뢰성이 저하할 수 있기 때문이다.
본 발명의 목적은 종래 기술의 상술한 문제를 극복할 수 있는 화합물 반도체 및 이 화합물 반도체의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 전기적 특성과 신뢰성이 우수한 화합물 반도체 소자를 제공하는 것이다.
발명의 개시
상술한 목적을 달성하기 위해 끊임없는 연구를 하여, 본 발명자들은 GaAs 기판상에 InGaP 버퍼층 또는 InGaAsP 버퍼층을 5 ㎚ 이상 500 ㎚ 이하의 두께로 형성하고, 그 후에 버퍼층 상에 InP, InGaAs 또는 InAlAs의 층을 적층하면, 표면 결함이 거의 없는 좋은 표면 상태가 획득된다는 것을 알아냈다. 본 발명자들은 본 발명을 이 지식에 기초하여 완성하였다.
본 발명의 하나의 특징은, GaAs 기판 상에 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정 또는 InP 결정을 일층 형성함으로써 얻은 화합물 반도체에서, GaAs 기판 상에 InGaP 버퍼층 또는 InGaAsP 버퍼층을 사이에 두고 결정을 형성하고, 상기 버퍼층의 막두께를 5 ㎚ 이상 500 ㎚ 이하로 했다는 것이다.
격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체는 InGaAs 또는 InAlAs 결정일 수 있다. InGaP 버퍼층 또는 InGaAsP 버퍼층의 상부 5 ㎚ 이상에서의 In 함량은 GaAs와 격자일치하는 함량보다 더 높게 제조될 수 있다. 이 화합물 반도체는 전기적 특성과 신뢰성이 우수한 HEMT 또는 다른 화합물 반도체 소자를 제조하는데 사용될 수 있다.
본 발명의 다른 특징은 GaAs 기판상에, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정 또는 InP 결정을 일층 성장시킴으로써 화합물 반도체를 제조하는 방법에서, GaAs 기판 상에 InGaP 버퍼층 또는 InGaAsP 버퍼층을 성장시키고, InGaP 버퍼층 또는 InGaAsP 버퍼층 상에 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정 또는 InP 결정을 성장시키는 것이다.
도면의 간단한 설명
도 1은 본 발명에 따른 화합물 반도체의 실시형태를 도시한 층구조도이다.
도 2는 도 1의 InGaP 층에서 In 편석을 보이는 Ga 및 In의 밀도분포를 측정함으로써 얻은 결과를 도시한 그래프이다.
도 3은 본 발명에 따른 화합물 반도체의 다른 실시형태를 도시한 층구조도이다.
본 발명을 수행하는 최선의 모드
본 발명을 보다 상세하게 설명하기 위해, 첨부한 도면을 참조하여 설명한다. InGaP 버퍼층의 경우에 대해 설명하겠지만, 본 발명은 이 실시형태에 한정되지 않으며, 예를 들어, 완전히 동일한 방식으로 InGaAsP를 처리하는 것도 가능하다.
도 1은 본 발명에 따른 화합물 반도체의 실시형태를 도시한 층구조도이다. 화합물 반도체 에피택셜 기판 (10) 은 GaAs 기판 상에 GaAs 버퍼층 (2) 및 InGaP 버퍼층 (3) 의 순서대로 형성된 층들을 갖는다. GaAs 버퍼층 (2) 의 형성은 생략될 수 있다.
본 실시형태에서, InGaP 버퍼층 (3) 의 두께는 30 ㎚이다. In 및 Ga의 총 몰수에 대한 In의 몰수의 비로 정의된 InGaP 버퍼층 (3) 의 In 함량은 상부 약 5 ㎚의 범위, 즉, 이 층과 그 상부의 배리어층 (4) 과의 경계로부터 약 5 ㎚의 범위 내에서는 0.48 보다 높고, 그 이외의 범위에서는 0.48이다. InGaP 버퍼층 (3) 은 5 ㎚ 이상 500 ㎚ 이하의 범위 내에 있으면 된다.
In 함량이 0.48일 때 InGaP와 GaAs는 격자일치한다. 0.48의 값은 일반적으로 알려져 있는 Ⅲ-Ⅴ족 4원소 상태도 (예를 들어, Haruo Nagai, Sadao Adachi and Takashi Fukui, Ⅲ-Ⅴ Zoku Handotai Konsho (Ⅲ-Ⅴ 족 반도체 혼합 결정), Corona, Ltd. (1998)) 로부터 계산될 수 있다. GaAs와 격자일치하는 InGaAsP의 In 함량은 유사하게 결정될 수 있다. 이 경우의 In 함량은 As 함량에 의존한다. 예를 들어, As 함량이 0.5이면 In 함량은 0.24가 된다. As 함량이 다르면, In 함량도 다르다.
InGaP 버퍼층 (3) 상부에는 InP로 구성되는 배리어층 (4), In 함량이 0.53인 InGaAs로 구성되는 채널층 (5), In 함량이 0.52인 InAlAs로 구성되는 스페이서층 (6) 이 이 순서대로 형성되어 있다. 스페이서층 (6) 상부에는 In 함량이 0.52인 Si-도핑된 InAlAs로 구성되는 전자공급층 (7), In 함량이 0.52인 InAlAs로 구성되는 쇼트키층 (8), In 함량이 0.53인 InGaAs로 구성되고 Si 도핑된 콘택층 (9) 이 이 순서대로 더 형성되어 있다.
반절연성 GaAs 기판 (1) 상에 형성되는 층들은, 예를 들어, 유기금속 화학기상증착법 (이하, MOCVD법이라고 칭함) 에 의해 순차적으로 성장할 수 있다. InGaP 버퍼층 (3) 을 형성하는 경우, In 함량이 0.48로 균일하도록 InGaP 버퍼층 (3) 을 형성한다. 그러나, 실제로는, In 편석 효과 때문에, 배리어층 (4) 에 근접한 InGaP 버퍼층 (3) 의 영역, 즉, InGaP 버퍼층 (3) 의 상부 약 5 ㎚의 범위의 영역에서는, In 함량이 0.48 보다 훨씬 커져서, 배리어층 (4) 의 경계부근에서는 In 함량이 과잉이 된다. 한편, InGaP 버퍼층 (3) 의 Ga는 배리어층 (4) 의 경계 부근에서 부족한 상태가 된다.
그 결과, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정을 가지는 층이, InGaP 버퍼층 (3) 의 최상층 표면의 In이 과잉이 된 영역 상에 형성된다. 이는 실질적으로 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정을 갖는 층들을 InP 층 위에 형성하는 것과 동일한 결과가 된다는 것을 의미한다. 따라서, 반절연성 GaAs 기판 상에 형성된 InGaP 버퍼층 (3) 의 표면의 조성은 InP 조성에 매우 가까우며, 격자 불일치가 매우 크더라도, InGaP 버퍼층 (3) 의 표면 상태의 악화를 초래할 수 있는 미스피트 전위의 발생을 억제할 수 있다.
확인을 위해, GaAs 기판 상에 InGaP 층을 형성한 시료를 사용하여 InGaP층 내의 Ga와 In 밀도분포를 실제로 측정하였다. 도 2는 측정결과를 나타내는 그래프이다. 도 2의 그래프는 GaAs 기판 상에 MOCVD법에 의해 In 함량이 0.48이 되도록 InGaP층을 약 24 ㎚ 두께로 형성하고, 이 InGaP층 중의 In과 Ga와의 밀도를 SIMS 분석을 통해 측정한 결과를 나타낸다. 가로축은 InGaP 층의 표면으로부터의 깊이를 나타내고 세로축은 In 및 Ga 밀도를 나타낸다.
도 2로부터 알 수 있는 바와 같이, In 함량이 균일하게 0.48이 되도록 InGaP 층을 형성시켰음에도 불구하고, 실제로는 최상층 표면의 In이 과잉이 된다. 한편, Ga는 최상층 표면에서 부족하다. 얻은 시표의 표면 상태를 관찰한 바, 헤이즈 (Haze) 값이 수 ppm 이었다. 또한, 이로부터, InGaP 층 표면이 InP에 매우 가까운 조성을 가지며, 따라서, 격자 불일치가 매우 크더라도 InGaP층의 표면 상태의 악화를 초래할 수 있는 미스피트 전위의 발생이 억제될 수 있다.
In이 과잉인 InGaP층의 두께가 성장 온도 등에 의존하지만, 도 2로부터 그 두께가 약 5 ㎚ 이상인 것을 알 수 있다. InGaP 층의 두께가 매우 작을 때, 단위 두께당 격자 미스피트에 의해 생성되는 스트레스는 매우 커지고, 따라서 본 발명에서 기대되는 미스피트 전위의 발생을 억제하는 효과는 감소한다.
다음으로, InGaP 버퍼층의 성장 조건에 대한 연구를 위해, 화합물 반도체 에피택셜 기판을 제조하기 위한 MOCVD 방법에 의해 GaAs 기판 상에 InGaP층과 InP층을 각각 30 ㎚ 및 100 ㎚의 두께로 형성하였다. 각각의 에피택셜 필름에 대해, 400 내지 700℃의 범위에서 성장 온도가 연구되었다. 성장온도에 대한 획득한 에피택셜 기판의 표면 상태의 의존성을 관찰하고 헤이즈 값 또한 측정하였다. 결과는 다음과 같다.
성장 온도 (℃) 표면 상태 헤이즈값 (ppm)
400-580 경면 (Mirror finish) 수백-1,000
580-600 경면 (Mirror finish) 1,000-2,000
600-700 백탁 (Cloudy) 수천-수만
표면은 600℃ 이상의 성장온도에서 백탁이 되었다. 600℃ 미만의 온도에서, 표면에 우수한 경면이 획득되었고, 특히 주목할 것은 580℃ 미만의 온도에서 헤이즈값이 2,000 ppm 미만이라는 것이다. 따라서, InGaP 버퍼층 (3) 은 400℃ 이상 600℃ 이하의 성장 온도 조건 하에서 성장시키는 것이 바람직하며, 400℃ 내지 580℃의 성장 온도 조건 하에서 성장시키는 것이 보다 바람직하다.
다음으로, MOCVD 성장 온도를 550℃로 고정하고 15 ㎚ 내지 300 ㎚의 범위의 다양한 두께 중 하나로 InGaP 버퍼를 형성하고, 그 위에 100 ㎚의 두께로 InP층을 더 형성함으로써 화합물 반도체 에피택셜 기판을 제조한다. InGaP 버퍼의 두께에 대한 획득한 에피택셜 기판의 표면상태의 의존성을 관찰하고 헤이즈 값 또한 측정하였다. 결과는 다음과 같다.
InGaP 층 두께 (㎚) 표면 상태 헤이즈 값 (ppm)
15-100 경면 수백-1,300
100-300 경면 2,000
이 결과로부터 알 수 있는 바와 같이, InGaP의 두께가 증가함에 따라 헤이즈 값은 감소하는 경향이 있다. 그러나, 이러한 감소에 의한 변화 값은 매우 작았다. 또한, 도 2로부터 알 수 있는 바와 같이, InGaP층의 조성은 표면으로부터 5 ㎚ 내지 10 ㎚의 거리에서 In 편석에 의해 영향을 받기 시작한다. 이로부터 전위를 효과적으로 가둘 수 있는 최소 두께는 약 5 ㎚ 내지 10 ㎚라고 추정할 수 있다. InGaP층의 두께가 이 최소 두께로부터 증가함에 따라, InGaP층의 표면 상태는 점자척으로 개선된다. 그러나, 두께가 약 100 ㎚를 초과하여 증가할 경우, 개선의 정도는 작아진다. 앞선 사실로부터 판단하면, In 함량이 높은 층이 InGaP층에, 특히 그 최상층 표면 가까이에 존재하고, 또한 InGaP층을 600℃ 미만에서 5 ㎚ 이상의 두께로 성장시키는 경우, 격자 불일치에 의해 초래되는 미스피트 전위를 효과적으로 가둘 수 있다.
InGaP 버퍼층 또는 InGaAsP 버퍼층의 두께는, 통상적으로, 5 ㎚ 이상 500 ㎚ 이하이지만, 5 ㎚ 이상 300 ㎚ 이하인 것이 바람직하고, 5 ㎚ 이상 100 ㎚ 이하인 것이 더욱 바람직하고, 10 ㎚ 이상 50 ㎚ 이하인 것이 훨씬 더 바람직하다.
도 1에 도시한 화합물 반도체 에피택셜 기판 (10) 은 상술한 내용을 고려하여 구성된 것이므로, 고품질의 얇은 격자 불일치 시스템 버퍼층의 형성을 가능케 한다.
이하, 본 발명의 다른 실시형태를 도 3을 참조하여 설명한다. 본 발명자들은 도 1에 도시한 구성에서 InGaP 버퍼층의 효과를 더 강화하기 위한 집중적인 연구를 수행하였다. 그 결과, 본 발명자들은 InGaP 버퍼층에 이어 비교적 저온에서 InP 버퍼층을 성장시키고, 비교적 고온에서 어닐링을 더 수행함으로써 전위 밀도를 훨씬 더 낮출 수 있으며, 따라서 개선된 소자 특성을 갖는 화합물 반도체 소자의 제조가 가능하다는 것을 발견했다.
이러한 내용을 도 3에 도시한 화합물 반도체 (20) 에 적용했으며, InGaP 버 퍼층 (3) 과 InP로 구성되는 배리어층 (4) 의 사이에 InP 버퍼층 (4A) 이 제공된다는 것만이 도 1의 화합물 반도체 (10) 와 다르다. 도 1의 부분에 대응하는 도 3의 부분에는 도 1과 동일한 부호를 할당하고, 그에 대한 설명을 생략한다.
도 3에 사용된 버퍼층의 구성을 설명한다. 전위밀도의 저하 효과를 높이기 위해서 InGaP 버퍼층에 이어서 별도의 버퍼층을 성장시킬 경우, 열전도를 고려하면 이 별도의 버퍼층은 InP이어야 한다. 그 이유는 InGaAs와 InAlAs의 열전도계수가 작기 때문이다. InAlAs, InGaAs 및 다른 3원계 화합물 반도체는 InP, GaAs 및 다른 2원계 화합물 반도체보다 열전도율이 낮다. 그러므로, 그러한 화합물 반도체를 화합물 반도체 소자를 제조하는 데 사용할 경우, 획득된 소자는 동작 동안에 충분한 방열을 할 수 없으므로 소자 온도가 상승하여 소자 특성을 악화시킨다. 예를 들어, InP의 열전도율이 0.68 W/㎝ㆍ℃인 반면, InGaAs의 열 전도율은 0.05 W/㎝ㆍ℃이다. 따라서 차이는 약 10 오더이다.
또한, InGaP 버퍼층 (3) 의 표면 부근의 In 밀도가 높고, InGaP 버퍼층 (3) 의 조성이 InP의 조성에 가깝다는 것으로부터, InGaP 버퍼층 바로 위에 InP 버퍼층 (4A) 을 형성하면 격자 상수 차이가 낮은 (격자 불일치성이 낮은) 계면이 형성된다는 결론이 나온다. InP 버퍼층 (4A) 의 성장 온도는 InGaP 버퍼층 (3) 의 표면 부근의 평탄도와 전위 밀도와 관련된다. InGaP 버퍼층 (3) 은 얇고, 평탄도가 좋고, 미스피트 전위 밀도 등이 낮다. 그러나, InGaP 버퍼층 (3) 과 접하여 형성되는 InP 버퍼층 (4A) 의 성장 조건을 적절히 선택함으로써, InP 버퍼층 (4A) 의 표면의 평탄도를 InGaP 버퍼층 (3) 의 표면의 평탄도보다 양호하게 할 수 있다. 따라서, 본 발명자들은 InP 버퍼층 (4A) 의 성장 온도와 두께에 대해 추가적인 연구를 수행하였다.
상기 연구를 수행하기 위해, 먼저 550℃에서 MOCVD법에 의해 GaAs 기판 상에 InGaP층을 30 ㎚ 두께로 성장시키고, 400℃ 내지 600℃의 범위의 성장온도에서 InGaP층 상에 InP 층을 50 ㎚ 두께로 성장시켰다. 부가하여, 550℃의 성장 온도에서 InP 층을 500 ㎚의 두께로 성장시켜서 에피택셜 기판을 제조하였다. 그리고나서, 그렇게 얻은 에피택셜 기판의 표면 상태를 평가하였다. 그 결과는 다음과 같다.
성장 온도 (℃) 표면 상태 헤이즈 값 (ppm)
400 이상 450 이하 경면 수백-1,000
450 초과 500 이하 경면 수백-2,000
500 초과 550 이하 경면 1,000-2,000
550 초과 600 이하 백탁 수천-10,000
성장 온도가 550℃를 초과할 때 좋은 경면이 안되는 경향이 관찰되었다. 550℃ 이하의 성장온도에서, 표면은 좋은 경면을 가지고 헤이즈 값은 2,000 ppm 이하였다. 400℃ 미만의 성장온도에서, PH3 분해가 불충분하여 InP층의 성장 속도가 매우 느렸다. 따라서 InP층 성장 온도는 400℃ 이상 550℃ 이하가 바람직하고, 400℃ 이상 500℃ 이하가 더 바람직하다.
InP 버퍼층의 성장 후, 소량의 잔류 격자 변형은 650℃ 이상 730 ℃ 이하의 온도에서 어닐링함으로써 완전히 제거되며, 따라서 미스피트 전위가 루프화되어 상층으로의 전파를 방지한다. 어닐링 작업은 InP 버퍼 성장 직후 수행하는 것이 바람직하다.
도 3에 도시한 화합물 반도체 에피택셜 기판 (10) 은 상술한 내용을 고려하여 구성되었으므로, 버퍼층의 두께가 작음에도 불구하고 우수한 특성을 갖는 화합물 반도체 소자를 제공할 수 있는 화합물 반도체가 된다. 도 3의 버퍼층 구조를 사용할 경우, InGaP 버퍼층 (3) 과 InP 버퍼층 (4A) 의 총 두께는 5 ㎚ 이상 500 ㎚ 이하의 범위이면 충분하다. 유사하게, InGaAsP 버퍼층을 InGaP 버퍼층 (3) 대신 사용하면, InGaAsP 버퍼층과 InP 버퍼층 (4A) 의 총 두께는 5 ㎚ 이상 500 ㎚ 이하의 범위이면 충분하다.
InGaP 버퍼층 또는 InGaAsP 버퍼층 두께와 InP 버퍼층 두께의 총 합은 5 ㎚ 이상 500 ㎚ 이하이어야 하고, 25 ㎚ 이상 500 ㎚ 이하인 것이 바람직하며, 25 ㎚ 이상 200 ㎚ 이하인 것이 보다 바람직하고, 30 ㎚ 이상 130 ㎚ 이하인 것이 훨씬 더 바람직하다.
InP 버퍼층의 두께는 20 ㎚ 이상 200 ㎚ 이하인 것이 바람직하며, 20 ㎚ 이상 100 ㎚ 이하인 것이 보다 바람직하며, 20 ㎚ 이상 80 ㎚ 이하인 것이 훨씬 더 바람직하다.
InP 버퍼층에 잔류한 소량의 전위가 상층으로 전파되는 것을 방지하기 위해 InP 버퍼층 상에 InP 배리어층을 형성하는 것이 바람직하다. InP 배리어층의 성장 온도는 종래의 InP 성장 온도일 수 있다. MOCVD법에서, 예를 들어, 성장 온도는 약 550℃ 내지 700℃ 이다.
실시예
다음의 실시예를 참조하여 본 발명을 설명하지만, 본 발명이 이들 실시예에 한정되는 것은 아니다. 이들 실시예는 예로서 고전자이동도 트랜지스터 (HEMT) 를 설명하지만, 헤테로바이폴라 트랜지스터 (HBT) 또는 p-i-n 포토다이오드에 유사하게 적용하는 것도 가능하다. 실시예에 사용된 성장법은 유기금속 화학 기상 증착 (MOCVD) 법이지만, 분자 빔 에피택시 (MBE) 법 등을 사용할 수도 있다. InGaP 버퍼층이 실시예에서 예로서 사용되지만, InGaAsP 버퍼층을 유사하게 사용할 수도 있다.
실시예 1
도 1에 도시한 층구조의 화합물 반도체 헤테로구조를 갖는 HEMT 에피택셜 기판을 MOCVD법을 이용하여 다음과 같이 제조하였다. 반절연성 GaAs 기판 (1) 을 MOCVD 필름 제조 기계에 위치시키고 기판 표면 처리를 수행하기 위한 온도로 승온시킨 후, GaAs층으로 구성된 버퍼층 (2) 을 AsH3 가스 및 유기금속 화합물을 원료로서 사용하여 반절연성 GaAs 기판 상에 형성하였다. 다음으로, AsH3 가스는 PH3 가스로 바뀌어 InGaP 버퍼층 (3) (In 함량, 0.48) 을 30 ㎚ 두께로 형성한다. 이때의 InGaP 버퍼층 성장 온도는 550℃였다. 온도를 적절히 조절하고 원료를 점차적으로 변경하여 InP 층 (4) (In 함량, 0.52), InGaAs 채널층 (5) (In 함량, 0.53), InAlAs 스페이서층 (6) (In 함량, 0.52), 전자공급층 (Si 평면 도핑층)(7), InAlAs 쇼트키층 (8) (In 함량, 0.52), 및 Si 도핑된 InGaAs 콘택층 (9)(In 함량, 0.53) 을 이 순서대로 형성한다. 획득된 에피택셜 기판의 표면 상태는 우수했다; 백탁, 크로스해칭 (crosshatching) 등이 전혀 관찰되지 않았다.
다음으로, 상술한 HEMT 에피택셜 기판을 반 데르 포우 (van der Pauw) 를 사용하는 홀 (Hall) 측정으로 평가하였다. 에피택셜 기판의 콘택층 (9) 을 에칭으로 제거하였고 홀 측정은 상온에서 수행하였다. 그 결과 나타난 9,100 ㎠/Vㆍs 의 이동도는 InP 기판을 사용하는 HEMT 에피택셜 기판의 이동도와 동일하였다.
실시예 2
HEMT 에피택셜 기판을 InGaP 버퍼 성장 온도가 500℃이고 그 두께가 15 ㎚라는 것을 제외하고는 실시예 1과 동일한 조건에서 제조하였다. 획득한 에피택셜 기판의 표면 상태는 우수했다; 백탁, 크로스해칭 등이 전혀 관찰되지 않았다.
에피택셜 기판의 콘택층 (9) 을 에칭으로 제거하였고 홀 측정은 상온에서 수행하였다. 그 결과 나타난 8,900 ㎠/Vㆍs 의 이동도는 InP 기판을 사용하는 HEMT 에피택셜 기판의 이동도와 동일하였다.
실시예 3
도 3에 도시한 층구조의 화합물 반도체 헤테로구조를 갖는 HEMT 에피택셜 기판을 MOCVD법을 이용하여 다음과 같이 제조하였다. 실시예 1과 같이, InGaP 버퍼층 (3) (In 함량, 0.48) 을 30 ㎚ 두께로 형성하였다. 이때의 InGaP 버퍼층 성장 온도는 550℃였다. 그 다음, 온도를 435℃로 낮추고 InP 버퍼층 (4A) 을 50 ㎚ 두께로 형성한다. 그 다음, 온도를 650℃의 어닐링 온도로 올리고 어닐 링을 수행하였다. 온도를 640℃로 낮춘 후, 원료를 점차적으로 변경하여 InP 층 (4), InGaAs 채널층 (5) (In 함량, 0.53), InAlAs 스페이서층 (6) (In 함량, 0.52), Si 평면 도핑층 (7), InAsAs 쇼트키층 (8) (In 함량, 0.52), 및 Si 도핑된 InGaAs 콘택층 (9)(In 함량, 0.53) 을 이 순서대로 형성하였다. 획득된 에피택셜 기판의 표면 상태는 우수했다; 백탁, 크로스해칭 (crosshatching) 등이 관찰되지 않았다.
다음으로, 상술한 HEMT 에피택셜 기판의 콘택층 (9) 을 에칭하고 상온에서 홀 측정하였다. 그 결과 나타난 9,100 ㎠/Vㆍs 의 이동도는 InP 기판을 사용하여 제조된 HEMT 에피택셜 기판의 이동도와 거의 동일하였다.
실시예 4
실시예 3을 InP 버퍼층 (4A) 의 성장을 통해 반복한 후, 온도를 700℃의 어닐링 온도로 올려서 어닐링한 다음, InP 배리어층 (4) 이후의 층의 성장은 실시예 3과 완전히 동일한 조건하에서 수행하여 HEMT 에피택셜 기판을 제조하였다. 획득된 에피택셜 기판의 표면 상태는 우수했다; 백탁, 크로스해칭 (crosshatching) 등이 전혀 관찰되지 않았다.
HEMT 에피택셜 기판의 콘택층 (9) 을 에칭하고 상온에서 홀 측정하였다. 이동도는 9,600 ㎠/Vㆍs 이었고, 이는 실시예 1 내지 실시예 3에서의 이동도보다 훨씬 양호한 이동도이다.
실시예 5
실시예 3을 InP 버퍼층 (4A) 의 성장을 통해 반복한 후, 온도를 700℃의 어 닐링 온도로 올려서 어닐링한 다음, 반대로 온도를 480 ℃로 낮추었다. 그 후, 온도를 480℃와 700℃ 사이에서 3차례 승온 및 강온하고 (총 4번 700℃로 승온), 그 후 480℃에서 InP 배리어층 (4) 이후의 층의 성장을 실시예 3과 완전히 동일한 조건하에서 수행하여 HEMT 에피택셜 기판을 제조하였다. 획득된 에피택셜 기판의 표면 상태는 우수했다; 백탁, 크로스해칭 (crosshatching) 등이 전혀 관찰되지 않았다.
HEMT 에피택셜 기판의 최상층의 콘택층 (9) 을 에칭하고 상온에서 홀 측정하였다. 이동도는 10,100 ㎠/Vㆍs 이었고, 이는 실시예 4에서의 이동도보다 훨씬 양호한 이동도이다.

Claims (17)

  1. GaAs 기판상에, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정 또는 InP 결정을 일층 형성함으로써 얻은 화합물 반도체로서,
    상기 결정은 상기 GaAs 기판 상에 InGaP 버퍼층 또는 InGaAsP 버퍼층을 사이에 두고 형성되고,
    상기 버퍼층의 두께는 5 ㎚ 이상 500 ㎚ 이하인 것을 특징으로 하는 화합물 반도체.
  2. GaAs 기판상에, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정 또는 InP 결정을 일층 형성함으로써 얻은 화합물 반도체로서,
    상기 GaAs 기판 상에 InGaP 버퍼층 또는 InGaAsP 버퍼층이 형성되고, 상기 InGaP 버퍼층 또는 InGaAsP 버퍼층 상에 InP 버퍼층이 더 형성되고;
    상기 결정은 2개의 버퍼층을 사이에 두고 형성되고;
    상기 2개의 버퍼층의 총 두께는 5 ㎚ 이상 500 ㎚ 이하인 것을 특징으로 하는 화합물 반도체.
  3. 제 2 항에 있어서,
    상기 2개의 버퍼층의 총 두께는 25 ㎚ 이상 500 ㎚ 이하인, 화합물 반도체.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 InP 버퍼층의 두께는 20 ㎚ 이상 200 ㎚ 이하의 범위인, 화합물 반도체.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    격자 상수가 GaAs의 격자상수보다 InP의 격자 상수에 더 가까운 상기 화합물 반도체 결정은 InGaAs 또는 InAlAs 결정인, 화합물 반도체.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 InGaP 버퍼층 또는 InGaAsP 버퍼층의 상부 5 ㎚ 이상에서의 In 함량은 GaAs와 격자일치 (lattice-match) 하는 함량보다 높은, 화합물 반도체.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 화합물 반도체를 포함하는 화합물 반도체 소자.
  8. GaAs 기판상에, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정 또는 InP 결정을 성장시킴으로써 화합물 반도체를 제조하는 방법으로서,
    GaAs 기판 상에 InGaP 버퍼층 또는 InGaAsP 버퍼층을 성장시키고,
    상기 InGaP 버퍼층 또는 InGaAsP 버퍼층 상에, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 상기 화합물 반도체 결정 또는 상기 InP 결정을 성장시키는 것을 특징으로 하는 화합물 반도체의 제조방법.
  9. 제 8 항에 있어서,
    상기 InGaP 버퍼층 또는 InGaAsP 버퍼층의 성장은 400℃ 이상 600℃ 이하의 온도에서 두께가 5 ㎚ 이상 500 ㎚ 이하가 되도록 수행하며, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 화합물 반도체 결정 또는 InP 결정의 성장은 400℃ 이상 700℃ 이하의 온도에서 수행하는, 화합물 반도체의 제조방법.
  10. 제 8 항에 있어서,
    상기 InGaP 버퍼층 또는 InGaAsP 버퍼층 상에 InP 버퍼층을 성장시키고, 상기 InP 버퍼층을 소정의 어닐링 온도로 승온시켜 어닐링하고, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 상기 화합물 반도체 결정 또는 상기 InP 결정을 성장시키기 위한 소정의 결정 성장 온도로 강온시킨 후, 상기 화합물 반도체 결정 또는 InP 결정을 성장시키는, 화합물 반도체의 제조방법.
  11. 제 10 항에 있어서,
    상기 InGaP 버퍼층 또는 InGaAsP 버퍼층의 성장은 400℃ 이상 600℃ 이하의 온도에서 두께가 5 ㎚ 이상 300 ㎚ 이하가 되도록 수행하는, 화합물 반도체의 제조방법.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 InP 버퍼층의 두께는 20 ㎚ 이상 200 ㎚ 이하인 것을 특징으로 하는 화합물 반도체의 제조방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 InP 버퍼층의 성장 온도는 400℃ 이상 550℃ 이하인 것을 특징으로 하는 화합물 반도체의 제조방법.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 InP 버퍼층을 소정의 어닐링 온도로 승온하여 어닐링한 후, 격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 상기 화합물 반도체 결정 또는 상기 InP 결정을 성장시키기 전에, 상기 소정의 어닐링 온도로부터 소정의 결정 성장 온도로 강온하고, 다시 상기 소정의 어닐링 온도로 승온하는 조작을 1회 이상 5회 이하로 반복한 후, 상기 소정의 결정 성장 온도로 강온하는, 화합물 반도체의 제조방법.
  15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 소정의 어닐링 온도는 650℃ 이상 730℃ 이하인, 화합물 반도체의 제조방법.
  16. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 소정의 결정 성장 온도는 400℃ 이상 700℃ 이하인, 화합물 반도체의 제조방법.
  17. 제 8 항 내지 제 16 항 중 어느 한 항에 있어서,
    격자상수가 GaAs의 격자상수보다 InP의 격자상수에 더 가까운 상기 화합물 반도체 결정은 InGaAs 또는 InAlAs 결정인, 화합물 반도체의 제조방법.
KR1020057023527A 2003-06-13 2004-05-24 화합물 반도체, 그 제조방법 및 화합물 반도체 소자 KR20060026866A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00169408 2003-06-13
JP2003169408 2003-06-13
JPJP-P-2004-00127685 2004-04-23
JP2004127685 2004-04-23

Publications (1)

Publication Number Publication Date
KR20060026866A true KR20060026866A (ko) 2006-03-24

Family

ID=33554410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057023527A KR20060026866A (ko) 2003-06-13 2004-05-24 화합물 반도체, 그 제조방법 및 화합물 반도체 소자

Country Status (4)

Country Link
US (1) US20070158684A1 (ko)
KR (1) KR20060026866A (ko)
TW (1) TW200504890A (ko)
WO (1) WO2004112111A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489626B (zh) * 2012-08-24 2015-06-21 Visual Photonics Epitaxy Co Ltd Bipolar high electron mobility transistor
WO2016069181A1 (en) * 2014-10-30 2016-05-06 Applied Materials, Inc. Method and structure to improve film stack with sensitive and reactive layers
US10489424B2 (en) 2016-09-26 2019-11-26 Amazon Technologies, Inc. Different hierarchies of resource data objects for managing system resources
TWI640648B (zh) * 2017-11-24 2018-11-11 行政院原子能委員會核能硏究所 以有機金屬化學氣相沉積法製作磷化銦鎵磊晶層的方法
CN110517948B (zh) * 2019-07-26 2021-12-21 中国科学院微电子研究所 一种硅衬底上外延InP半导体的方法及制得的半导体器件
CN113314398B (zh) * 2021-05-25 2024-02-06 中国科学院苏州纳米技术与纳米仿生研究所 在GaP/Si衬底上外延生长InGaAs薄膜的方法及InGaAs薄膜

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114809B2 (ja) * 1989-05-31 2000-12-04 富士通株式会社 半導体装置
US5492860A (en) * 1992-04-17 1996-02-20 Fujitsu Limited Method for growing compound semiconductor layers
JP3270945B2 (ja) * 1992-06-04 2002-04-02 富士通株式会社 ヘテロエピタキシャル成長方法
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP2000260978A (ja) * 1999-03-04 2000-09-22 Nec Corp 電界効果トランジスタ及びその製造方法
JP2002217499A (ja) * 2001-01-19 2002-08-02 Sharp Corp 半導体レーザ素子、その製造方法、およびそれを用いた光ピックアップ
JP2002319589A (ja) * 2001-04-20 2002-10-31 Hitachi Ltd 半導体装置およびこれを用いた電力増幅器
JP2002343802A (ja) * 2001-05-16 2002-11-29 Hitachi Ltd 半導体装置およびそれを搭載した電子装置

Also Published As

Publication number Publication date
TW200504890A (en) 2005-02-01
WO2004112111A1 (ja) 2004-12-23
US20070158684A1 (en) 2007-07-12
TWI360186B (ko) 2012-03-11

Similar Documents

Publication Publication Date Title
KR101151933B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
US8872231B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and electronic device
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
KR20100092931A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
EP0430562B1 (en) Semiconductor heterostructure and method of producing the same
JP4757370B2 (ja) エピタキシャル基板の製造方法
JP4717319B2 (ja) 化合物半導体エピタキシャル基板
KR101032010B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
KR20060026866A (ko) 화합물 반도체, 그 제조방법 및 화합물 반도체 소자
US20090045437A1 (en) Method and apparatus for forming a semi-insulating transition interface
WO2020009020A1 (ja) トンネル電界効果トランジスタ
JPH10256154A (ja) 半導体ヘテロ構造およびその製造方法並びに半導体装置
JP2013021024A (ja) トランジスタ素子
KR101083612B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP5875296B2 (ja) 半導体基板および絶縁ゲート型電界効果トランジスタ
JP2530496B2 (ja) 半導体ヘテロ構造およびその製造方法
JP4907065B2 (ja) 化合物半導体、その製造方法及び化合物半導体素子
JP2014175598A (ja) 化合物半導体積層体及び半導体装置
CN108565285B (zh) 一种GaAs基高电子迁移率晶体管材料及其制备方法
Tsarik et al. Formation and atomic force spectroscopy of AlGaN/GaN nanoheterostructures
JP2001358081A (ja) 化合物半導体の製造方法及びそれによって製造された半導体ウェハ並びに電界効果トランジスタ
JPH07176807A (ja) 半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application