JP2014175598A - 化合物半導体積層体及び半導体装置 - Google Patents

Abstract

【課題】化合物半導体層の反りとクラックの両方が低減された化合物半導体積層体及び半導体装置を提供する。
【解決手段】Ｓｉ基板１０と、Ｓｉ基板１０上に形成された第１の化合物半導体層１１と、第１の化合物半導体層１１上に形成された第２の化合物半導体層１２とを有する。第１の化合物半導体層１１は、ＩＩＩ−Ｖ族化合物半導体からなる。また、第２の化合物半導体層１２は、第１の化合物半導体層１１と第２の化合物半導体層１２の界面から厚さ方向へ、格子定数が階段状または連続的に大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層からなる。
【選択図】図１

Description

本発明は、化合物半導体積層体及び半導体装置に関する。より詳細には、Ｓｉ基板上に形成されたＩＩＩ−Ｖ族化合物半導体を備えた化合物半導体積層体及び半導体装置に関する。

ＧａＡｓに代表される化合物半導体は、Ｓｉでは得ることのできない特性を発現することができるため、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）やＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの高速電子デバイスや、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｅｄ Ｄｉｏｄｅ）、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）などの光デバイス、高効率の太陽電池、磁気センサなど多岐に渡るデバイスへの応用が進められている。

これらのデバイスにおいて、良好な特性、信頼性を得るためには、その上にデバイス層を形成するための基板上に、結晶欠陥が少なく、表面が平坦な化合物半導体層を形成する技術が重要である。基板材料としてＧａＡｓやＩｎＰなどの単結晶からなる化合物半導体を基板として用いると、Ｓｉを基板として用いた場合よりも比較的容易に結晶欠陥が少なく、表面が平坦な化合物半導体を形成することができるため、基板材料としては、化合物半導体が良く用いられている。

しかしながら、大型の化合物半導体単結晶を得ることは難しく、また基板の大口径化もＳｉよりも難しい。また化合物半導体単結晶は、Ｓｉと比較すると、脆くて割れやすい上、価格の上でも高価である。
そこで、安価で割れにくく、大口径化が容易なＳｉ基板の上に化合物半導体層を形成した化合物半導体積層体を基板として用いる技術が注目されている（例えば、特許文献１参照。）。高品質の化合物半導体層をＳｉ基板上に形成することができれば、優れた特徴をもつ化合物半導体のデバイスと、Ｓｉ上の大規模な信号処理回路とを融合させたＯＥＩＣ（Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などについても利用が可能となる。

特開平７―１４７７６号公報

Ｓｉ基板上に化合物半導体積層体を形成する方法として、分子線エピタキシー（ＭＢＥ）法や有機金属気相エピタキシー（ＭＯＶＰＥ）法を用いたエピタキシャル成長法が挙げられる。しかしながら、Ｓｉ基板上にＳｉとは組成の異なる化合物半導体層を形成するヘテロエピタキシャル成長の場合、格子定数や熱膨張係数が大きく異なるため、これに起因したミスフィットが生じてしまい、結晶欠陥が多く発生してしまう。
特に、化合物半導体層がＧａＡｓの場合、線膨張係数にはＧａＡｓとＳｉに３倍もの差があり、ＧａＡｓ成長後の降温過程において熱膨張係数差に起因する引張応力が支配的に働き、結晶欠陥が多く発生する事のみではなく、ＧａＡｓ結晶中にクラックが発生してしまう。すなわち、クラックの発生抑制のためには、熱膨張係数差に起因するＧａＡｓ中に残存する引張応力を小さくする必要がある。熱膨張係数差に起因する引張応力を小さくするための技術としては、低温でＧａＡｓ成長を行う方法が挙げられる。例えば特許文献１には、高温で成長したＧａＡｓ層（化合物半導体層）の上に、低温でＧａＡｓを成長することで、ＧａＡｓ全体にかかる熱応力を低減する方法が提案されている。

特許文献１に開示された技術によれば、化合物半導体層にかかる熱応力をある程度低減することは可能である。
しかしながら、特許文献１に開示された低温成長による化合物半導体層を上層に積層する技術ではＳｉ基板と化合物半導体層との熱膨張係数差に起因する引張応力は十分に低減されず、該引張応力に起因した化合物半導体積層体の反りやクラックが顕著になってしまう。化合物半導体積層体の反りが顕著になると、該化合物半導体積層体を用いた半導体装置作製時に露光の焦点距離がばらつく等のプロセス上の不具合が生じたり、ダイシング後の個々の半導体特性の性能ばらつきが生じたり、クラックの原因になるため好ましくない。
そこで、本発明は、このような事情に鑑みてなされたものであって、化合物半導体層の反りとクラックの両方が低減された化合物半導体積層体及び半導体装置を提供することを目的とする。

本発明者は、上記課題を解決するために鋭意検討し、その結果、以下に示す各態様により、上記課題を解決できることを見出し、本発明を完成させた。
即ち、本発明の一態様に係る化合物半導体積層体は、Ｓｉ基板と、前記Ｓｉ基板上に形成された第１の化合物半導体層と、前記第１の化合物半導体層上に形成された第２の化合物半導体層とを有し、前記第１の化合物半導体層は、ＩＩＩ−Ｖ族化合物半導体からなり、前記第２の化合物半導体層は、第１の化合物半導体層と第２の化合物半導体層の界面から厚さ方向へ、格子定数が階段状または連続的に大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層からなることを特徴とする。

また、上記の化合物半導体積層体であって、第１の化合物半導体層と前記第２の化合物半導体層の界面において、第２の化合物半導体層の格子定数が、第１の化合物半導体層の９９％以上であり１０１％以下であることを特徴としてもよい。
また、上記の化合物半導体積層体であって、前記第１の化合物半導体層がＧａＡｓ、ＧａＡｓ_１−ｚＳｂ_ｚ（０＜ｚ≦１）、のいずれか、もしくはこれらのうち組成または組成比ｚが異なる２つ以上を積層した積層構造であることを特徴としてもよい。

また、上記の化合物半導体積層体であって、前記第２の化合物半導体層がＧａ_１−ｘＩｎ_ｘＡｓ（０≦ｘ≦１）もしくはＧａ_１−ｘＩｎ_ｘＡｓＳｂ（０≦ｘ≦１）であり、第１の化合物半導体層と第２の化合物半導体層の界面から厚さ方向へ、階段状または連続的にＩｎの組成比ｘが大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層であることを特徴としてもよい。

また、上記の化合物半導体積層体であって、前記第２の化合物半導体層がＧａＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦１）もしくはＧａＩｎＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦１）のいずれかであり、第１の化合物半導体層と第２の化合物半導体層の界面から厚さ方向へ、階段状または連続的にＳｂの組成比ｙが大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層であることを特徴としてもよい。

また、上記の化合物半導体積層体であって、前記第１の化合物半導体層の膜厚が２μｍ以上であることを特徴としてもよい。
また、上記の化合物半導体積層体であって、前記第１の化合物半導体層を構成するＩＩＩ−Ｖ族化合物半導体層のうち少なくとも１つの化合物半導体について、前記Ｓｉ基板の表面の面方位と同じ面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値が１秒以上３５０秒以下であることを特徴としてもよい。

また、上記の化合物半導体積層体であって、前記第２の化合物半導体層上に形成された、格子定数が一定の第３の化合物半導体層、をさらに有することを特徴としてもよい。
本発明の別の態様に係る半導体装置は、上記の化合物半導体積層体を用いて製造されることを特徴とする。

本発明の一態様によれば、化合物半導体層の反りとクラックの両方が低減された化合物半導体積層体を提供することが可能になる。

本発明の実施形態に係る化合物半導体積層体１の構成例を示す断面図である。 実施形態に係る化合物半導体積層体１の他の構成例を示す断面図である。 実施例１〜６および比較例１〜６の形成条件等と評価の結果を示す図である。

以下、本発明を実施するための形態（本実施形態）について詳細に説明する。
本実施形態の化合物半導体積層体は、Ｓｉ基板と、前記Ｓｉ基板上に形成された、第１の化合物半導体層と、前記第１の化合物半導体層の上に形成された、第２の化合物半導体層とがこの順で積層された化合物半導体積層体である。Ｓｉ基板上に形成された前記第１の化合物半導体層は、ＩＩＩ−Ｖ族化合物半導体からなる。また、第１の化合物半導体層上に形成された前記第２の化合物半導体層は、第１の化合物半導体層と第２の化合物半導体層の界面から厚さ方向（即ち、上面の方向）へ、格子定数が階段状または連続的に大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層からなることを特徴とする。

本発明者は、第１の化合物半導体層のクラックの発生抑制のためには、引張応力を低減するのみならず、積極的に圧縮応力を導入する必要がある点に着目した。
圧縮応力の導入のためには、第１の化合物半導体層上に、第１の化合物半導体よりも格子定数の大きい層を導入することで、圧縮方向のミスフィット応力（以下、圧縮応力）を導入する方法が考えられる。

しかしながら、一定組成の層では、圧縮応力を導入することは容易ではない。第１の化合物半導体と、その上に形成される一定組成の第２の化合物半導体との格子定数差が小さい場合、導入される圧縮応力が小さくなってしまう。逆に、格子定数差が大きい場合、第１の化合物半導体層と第２の化合物半導体層との界面付近で上層が格子緩和してしまうために、圧縮応力は十分に導入されない。

そこで、本実施形態においては、第１の化合物半導体層の上に形成される第２の化合物半導体層を、第１の化合物半導体層と第２の化合物半導体層の界面から厚さ方向へ、格子定数が階段状または連続的に大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層とすることにより、格子緩和してしまうことを防ぎながら、圧縮応力を十分に導入することを可能にしている。これにより、従来の化合物半導体積層体と比べて、反りとクラックの両方が低減された化合物半導体積層体を得ることができる。

図１は、本発明の実施形態に係る化合物半導体積層体１の構成例を示す断面模式図である。図１に示すように、化合物半導体積層体１は、Ｓｉ基板１０と、Ｓｉ基板１０上に形成された第１の化合物半導体層１１と、第１の化合物半導体層１１上に形成された第２の化合物半導体層１２とを有する。
この化合物半導体積層体１は、各種の成膜方法を用いて形成される。例えば、分子線エピタキシー（ＭＢＥ）法や有機金属気相エピタキシー（ＭＯＶＰＥ）法などは好ましい方法である。これらの方法を用いて、Ｓｉ基板１０上に第１の化合物半導体層１１および第２の化合物半導体層１２をこの順で積層することが可能である。

本発明により形成した化合物半導体積層体１は、該積層体を形成した成膜装置から一旦、大気中に取り出しても良い。大気中に取り出した化合物半導体積層体１は、そのままエッチング、電極形成するなどして半導体デバイスを作製しても良いし、化合物半導体積層体１を形成したのと同一の成膜装置、或いは別の成膜装置に再度導入し、該積層体上に新たにデバイス層としての化合物半導体積層体を形成しても良い。

また、本発明により化合物半導体積層体１を形成した後、該積層体を形成したのと同一の成膜装置において引き続き、或いは真空を保持したまま別の成膜装置に搬送した後、該積層体上に新たに化合物半導体積層体を形成しても良い。
本発明により形成した化合物半導体積層体１上に、新たに形成する化合物半導体積層体に用いる材料は、特に制限されない。例えば、ＧａＡｓ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂ、ＩｎＧａＰ、およびこれらの混晶などが挙げられる。次に、本実施形態の各構成要件について説明する。

［Ｓｉ基板］
本実施形態において、Ｓｉ基板１０は、Ｓｉからなりその上に形成される化合物半導体層を支持することが可能なものであれば特に制限されない。
Ｓｉ基板１０は化合物半導体積層体の単結晶を成長できるものであることが望ましく、Ｓｉの単結晶基板が好ましく用いられる。単結晶基板は、半絶縁性基板であっても良いし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングされた導電性基板であっても良い。単結晶基板の面方位は特に制限はないが、（１００）、（１１１）、（１１０）等が好ましい。また、これらの面方位に対して１°から５°傾けた面方位を用いることもあるが、この限りではない。
Ｓｉ基板１０表面は、真空中で加熱して酸化膜除去しても良いし、有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行っても良い。

［第１の化合物半導体層］
本実施形態において、第１の化合物半導体層１１は、Ｓｉ基板１０上に形成され、ＩＩＩ−Ｖ族化合物半導体からなる層であれば特に制限されない。第１の化合物半導体層１１として、具体的にはＡｌＰ、ＧａＰ、ＩｎＰ、ＡｌＡｓ、ＧａＡｓ、ＩｎＡｓ、ＡｌＳｂ、ＧａＳｂ、ＩｎＳｂもしくはこれらの混晶が挙げられるがこの限りではない。

第１の化合物半導体層１１の成長速度は、結晶性確保の観点から１．５μｍ／ｈ以下が好ましい。また、上記成長速度は、形成時間の観点から０．０５μｍ／ｈ以上が好ましい。第１の化合物半導体層１１の表面平坦性は、プロセスにおける均一性の確保の観点から、Ｒ_ｒｍｓ１０ｎｍ以下が好ましい。第１の化合物半導体層１１の膜厚は、結晶性確保の観点から、０．３μｍ以上が好ましく、欠陥密度低減の観点から、２μｍ以上であることがより好ましい。また、上記膜厚は、形成時間の観点から５μｍ以下が好ましい。第１の化合物半導体層１１は、ノンドープでも良いし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングしても良い。

デバイスへの応用の多様性観点から、第１の化合物半導体層１１は、ＧａＡｓ、ＧａＡｓ_１−ｚＳｂ_ｚ（０＜ｚ≦１）、のいずれか、もしくはこれらのうち組成または組成比ｚが異なる２つ以上を積層した積層構造であるであることが好ましい。この際、成長温度は結晶性の確保の観点から５５０℃以上が好ましく、Ａｓの再蒸発による結晶性劣化防止の観点から、７５０℃以下が好ましい。また、Ｓｂの組成比ｚは結晶性確保の観点から、０以上０．１以下であることが望ましい。

［第２の化合物半導体層］
本実施形態において、第２の化合物半導体層１２は、第１の化合物半導体層１１上に形成され、その格子定数が、第１の化合物半導体層１１と第２の化合物半導体層１２の界面から厚さ方向（即ち、上面の方向）へ階段状または連続的に大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層からなる層であれば特に制限されない。格子定数が、第１の化合物半導体層１１と第２の化合物半導体層１２の界面から厚さ方向へ階段状または連続的に大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層を得るためには、３元系以上の混晶を用いる方法が挙げられる。

第２の化合物半導体層１２として、具体的にはＡｌＰ、ＧａＰ、ＩｎＰ、ＡｌＡｓ、ＧａＡｓ、ＩｎＡｓ、ＡｌＳｂ、ＧａＳｂ、ＩｎＳｂからなる群より選択される少なくとも２つ以上組み合わせからなる混晶が挙げられるがこの限りではない。
第２の化合物半導体層１２の成長温度は、熱膨張係数差に起因する引張応力の低減の観点から、２００℃以上５００℃以下が好ましく、２００℃以上３５０℃以下がより好ましい。第２の化合物半導体層１２の成長速度は、結晶性確保の観点から１．５μｍ／ｈ以下が好ましい。また、形成時間の観点から０．０５μｍ／ｈ以上が好ましい。第２の化合物半導体層１２の表面平坦性は、プロセスにおける均一性の確保の観点から、Ｒ_ｒｍｓは１０ｎｍ以下が好ましい。

第２の化合物半導体層１２の混晶比の変化率（ＩＩＩ族原子Ａ，ＢおよびＶ族原子Ｃが、Ａ_ｘＢ_１−ｘＣで表される場合のＸの値の変化率、または、ＩＩＩ族原子ＡおよびＶ族原子Ｃ，Ｄが、ＡＣ_ｙＤ_１−ｙで表される場合のｙの値の変化率））は格子緩和を防ぐために、膜厚１００ｎｍあたり０より大きく０．１以下であることが好ましい。
第２の化合物半導体層１２の膜厚は、圧縮応力の導入の観点から第１の化合物半導体層１１の膜厚の１０％以上が好ましく、形成時間の導入の観点から第１の化合物半導体層１１の膜厚の４０％以下が好ましい。第２の化合物半導体層１２の平均線膨張係数は、熱膨張係数差に起因する引張応力の低減の観点から第１の化合物半導体層１１の平均線膨張係数よりも小さいことが望ましい。

格子不整合による欠陥発生を抑制する観点から、第１の化合物半導体層１１と第２の化合物半導体層１２の界面において、第２の化合物半導体層１２の格子定数が、第１の化合物半導体層１１の９９％以上であり１０１％以下であることが好ましい。
また、ＩＩＩ族元素の制御のみで容易に形成できるという観点から、第２の化合物半導体層１２がＧａ_１−ｘＩｎ_ｘＡｓ（０≦ｘ≦１）もしくはＧａ_１−ｘＩｎ_ｘＡｓＳｂ（０≦ｘ≦１）であり、第１の化合物半導体層１１と第２の化合物半導体層１２の界面から厚さ方向へ階段状または連続的にＩｎの組成比ｘが大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層であることが好ましい。Ｉｎの組成比ｘが大きくなるほど、第２の化合物半導体層１２の格子定数が大きくなる。

また、Ｖ族元素の制御のみで容易に形成できるという観点から、第２の化合物半導体層１２がＧａＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦１）もしくはＧａＩｎＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦１）のいずれかであり、第１の化合物半導体層１１と第２の化合物半導体層１２の界面から厚さ方向へ階段状または連続的にＳｂの組成比ｙが大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層であることも好ましい。Ｓｂの組成比ｙが大きくなるほど、第２の化合物半導体層１２の格子定数が大きくなる。

また、ＧａＡｓ_ｚＳｂ_１−ｚとＡｌＡｓ_ｚＳｂ_１−ｚ（０≦ｚ≦１）とについて、組成比ｚが同じであれば格子定数がほとんど同じであることから、第２の化合物半導体層１２がＡｌ_１−ｘＩｎ_ｘＡｓ（０≦ｘ≦１）もしくはＡｌ_１−ｘＩｎ_ｘＡｓＳｂ（０≦ｘ≦１）であり、第１の化合物半導体層１１と第２の化合物半導体層１２の界面から厚さ方向へ階段状または連続的にＩｎの組成比ｘが大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層であることも好ましい。Ｉｎの組成比ｘが大きくなるほど、第２の化合物半導体層１２の格子定数が大きくなる。この場合、第２の化合物半導体層１２のバンドギャップを第１の化合物半導体層１１のバンドギャップよりも大きくすることができるため、化合物半導体積層体を第２の化合物半導体層１２の表面から光を入れて化合物半導体層１１を受光層として用いる受光デバイスとして利用する際に、第２の化合物半導体層１２の吸収によるロスを防げるという効果を奏する。

また、ＧａＡｓ_ｚＳｂ_１−ｚとＡｌＡｓ_ｚＳｂ_１−ｚ（０≦ｚ≦１）とについて、組成比ｚが同じであれば格子定数がほとんど同じであることから、第２の化合物半導体層１２がＡｌＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦１）もしくはＡｌＩｎＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦１）のいずれかであり、第１の化合物半導体層１１と第２の化合物半導体層１２の界面から厚さ方向へ階段状または連続的にＳｂの組成比ｙが大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層であることも好ましい。Ｓｂの組成比ｙが大きくなるほど、第２の化合物半導体層１２の格子定数が大きくなる。この場合、第２の化合物半導体層１２のバンドギャップを第１の化合物半導体層１１のバンドギャップよりも大きくすることができるため、化合物半導体積層体を第２の化合物半導体層１２の表面から光を入れて化合物半導体層１１を受光層として用いる受光デバイスとして利用する際に、第２の化合物半導体層１２の吸収によるロスを防げるという効果を奏する。

［その他の構成要件］
図２は、本発明の実施形態に係る化合物半導体積層体１の他の構成例を示す断面模式図である。図２に示すように、化合物半導体積層体１は、第２の化合物半導体層１２上に、格子定数が一定の第３の化合物半導体層１３を備えていてもよい。歪みのない格子緩和した第３の化合物半導体層１３を最表面に有することにより、デバイスの長期信頼性の向上という効果を奏する。

［実施形態の効果］
本発明の実施態様によれば、化合物半導体層の反りとクラックの両方が低減された化合物半導体積層体を提供することができる。また、このような化合物半導体積層体を用いて製造される半導体装置は、化合物半導体積層体の反りが小さく、クラックも低減されている。このため、例えば、半導体装置作製時の露光の焦点距離が反りが原因でばらついたり、クラックが原因で半導体装置が割れたりする等の不具合を低減することができる。これにより、ダイシング後の個々の半導体特性について、性能のばらつきを低減することができる。

以下、本発明を実施例に基づいて詳細に説明するが、本発明は、下記実施例に限定されるものではなく、その発明の主旨を逸脱しない範囲において、種々変更可能であることは言うまでもない。
［実施例１］（ＧａＩｎＡｓのＩｎを増やす ４８０℃）
まず、直径４インチ、厚さ５２５μｍのＳｉ（１１１）基板の表面の有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。これを直ちにＭＢＥ装置内に導入し、１×１０^−６Ｔｏｒｒ（１．３３３×１０^−６Ｐａ）以下の真空中で、基板温度が３００℃になるまで加熱し、温度が一定になったところでＡｓを照射した。

引き続き、分子線強度が７．７×１０^−８ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子とを同時に照射することにより、膜厚２０ｎｍのＧａＡｓ層を、１時間当たり０．１μｍの形成速度で形成した。
その後、基板温度が５８０℃になるまで加熱し、温度が一定になったところで、分子線強度が７．７×１０^−７ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、分子線強度が１．３×１０^−６ＴｏｒｒのＳｂとを同時に照射することにより、膜厚２２００ｎｍのＧａＡｓＳｂ層を、１時間当たり１μｍの形成速度で形成した。すなわち、第１の化合物半導体層として膜厚２２２０ｎｍのＧａＡｓとＧａＡｓＳｂの積層体を形成した。このとき、Ａｓ原料はクラッキングされたＡｓ_２であるため、ＧａＡｓＳｂ層のＳｂ組成は３％と低い。

その後、基板温度を下げ、４８０℃で一定になったところで、
分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、Ｇａの分子線強度を６．２×１０^−７Ｔｏｒｒから５．８×１０^−７Ｔｏｒｒに、Ｉｎの分子線強度を８×１０^−８Ｔｏｒｒから２．２×１０^−７Ｔｏｒｒにそれぞれ連続的に変化させながら、膜厚３００ｎｍの第２の化合物半導体層Ｇａ_１−ｘＩｎ_ｘＡｓ層を、１時間当たり１μｍの形成速度で形成した。

ＳＩＭＳ分析の結果から、組成比ｘは、第１の化合物半導体層と第２の化合物半導体層の界面から０．１０から０．２５に連続的に変化していた。すなわち、組成変化量は膜厚１００ｎｍあたり０．０５であった。ＳＥＭ−ＥＤＸ分析からも同様の組成変化量を確認可能である。また、ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａ_０．９０Ｉｎ_０．１０Ａｓであり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の１００．５％であった。

反り測定装置「ＦＳＭ８８００」（Ｆｒｏｎｔｉｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅａｓｕｒｅｍｅｎｔｓ Ｉｎｃ．社製）を用いて、反り測定を行ったところ、化合物半導体積層体は下に凸に反っていた。化合物半導体積層体の中心部の高さ座標から、中心部から４０ｍｍ離れた箇所の高さ座標を引いた値（以下、Δｈとする）は、−１８μｍであった。Δｈが正の値であることは、化合物半導体積層体が上に凸に沿っていることを示し、負の値であることは、下に凸に沿っていることを示す。
光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置「ＰＷ１８３０」（ＰＨＩＬＩＰＳ社製）を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は５２１秒であった。

［実施例２］（ＧａＡｓＳｂのＳｂを増やす ４８０℃）
まず、実施例１と同様に、直径４インチ、厚さ５２５μｍのＳｉ（１１１）基板の表面の有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにＭＢＥ装置内に導入し、１×１０^−６Ｔｏｒｒ（１．３３３×１０^−６Ｐａ）以下の真空中で、基板温度が３００℃になるまで加熱し、温度が一定になったところでＡｓを照射した。
引き続き、分子線強度が７．７×１０^−８ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子とを同時に照射することにより、膜厚２０ｎｍのＧａＡｓ層を、１時間当たり０．１μｍの形成速度で形成した。

その後、基板温度が５８０℃になるまで加熱し、温度が一定になったところで、分子線強度が７．７×１０^−７ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、分子線強度が１．３×１０^−６ＴｏｒｒのＳｂとを同時に照射することにより、膜厚２２００ｎｍのＧａＡｓＳｂ層を、１時間当たり１μｍの形成速度で形成した。すなわち、第１の化合物半導体層として膜厚２２２０ｎｍのＧａＡｓとＧａＡｓＳｂの積層体を形成した。

その後、基板温度を下げ４８０℃で一定になったところで、分子線強度が７．７×１０^−７ＴｏｒｒのＧａと、１．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、Ｓｂの分子線強度を２．０×１０^−６Ｔｏｒｒから４．１×１０^−６Ｔｏｒｒに連続的に変化させながら、膜厚３００ｎｍの第２の化合物半導体層ＧａＡｓ_１−ｙＳｂ_ｙ層を、１時間当たり１μｍの形成速度で形成した。ＳＩＭＳ分析の結果から、組成比ｙは、第１の化合物半導体層と第２の化合物半導体層の界面から０．１０から０．２５に連続的に変化していた。すなわち、組成変化量は膜厚１００ｎｍあたり０．０５であった。ＳＥＭ−ＥＤＸ分析からも同様の組成変化量を確認可能である。
また、ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａＡｓ_０．９１Ｓｂ_０．０９であり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の１００．５％であった。

反り測定装置を用いて、反り測定を行ったところ、Δｈは−２０μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は５１５秒であった。

［比較例１］（ｃａｐなし）
実施例１と同様の方法で第１の化合物半導体層までを形成した後、第２の化合物半導体を形成することなく装置から取り出し、化合物半導体積層体を得た。反り測定装置を用いて、反り測定を行ったところ、Δｈは−２９μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は４８７秒であった。

［比較例２］（ＧａＡｓを特許文献１のように形成（温度制御）：ＧａＡｓ ３８０℃）
まず、実施例１と同様に、直径４インチ、厚さ５２５μｍのＳｉ（１１１）基板の表面の有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。

これを直ちにＭＢＥ装置内に導入し、１×１０^−６Ｔｏｒｒ（１．３３３×１０^−６Ｐａ）以下の真空中で、基板温度が３００℃になるまで加熱し、温度が一定になったところでＡｓを照射した。
引き続き、分子線強度が７．８×１０^−８ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子とを同時に照射することにより、膜厚２０ｎｍのＧａＡｓ層を、１時間当たり０．１μｍの形成速度で形成した。

その後、基板温度が５８０℃になるまで加熱し、温度が一定になったところで、分子線強度が７．７×１０^−７ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、分子線強度が１．４×１０^−６ＴｏｒｒのＳｂとを同時に照射することにより、膜厚２２００ｎｍのＧａＡｓＳｂ層を、１時間当たり１μｍの形成速度で形成した。すなわち、第１の化合物半導体層として膜厚２２２０ｎｍのＧａＡｓとＧａＡｓＳｂの積層体を形成した。

その後、基板温度を下げ３８０℃で一定になったところで、分子線強度が７．７×１０^−７ＴｏｒｒのＧａと、３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子とを同時に照射することにより、膜厚３００ｎｍの第２の化合物半導体層ＧａＡｓ層を、１時間当たり１μｍの形成速度で形成した。
ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａＡｓであり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の９９．８％であった。

反り測定装置を用いて、反り測定を行ったところ、Δｈは−４０μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は４９２秒であった。

［比較例３］（ＧａＡｓ ２８０℃）
第２の化合物半導体層の形成温度を２８０℃とする以外は、比較例２と同様の方法で化合物半導体積層体を得た。ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａＡｓであり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の９９．８％であった。

反り測定装置を用いて、反り測定を行ったところ、Δｈは−３２μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は４９７秒であった。
実施例１、２と比較例１とを比較した場合、実施例１、２は反りの大きさΔｈの絶対値が小さくなることがわかった。

［実施例３］（ＧａＩｎＡｓ ２８０℃）
第２の化合物半導体層の形成温度を２８０℃とする以外は、実施例１と同様の方法で化合物半導体積層体を得た。ＳＩＭＳ分析の結果から、第２の化合物半導体層Ｇａ_１−ｘＩｎ_ｘＡｓの組成比ｘは、第１の化合物半導体層と第２の化合物半導体層の界面から０．１０から０．２５に連続的に変化していた。すなわち、組成変化量は膜厚１００ｎｍあたり０．０５であった。ＳＥＭ−ＥＤＸ分析からも同様の組成変化量を確認可能である。また、ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａ_０．９０Ｉｎ_０．１０Ａｓであり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の１００．５％であった。

反り測定装置を用いて、反り測定を行ったところ、Δｈは−３μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は５５０秒であった。

［実施例４］（ＧａＩｎＡｓ ２８０℃ 膜厚６００ｎｍ）
まず、実施例１と同様の方法を用いて、Ｓｉ（１１１）基板上に第１の化合物半導体積層体を形成した。
その後、基板温度を下げ２８０℃で一定になったところで、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、Ｇａの分子線強度を５．５×１０^−７Ｔｏｒｒから４．６×１０^−７Ｔｏｒｒに、Ｉｎの分子線強度を７×１０^−８Ｔｏｒｒから１．７×１０^−７Ｔｏｒｒにそれぞれ連続的に変化させながら、膜厚６００ｎｍの第２の化合物半導体層Ｇａ_１−ｘＩｎ_ｘＡｓ層を、１時間当たり１μｍの形成速度で形成した。

ＳＩＭＳ分析の結果から、組成比ｘは、第１の化合物半導体層と第２の化合物半導体層の界面から０．１０から０．２５に連続的に変化していた。すなわち、組成変化量は膜厚１００ｎｍあたり０．０２５であった。ＳＥＭ−ＥＤＸ分析からも同様の組成変化量を確認可能である。また、ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａ_０．９０Ｉｎ_０．１０Ａｓであり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の１００．５％であった。

反り測定装置を用いて、反り測定を行ったところ、Δｈは２μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は５４８秒であった。

［実施例５］（ＧａＩｎＡｓ ２８０℃ Ｉｎ：０．１→０．４）
まず、実施例１と同様の方法を用いて、Ｓｉ（１１１）基板上に第１の化合物半導体積層体を形成した。その後、基板温度を下げ２８０℃で一定になったところで、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、Ｇａの分子線強度を５．５×１０^−７Ｔｏｒｒから３．８×１０^−７Ｔｏｒｒに、Ｉｎの分子線強度を７×１０^−８Ｔｏｒｒから２．８×１０^−７Ｔｏｒｒにそれぞれ連続的に変化させながら、膜厚３００ｎｍの第２の化合物半導体層Ｇａ_１−ｘＩｎ_ｘＡｓ層を、１時間当たり１μｍの形成速度で形成した。

ＳＩＭＳ分析の結果から、組成比ｘは、第１の化合物半導体層と第２の化合物半導体層の界面から０．１０から０．４０に連続的に変化していた。すなわち、組成変化量は膜厚１００ｎｍあたり０．１であった。ＳＥＭ−ＥＤＸ分析からも同様の組成変化量を確認可能である。また、ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａ_０．９０Ｉｎ_０．１０Ａｓであり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の１００．５％であった。

反り測定装置を用いて、反り測定を行ったところ、Δｈは２μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は５３５秒であった。
実施例３、４、５と実施例１とを比較したところ、実施例３、４、５は第２の化合物半導体積層体の成長温度を低くすることで、反りΔｈの絶対値を大幅に低減できることが分かった。

［実施例６］（ＧａＡｓ６６０℃／ＧａＩｎＡｓ２８０℃ Ｉｎ：０．１→０．４ 膜厚６００ｎｍ）
まず、実施例１と同様に、直径４インチ、厚さ５２５μｍのＳｉ（１１１）基板の表面の有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。

これを直ちにＭＢＥ装置内に導入し、１×１０^−６Ｔｏｒｒ（１．３３３×１０^−６Ｐａ）以下の真空中で、基板温度が３００℃になるまで加熱し、温度が一定になったところでＡｓを照射した。引き続き、分子線強度が６．２×１０^−８ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子とを同時に照射することにより、膜厚２０ｎｍのＧａＡｓ層を、１時間当たり０．１μｍの形成速度で形成した。

その後、基板温度が６６０℃になるまで加熱し、温度が一定になったところで、分子線強度が６．３×１０^−７ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、分子線強度が１．３×１０^−６ＴｏｒｒのＳｂとを同時に照射することにより、膜厚２９８０ｎｍのＧａＡｓＳｂ層を、１時間当たり１μｍの形成速度で形成した。すなわち、第１の化合物半導体層として膜厚３０００ｎｍのＧａＡｓとＧａＡｓＳｂの積層体を形成した。

まず、実施例１と同様の方法を用いて、Ｓｉ（１１１）基板上に第１の化合物半導体積層体を形成した。
その後、基板温度を下げ２８０℃で一定になったところで、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、Ｇａの分子線強度を５．６×１０^−７Ｔｏｒｒから３．９×１０^−７Ｔｏｒｒに、Ｉｎの分子線強度を７×１０^−８Ｔｏｒｒから２．９×１０^−７Ｔｏｒｒにそれぞれ連続的に変化させながら、膜厚６００ｎｍの第２の化合物半導体層Ｇａ_１−ｘＩｎ_ｘＡｓ層を、１時間当たり１μｍの形成速度で形成した。

ＳＩＭＳ分析の結果から、組成比ｘは、第１の化合物半導体層と第２の化合物半導体層の界面から０．１０から０．４０に連続的に変化していた。すなわち、組成変化量は膜厚１００ｎｍあたり０．０５であった。ＳＥＭ−ＥＤＸ分析からも同様の組成変化量を確認可能である。また、ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａ_０．９０Ｉｎ_０．１０Ａｓであり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の１００．５％であった。

反り測定装置を用いて、反り測定を行ったところ、Δｈは−１９μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は３１１秒であった。

［比較例４］（ｃａｐなし、３０００ｎｍ、５８０℃）
まず、実施例１と同様に、直径４インチ、厚さ５２５μｍのＳｉ（１１１）基板の表面の有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにＭＢＥ装置内に導入し、１×１０^−６Ｔｏｒｒ（１．３３３×１０^−６Ｐａ）以下の真空中で、基板温度が３００℃になるまで加熱し、温度が一定になったところでＡｓを照射した。
引き続き、分子線強度が８．１×１０^−８ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子とを同時に照射することにより、膜厚２０ｎｍのＧａＡｓ層を、１時間当たり０．１μｍの形成速度で形成した。

その後、基板温度が５８０℃になるまで加熱し、温度が一定になったところで、分子線強度が８．１×１０^−７ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、分子線強度が１．３×１０^−６ＴｏｒｒのＳｂとを同時に照射することにより、膜厚２９８０ｎｍのＧａＡｓＳｂ層を、１時間当たり１μｍの形成速度で形成した。すなわち、第１の化合物半導体層として膜厚３０００ｎｍのＧａＡｓとＧａＡｓＳｂの積層体を形成した。

反り測定装置を用いて、反り測定を行ったところ、Δｈは−４２μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックが観察された。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は４１８秒であった。

［比較例５］（ｃａｐなし、３０００ｎｍ、６６０℃）
まず、実施例１と同様に、直径４インチ、厚さ５２５μｍのＳｉ（１１１）基板の表面の有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにＭＢＥ装置内に導入し、１×１０^−６Ｔｏｒｒ（１．３３３×１０^−６Ｐａ）以下の真空中で、基板温度が３００℃になるまで加熱し、温度が一定になったところでＡｓを照射した。
引き続き、分子線強度が８．１×１０^−８ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子とを同時に照射することにより、膜厚２０ｎｍのＧａＡｓ層を、１時間当たり０．１μｍの形成速度で形成した。

その後、基板温度が６６０℃になるまで加熱し、温度が一定になったところで、分子線強度が８．１×１０^−７ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、分子線強度が１．３×１０^−６ＴｏｒｒのＳｂとを同時に照射することにより、膜厚２９８０ｎｍのＧａＡｓＳｂ層を、１時間当たり１μｍの形成速度で形成した。すなわち、第１の化合物半導体層として膜厚３０００ｎｍのＧａＡｓとＧａＡｓＳｂの積層体を形成した。

反り測定装置を用いて、反り測定を行ったところ、Δｈは−７５μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックが観察された。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は３７４秒であった。

Ｓｉ基板上の化合物半導体層の膜厚が大きくなると、反りの大きさが顕著に大きくなる傾向が見られる。比較例４、５のように第１の化合物半導体層の膜厚が３０００ｎｍと大きい場合、反りが大きくなり、クラックが観察された。実施例６と比較例５、６とを比較すると、実施例６では反りが顕著に低減しており、クラックの発生を抑制していることがわかった。

［比較例６］（ＧａＳｂ ４８０℃）
まず、実施例１と同様に、直径４インチ、厚さ５２５μｍのＳｉ（１１１）基板の表面の有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにＭＢＥ装置内に導入し、１×１０^−６Ｔｏｒｒ（１．３３３×１０^−６Ｐａ）以下の真空中で、基板温度が３００℃になるまで加熱し、温度が一定になったところでＡｓを照射した。
引き続き、分子線強度が７．８×１０^−８ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子とを同時に照射することにより、膜厚２０ｎｍのＧａＡｓ層を、１時間当たり０．１μｍの形成速度で形成した。

その後、基板温度が５８０℃になるまで加熱し、温度が一定になったところで、分子線強度が７．８×１０^−７ＴｏｒｒのＧａと、分子線強度が３．０×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキングすなわち加熱して生成したＡｓ_２分子と、分子線強度が１．３×１０^−６ＴｏｒｒのＳｂとを同時に照射することにより、膜厚２２００ｎｍのＧａＡｓＳｂ層を、１時間当たり１μｍの形成速度で形成した。すなわち、第１の化合物半導体層として膜厚２２２０ｎｍのＧａＡｓとＧａＡｓＳｂの積層体を形成した。

その後、基板温度を下げ４８０℃で一定になったところで、分子線強度が７．８×１０^−７ＴｏｒｒのＧａと、分子線強度が１．３×１０^−６ＴｏｒｒのＳｂとを同時に照射することにより、膜厚３００ｎｍの第２の化合物半導体層ＧａＳｂ層を、１時間当たり１μｍの形成速度で形成した。
ＳＩＭＳの分析結果から、第１の化合物半導体層と前記第２の化合物半導体層の界面における第１の化合物半導体層の組成はＧａＡｓ_０．９７Ｓｂ_０．０３であり、第２の化合物半導体層の組成はＧａＳｂであり、このことから第２の化合物半導体層の格子定数は、第１の化合物半導体層の１０７．８％であった。

反り測定装置を用いて、反り測定を行ったところ、Δｈは−３２μｍであった。光学顕微鏡を用いて、ウエハ表面を観察したところ、クラックは見られなかった。
第１の化合物半導体層の（１１１）面に対応するＸ線回折ピークをＸ線回折装置を用いて解析したところ、第１の化合物半導体層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は４８５秒であった。

比較例６は、実施例１〜６のいずれと比べても反りの大きさΔｈの絶対値が大きい。
なお、上述した実施例１〜６および比較例１〜６の形成条件等と評価の結果を図３にまとめて示す。
なお、第２の化合物半導体として、実施例１，３〜６では、組成がＧａ_１−ｘＩｎ_ｘＡｓ（０≦ｘ≦１）、実施例２はＧａＡｓ_ｚＳｂ_１−ｚ（０≦ｚ≦１）の場合を示したが、格子定数が近いＡｌ_１−ｘＩｎ_ｘＡｓ（０≦ｘ≦１）やＡｌＡｓ_ｚＳｂ_１−ｚ（０≦ｚ≦１）であっても同等の効果が得られる。

１ 化合物半導体積層体
１０ Ｓｉ基板
１１ 第１の化合物半導体層
１２ 第２の化合物半導体層
１３ 第３の化合物半導体層

Claims (9)

1. Ｓｉ基板と、
   前記Ｓｉ基板上に形成された第１の化合物半導体層と、
   前記第１の化合物半導体層上に形成された第２の化合物半導体層とを有し、
   前記第１の化合物半導体層は、ＩＩＩ−Ｖ族化合物半導体からなり、
   前記第２の化合物半導体層は、第１の化合物半導体層と第２の化合物半導体層の界面から厚さ方向へ、格子定数が階段状または連続的に大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層からなることを特徴とする化合物半導体積層体。
2. 第１の化合物半導体層と前記第２の化合物半導体層の界面において、第２の化合物半導体層の格子定数が、第１の化合物半導体層の９９％以上であり１０１％以下であることを特徴とする請求項１に記載の化合物半導体積層体。
3. 前記第１の化合物半導体層がＧａＡｓ、ＧａＡｓ_１−ｚＳｂ_ｚ（０＜ｚ≦１）、のいずれか、もしくはこれらのうち組成または組成比ｚが異なる２つ以上を積層した積層構造であることを特徴とする請求項１または請求項２に記載の化合物半導体積層体。
4. 前記第２の化合物半導体層がＧａ_１−ｘＩｎ_ｘＡｓ（０≦ｘ≦１）もしくはＧａ_１−ｘＩｎ_ｘＡｓＳｂ（０≦ｘ≦１）であり、第１の化合物半導体層と第２の化合物半導体層の界面から厚さ方向へ、階段状または連続的にＩｎの組成比ｘが大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層であることを特徴とする請求項１から請求項３のいずれか一項に記載の化合物半導体積層体。
5. 前記第２の化合物半導体層がＧａＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦１）もしくはＧａＩｎＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦１）のいずれかであり、第１の化合物半導体層と第２の化合物半導体層の界面から厚さ方向へ、階段状または連続的にＳｂの組成比ｙが大きくなる組成傾斜構造のＩＩＩ−Ｖ族化合物半導体層であることを特徴とする請求項１から請求項４のいずれか一項に記載の化合物半導体積層体。
6. 前記第１の化合物半導体層の膜厚が２μｍ以上であることを特徴とする請求項１から請求項５のいずれか一項に記載の化合物半導体積層体。
7. 前記第１の化合物半導体層を構成するＩＩＩ−Ｖ族化合物半導体層のうち少なくとも１つの化合物半導体について、前記Ｓｉ基板の表面の面方位と同じ面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値が１秒以上３５０秒以下であることを特徴とする請求項１から請求項６のいずれか一項に記載の化合物半導体積層体。
8. 前記第２の化合物半導体層上に形成された、格子定数が一定の第３の化合物半導体層、をさらに有することを特徴とする請求項１から請求項７のいずれか一項に記載の化合物半導体積層体。
9. 請求項１から請求項８のいずれか一項に記載の化合物半導体積層体を用いて製造されることを特徴とする半導体装置。

Images