JP2015053386A - 化合物半導体基板の製造方法及び化合物半導体基板 - Google Patents
化合物半導体基板の製造方法及び化合物半導体基板 Download PDFInfo
- Publication number
- JP2015053386A JP2015053386A JP2013185361A JP2013185361A JP2015053386A JP 2015053386 A JP2015053386 A JP 2015053386A JP 2013185361 A JP2013185361 A JP 2013185361A JP 2013185361 A JP2013185361 A JP 2013185361A JP 2015053386 A JP2015053386 A JP 2015053386A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- substrate
- layer
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
そこで、安価で割れにくく、大口径化が容易なSi基板の上に化合物半導体層を形成した化合物半導体基板が注目されている。高品質の化合物半導体層をSi基板上に形成することができれば、優れた特徴をもつ化合物半導体のデバイスと、Si上の大規模な信号処理回路とを融合させたOEIC(Opto−Electronic Integrated Circuit)などについても利用が可能となる。
例えば、特許文献1によると、Si基板上にAsを含む化合物半導体を設けた化合物半導体基板において、Si基板と、化合物半導体層との界面に、化合物半導体層よりもAsの濃度が高い物質を島状に存在させる方法が提案されている。
しかしながら、Si基板上に結晶性が良く、且つ、表面が平坦なGaAsを形成することは容易ではない。すなわち、Asは蒸気圧が高く再蒸発しやすいため、Si基板上にGaAsを形成する場合、GaAs表面の被覆性が十分でなくGaAsは3次元成長してしまう。そのため、表面の平坦性を得にくい。
十分な平坦性を得るためには、Asよりも蒸気圧の低いV族原料、例えばSbをGaAs形成中に照射することで、GaAs表面の被覆性を改善する方法が挙げられる。SbはAsに比べ、蒸気圧も低く再蒸発しにくく、付着係数も高いため、GaAs表面の被覆性の改善のほか、As原料ほど極端な供給量を必要としないという利点がある。
また、上記の化合物半導体基板の製造方法において、前記第2の化合物半導体層の形成速度は、1時間当たり0.01μm以上0.2μm以下であることを特徴としてもよい。
また、上記の化合物半導体基板の製造方法において、前記As原料は、As2分子であることを特徴としてもよい。
本発明の一態様に係る化合物半導体基板は、Si基板と、前記Si基板上に形成された、第1の化合物半導体層と、前記第1の化合物半導体層上に形成された、第2の化合物半導体層と、前記第2の化合物半導体層上に形成された、第3の化合物半導体層と、を備え、前記第1の化合物半導体層は、GaAs1−xSbx(0≦x≦0.1)層であり、前記第2の化合物半導体層は、GaAs1−ySby(0<y≦0.1)層であり、前記第3の化合物半導体層は、GaAs層であり、前記第3の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの半値幅であるFWHM値は、200秒以下であることを特徴とする。
また、上記の化合物半導体基板において、前記第3の化合物半導体層のうち、最表面から膜厚0.5μmの領域の欠陥密度は1×108cm−2以下であることを特徴としてもよい。
[Si基板]
Si基板100は、一般に単結晶を成長できるものであれば特に制限されず、Siの単結晶基板が好ましく用いられる。Si基板100は、半絶縁性基板であってもよいし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングされた導電性基板であってもよい。
基板表面は、真空中で加熱して酸化膜を除去してもよいし、有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行ってもよい。
本実施形態において、第1の化合物半導体層101はGaAs1−xSbx(0≦x≦1)層である。第1の化合物半導体層101は、結晶性が良く、且つ、表面の平坦性に優れた第2の化合物半導体層102を形成するための、バッファ層としての役割を果たす。当然のことながら、バッファ層としての第1の化合物半導体層101自体も、結晶性が良く、且つ、表面の平坦性も優れていることが好ましい。
第1の化合物半導体層101は、低温で形成した場合、表面の平坦性は十分であるが、結晶性は必ずしも良くなくなってしまう。但し、第1の化合物半導体層101を形成後に、第1の化合物半導体層101の温度を上昇させ保持すると、アニール効果によって結晶性、表面の平坦性いずれも改善することができる。例えば、低温で第1の化合物半導体層101を形成した後、温度をアニール効果が発現する程度に上昇させて保持した後または同時に、高温で第1の化合物半導体層101上に第2の化合物半導体層102を形成することが多い。
本実施形態において、第2の化合物半導体層102は、GaAs1−ySby(0<y≦1)層である。第2の化合物半導体層102は、第1の化合物半導体層101上にGa、As、Sb原料を同時照射することで形成される。
図2は、基板温度を580℃とし、GaとAs原料の分子線強度をそれぞれ一定にした条件下において、Sb分子線強度を変化させながら第2の化合物半導体層102を形成したときの、Sb分子線強度と、第2の化合物半導体層102の表面粗さの二乗平均値Rrmsとの関係を示したグラフである。
換算Sb/Ga分子線強度比が1以上であるような、Sb原料の分子線強度は、例えば、GaAs基板上にInSb、GaSb、AlSb、AlGaSbなどの、V族元素がSbのみからなる半導体薄膜を形成する場合、結晶性が良く、優れた平坦性を容易に得るのに、十分なSb原料の分子線強度である。
第2の化合物半導体層102は、ノンドープでもよいし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングしてもよい。第2の化合物半導体層の膜厚102は、十分な結晶性確保の観点から0.05μm以上が好ましい。また、第2の化合物半導体層102の膜厚は、形成時間の観点から0.3μm以下が好ましい。
本実施形態において、第3の化合物半導体層103は、GaAs層である。
第3の化合物半導体層103の形成時の温度は、結晶性及び表面平坦性の観点から、550度以上が好ましい。また、第3の化合物半導体層103の形成時の温度は、V族元素であるAsの再蒸発を防止して、結晶性及び表面平坦性を確保する観点から700度以下であることが好ましい。
第3の化合物半導体層103は、ノンドープでもよいし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングしてもよい。第3の化合物半導体層103の膜厚は、十分な結晶性確保の観点から0.3μm以上が好ましい。また、第3の化合物半導体層103の膜厚は、形成時間の観点から10μm以下が好ましい。
本発明の実施形態によれば、Si基板100上に化合物半導体層を形成する際に、極端に過剰なAs原料の供給を必要としない。また、第3の化合物半導体層103はGaAs層であり、Sbを含まない。第3の化合物半導体層103であるGaAs層を第2の化合物半導体層であるGaAsSb層上に形成することにより、結晶性が良く、且つ、表面の平坦性に優れたGaAs層を含む化合物半導体層を、Si基板100上に容易に形成することができる。
[実施例1]
実施例1では、第1の化合物半導体層及び第2の化合物半導体層を分子線エピタキシー法(MBE)で形成し、第3の化合物半導体層を有機金属気相成長法で形成した。詳細は、以下の通りである。
第3の化合物半導体層の(111)面に対応するX線回折ピークを、X線回折装置(PHILIPS社製、PW1830)を用いて解析したところ、ロッキングカーブのFWHM値は152秒であった。この数値は非常に小さい値であり、良好な結晶性を示している。さらに、第2の化合物半導体層の20μm四方の領域(即ち、平面視で一辺が20μmの正方形の領域)における表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、20.8nmであった。
実施例2では、第3の化合物半導体層を分子線エピタキシー法(MBE)で形成した。詳細は、以下の通りである。なお、実施例2において、第2の化合物半導体層を形成する工程までは実施例1と同じである。
第2の化合物半導体層を形成する工程の次に、第2の化合物半導体層を形成した基板を、一旦、MBE装置から大気中に取り出し、第2の化合物半導体層の(111)面に対応するX線回折ピークを、X線回折装置(PHILIPS社製、PW1830)を用いて解析したところ、Sb組成yは0.007であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は185秒であった。この数値は、膜厚が240nmと非常に薄いにもかかわらず小さい値であり、良好な結晶性を示している。さらに、第2の化合物半導体層の10μm四方の領域における表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、1.9nmであった。すなわち、結晶性が良く、且つ、表面の平坦性に優れた第2の化合物半導体層を形成することができた。
比較例1では、第2の化合物半導体層として、GaAsを形成した。詳細は、以下の通りである。なお、比較例1において、第1の化合物半導体層を形成する工程までは実施例1と同じである。
第1の化合物半導体層を形成する工程の次に、第1の化合物半導体層を形成した基板を、基板温度が680℃になるまで加熱し、温度が一定になったところで、分子線強度が1.4×10−7TorrのGaと、分子線強度が3×10−5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを第1の化合物半導体層上に同時に照射した。これにより、第1の化合物半導体層(GaAs層)上に膜厚240nmの第2の化合物半導体層(GaAs層)を、1時間当たり0.05μmの形成速度で形成した。このとき、Sb原料の分子線強度と、第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なGa原料の分子線強度との比(換算Sb/Ga分子線強度比)はSbを照射していないので当然のことながら0である。
参考例1では、第3の化合物半導体層として、GaAsSbを形成した。詳細は、以下の通りである。なお、参考例1において、第2の化合物半導体層を形成する工程までは実施例1と同じである。
第2の化合物半導体層を形成する工程の次に、第2の化合物半導体層を形成した基板を、一旦、MBE装置から大気中に取り出し、第2の化合物半導体層の(111)面に対応するX線回折ピークを、X線回折装置(PHILIPS社製、PW1830)を用いて解析したところ、Sb組成yは0.007であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は185秒であった。この数値は、膜厚が240nmと非常に薄いのにかかわらず小さい値であり、良好な結晶性を示している。さらに、第2の化合物半導体層の10μm四方の領域における表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、1.9nmであった。すなわち、結晶性が良く、且つ、表面の平坦性に優れた第2の化合物半導体層を形成することができた。
参考例2では、第3の化合物半導体層として、GaAsSbを形成した。また、参考例2では、実施例1、2や参考例1と比べて、第2の化合物半導体層を形成速度を早く形成した。詳細は、以下の通りである。なお、参考例2において、第1の化合物半導体層を形成する工程までは実施例1と同じである。
上記実施例1、2、比較例1、参考例1、2に関するデータを表1にまとめて示す。
100 Si基板
101 第1の化合物半導体層
102 第2の化合物半導体層
103 第3の化合物半導体層
Claims (9)
- Si基板上に第1の化合物半導体層を形成する工程と、
前記第1の化合物半導体層上に、前記第1の化合物半導体層を形成するときよりも高温で、第2の化合物半導体層を形成する工程と、
前記第2の化合物半導体層上に第3の化合物半導体層を形成する工程と、を備え、
前記第1の化合物半導体層は、GaAs1−xSbx(0≦x≦0.1)層であり、
前記第2の化合物半導体層は、GaAs1−ySby(0<y≦0.1)層であり、
前記第3の化合物半導体層は、GaAs層であり、
前記第2の化合物半導体層を形成する工程は、前記第1の化合物半導体層上にGa原料とAs原料とSb原料とを同時に照射する工程であり、
前記第2の化合物半導体層を形成する工程において、前記第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要な前記Ga原料の分子線強度に対する前記Sb原料の分子線強度の比が1以上であることを特徴とする化合物半導体基板の製造方法。 - 前記第1の化合物半導体層は、GaAs層であることを特徴とする請求項1に記載の化合物半導体基板の製造方法。
- 前記第2の化合物半導体層の形成速度は、1時間当たり0.01μm以上0.2μm以下であることを特徴とする請求項1または請求項2に記載の化合物半導体基板の製造方法。
- 前記As原料は、As2分子であることを特徴とする請求項1から請求項3の何れか1項に記載の化合物半導体基板の製造方法。
- 前記As原料は、As4分子をクラッキングすることにより生成されることを特徴とする請求項1から請求項4の何れか1項に記載の化合物半導体基板の製造方法。
- Si基板と、
前記Si基板上に形成された、第1の化合物半導体層と、
前記第1の化合物半導体層上に形成された、第2の化合物半導体層と、
前記第2の化合物半導体層上に形成された、第3の化合物半導体層と、
を備え、
前記第1の化合物半導体層は、GaAs1−xSbx(0≦x≦0.1)層であり、
前記第2の化合物半導体層は、GaAs1−ySby(0<y≦0.1)層であり、
前記第3の化合物半導体層は、GaAs層であり、
前記第3の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの半値幅であるFWHM値は、200秒以下であることを特徴とする化合物半導体基板。 - 前記第1の化合物半導体層は、GaAs層であることを特徴とする請求項6に記載の化合物半導体基板。
- 前記第3の化合物半導体層のうち、最表面から膜厚0.5μmの領域の欠陥密度は1×108cm−2以下であることを特徴とする請求項6または請求項7に記載の化合物半導体基板。
- 前記第2の化合物半導体層の最表面の欠陥密度は1×109cm−2以上であり、
前記第3の化合物半導体層のうち、前記第2の化合物半導体層との界面から膜厚0.5μmの領域の欠陥密度は、1×108cm−2以下であることを特徴とする請求項6から請求項8の何れか1項に記載の化合物半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185361A JP2015053386A (ja) | 2013-09-06 | 2013-09-06 | 化合物半導体基板の製造方法及び化合物半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185361A JP2015053386A (ja) | 2013-09-06 | 2013-09-06 | 化合物半導体基板の製造方法及び化合物半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015053386A true JP2015053386A (ja) | 2015-03-19 |
Family
ID=52702195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013185361A Pending JP2015053386A (ja) | 2013-09-06 | 2013-09-06 | 化合物半導体基板の製造方法及び化合物半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015053386A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6433097A (en) * | 1987-07-28 | 1989-02-02 | Fujitsu Ltd | Process for growing mixed crystal of iii-v group compound |
JPH0620953A (ja) * | 1992-07-02 | 1994-01-28 | Fujitsu Ltd | ヘテロ構造ウエハの製造方法 |
JPH0645249A (ja) * | 1991-03-20 | 1994-02-18 | Oki Electric Ind Co Ltd | GaAs層の成長方法 |
JPH07297126A (ja) * | 1994-04-27 | 1995-11-10 | Oki Electric Ind Co Ltd | 化合物半導体層の形成方法 |
JPH09106949A (ja) * | 1995-10-09 | 1997-04-22 | Sumitomo Metal Ind Ltd | 化合物半導体基板及びその製造方法 |
JP2006294818A (ja) * | 2005-04-08 | 2006-10-26 | Sharp Corp | 化合物半導体装置の製造方法 |
-
2013
- 2013-09-06 JP JP2013185361A patent/JP2015053386A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6433097A (en) * | 1987-07-28 | 1989-02-02 | Fujitsu Ltd | Process for growing mixed crystal of iii-v group compound |
JPH0645249A (ja) * | 1991-03-20 | 1994-02-18 | Oki Electric Ind Co Ltd | GaAs層の成長方法 |
JPH0620953A (ja) * | 1992-07-02 | 1994-01-28 | Fujitsu Ltd | ヘテロ構造ウエハの製造方法 |
JPH07297126A (ja) * | 1994-04-27 | 1995-11-10 | Oki Electric Ind Co Ltd | 化合物半導体層の形成方法 |
JPH09106949A (ja) * | 1995-10-09 | 1997-04-22 | Sumitomo Metal Ind Ltd | 化合物半導体基板及びその製造方法 |
JP2006294818A (ja) * | 2005-04-08 | 2006-10-26 | Sharp Corp | 化合物半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5818853B2 (ja) | n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス | |
JP5543103B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
JP5543710B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
KR102098250B1 (ko) | 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법 | |
KR20180053652A (ko) | 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법 | |
CN102484049A (zh) | 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件 | |
JP2005303246A (ja) | 新規なSi基板上への高品質ZnSeエピタキシー層の成長方法 | |
US20190229237A1 (en) | Group iii nitride stacked body, and semiconductor device having the stacked body | |
JP2010225870A (ja) | 半導体素子 | |
JP6239017B2 (ja) | 窒化物半導体基板 | |
KR20130086729A (ko) | 고효율 발광다이오드 제조방법 | |
JP5043363B2 (ja) | 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法 | |
JP6535204B2 (ja) | Ga2O3系結晶膜の形成方法 | |
KR101088985B1 (ko) | 화합물 반도체 기판, 화합물 반도체 기판의 제조 방법 및 반도체 디바이스 | |
CN103794694A (zh) | 具有拉伸应变的硅基锗薄膜及其制备方法 | |
JP2014175598A (ja) | 化合物半導体積層体及び半導体装置 | |
JP6050595B2 (ja) | 化合物半導体基板及びその製造方法 | |
JP2015053386A (ja) | 化合物半導体基板の製造方法及び化合物半導体基板 | |
JP6088281B2 (ja) | 化合物半導体積層体及びその製造方法 | |
US20140202378A1 (en) | METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO | |
KR101517808B1 (ko) | 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법 | |
JP6649693B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
CN109378368B (zh) | 在PSS衬底上沿半极性面外延生长GaN基片的方法 | |
EP2728629B1 (en) | Hetero-Substrate for nitride-Based Semiconductor Light Emitting Device, and Method for Manufacturing the same | |
JP5206596B2 (ja) | 窒化ガリウム系半導体デバイスのための基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171114 |