JP6050595B2 - 化合物半導体基板及びその製造方法 - Google Patents

化合物半導体基板及びその製造方法 Download PDF

Info

Publication number
JP6050595B2
JP6050595B2 JP2012053445A JP2012053445A JP6050595B2 JP 6050595 B2 JP6050595 B2 JP 6050595B2 JP 2012053445 A JP2012053445 A JP 2012053445A JP 2012053445 A JP2012053445 A JP 2012053445A JP 6050595 B2 JP6050595 B2 JP 6050595B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
substrate
layer
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012053445A
Other languages
English (en)
Other versions
JP2013187489A (ja
Inventor
寛崇 外賀
寛崇 外賀
理 諸原
理 諸原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2012053445A priority Critical patent/JP6050595B2/ja
Publication of JP2013187489A publication Critical patent/JP2013187489A/ja
Application granted granted Critical
Publication of JP6050595B2 publication Critical patent/JP6050595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、化合物半導体基板及びその製造方法に関する。より詳細には、Si基板上に形成されたGaAsSb層を備えた化合物半導体基板及びその製造方法に関する。
GaAsに代表される化合物半導体は、Siでは得ることのできない特性を発現することができるため、HEMT(High Electron Mobility Transistor)やHBT(Heterojunction Bipolar Transistor)などの高速電子デバイスや、LED(Light Emitted Diode)、LD(Laser Diode)などの光デバイス、高効率の太陽電池、磁気センサなど多岐に渡るデバイスへの応用が進められている。
これらのデバイスにおいて、良好な特性、信頼性を得るためには、その上にデバイス層を形成するための基板上に、結晶欠陥が少なく、表面が平坦な化合物半導体層を形成する技術が重要である。基板材料としてGaAsやInPなどの単結晶からなる化合物半導体を基板として用いると、Siを用いた場合よりも比較的容易に結晶欠陥が少なく、表面が平坦な化合物半導体を形成することができるため、基板材料としては、化合物半導体が良く用いられている。
しかしながら、化合物半導体を用いた場合、一般的に大型の単結晶を得るのが難しく、基板の大口径化がSiよりも難しい。またGaAsやInPは、Siと比較すると、脆くて割れやすい上、価格の上でも高価である。
そこで、安価で割れにくく、大口径化が容易なSi基板の上に化合物半導体層を形成した化合物半導体基板が注目されている。高品質の化合物半導体層をSi基板上に形成することができれば、優れた特徴をもつ化合物半導体のデバイスと、Si上の大規模な信号処理回路とを融合させたOEIC(Opto−Electronic Integrated Circuit)などについても利用が可能となる。
しかしながら、Si基板上に化合物半導体層を形成する場合、格子定数や熱膨張係数が大きく異なるため、これに起因したミスフイットが生じてしまい、結晶欠陥が多く発生してしまう。例えば、SiとGaAsとの間では、格子定数は約4%の差が存在し、線膨張係数は3倍もの差がある。従って、Si基板上に、結晶欠陥が少なく、表面が平坦なGaAsを形成するのは容易ではない。
Si基板上に、結晶欠陥が少なく、表面が平坦な化合物半導体薄膜を形成するためには、Si基板表面の自然酸化膜除去、表面処理の工程が重要となる。
例えば、特許文献1によると、Si基板上にAsを含む化合物半導体を設けた化合物半導体基板において、Si基板と、化合物半導体層との界面に、化合物半導体層よりもAsの濃度が高い物質を島状に存在させる方法が提案されている。
国際公開公報第2009/035079号パンフレット
特許文献1に開示された技術によれば、Si基板上に結晶性が良く、且つ、表面が平坦なGaAsを形成することができる。
しかしながら、Si基板上に結晶性が良く、且つ、表面が平坦なGaAsを形成するのは容易ではない。すなわち、Asは蒸気圧が高く再蒸発しやすいため、Si基板上にGaAsを形成する場合、GaAs表面の被覆性が十分でなくGaAsは3次元成長してしまう。そのため、表面の平坦性を得にくい。
十分な平坦性を得るためには、極端に過剰なAs原料の供給が必要となる。極端に過剰なAs原料の供給は、成長装置チャンバの真空度悪化及びそれに伴う真空ポンプへの負荷、或いは成長装置のチャンバの汚染、さらにはAs原料の消費を著しく早めてしまう等の問題があり、改善が要求される。
さらにSi基板上に化合物半導体層としてGaAs層を形成した化合物半導体基板を用いた場合、化合物半導体基板のGaAs層上に形成されるデバイス層としての積層体の設計自由度は限定される。例えば、GaAsは2成分の化合物半導体なので組成率を制御することができない。そのため、GaAs層を光デバイスの発光層、受光層に用いる場合、GaAsのエネルギーバンドギャップと異なる発光、吸収波長帯が必要となる場合に対応することができない。また、GaAs層上にGaAsと格子定数が大きく異なる材料を形成する場合は、格子不整合による欠陥が発生してしまい対応が困難である。
すなわち、GaAsを用いる場合、当然のことながらエネルギーバンドギャップ、格子定数の制約を受け、設計自由度に乏しい。
一方、GaAs1-ySby層はSb組成yを変えることで、所望のエネルギーバンドギャップ、格子定数の値を得ることができるので、その上に形成されるデバイス層としての積層体の設計自由度が広がるという観点から、化合物半導体基板の化合物半導体層として好ましい。
しかし従来知られている方法では、Si基板上に結晶性が良く、且つ、表面が平坦なGaAs1-ySbyを形成するのは容易ではない。すなわち、Sb組成yを増加させるにつれて結晶性が悪化してしまい、Sb組成がわずかに0.05程度でも結晶性は相当悪化してしまう。また、Sb組成yをわずかに増加させる際、GaAs1-ySbyを形成中にGa、Asに加えて微量のSb原料を供給するが、Si基板上にGaAsを形成する場合と同様に、GaAs1-ySbyは3次元成長してしまい、表面の平坦性を十分に得ることができない。
すなわち本発明は、Si基板上に、結晶性が良く、且つ、表面の平坦性に優れたGaAsSbを化合物半導体層として備えた化合物半導体基板を容易に実現可能な製造方法を提供することを目的とする。
本発明は、Si基板上に第1の化合物半導体層を形成する工程と、第1の化合物半導体層上に、第1の化合物半導体層を形成するときよりも高温で、第2の化合物半導体層を形成する工程とを備える化合物半導体基板の製造方法であって、第1の化合物半導体層は、GaAs1-xSbx(0≦x≦0.1)層であり、第2の化合物半導体層は、GaAs1-ySby(0<y≦0.1)層であり、第2の化合物半導体層を形成する工程は、Ga原料とAs原料とSb原料とを同時に照射する工程であり、第2の化合物半導体層を形成する工程において、Sb原料の分子線強度と、第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なGa原料の分子線強度との比が1以上であることを特徴とする。
本発明の一実施形態において、第1の化合物半導体層は、GaAs層であることを特徴とする。
本発明の一実施形態において、第2の化合物半導体層の形成速度は、1時間当たり0.05μm以上0.3μm以下であることを特徴とする。
本発明の一実施形態において、As原料は、As2分子であることを特徴とする。
本発明の一実施形態において、As原料は、As4分子をクラッキングすることにより生成されることを特徴とする。
本発明は、Si基板と、Si基板上に形成された、第1の化合物半導体層と、第1の化合物半導体層上に形成された、第2の化合物半導体層とを備えた化合物半導体基板であって、第1の化合物半導体層は、GaAs1-xSbx(0≦x≦0.1)層であり、第2の化合物半導体層は、GaAs1-ySby(0<y≦0.1)層であり、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値は、700秒以下であり、且つ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値は、3nm以下であることを特徴とする。
本発明の一実施形態において、第1の化合物半導体層は、GaAs層であり、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値は、600秒以下であり、且つ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値は、3nm以下であることを特徴とする。
本発明の一実施形態において、第1の化合物半導体層は、GaAs層であり、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値は、500秒以下であり、且つ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値は、2nm以下であることを特徴とする。
本発明の化合物半導体基板の製造方法によれば、Si基板上に、結晶性が良く、且つ、表面の平坦性に優れたGaAsSb層を含む化合物半導体層を備えた化合物半導体基板を容易に実現することができる。
本発明による化合物半導体基板の断面図である。 Sb分子線強度とGaAsSb表面粗さの二乗平均値Rrms値との関係を示すグラフである。
図1は、本発明による化合物半導体基板10の断面図である。Si基板101の上に、第1の化合物半導体層102、第2の化合物半導体層103が順次積層されている。
この化合物半導体基板は、各種の成膜方法を用いて形成される。例えば、分子線エピタキシー(MBE)法や有機金属気相エピタキシー(MOVPE)法などは好ましい方法である。これらの方法を用いて、化合物半導体基板を形成する。
本発明により形成した化合物半導体基板は、基板を形成した成膜装置から一旦、大気中に取り出しても良い。大気中に取り出した基板は、そのままエッチング、電極形成するなどして半導体デバイスを作製しても良いし、基板を形成したのと同一の成膜装置、或いは別の成膜装置に再度導入し、基板上に新たにデバイス層としての化合物半導体の積層体を形成しても良い。
また、本発明により化合物半導体基板を形成した後、基板を形成したのと同一の成膜装置において引き続き、或いは真空を保持したまま別の成膜装置に搬送した後、基板上に新たに化合物半導体の積層体を形成しても良い。
本発明により形成した化合物半導体基板上に、新たに形成する化合物半導体の積層体に用いる材料は、特に制限されない。例えば、GaAs、InAs、InSb、InGaPなどが挙げられる。
以下に図1に示す各層の説明をする。
[Si基板]
Si基板は、一般に単結晶を成長できるものであれば特に制限されず、Siの単結晶基板が好ましく用いられる。単結晶基板は、半絶縁性基板であっても良いし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングされた導電性基板であっても良い。
単結晶基板の面方位は特に制限はないが、(100)、(111)、(110)等が好ましい。また、これらの面方位に対して1°から5°傾けた面方位を用いることもある。
基板表面は、真空中で加熱して酸化膜除去しても良いし、有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行っても良い。
[第1の化合物半導体層]
本実施形態において、第1の化合物半導体層はGaAs1-xSbx(0≦x≦1)層である。
第1の化合物半導体層は、結晶性が良く、且つ、表面の平坦性に優れた第2の化合物半導体層を形成するための、バッファ層としての役割を果たす。当然のことながら、バッファ層としての第1の化合物半導体層自体も、結晶性が良く、且つ、表面の平坦性も優れていることが好ましい。
第1の化合物半導体層は、高温で形成すると、表面の凹凸が激しくなり、十分な平坦性を確保することができなくなるため、比較的低温で形成することが多い。形成時の温度は、結晶性の観点から150度以上であることが好ましい。また、形成時の温度は、平坦性確保の観点から350度以下であることが好ましい。
第1の化合物半導体層は、低温で形成した場合、表面の平坦性は十分であるが、結晶性は必ずしも良くなくなってしまう。但し、第1の化合物半導体層を形成後に、第1の化合物半導体層の温度を上昇させ保持すると、アニール効果によって結晶性、表面の平坦性いずれも改善することができる。例えば、低温で第1の化合物半導体層を形成した後、温度をアニール効果が発現する程度に上昇させて保持した後、高温で第1の化合物半導体層上に第2の化合物半導体層を形成することが多い。
第1の化合物半導体層の膜厚は、結晶性の確保及び被覆性の観点から5nm以上であることが好ましい。また、第1の化合物半導体層の膜厚は、結晶性やアニール効果による改善効果の観点から50nm以下であることが好ましい。
第1の化合物半導体層のSb組成xは、結晶性の観点から、0以上0.1以下が好ましい。特に、x=0、すなわち、第1の化合物半導体層がGaAsのとき、結晶性が非常に良く好ましい。
第1の化合物半導体層は、ノンドープでも良いし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングしても良い。
また、有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行ったSi基板と、第1の化合物半導体層との間に、Asを先行照射させることで、第1の化合物半導体層よりもAs濃度の高い物質を島状に存在させると、結晶性が良く、優れた表面の平坦性が得られるので好ましい。
[第2の化合物半導体層]
本実施形態において、第2の化合物半導体層は、GaAs1-ySby(0<y≦1)層である。
第2の化合物半導体層は、第1の化合物半導体層上にGa、As、Sb原料を同時照射することで形成される。
図2は、基板温度を580℃とし、GaとAs原料の分子線強度をそれぞれ一定にした条件下において、Sb分子線強度を変化させながら第2の化合物半導体層を形成したときの、Sb分子線強度と、第2の化合物半導体層の表面粗さの二乗平均値Rrmsとの関係を示したグラフである。
Sbの分子線強度が7×10-7Torr以上で、Rrmsが急激に減少し、優れた表面の平坦性が得られることが理解される。Sbの分子線強度が7×10-7Torr以上であるということは、Sb原料の分子線強度と、第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なGa原料の分子線強度との比とで言い換えると、その比が1以上であることに相当している。
すなわち、優れた表面の平坦性を得るためには、Sb原料の分子線強度と、第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なGa原料の分子線強度との比(以下、換算Sb/Ga分子線強度比と称することがある)が1以上であることが好ましい。
換算Sb/Ga分子線強度比が1以上であるような、Sb原料の分子線強度は、例えば、GaAs基板上にInSb、GaSb、AlSb、AlGaSbなどの、V族元素がSbのみからなる半導体薄膜を形成する場合、結晶性が良く、優れた平坦性を容易に得るのに、十分なSb原料の分子線強度である。
第2の化合物半導体層のSb組成yは、結晶性確保の観点から0.1以下が好ましい。換算Sb/Ga分子線強度比が1以上であり、且つ、As原料がAs4分子の場合、As4分子は反応性や付着係数がSbに比べて低いため、Sb組成yは大きくなってしまう場合がある。そのため、As原料は反応性や付着係数が高いAs2分子であることが好ましい。As2分子は反応性や付着係数が高いため、Sb組成yはそれほど大きくならず、Sb組成0.1以下の第2の化合物半導体を容易に形成することができる。反応性や付着係数の高いAs2分子は、例えばAs4分子を加熱等によりクラッキングすることにより生成することが可能である。
第2の化合物半導体層の形成時の温度は、結晶性及び表面平坦性の観点から、550度以上が好ましい。また、第2の化合物半導体層の形成時の温度は、V族元素であるAs,Sbの再蒸発を防止して、結晶性及び表面平坦性を確保する観点から700度以下であることが好ましい。
第2の化合物半導体層は、ノンドープでも良いし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングしても良い。
第2の化合物半導体層の膜厚は、十分な結晶性確保の観点から0.3μm以下が好ましい。また、第2の化合物半導体層の膜厚は、形成時間の観点から5μm以下が好ましい。
第2の化合物半導体層の形成速度は、結晶性確保の観点から1.5μm/h以下が好ましく、0.3μm/h以下がより好ましい。また、第2の化合物半導体層の形成速度は、形成時間の観点から、0.05μm/h以上が好ましく、0.1μm/h以上がより好ましい。第2の化合物半導体層の形成速度は、所望の結晶性、形成時間に応じて、適宜決めることができる。
以下、本発明を実施例に基づいて詳細に説明するが、本発明は、下記実施例に限定されるものではなく、その発明の主旨を逸脱しない範囲において、種々変更可能であることは言うまでもない。
[実施例1]
まず、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10-6Torr(1.333×10-6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10-8TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子と、分子線強度が1.76×10-6TorrのSbとを同時に照射することにより、膜厚20nmの第1の化合物半導体層(GaAs1-xSbx層)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が660℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10-7TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子と、分子線強度が1.76×10-6TorrのSbとを同時に照射することにより、膜厚980nmの第2の化合物半導体層(GaAs1-ySby層)を、1時間当たり1μmの形成速度で形成した。このとき、Sb原料の分子線強度と、第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なGa原料の分子線強度との比(換算Sb/Ga分子線強度比)は2.51である。
第2の化合物半導体層の(111)面に対応するX線回折ピークをX線回折装置(PHILIPS社製、PW1830)を用いて解析したところ、Sb組成yは0.032であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は610秒であった。さらに、第2の化合物半導体層の10μm四方の領域における表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、1.8nmであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が700秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現した。
[実施例2]
まず、実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10-6Torr(1.333×10-6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10-8TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子と、分子線強度が2.8×10-6TorrのSbとを同時に照射することにより、膜厚20nmの第1の化合物半導体層を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が660℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10-7TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子と、分子線強度が2.8×10-6TorrのSbとを同時に照射することにより、膜厚980nmの第2の化合物半導体層を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/Ga分子線強度比は4である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成yは0.052であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブの、FWHM値は660秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値、Rrms値を原子間力顕微鏡(AFM)で評価したところ、1.6nmであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が700秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現した。
[実施例3]
まず、実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10-6Torr(1.333×10-6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10-8TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層であるGaAs層を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が660℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10-7TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子と、分子線強度が1.66×10-6TorrのSbとを同時に照射することにより、膜厚980nmの第2の化合物半導体層を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/Ga分子線強度比は2.37である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成yは0.033であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は550秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値、Rrms値を原子間力顕微鏡(AFM)で評価したところ、2.2nmであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値が600秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値、Rrms値が3nm以下である化合物半導体基板を実現した。
[実施例4]
まず、実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10-6Torr(1.333×10-6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10-8TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層であるGaAs層を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が660℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10-7TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子と、分子線強度が8×10-7TorrのSbとを同時に照射することにより、膜厚980nmの第2の化合物半導体層を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/Ga分子線強度比は1.14である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成yは0.015であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は590秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、2.9nmであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値が600秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現した。
[比較例1]
実施例3、4に対する比較例1について述べる。
まず、実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10-6Torr(1.333×10-6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10-8TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層であるGaAs層を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が580℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10-7TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを同時に照射することにより、膜厚980nmの第2の化合物半導体層をであるGaAs層を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/Ga分子線強度比は、第2の化合物半導体層の形成時にSbを同時照射していないので、当然のことながら0である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成yは、第2の化合物半導体層の形成時にSbを同時照射していないので、当然のことながら0である。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は520秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、20.5nmであった。
実施例3、4と比較した場合、Rrms値が圧倒的に大きくなってしまうことがわかる。第2の化合物半導体層の形成時にSbを同時照射していない場合、第2の化合物半導体層は3次元成長してしまう。この状態で、Rrms値を下げるためには、第2の化合物半導体層形成時の基板温度を下げなければならないが、そうすると結晶性は悪化し、FWHM値は増大してしまう。
すなわち、第2の化合物半導体層の形成時にSbを同時照射していない場合、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が700秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現することはできない。
[比較例2]
実施例3、4に対する比較例2について述べる。
比較例1では、実施例3、4と比較した場合、Rrms値が圧倒的に大きくなってしまう。Rrms値を小さくするためには、第二の化合物半導体層を、より低温で形成しなければならない。そこで、比較例1よりも低温で第二の化合物半導体層を形成した例を、比較例2として述べる。
まず、実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10-6Torr(1.333×10-6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10-8TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層であるGaAs層を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が420℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10-7TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを同時に照射することにより、膜厚980nmの第2の化合物半導体層をであるGaAs層を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/Ga分子線強度比は、第2の化合物半導体層の形成時にSbを同時照射していないので、当然のことながら0である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成yは、第2の化合物半導体層の形成時にSbを同時照射していないので、当然のことながら0である。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は1040秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、2.0nmであった。
比較例1と比較すると、Rrms値は小さくなったものの、FWHM値が大きくなってしまった。実施例3、4と比較した場合においても、FWHM値が圧倒的に大きくなってしまうことがわかる。
すなわち、第2の化合物半導体層の形成時にSbを同時照射していない場合、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が700秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現することはできない。
[比較例3]
実施例3、4に対する比較例3について述べる。
まず、実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10-6Torr(1.333×10-6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10-8TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層であるGaAs層を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が580℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10-7TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子と、分子線強度が3.5×10-7TorrのSbとを同時に照射することにより、膜厚980nmの第2の化合物半導体層を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/Ga分子線強度比は0.5である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成yは0.026であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は670秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、20.3nmであった。
実施例3、4と比較した場合、Rrms値が圧倒的に大きくなってしまうことがわかる。第2の化合物半導体層の形成時にSbを同時照射していても、その量が少ない場合、すなわち、換算Sb/Ga分子線強度比が1以下の場合、第2の化合物半導体層は比較例1の場合と同様に3次元成長してしまう。この状態で、Rrms値を下げるためには、第2の化合物半導体層形成時の基板温度を下げなければならないが、そうすると結晶性は悪化し、FWHM値は増大してしまう。
すなわち、第2の化合物半導体層の形成時にSbを同時照射していても、その量が少ない場合、すなわち、換算Sb/Ga分子線強度比が1以下の場合、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が700秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現することはできない。
[実施例5]
まず、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10-6Torr(1.333×10-6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10-8TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層であるGaAs層を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が660℃になるまで加熱し、温度が一定になったところで、分子線強度が1.4×10-7TorrのGaと、分子線強度が3×10-5TorrのAs4分子をクラッキングすなわち加熱して生成したAs2分子と、分子線強度が1.64×10-6TorrのSbとを同時に照射することにより、膜厚980nmの第2の化合物半導体層を、1時間当たり0.2μmの形成速度で形成した。このとき、換算Sb/Ga分子線強度比は2.34である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成yは0.013であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブの、FWHM値は435秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値、Rrms値を原子間力顕微鏡(AFM)で評価したところ、1.8nmであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値が500秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが2nm以下である化合物半導体基板を実現した。
上述した実施例1〜5および比較例1,2を以下の表1にまとめた。
Figure 0006050595
10 化合物半導体基板
101 Si基板
102 第1の化合物半導体層
103 第2の化合物半導体層

Claims (8)

  1. Si基板上に第1の化合物半導体層を形成する工程と、
    前記第1の化合物半導体層上に、前記第1の化合物半導体層を形成するときよりも高温で、第2の化合物半導体層を形成する工程と
    を備える化合物半導体基板の製造方法であって、
    前記第1の化合物半導体層は、GaAs1-xSbx(0≦x≦0.1)層であり、
    前記第2の化合物半導体層は、GaAs1-ySby(0<y≦0.1)層であり、
    前記第2の化合物半導体層を形成する工程は、Ga原料とAs原料とSb原料とを同時に照射する工程であり、
    前記第2の化合物半導体層を形成する工程において、前記Sb原料の分子線強度と、前記第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要な前記Ga原料の分子線強度との比が1以上であることを特徴とする化合物半導体基板の製造方法。
  2. 前記第1の化合物半導体層は、GaAs層であることを特徴とする請求項1に記載の化合物半導体基板の製造方法。
  3. 前記第2の化合物半導体層の形成速度は、1時間当たり0.05μm以上0.3μm以下
    であることを特徴とする請求項1または2に記載の化合物半導体基板の製造方法。
  4. 前記As原料は、As2分子であることを特徴とする請求項1から3の何れか1項に記載の化合物半導体基板の製造方法。
  5. 前記As原料は、As4分子をクラッキングすることにより生成されることを特徴とする請求項1から4の何れか1項に記載の化合物半導体基板の製造方法。
  6. Si基板と、
    前記Si基板上に形成された、第1の化合物半導体層と、
    前記第1の化合物半導体層上に形成された、第2の化合物半導体層と
    を備えた化合物半導体基板であって、
    前記第1の化合物半導体層は、GaAs1-xSbx(0≦x≦0.1)層であり、
    前記第2の化合物半導体層は、GaAs1-ySby(0<y≦0.1)層であり、
    前記第2の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値は、700秒以下であり、且つ
    前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値は、3nm以下であることを特徴とする化合物半導体基板。
  7. 前記第1の化合物半導体層は、GaAs層であり、
    前記第2の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値は、600秒以下であり、且つ
    前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値は、3nm以下であることを特徴とする請求項6に記載の化合物半導体基板。
  8. 前記第1の化合物半導体層は、GaAs層であり、
    前記第2の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブの、FWHM値は、500秒以下であり、且つ
    前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値は、2nm以下であることを特徴とする請求項6に記載の化合物半導体基板。
JP2012053445A 2012-03-09 2012-03-09 化合物半導体基板及びその製造方法 Active JP6050595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012053445A JP6050595B2 (ja) 2012-03-09 2012-03-09 化合物半導体基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012053445A JP6050595B2 (ja) 2012-03-09 2012-03-09 化合物半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013187489A JP2013187489A (ja) 2013-09-19
JP6050595B2 true JP6050595B2 (ja) 2016-12-21

Family

ID=49388643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012053445A Active JP6050595B2 (ja) 2012-03-09 2012-03-09 化合物半導体基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP6050595B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111416A (ja) * 1990-08-31 1992-04-13 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の製造方法
JPH0645249A (ja) * 1991-03-20 1994-02-18 Oki Electric Ind Co Ltd GaAs層の成長方法
JPH0794409A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd Iii−v族化合物半導体薄膜の形成方法
JPH07242499A (ja) * 1994-03-04 1995-09-19 Sumitomo Electric Ind Ltd 化合物半導体結晶薄膜の作製方法
JP3369304B2 (ja) * 1994-05-27 2003-01-20 富士通株式会社 化合物半導体結晶層の成長方法
JP3857159B2 (ja) * 2001-07-25 2006-12-13 シャープ株式会社 Iii−v族化合物半導体の成長方法、半導体素子および半導体装置
JP2008532294A (ja) * 2005-03-11 2008-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規なGeSiSnベースの化合物、テンプレート、及び半導体構造
JP2006294818A (ja) * 2005-04-08 2006-10-26 Sharp Corp 化合物半導体装置の製造方法
JP2010225870A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体素子

Also Published As

Publication number Publication date
JP2013187489A (ja) 2013-09-19

Similar Documents

Publication Publication Date Title
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
Tomioka et al. Selective-area growth of vertically aligned GaAs and GaAs/AlGaAs core–shell nanowires on Si (111) substrate
JP5679494B2 (ja) 窒化物半導体構造及びその作製方法
CN103311393B (zh) 氮化物半导体元件和氮化物半导体晶片
JP5543103B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
WO2009084240A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP2005303246A (ja) 新規なSi基板上への高品質ZnSeエピタキシー層の成長方法
CN104364883A (zh) 半导体层叠结构体和半导体元件
WO2016072122A1 (ja) 半導体装置およびその製造方法
JP5043363B2 (ja) 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法
JP2009227545A (ja) 光デバイス用基板及びその製造方法
JP6050595B2 (ja) 化合物半導体基板及びその製造方法
CN103794694A (zh) 具有拉伸应变的硅基锗薄膜及其制备方法
JP6088281B2 (ja) 化合物半導体積層体及びその製造方法
JP2014175598A (ja) 化合物半導体積層体及び半導体装置
US20140202378A1 (en) METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO
JP2015053386A (ja) 化合物半導体基板の製造方法及び化合物半導体基板
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
JP5206596B2 (ja) 窒化ガリウム系半導体デバイスのための基板
JP2009161436A (ja) Iii族窒化物半導体結晶基板、iii族窒化物半導体デバイスおよびその製造方法
JP2018022814A (ja) 窒化物半導体素子及びその製造方法
JP2016039314A (ja) 化合物半導体基板
JP6241939B2 (ja) デバイス作製用基板、その製造方法及び近赤外線発光デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161125

R150 Certificate of patent or registration of utility model

Ref document number: 6050595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350