JP6088281B2 - 化合物半導体積層体及びその製造方法 - Google Patents

化合物半導体積層体及びその製造方法 Download PDF

Info

Publication number
JP6088281B2
JP6088281B2 JP2013029329A JP2013029329A JP6088281B2 JP 6088281 B2 JP6088281 B2 JP 6088281B2 JP 2013029329 A JP2013029329 A JP 2013029329A JP 2013029329 A JP2013029329 A JP 2013029329A JP 6088281 B2 JP6088281 B2 JP 6088281B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
substrate
layer
inas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013029329A
Other languages
English (en)
Other versions
JP2014157994A (ja
Inventor
理 諸原
理 諸原
寛崇 外賀
寛崇 外賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2013029329A priority Critical patent/JP6088281B2/ja
Publication of JP2014157994A publication Critical patent/JP2014157994A/ja
Application granted granted Critical
Publication of JP6088281B2 publication Critical patent/JP6088281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、化合物半導体積層体及びその製造方法に関し、より詳細には、In及びAsを含むIII−V族化合物半導体層を備える化合物半導体積層体及びその製造方法に関する。
従来から、In及びAsを含むIII−V族化合物半導体は、Siでは得にくい特性を発現できるとして、HEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)やHBT(Heterojunction Bipolar Transistor;ヘテロ接合・バイポーラ・トランジスタ)などの高速電子デバイスや磁気センサ,LED(Light Emitted Diode;発光ダイオード),LD(Laser Diode;レーザーダイオード)などの光デバイス,高効率の太陽電池,など多岐に渡るデバイスへの応用が進められている。
特に、In及びAsを含むIII−V族化合物半導体は、高い電子移動度を持つ材料として注目されており、HEMTなどの高速電子デバイスへの応用が進められている。また、狭いバンドギャップを持つことから長波長帯の光通信用発光デバイスなどへの応用が進められている。
これらのデバイスを作製するに当たって、高い特性や長期間の信頼性を得るためには、これらのデバイスにはできるだけ結晶欠陥の少ない化合物半導体層が形成されることが求められる。このため、一般的には、これらのデバイスの化合物半導体層は、デバイスの動作層としての化合物半導体層と同種の構成からなる化合物半導体を基板として用いるホモエピタキシーによって形成される。
しかしながら、一般的にこのような化合物半導体は大型の単結晶を成長することが困難で、大口径の化合物半導体基板を得ることはSiと比べて格段に困難である。また、化合物半導体基板として比較的広く用いられているGaAs,InPなどの単結晶からなるIII−V族化合物半導体は、割れやすくてプロセス中に破損しやすいばかりでなく、価格的にもSiと比べると高価である。
一方、Si基板上に化合物半導体層を形成するヘテロエピタキシャル成長を用いた化合物半導体積層体を基板として用いる場合、Si基板と化合物半導体層の間の格子定数や熱膨張係数が大きく異なるため、これに起因したミスフイットが生じてしまい、結晶欠陥が多く発生してしまう。例えば、SiとInAsとの間では、格子定数は約11.6%の差が存在し、線膨張係数は2倍もの差があるため、3次元成長をしてしまう。また、Asは、蒸気圧が高く再蒸発しやすいことも3次元成長しやすい原因となる。3次元成長をした場合、結晶粒界で積層欠陥を生じて結晶性が低下する。さらに、得られるInAs膜の表面が荒れてしまい、金属配線の断線やフォトリソグラフィ工程での露光が面内でばらつくなど、加工プロセスにおいて問題を生じる。
例えば、非特許文献1によると、3次元的成長の結果、InAs表面上にピットが形成されることが知られており、初期核成長形成工程とアニール工程とを4回以上繰り返すことで、表面平坦性を改善できることが報告されている。
また、例えば、特許文献1には、InAsSbを化合物半導体層として備えた化合物半導体積層体が開示されている。この特許文献1のものは、GaAs、InP、またはSiのいずれかからなるバルク単結晶又は薄膜層を有する基板と、この基板上に形成されたInGa1−xAsSb1−y(0≦x≦0.5、0≦y≦1)からなり、0.3μm以上3μm以下の厚さに形成された活性層と、この活性層上に形成された化合物半導体層とを備え、活性層と化合物半導体層のそれらの界面に平行な方向の格子定数が等しく、かつ、活性層と化合物半導体層のそれらの界面に垂直な方向の格子定数の差が3%以下である化合物半導体積層体である。
特開2008−186858号公報
Sepideh Gorji Ghalamestani et.al.著「Journal of Crystal Growth」332(2011)p.12−16
しかしながら、Si基板上に、結晶性が良く、かつ表面が平坦なInAsを形成するのは容易ではない。これは、Asは、蒸気圧が高く再蒸発しやすいため、Si基板上にInAsを形成する場合、InAs表面の被覆性が十分でなくInAsは3次元成長してしまう。その結果として表面の平坦性を得にくいことに起因する。
また、上述した非特許文献1によれば、初期核成長形成工程とアニール工程とを繰り返すことで表面平坦性を改善できる。しかしながら、工程が煩雑になり時間も多分にかかり現実的ではない。
さらに、Si基板上に化合物半導体層としてInAs層を形成した化合物半導体基板を用いた場合、この化合物半導体基板のInAs層上に形成されるデバイス層としての積層体の設計自由度は限定される。例えば、InAsは、2成分の化合物半導体なので組成率を制御することができない。そのため、InAs層を光デバイスの発光層、受光層に用いる場合、InAsのエネルギーバンドギャップと異なる発光、吸収波長帯が必要となる場合に対応ができない。また、InAs層上にInAsと格子定数が大きく異なる材料を形成する場合は、格子不整合による欠陥が発生してしまい対応が困難である。すなわち、InAsを用いる場合、当然のことながらエネルギーバンドギャップ、格子定数の制約を受け、設計自由度に乏しい。
一方、InAs1−xSb層は、Sb組成xを変えることで、所望のエネルギーバンドギャップや格子定数の値を得ることができるので、その上に形成されるデバイス層としての積層体の設計自由度が広がるという観点から、化合物半導体基板の化合物半導体層として好ましい。
しかしながら、従来知られている方法では、Si基板上に結晶性が良く、かつ表面が平坦なInAs1−xSbを形成するのは容易ではない。すなわち、Sb組成xを増加させるにつれて結晶性が悪化してしまい、Sb組成がわずかに0.05程度でも結晶性は相当悪化してしまう。また、Sb組成xをわずかに増加させる際、InAs1−xSbを形成中にIn、Asに加えて微量のSb原料を供給するが、Si基板上にInAsを形成する場合と同様に、InAs1−xSbは、3次元成長してしまい、表面の平坦性を十分に得ることができない。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、Si基板上に、結晶性が良く、かつ表面の平坦性に優れたInAsSbを化合物半導体層として備えた化合物半導体積層体及びその製造方法を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、Si基板上に第1の化合物半導体層を形成する工程と、前記第1の化合物半導体層上に、該第1の化合物半導体層を形成するときよりも高温で第2の化合物半導体層を形成する工程とを備える化合物半導体積層体の製造方法であって、前記第1の化合物半導体層は、III−V族化合物半導体であり、前記第2の化合物半導体層は、InAs1−xSb(0<x≦0.3)層であり、前記第2の化合物半導体層を形成する工程は、In原料とAs原料とSb原料とを同時に照射する工程であり、前記第2の化合物半導体層を形成する工程におけるSb原料の分子線強度と、前記第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なIn原料の分子線強度との比が1以上であることを特徴とする。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記第1の化合物半導体層は、InAs1−ySb(0≦y≦0.3)であることを特徴とする。
また、請求項3に記載の発明は、請求項1に記載の発明において、前記第1の化合物半導体層は、GaAs1−zSb(0≦z≦0.3)であることを特徴とする。
また、請求項4に記載の発明は、請求項1,2又は3に記載の発明において、前記第1の化合物半導体層は、GaAs1−zSb(0≦z≦0.3)であり、前記第1の化合物半導体層の形成工程後、かつ、第2の化合物半導体層の形成工程前に第3の化合物半導体層としてGaSb層を形成する工程を更に備えることを特徴とする。
また、請求項5に記載の発明は、請求項1乃至4のいずれかに記載の発明において、前記As原料は、As分子であることを特徴とする。
また、請求項6に記載の発明は、請求項1乃至4のいずれかに記載の発明において、前記As原料は、As分子をクラッキングすることにより生成されるAs分子であることを特徴とする。
また、請求項7に記載の発明は、Si基板と、該Si基板上に形成された第1の化合物半導体層と、該第1の化合物半導体層上に形成された第2の化合物半導体層とを備えた化合物半導体積層体であって、前記第1の化合物半導体層は、GaAs,GaSb,InAs,InSb及びこれらの混晶のいずれか1つもしくは2つ以上の積層構造であり、前記第2の化合物半導体層は、InAs1-ySby(0y≦0.3)層であり、前記第2の化合物半導体層の、前記Si基板の表面の面方位と同じ面に対応するX線回折ピークの半値幅(FWHM)の値は、1秒以上1200秒以下であり、かつ前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値(Rrms値)は、0.1nm以上12nm以下であることを特徴とする。
また、請求項8に記載の発明は、請求項7に記載の発明において、前記第1の化合物半導体層は、GaAs1−zSb(0≦z≦0.3)であり、前記第2の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークの半値幅(FWHM)の値は、1秒以上1200秒以下であり、かつ前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値(Rrms値)は、0.1nm以上5nm以下であることを特徴とする。
また、請求項9に記載の発明は、請求項7に記載の発明において、前記第1の化合物半導体層は、GaAs1−zSb(0≦z≦0.3)であり、第1の化合物半導体層と、第2の化合物半導体層との間に、第3の化合物半導体層としてGaSb層を更に備え、前記第2の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークの半値幅(FWHM)の値は、1秒以上450秒以下であり、かつ前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値(Rrms値)は、0.1nm以上3nm以下であることを特徴とする。
本発明によれば、Si基板上に、結晶性が良く、かつ表面の平坦性に優れたInAsSb層を含む化合物半導体層を備えた化合物半導体積層体及びその製造方法を容易に実現することができる。
また、本発明の化合物半導体積層体の製造方法によれば、結晶性が良く、かつ表面の平坦性に優れたInAs1−xSb(0<x≦0.3)層がSi基板上に得られる。また、本発明の化合物半導体積層体の製造方法によって得られた化合物半導体積層体は結晶性が良く、かつ表面の平坦性に優れているため、HEMTやHBTなどの高速電子デバイス,磁気センサ,LEDやLDなどの光デバイス,太陽電池など多岐に渡る半導体装置に適用することが可能である。
本発明に係る化合物半導体積層体の実施形態1を説明するための断面構成図である。 本発明に係る化合物半導体積層体の実施形態2を説明するための断面構成図である。
以下、図面を参照して本発明の各実施形態について説明する。
[実施形態1]
図1は、本発明に係る化合物半導体積層体の実施形態1を説明するための断面構成図である。図中符号1は化合物半導体積層体、10はSi基板、11は第1の化合物半導体、12は第2の化合物半導体を示している。
本実施形態1の化合物半導体積層体1は、Si基板10と、このSi基板10上に形成された第1の化合物半導体層11と、この第1の化合物半導体層11上に形成された第2の化合物半導体層12とを備えた化合物半導体積層体である。
第1の化合物半導体層11は、GaAs,GaSb,InAs,InSb及びこれらの混晶のいずれか1つもしくは2つ以上の積層構造であることが好ましい。また、第2の化合物半導体層12は、InAs1-ySby(0y≦0.3)層であることが好ましい。
第2の化合物半導体層12の、Si基板10の表面の面方位と同じ面に対応するX線回折ピークのロックングカーブの半値幅(FWHM)の値は、1秒以上1200秒以下であり、かつ第2の化合物半導体層12の10μm四方の領域における、表面粗さの二乗平均値(Rrms値)は、0.1nm以上12nm以下であることが好ましい。
また、第1の化合物半導体層11は、GaAs1−zSb(0≦z≦0.3)であり、第2の化合物半導体層12の、Si基板10の面方位と同じ面に対応するX線回折ピークのロックングカーブの半値幅(FWHM)の値は、1秒以上1200秒以下であり、かつ第2の化合物半導体層12の10μm四方の領域における、表面粗さの二乗平均値(Rrms値)は、0.1nm以上5nm以下であることが好ましい。
図2は、本発明に係る化合物半導体積層体の実施形態2を説明するための断面構成図である。図中符号21は化合物半導体積層体、13は第3の化合物半導体を示している。なお、図1と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態2の化合物半導体積層体21は、Si基板10と、このSi基板10上に形成された第1の化合物半導体層11と、この第1の化合物半導体層11上に形成された第3の化合物半導体層13と、該第3の化合物半導体層13上に形成された第2の化合物半導体層12とを備えた化合物半導体積層体である。
第1の化合物半導体層11は、GaAs1−zSb(0≦z≦0.3)であり、第1の化合物半導体層11と、第2の化合物半導体層との間に、第3の化合物半導体層13としてGaSb層を更に備え、第2の化合物半導体層12の、Si基板10の面方位と同じ面に対応するX線回折ピークのロックングカーブの半値幅(FWHM)の値は、1秒以上450秒以下であり、かつ第2の化合物半導体層12の10μm四方の領域における、表面粗さの二乗平均値(Rrms値)は、0.1nm以上3nm以下である。
本実施形態1の化合物半導体積層体1の製造方法は、Si基板10上に第1の化合物半導体層11を形成する工程と、第1の化合物半導体層11上に第1の化合物半導体層11を形成するときよりも高温で第2の化合物半導体層12を形成する工程とを備えている。
本実施形態において、第1の化合物半導体層11は、III−V族化合物半導体であり、第2の化合物半導体層12は、InAs1−xSb(0<x≦0.3)層である。
また、第1の化合物半導体層11は、InAs1−ySb(0≦y≦0.3)であってもよく、第1の化合物半導体層11は、GaAs1−zSb(0≦z≦0.3)であっても良い。
また、本実施形態1において、第2の化合物半導体層12を形成する工程は、In原料とAs原料とSb原料とを同時に照射する工程である。第2の化合物半導体層12を形成する工程におけるSb原料の分子線強度と、第2の化合物半導体層12の形成速度が1時間当たり1μmとなるために必要なIn原料の分子線強度との比が1以上である。
また、As原料は、As分子であることが好ましい。また、As原料は、As分子をクラッキングすることにより生成されるAs分子であることが好ましい。
本発明者は、Si基板10上にInAsを形成する際、Asの蒸気圧が高く再蒸発しやすいために、V族原子の表面の被覆性が十分でなくInAsは3次元成長してしまうのに対して、InSbなどのSb系化合物の形成の際は、Sbの付着係数が高く被覆性が十分に得られることに着目した。そこで、本実施形態においては、第1の化合物半導体層11上に形成される第2の化合物半導体層12の形成時に、Asに加えてSbを同時に照射し、V族原子の表面の被覆性を十分に保ちInAsの3次元成長を防ぐことで、結晶性が良く、かつ表面が平坦なInAs1−xSb(0<x≦0.3)を形成することを可能にした。この際、第2の化合物半導体層12の形成時に基板表面を高温に保つことで、第2の化合物半導体層12中に含まれるSb量を低く抑えることができる。
また、本実施形態2の化合物半導体積層体21の製造方法は、第1の化合物半導体層11は、GaAs1−zSb(0≦z≦0.3)であり、第1の化合物半導体層11の形成工程後、かつ、第2の化合物半導体層12の形成工程前に第3の化合物半導体層13としてGaSb層を形成する工程を更に備えていることが好ましい。
この化合物半導体積層体21は、各種の成膜方法を用いて形成される。例えば、分子線エピタキシー(MBE)法や有機金属気相エピタキシー(MOVPE)法などは好ましい方法である。これらの方法を用いて、化合物半導体積層体を形成する。
本発明により形成した化合物半導体積層体は、この化合物半導体積層体を形成した成膜装置から一旦、大気中に取り出しても良い。大気中に取り出した化合物半導体積層体は、そのままエッチング、電極形成するなどして半導体デバイスを作製しても良いし、化合物半導体積層体を形成したのと同一の成膜装置、或いは別の成膜装置に再度導入し、該積層体上に新たにデバイス層としての化合物半導体積層体を形成しても良い。
また、本発明により化合物半導体積層体を形成した後、この化合物半導体積層体を形成したのと同一の成膜装置において引き続き、或いは真空を保持したまま別の成膜装置に搬送した後、該積層体上に新たに化合物半導体積層体を形成しても良い。
本発明により形成した化合物半導体積層体上に、新たに形成する化合物半導体積層体に用いる材料は、特に制限されない。例えば、GaAs,InAs,GaSb,InSb,InGaPなどが挙げられる。
次に、本実施形態の各構成要件について説明する。
<Si基板>
本実施形態において、Si基板は、Siからなりその上に形成される化合物半導体層を支持することが可能なものであれば厚み、形状は特に制限されない。
Si基板は、化合物半導体積層体の単結晶を成長できるものであることが望ましく、Siの単結晶基板が好ましく用いられる。単結晶基板は、半絶縁性基板であっても良いし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングされた導電性基板であっても良い。単結晶基板の面方位は特に制限はないが、(100)、(111)、(110)等が好ましい。また、これらの面方位に対して1°から5°傾けた面方位を用いることもあるが、この限りではない。
Si基板の表面は、真空中で加熱して酸化膜除去しても良いし、有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行っても良い。
<第1の化合物半導体層>
本実施形態において、第1の化合物半導体層は、Si基板上に形成され、III−V族化合物半導体からなる層であれば特に制限されない。具体的には、AlP,GaP,InP,AlAs,GaAs,InAs,AlSb,GaSb,InSbもしくはこれらの混晶が挙げられるがこの限りではない。
第1の化合物半導体層は、結晶性が良く、かつ表面の平坦性に優れた第2の化合物半導体層を形成するための、バッファ層としての役割を果たす。当然のことながら、バッファ層としての第1の化合物半導体層自体も、結晶性が良く、かつ表面の平坦性も優れていることが好ましい。
第1の化合物半導体層は、高温で形成すると、表面の凹凸が激しくなり、十分な平坦性を確保することができなくなるため、比較的低温で形成することが多い。形成時の温度は、結晶性の観点から150℃以上であることが好ましい。また、形成時の温度は、平坦性確保の観点から400℃以下であることが好ましい。
第1の化合物半導体層は、低温で形成した場合、表面の平坦性は十分であるが、結晶性は必ずしも良くなくなってしまう。但し、第1の化合物半導体層を形成後に、第1の化合物半導体層の温度を上昇させ保持すると、アニール効果によって結晶性、表面の平坦性いずれも改善することができる。例えば、低温で第1の化合物半導体層を形成した後、温度をアニール効果が発現する程度に上昇させて保持した後、高温で第1の化合物半導体層上に第2の化合物半導体層を形成することが可能である。
第1の化合物半導体層の膜厚は、結晶性の確保及び被覆性の観点から5nm以上であることが好ましい。また、第1の化合物半導体層の膜厚は、結晶性やアニール効果による改善効果の観点から50nm以下であることが好ましい。
第1の化合物半導体層は、ノンドープでも良いし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングしても良い。
また、有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行ったSi基板と、第1の化合物半導体層との間に、Asを先行照射させることで、第1の化合物半導体層よりもAs濃度の高い物質が複数独立して存在(島状形成)存在させると、結晶性が良く、表面平坦性が優れた第一の化合物半導体層が得られるので好ましい。これは、第一の化合物半導体層がGaAsである時に特に効果を奏する。
第2の化合物半導体層との格子整合の観点から、第1の化合物半導体層はInAs1−ySbであることが好ましい。 この際、Sb組成yは結晶性確保の観点から、0以上0.1以下であることが望ましい。特に、y=0、すなわち、第1の化合物半導体層がInAsのとき、結晶性が非常に良く好ましい。
結晶性と表面平坦性の確保の観点から、第1の化合物半導体層はGaAs1−zSbであることが好ましい。この際、Sb組成zは、結晶性確保の観点から、0以上0.1以下であることが望ましい。特に、z=0、すなわち、第1の化合物半導体層がGaAsのとき、結晶性が非常に良く好ましい。
<第2の化合物半導体層>
本実施形態において、第2の化合物半導体層は、InAs1−xSb(0<x≦0.3)層である。第2の化合物半導体層は、第1の化合物半導体層上にIn、As、Sb原料を同時照射することで形成される。
優れた表面平坦性を得るためには、Sb原料の分子線強度と、第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なIn原料の分子線強度との比(以下、換算Sb/In分子線強度比と称することがある)が1以上であることが好ましい。
換算Sb/In分子線強度比が1以上であるような、Sb原料の分子線強度は、例えば、GaAs基板上にInSb,GaSb,AlSb,AlGaSbなどの、V族元素がSbのみからなる半導体薄膜を形成する場合、結晶性が良く、優れた平坦性を容易に得るのに、十分なSb原料の分子線強度である。
第2の化合物半導体層のSb組成xは、結晶性確保の観点から0.3以下であり、0以上である事が好ましい。換算Sb/In分子線強度比が1以上であり、且つ、As原料がAs分子の場合、As分子は反応性や付着係数がSbに比べて低いため、Sb組成xは大きくなってしまう場合がある。そのため、As原料は反応性や付着係数が高いAs分子であることが好ましい。As分子は反応性や付着係数が高いため、Sb組成xは、それほど大きくならず、Sb組成0.3以下の第2の化合物半導体を容易に形成することができる。反応性や付着係数の高いAs分子は、例えば、As分子を加熱等によりクラッキングすることにより生成することが可能である。
第2の化合物半導体層の形成時の温度は、第1の化合物半導体層を形成するときよりも高温であれば特に制限されないが、結晶性及び表面平坦性の観点から、400℃以上が好ましい。また、第2の化合物半導体層の形成時の温度は、V族元素であるAs,Sbの過剰な再蒸発を防止して、結晶性及び表面平坦性を確保する観点から550度以下であることが好ましい。
第2の化合物半導体層の形成速度は、結晶性確保の観点から1.5μm/h以下が好ましく、0.3μm/h以下がより好ましい。また、第2の化合物半導体層の形成速度は、形成時間の観点から、0.05μm/h以上が好ましく、0.1μm/h以上がより好ましい。第2の化合物半導体層の形成速度は、所望の結晶性、形成時間に応じて、適宜決めることができる。
第2の化合物半導体層は、ノンドープでも良いし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングしても良い。
<第3の化合物半導体層>
本実施形態の化合物半導体積層体の製造方法において、第1の化合物半導体層の形成工程後、かつ、第2の化合物半導体層の形成工程前に第3の化合物半導体層としてGaSb層を形成する工程を更に備えていてもよい。この第3の化合物半導体層は、結晶性が良く、かつ表面の平坦性に優れた第2の化合物半導体層を形成するための、バッファ層としての役割を果たす。当然のことながら、バッファ層としての第3の化合物半導体層自体も、結晶性が良く、かつ表面の平坦性も優れていることが好ましい。
第3の化合物半導体層は、高温で形成すると、表面の凹凸が激しくなり、十分な平坦性を確保することができなくなるため、比較的低温で形成することが多い。形成時の温度は、結晶性の観点から350℃以上であることが好ましい。また、形成時の温度は、平坦性確保の観点から500℃以下であることが好ましい。
第3の化合物半導体層の膜厚は、結晶性の確保の観点から100nm以上であることが好ましい。また、第1の化合物半導体層の膜厚は、形成時間の観点から1000nm以下であることが好ましい。
第3の化合物半導体層は、ノンドープでも良いし、ドナー不純物やアクセプタ不純物によって、n型やp型にドーピングしても良い。
以下、本発明の各実施例に基づいて説明するが、本発明は、以下の各実施例に限定されるものではなく、その発明の主旨を逸脱しない範囲において、種々変更可能であることは言うまでもない。
まず、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10−8TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層(InAs層)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.33×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs1−xSb層)を、1時間当たり1μmの形成速度で形成した。このとき、Sb原料の分子線強度と、第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なIn原料の分子線強度との比(換算Sb/In分子線強度比)は1.88である。
第2の化合物半導体層の(111)面に対応するX線回折ピークをX線回折装置(PHILIPS社製、PW1830)を用いて解析したところ、Sb組成xは0.105であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM(full width at half maximum;半値全幅)値は956秒であった。さらに、第2の化合物半導体層の10μm四方の領域における表面粗さの二乗平均値Rrmsを原子間力顕微鏡(AFM)で評価したところ、11.5nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、1.91×1013/cm、電子移動度は4014cm/Vsであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が1200秒以下であり、かつ第2の化合物半導体層の10μm四方の領域における表面粗さの二乗平均値Rrmsが12nm以下である化合物半導体基板を実現した。
まず、上述した実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10−8TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.33×10−6TorrのSbとを同時に照射することにより、膜厚20nmの第1の化合物半導体層(InAs1−ySb)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.33×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs1−xSb層)を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/In分子線強度比は1.88である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成xは0.110であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は980秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、11.3nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、1.89×1013/cm、電子移動度は4130cm/Vsであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が1200秒以下であり、かつ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが12nm以下である化合物半導体基板を実現した。
まず、上述した実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が6×10−8TorrのGaと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層(GaAs)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.33×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs1−xSb層)を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/In分子線強度比は1.88である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成xは0.087であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブの、FWHM値は993秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、3.5nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、9.83×1012/cm、電子移動度は5310cm/Vsであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が1200秒以下であり、かつ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが5nm以下である化合物半導体基板を実現した。
まず、上述した実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が6×10−8TorrのGaと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.33×10−6TorrのSbとを同時に照射することにより、膜厚20nmの第1の化合物半導体層(GaAs1−zSb)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.33×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs1−xSb層)を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/In分子線強度比は1.88である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成xは0.090であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は985秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、3.2nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、9.70×1012/cm、電子移動度は5220cm/Vsであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が1200秒以下であり、かつ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが5nm以下である化合物半導体基板を実現した。
まず、上述した実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が8×10−8TorrのGaと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層(GaAs)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が380℃になるまで加熱し、温度が一定になったところで、分子線強度が8×10−7TorrのGaと、分子線強度が1.57×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第3の化合物半導体層(GaSb)を、1時間当たり1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が9×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.57×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs1−xSb層)を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/In分子線強度比は1.80である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成xは0.123であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブの、FWHM値は423秒であった。
この際、ロッキングカーブにおいて第2の化合物半導体層(InAs1−xSb層)と第3の化合物半導体層(GaSb)とに対応するピークが一部重複していたので、ガウス関数によりそれぞれのピークをフィッティングし、ピークの分離を行い、前記第2の化合物半導体層のFWHM値を求めた。
この際、GaSbのピーク位置は、2θ/ωスキャンにおける、第2の化合物半導体層(InAs1−xSb層)と第3の化合物半導体層(GaSb)とのピーク位置の差から決定した。
さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、2.8nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、5.48×1012/cm、電子移動度は19080cm/Vsであった。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が450秒以下であり、かつ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現した。
まず、上述した実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が8×10−8TorrのGaと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.57×10−6TorrのSbとを同時に照射することにより、とを同時に照射することにより、膜厚20nmの第1の化合物半導体層(GaAs1−zSb)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が380℃になるまで加熱し、温度が一定になったところで、分子線強度が8×10−7TorrのGaと、分子線強度が1.57×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第3の化合物半導体層(GaSb)を、1時間当たり1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が9×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子と、分子線強度が1.57×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs1−xSb層)を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/In分子線強度比は1.80である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成xは0.128であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブの、FWHM値は435秒であった。
さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、2.4nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、5.60×1012/cm、電子移動度は19250cm/Vsであった。第2の化合物半導体層と格子整合した第3の化合物半導体層をバッファ層として用いることにより、電子移動度が大きく向上した。
すなわち、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が450秒以下であり、且つ、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現した。
第2の化合物半導体層の形成温度を380度とする以外は、上述した実施例5と同様の方法で化合物半導体積層体を得た。このとき、換算Sb/In分子線強度比は1.73であった。
この化合物半導体積層体の第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成xは0.226であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブの、FWHM値は1163秒であった。この際、第3の化合物半導体層(GaSb)に対応するピークと重複していたが、実施例5に記載の手法によりピーク分離を行い、FWHM値を求めた。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、4.4nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、7.75×1012/cm2、電子移動度は7139cm/Vsであった。
第2の化合物半導体層の形成温度を430度とする以外は、上述した実施例5と同様の方法で化合物半導体積層体を得た。このとき、換算Sb/In分子線強度比は1.91であった。
この化合物半導体積層体の第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成xは0.162であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は774秒であった。この際、第3の化合物半導体層(GaSb)に対応するピークと重複していたが、実施例5に記載の手法によりピーク分離を行い、FWHM値を求めた。さらに、第2の化合物半導体層の10μm四方の領域における表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、3.4nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、5.38×1012/cm2、電子移動度は17571m/Vsであった。
第2の化合物半導体層の形成温度を530度とする以外は、上述した実施例5と同様の方法で化合物半導体積層体を得た。このとき、換算Sb/In分子線強度比は1.72であった。
この化合物半導体積層体の第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、Sb組成xは0.169であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブの、FWHM値は656秒であった。この際、第3の化合物半導体層(GaSb)に対応するピークと重複していたが、実施例5に記載の手法によりピーク分離を行い、FWHM値を求めた。さらに、第2の化合物半導体層の10μm四方の領域における表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、3.5nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、3.51×1012/cm2、電子移動度は15551m/Vsであった。
[比較例1]
上述した実施例1,2に対する比較例について以下に説明する。
まず、上述した実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が7×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層(InAs)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子とを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs層)を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/In分子線強度比は、第2の化合物半導体層の形成時にSbを同時照射していないので、0である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、第2の化合物半導体層の形成時にSbを同時照射していないので、Sb組成xは0であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は586秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、30.3nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、1.66×1013/cm、電子移動度は4191cm/Vsであった。
上述した実施例1,2と比較例1を比較した場合、Rrms値が圧倒的に大きくなってしまうことがわかる。第2の化合物半導体層の形成時にSbを同時照射していない場合、第2の化合物半導体層は3次元成長してしまう。この状態で、Rrms値を下げるためには、第2の化合物半導体層形成時の基板温度を下げなければならないが、そうすると結晶性は悪化し、FWHM値は増大してしまう。
すなわち、第2の化合物半導体層の形成時にSbを同時照射していない場合、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が1200秒以下であり、かつ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが、12nm以下である化合物半導体基板を実現することができない。
[比較例2]
上述した実施例3,4に対する比較例について以下に説明する。
まず、上述した実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が6×10−8TorrのGaと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層(GaAs)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が7×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキングすなわち加熱して生成したAs分子とを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs層)を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/In分子線強度比は、第2の化合物半導体層の形成時にSbを同時照射していないので、0である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、第2の化合物半導体層の形成時にSbを同時照射していないので、Sb組成xは0であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は458秒であった。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、22.1nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、4.30×1012/cm、電子移動度は8812cm/Vsであった。
上述した実施例3,4と比較例2を比較した場合、FWHM値が小さくなった一方、Rrms値が圧倒的に大きくなってしまうことがわかった。
すなわち、第2の化合物半導体層の形成時にSbを同時照射していない場合、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が1200秒以下であり、かつ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが、5nm以下である化合物半導体基板を実現することができない。
[比較例3]
まず、上述した実施例1と同様に、Si(111)基板の表面の有機物、金属等の汚染物質を除去した後、濃度1.0wt%のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。
これを直ちにMBE装置内に導入し、1×10−6Torr(1.333×10−6Pa)以下の真空中で、基板温度が300℃になるまで加熱し、温度が一定になったところでAsを照射した。
引き続き、分子線強度が6×10−8TorrのGaと、分子線強度が3×10−5TorrのAs分子をクラッキング、すなわち加熱して生成したAs分子とを同時に照射することにより、膜厚20nmの第1の化合物半導体層(GaAs)を、1時間当たり0.1μmの形成速度で形成した。
その後、基板温度が380℃になるまで加熱し、温度が一定になったところで、分子線強度が6×10−7TorrのGaと、分子線強度が1.30×10−6TorrのSbとを同時に照射することにより、膜厚700nmの第3の化合物半導体層(GaSb)を、1時間当たり1μmの形成速度で形成した。
その後、基板温度が480℃になるまで加熱し、温度が一定になったところで、分子線強度が9×10−7TorrのInと、分子線強度が3×10−5TorrのAs分子をクラッキング、すなわち加熱して生成したAs分子とを同時に照射することにより、膜厚700nmの第2の化合物半導体層(InAs層)を、1時間当たり1μmの形成速度で形成した。このとき、換算Sb/In分子線強度比は、第2の化合物半導体層の形成時にSbを同時照射していないので、0である。
第2の化合物半導体層の(111)面に対応するX線回折ピークを解析したところ、第2の化合物半導体層の形成時にSbを同時照射していないので、Sb組成xは0であった。また、第2の化合物半導体層の、(111)面に対応するX線回折ピークのロッキングカーブのFWHM値は792秒であった。この際、第3の化合物半導体層(GaSb)に対応するピークと重複していたが、実施例5に記載の手法によりピーク分離を行い、半値幅を求めた。さらに、第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrms値を原子間力顕微鏡(AFM)で評価したところ、13.9nmであった。
第2の化合物半導体層の特性を公知のファンデルポー法により測定したところ、シートキャリア濃度は、5.55×1012/cm、電子移動度は11247cm/Vsであった。
上述した実施例5,6と比較例3を比較した場合、Rrms値が圧倒的に大きくなってしまうことがわかった。さらに、電子移動度が大きく下がることが分かった。
すなわち、第2の化合物半導体層の形成時にSbを同時照射していない場合、第2の化合物半導体層の、Si基板の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が450秒以下であり、かつ第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値Rrmsが3nm以下である化合物半導体基板を実現することができない。
上述した実施例1乃至9及び比較例1乃至3を以下の表1にまとめた。
Figure 0006088281
以上のように、前記第2の化合物半導体層を形成する工程が、In原料とAs原料とSb原料とを同時に照射する工程であり、得られる第2の化合物半導体層が、InAs1−xSb(0<x≦0.3)層であることにより、表面粗さの二乗平均値Rrms値が12nm以下、かつ、Si基板の表面の面方位と同じ面に対応するX線回折ピークのロッキングカーブのFWHM値が1200秒以下のInAsを含む極めて高品質な化合物半導体層がSi基板上で得られることが理解される。換言するならば、本実施形態の化合物半導体積層体の製造方法により、結晶性が良く、且つ、表面の平坦性に優れたInAs1−xSb(0<x≦0.3)層がSi基板上で得られることが理解される。
また、上述した実施例5,7乃至9から、第2の化合物半導体層の形成温度を430度以上530度以下にすることにより、Rrms値が12nm以下、FWHM値が1200秒以下であり、かつ、電子移動度が15000cm/Vsを超える高移動度な化合物半導体層がSi上に得られることが理解される。
本発明の化合物半導体積層体の製造方法によれば、結晶性が良く、かつ表面の平坦性に優れたInAs1−xSb(0<x≦0.3)層がSi基板上に得られる。また、本発明の化合物半導体積層体の製造方法によって得られた化合物半導体積層体は結晶性が良く、かつ表面の平坦性に優れているため、HEMTやHBTなどの高速電子デバイス,磁気センサ,LEDやLDなどの光デバイス,太陽電池など多岐に渡る半導体装置に適用することが可能である。
1 化合物半導体積層体
10 Si基板
11 第1の化合物半導体
12 第2の化合物半導体
13 第3の化合物半導体
21 化合物半導体積層体

Claims (9)

  1. Si基板上に第1の化合物半導体層を形成する工程と、
    前記第1の化合物半導体層上に、該第1の化合物半導体層を形成するときよりも高温で第2の化合物半導体層を形成する工程とを備える化合物半導体積層体の製造方法であって、
    前記第1の化合物半導体層は、III−V族化合物半導体であり、
    前記第2の化合物半導体層は、InAs1-xSbx(0<x≦0.3)層であり、
    前記第2の化合物半導体層を形成する工程は、In原料とAs原料とSb原料とを同時に照射する工程であり、
    前記第2の化合物半導体層を形成する工程におけるSb原料の分子線強度と、前記第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なIn原料の分子線強度との比が1以上であることを特徴とする化合物半導体積層体の製造方法。
  2. 前記第1の化合物半導体層は、InAs1-ySby(0≦y≦0.3)であることを特徴とする請求項1に記載の化合物半導体積層体の製造方法。
  3. 前記第1の化合物半導体層は、GaAs1-zSbz(0≦z≦0.3)であることを特徴とする請求項1に記載の化合物半導体積層体の製造方法。
  4. 前記第1の化合物半導体層は、GaAs1-zSbz(0≦z≦0.3)であり、前記第1の化合物半導体層の形成工程後、かつ、第2の化合物半導体層の形成工程前に第3の化合物半導体層としてGaSb層を形成する工程を更に備えることを特徴とする請求項1,2又は3に記載の化合物半導体積層体の製造方法。
  5. 前記As原料は、As2分子であることを特徴とする請求項1乃至4のいずれかに記載の化合物半導体積層体の製造方法。
  6. 前記As原料は、As4分子をクラッキングすることにより生成されるAs2分子であることを特徴とする請求項1乃至4のいずれかに記載の化合物半導体積層体の製造方法。
  7. Si基板と、該Si基板上に形成された第1の化合物半導体層と、該第1の化合物半導体層上に形成された第2の化合物半導体層とを備えた化合物半導体積層体であって、
    前記第1の化合物半導体層は、GaAs,GaSb,InAs,InSb及びこれらの混晶のいずれか1つもしくは2つ以上の積層構造であり、
    前記第2の化合物半導体層は、InAs1-ySby(0y≦0.3)層であり、
    前記第2の化合物半導体層の、前記Si基板の表面の面方位と同じ面に対応するX線回折ピークの半値幅の値は、1秒以上1200秒以下であり、かつ前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値は、0.1nm以上12nm以下であることを特徴とする化合物半導体積層体。
  8. 前記第1の化合物半導体層は、GaAs1-zSbz(0≦z≦0.3)であり、
    前記第2の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークの半値幅の値は、1秒以上1200秒以下であり、かつ前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値は、0.1nm以上5nm以下であることを特徴とする請求項7に記載の化合物半導体積層体。
  9. 前記第1の化合物半導体層は、GaAs1-zSbz(0≦z≦0.3)であり、第1の化合物半導体層と、第2の化合物半導体層との間に、第3の化合物半導体層としてGaSb層を更に備え、
    前記第2の化合物半導体層の、前記Si基板の面方位と同じ面に対応するX線回折ピークの半値幅の値は、1秒以上450秒以下であり、かつ前記第2の化合物半導体層の10μm四方の領域における、表面粗さの二乗平均値は、0.1nm以上3nm以下であることを特徴とする請求項7に記載の化合物半導体積層体。
JP2013029329A 2013-02-18 2013-02-18 化合物半導体積層体及びその製造方法 Active JP6088281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013029329A JP6088281B2 (ja) 2013-02-18 2013-02-18 化合物半導体積層体及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013029329A JP6088281B2 (ja) 2013-02-18 2013-02-18 化合物半導体積層体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014157994A JP2014157994A (ja) 2014-08-28
JP6088281B2 true JP6088281B2 (ja) 2017-03-01

Family

ID=51578674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013029329A Active JP6088281B2 (ja) 2013-02-18 2013-02-18 化合物半導体積層体及びその製造方法

Country Status (1)

Country Link
JP (1) JP6088281B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6153224B2 (ja) * 2013-09-20 2017-06-28 国立研究開発法人物質・材料研究機構 表面の平坦性および結晶構造の完全性に優れたGaSb/InAs/Si(111)構造とその形成方法、並びにその構造を用いたMOSデバイスおよび赤外線検出デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927519A (ja) * 1982-08-03 1984-02-14 Asahi Chem Ind Co Ltd インジウム−アンチモン−ヒ素系化合物半導体薄膜の製造方法
JPH09153460A (ja) * 1995-12-01 1997-06-10 Matsushita Electric Ind Co Ltd 半導体薄膜およびその製造方法並びに磁電変換素子
JP2003007617A (ja) * 2001-06-19 2003-01-10 Sharp Corp 化合物半導体の製造方法および化合物半導体、並びに、化合物半導体装置
JP5536339B2 (ja) * 2006-11-30 2014-07-02 旭化成株式会社 薄膜積層体及びそれを用いた薄膜磁気センサ並びにその製造方法
JP5314261B2 (ja) * 2007-08-31 2013-10-16 旭化成エレクトロニクス株式会社 半導体磁気抵抗素子およびその設計方法
JP2010225870A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体素子
JP5048033B2 (ja) * 2009-10-01 2012-10-17 旭化成エレクトロニクス株式会社 半導体薄膜素子の製造方法
JP5772290B2 (ja) * 2011-06-27 2015-09-02 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014157994A (ja) 2014-08-28

Similar Documents

Publication Publication Date Title
TWI681565B (zh) 利用超晶格磊晶層對磊晶剝離薄膜裝置行非破壞性晶圓回收
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するiii族窒化物半導体構造
US20170047223A1 (en) Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer
CN103311393B (zh) 氮化物半导体元件和氮化物半导体晶片
KR102356432B1 (ko) 흑연 기판 상의 iii-v족 또는 ii-vi족 화합물 반도체 막
WO2009084239A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
WO2009084240A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP2018056591A (ja) 窒化物半導体装置および窒化物半導体基板
JP2010225870A (ja) 半導体素子
US9082616B2 (en) III-V device and method for manufacturing thereof
US8389995B2 (en) Epitaxial solid-state semiconducting heterostructures and method for making same
US9245748B2 (en) Methods for growing III-V materials on a non III-V material substrate
JP6088281B2 (ja) 化合物半導体積層体及びその製造方法
JP6050595B2 (ja) 化合物半導体基板及びその製造方法
JP6233070B2 (ja) 半導体積層体および半導体装置、ならびにそれらの製造方法
JP2014175598A (ja) 化合物半導体積層体及び半導体装置
US8227327B2 (en) Method for epitaxial growth
JP6241939B2 (ja) デバイス作製用基板、その製造方法及び近赤外線発光デバイス
JP6130774B2 (ja) 半導体素子とその作製方法
JP2015053386A (ja) 化合物半導体基板の製造方法及び化合物半導体基板
WO2011105066A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2009105231A (ja) 半導体基板およびその製造方法、ならびに半導体装置
US9419081B2 (en) Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases
JP2016039314A (ja) 化合物半導体基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170203

R150 Certificate of patent or registration of utility model

Ref document number: 6088281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350