JP2016039314A - 化合物半導体基板 - Google Patents

Abstract

【課題】結晶性が良い化合物半導体層をＳｉ基板上に容易に形成可能な化合物半導体基板を提供する。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に形成された上部バッファ層３と、を備え、上部バッファ層３は、ＧａＡｓ層３１とＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層３２とが繰り返し積層された構造を有する。この繰り返し積層された構造は、１つのＧａＡｓ層３１と１つの前記ＧａＡｓ_１−ｘＳｂ_ｘ層３２とを含む薄膜積層部３０が、例えば１０層積層された構造である。
【選択図】図１

Description

本発明は、化合物半導体基板に関する。

ＧａＡｓに代表される化合物半導体は、Ｓｉでは得ることのできない特性を発現することができるため、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）やＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの高速電子デバイスや、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｅｄ Ｄｉｏｄｅ）、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）などの光デバイス、高効率の太陽電池、磁気センサなど多岐に渡るデバイスへの応用が進められている。

これらのデバイスにおいて、良好な特性、信頼性を得るためには、その上にデバイス層を形成するための基板上に、表面が平坦であり、転位などの結晶欠陥が少ない化合物半導体層を形成する技術が重要である。基板材料としてＧａＡｓやＩｎＰなどの単結晶からなる化合物半導体を用いると、Ｓｉを用いた場合よりも比較的容易に表面が平坦であり、結晶欠陥が少ない化合物半導体を形成することができる。このため、基板材料としては、化合物半導体がよく用いられている。

しかしながら、化合物半導体を用いた場合、一般的に大型の単結晶を得るのが難しく、基板の大口径化がＳｉよりも難しい。またＧａＡｓやＩｎＰは、Ｓｉと比較すると、脆くて割れやすい上、価格の上でも高価である。
そこで、安価で割れにくく、大口径化が容易なＳｉ基板の上に化合物半導体層を形成した化合物半導体基板が注目されている。高品質の化合物半導体層をＳｉ基板上に形成することができれば、優れた特徴をもつ化合物半導体のデバイスと、Ｓｉ上の大規模な信号処理回路とを融合させたＯＥＩＣ（Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などについても利用が可能となる。

しかしながら、Ｓｉ基板上に化合物半導体層を形成する場合、格子定数や熱膨張係数が大きく異なるため、これに起因したミスフイットが生じてしまい、結晶欠陥が多く発生してしまう。例えば、ＳｉとＧａＡｓとの間では、格子定数は約４％の差が存在し、線膨張係数は３倍もの差がある。したがって、Ｓｉ基板上に、結晶欠陥が少ないＧａＡｓを形成することは容易ではない。

Ｓｉ基板上に、結晶欠陥が少ない化合物半導体薄膜を形成するためには、Ｓｉ基板表面の自然酸化膜除去と、表面処理の工程とが重要となる。例えば、特許文献１によると、Ｓｉ基板上にＡｓを含む化合物半導体を設けた化合物半導体基板において、Ｓｉ基板と、化合物半導体層との界面に、化合物半導体層よりもＡｓの濃度が高い物質を島状に存在させる方法が提案されている。

国際公開第２００９／０３５０７９号

特許文献１に開示された技術によれば、Ｓｉ基板上に結晶性が良いＧａＡｓを形成することができる。しかしながら、Ｓｉ基板上に転位密度１×１０^７ｃｍ^−２以下の、ＧａＡｓを形成することは容易ではない。
Ｓｉ基板上に、結晶欠陥が少ない化合物半導体薄膜を形成するために、化合物半導体薄膜の形成途中或いは形成後に繰り返し熱アニールする方法が知られている。しかしながら、一般にこの技術では、Ｓｉ基板上に形成されるＧａＡｓの転位密度は１×１０^７ｃｍ^−２より大きく、転位密度１×１０^７ｃｍ^−２以下のＧａＡｓを形成することは極めて困難である。また、化合物半導体層の温度を、７００℃以上のアニール温度と３００℃以下の低温とに複数回にわたり変化させるため多大な時間を必要とする。

また、超格子層を形成することで、転位を低減する方法が知られている。一般に、超格子の技術により転位の低減効果を発揮するためには、超格子層を形成する前の下層において転位密度を１×１０^８ｃｍ^−２以下に低減しておく必要がある。このため、熱アニールの繰り返しで転位密度を低減した後に、超格子を形成することが多い。
例えば、熱アニール法により転位密度を１×１０^８ｃｍ^−２以下に低減したのち、ＩｎＧａＡｓ層とＧａＡｓ層との超格子を形成することで、ＩｎＧａＡｓ層とＧａＡｓ層との界面で転位を曲折し、転位密度を低減する方法が知られている。この技術によれば、Ｓｉ基板上に転位密度が１×１０^７ｃｍ^−２以下のＧａＡｓを形成することができる。しかしながら、この技術は熱アニールが必要であり、時間がかかる。
そこで、本発明は、このような事情に鑑みてなされたものであって、結晶性が良い化合物半導体層をＳｉ基板上に容易に形成可能な化合物半導体基板を提供することを目的とする。

本発明者は、上記課題を解決するために鋭意研究を重ねた結果、ＧａＡｓ／Ｓｉ界面近傍から発生した転位がＧａＡｓＳｂ層とＧａＡｓ層との界面において曲折することを見出した。そして、本発明者は、ＧａＡｓＳｂ層とＧａＡｓ層との界面を積極的に活用して、結晶転位密度が１×１０^７ｃｍ^−２未満という、結晶欠陥が少ないＧａＡｓを容易に形成可能な本発明をなすに至った。
すなわち、本発明の一態様に係る化合物半導体基板は、Ｓｉ基板と、前記Ｓｉ基板上に形成された第１のバッファ層と、を備え、前記第１のバッファ層は、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層とが繰り返し積層された構造を有することを特徴とする。

また、上記の化合物半導体基板において、前記繰り返し積層された構造は、１つの前記ＧａＡｓ層と１つの前記ＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層とを含む薄膜積層部が、５つ以上積層された構造であることを特徴としてもよい。
また、上記の化合物半導体基板において、１つの前記ＧａＡｓ層の厚みと、１つの前記ＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層の厚みは、それぞれ５０ｎｍ以下であることを特徴としてもよい。
また、上記の化合物半導体基板において、前記Ｓｉ基板と前記第１のバッファ層との間に配置された第２のバッファ層、をさらに備えることを特徴としてもよい。

また、上記の化合物半導体基板において、前記第２のバッファ層は、前記Ｓｉ基板上に形成された第１の化合物半導体層と、前記第１の化合物半導体層上に形成された第２の化合物半導体層と、前記第２の化合物半導体層上に形成された第３の化合物半導体層と、を備え、前記第１の化合物半導体層はＧａＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦０．１）層であり、前記第２の化合物半導体層はＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層であり、前記第３の化合物半導体層はＧａＡｓ層であることを特徴としてもよい。

また、上記の化合物半導体基板において、前記第３の化合物半導体層の、前記Ｓｉ基板の面方位と同じ面に対応するＸ線回折ピークのロッキングカーブの半値幅であるＦＷＨＭ値は、２００秒以下であることを特徴としてもよい。
また、上記の化合物半導体基板において、前記第１の化合物半導体層は、ＧａＡｓ層であることを特徴としてもよい。

本発明の一態様によれば、結晶性が良い化合物半導体層をＳｉ基板上に容易に形成可能な化合物半導体基板を提供することができる。

本発明の実施形態に係る化合物半導体基板１００の構成例を示す断面図である。 上部バッファ層３の構成例を示す断面図である。 実施例を説明するための図である。 参考例を説明するための図である。

以下、本発明の実施形態について説明する。
＜実施形態＞
図１は、本発明の実施形態に係る化合物半導体基板１００の構成例を示す断面図である。
この化合物半導体基板１００は、Ｓｉ基板１と、Ｓｉ基板１上に形成された化合物半導体層５と、を備える。また、化合物半導体層５は、下部バッファ層２（第２のバッファ層とも称する）と、下部バッファ層２上に形成された上部バッファ層３（第１のバッファ層とも称する）と、上部バッファ層３上に形成された最上層４とを有する。
本発明の実施形態の化合物半導体基板は、Ｓｉ基板上に上部バッファ層３を備えることにより、結晶性が良い化合物半導体層（特に結晶性の良い最上層４）を容易に形成が可能になる。より結晶性の良い化合物半導体層を得る観点から、下部バッファ層２を備えていることが好ましい。

本発明の実施形態において、化合物半導体層５は各種の成膜方法を用いて形成する。例えば、分子線エピタキシー（ＭＢＥ）法や有機金属気相エピタキシー（ＭＯＶＰＥ）法などは好ましい方法である。これらの方法を用いて、Ｓｉ基板１上に化合物半導体層５を形成する。化合物半導体層５の形成工程では、化合物半導体層５を構成する各層の形成途中で基板を成膜装置から一旦、大気中に取り出してもよい。

また、形成後の化合物半導体基板１００を成膜装置から大気中に取り出して、化合物半導体層５をエッチング、電極形成するなどして半導体デバイスを作製してもよいし、化合物半導体基板１００を形成した成膜装置と同一の成膜装置（或いは、別の成膜装置）に再度導入し、化合物半導体基板１００上に新たにデバイス層としての化合物半導体層を形成してもよい。

また、化合物半導体基板１００を形成した後、この化合物半導体基板１００を形成した成膜装置と同一の成膜装置において真空を保持したまま引き続き（或いは、真空を保持したまま別の成膜装置に導入し）、化合物半導体基板１００上に新たに化合物半導体層を形成してもよい。この新たに形成する化合物半導体層の材料は特に制限されないが、例えば、ＧａＡｓ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＧａＡｓ、ＩｎＧａＰなどが挙げられる。

図１に示す化合物半導体基板１００の各層について、さらに詳しく説明をする。
（１）Ｓｉ基板
本発明の実施形態において、Ｓｉ基板１は、Ｓｉからなりその上に形成される化合物半導体層５を支持することが可能なものであれば特に制限されない。Ｓｉ基板１は、一般に単結晶を成長できるものであれば特に制限されず、Ｓｉの単結晶基板が好ましく用いられる。Ｓｉ基板１は、半絶縁性基板であってもよいし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングされた導電性基板であってもよい。

Ｓｉ基板１の面方位は特に制限はないが、（１００）、（１１１）、（１１０）等が好ましい。優れた結晶性の観点からＳｉ基板１の面方位は（１１１）であることが好ましい。また、これらの面方位に対して１°から５°傾けた面方位を用いることもある。Ｓｉ基板１の表面は、真空中で加熱して酸化膜を除去してもよいし、有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行ってもよい。

（２）化合物半導体層
化合物半導体層５は、Ｓｉ基板１上に形成され、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層とからなる積層体であれば特に制限されない。化合物半導体層５はノンドープでもよいし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングしてもよい。また、化合物半導体層５のうち、Ｓｉ基板１に近接する化合物半導体層５は、上層を形成するためのバッファ層としての役割を果たす。したがって、結晶性と表面平坦性に優れていることが好ましい。

（２．１）下部バッファ層
下部バッファ層２は、Ｓｉ基板１上に形成された第１の化合物半導体層２１と、第１の化合物半導体層２１上に形成された第２の化合物半導体層２２と、第２の化合物半導体層２２上に形成された第３の化合物半導体層２３とを備える。
第１の化合物半導体層２１は、ＧａＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦０．１）層であり、例えばＧａＡｓ層である。第２の化合物半導体層２２は、ＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層である。第３の化合物半導体層２３は、ＧａＡｓ層である。なお、後述の実施例で説明するように、第３の化合物半導体層２３の、Ｓｉ基板１の面方位と同じ面に対応するＸ線回折ピークのロッキングカーブの半値幅であるＦＷＨＭ値は、２００秒以下である。

（２．１．１）第１の化合物半導体層
第１の化合物半導体層２１は、化合物半導体層５のうちＳｉ基板１に最近接する層である。第１の化合物半導体層２１は、上層を形成するためのバッファ層としての役割を果たす。したがって、第１の化合物半導体層２１は、結晶性と表面平坦性に優れていることが好ましい。この第１の化合物半導体層２１を高温で形成すると、表面の凹凸が激しくなり、十分な平坦性を確保することができなくなるため、比較的低温で形成することが多い。

一方で、第１の化合物半導体層２１を低温で形成した場合、表面の平坦性は十分であるが、結晶性は必ずしも良くなくなってしまう。但し、Ｓｉ基板１最近接の化合物半導体層５を低温で形成後に、基板温度を上昇させ保持すると、アニール効果によって結晶性、表面の平坦性何れも改善することができる。
したがって、第１の化合物半導体層２１の形成時の温度は、結晶性の観点から１５０℃以上であることが好ましく、平坦性確保の観点から３５０℃以下であることが好ましい。また温度をアニール効果が発現する程度に上昇させて保持した後または同時に、高温で第１の化合物半導体層２１上に第２の化合物半導体層２２を形成することが多い。

第１の化合物半導体層２１がＧａＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦０．１）層である場合、第１の化合物半導体層２１のＳｂ組成ｙは、結晶性の観点から、０より大きく０．１以下（すなわち、０＜ｙ≦０．１）であることが好ましく、０．０５以下（すなわち、０＜ｙ≦０．０５）であることがさらに好ましい。また、ｙ＝０、すなわち第１の化合物半導体層２１がＧａＡｓ層である場合、結晶性が非常に良く好ましい。

第１の化合物半導体層２１を形成する際、Ｓｉ基板１の有機物、金属等の汚染物質を除去した後、フッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行う。そして、この水素処理を行ったＳｉ基板１と化合物半導体層５の間に、Ａｓを先行照射させる。これにより、Ｓｉ基板１に接する化合物半導体層５よりもＡｓ濃度の高い物質を島状に存在させると、結晶性が良く、優れた表面の平坦性が得られるので好ましい。
第１の化合物半導体層２１は、ノンドープでもよいし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングしてもよい。

（２．１．２）第２の化合物半導体層
第２の化合物半導体層２２は、化合物半導体層５が有するＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層のうち、Ｓｉ基板１に最近接する層である。第２の化合物半導体層２２は、第２の化合物半導体層２２より上の上層を形成するためのバッファ層としての役割を果たす。したがって、第２の化合物半導体層２２も、結晶性と表面平坦性に優れていることが好ましい。第２の化合物半導体層２２は、ノンドープでもよいし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングしてもよい。

結晶性と表面平坦性に優れたＧａＡｓ_１−ｘＳｂ_ｘ層は、例えば成長温度を高くし、形成速度を小さくすることにより形成することができる。したがって、第２の化合物半導体層２２の形成時の温度は、結晶性及び表面平坦性の観点から５５０℃以上であることが好ましく、Ｖ族元素であるＡｓ，Ｓｂの再蒸発を防止して、結晶性及び表面平坦性を確保する観点から７００℃以下であることが好ましい。

第２の化合物半導体層２２の形成速度は、結晶性確保の観点から０．２μｍ／ｈ以下が好ましく、０．１μｍ／ｈ以下がより好ましい。また、第２の化合物半導体層２２の形成速度は、形成時間の観点から、０．０１μｍ／ｈ以上が好ましい。なお、形成速度は、所望の結晶性、形成時間に応じて、適宜決めることができる。ここでいう形成速度とは、形成した膜厚を形成に要した時間で割り算した値である。通常、Ｇａは付着係数が高いため、供給されたＧａ原料は全て膜中に取り込まれる。すなわち、形成速度はＧａフラックスに比例する。しかしながら、基板温度が高い場合、供給されたＧａの一部は、再蒸発してしまい、膜中に取り込まれない。すなわち、必ずしもＧａフラックスと形成速度が比例しない。

第２の化合物半導体層２２の膜厚は、十分な結晶性確保の観点から０．０５μｍ以上が好ましく、また、形成時間の観点から０．３μｍ以下が好ましい。表面平坦性確保の観点から、第２の化合物半導体層２２の形成工程では、ＧａＡｓ_１−ｘＳｂ_ｘ層の形成速度が１時間当たり１μｍとなるために必要なＧａ原料の分子線強度に対するＳｂ原料の分子線強度の比（以下、換算Ｓｂ／Ｇａ分子線強度比と称することがある）が、１以上であることが好ましい。

第２の化合物半導体層２２のＳｂ組成ｘは、結晶性確保の観点から０．１以下が好ましい。Ｓｂ組成ｘを０．１以下にするために、Ａｓ原料は反応性や付着係数が高いＡｓ_２分子であることが好ましい。Ａｓ_２分子は反応性や付着係数が高いため、Ｓｂ組成ｘはそれほど大きくならず、Ｓｂ組成ｘが０．１以下である第２の化合物半導体層２２を容易に形成することができる。反応性や付着係数の高いＡｓ_２分子は、例えばＡｓ_４分子を加熱等によりクラッキングすることにより生成することが可能である。

（２．１．３）第３の化合物半導体層
第３の化合物半導体層２３は、ＧａＡｓ層である。第３の化合物半導体層２３の形成時の温度は、結晶性及び表面平坦性の観点から、５５０℃以上であることが好ましい。また、第３の化合物半導体層２３の形成時の温度は、Ｖ族元素であるＡｓの再蒸発を防止して、結晶性及び表面平坦性を確保する観点から７００℃以下であることが好ましい。第３の化合物半導体層２３は、ノンドープでもよいし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングしてもよい。

ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層との界面による転位曲折の効果を十分に発揮するためには、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層との界面の転位密度が１×１０^８ｃｍ^−２以下であることが好ましい。そのため、なるべく下層にて転位密度が低く抑えられていることが好ましい。すなわち、第３の化合物半導体層のうち、上部バッファ層３との界面側（例えば該界面から約０．３μｍ）の転位密度は、１×１０^８ｃｍ^−２以下であることが好ましい。
また、一般に、格子定数が一定である層の膜厚が増加するにつれて転位密度が減少していくため、Ｓｉ基板１に最近接となるＧａＡｓ_１−ｘＳｂ_ｘの直上のＧａＡｓ層は、ある程度膜厚が厚いことが好ましい。したがって、第３の化合物半導体層２３の膜厚は０．５μｍ以上であることが好ましく、形成時間の観点から１０μｍ以下が好ましい。

第３の化合物半導体層２３における、前記Ｓｉ基板の面方位と同じ面に対応するＸ線回折ピークのロッキングカーブの半値幅であるＦＷＨＭ値は、２００秒以下であることが好ましい。
第３の化合物半導体層２３の形成速度は、結晶性確保の観点から５μｍ／ｈ以下が好ましく、３μｍ／ｈ以下がより好ましい。また、第３の化合物半導体層２３の形成速度は、形成時間の観点から、０．１μｍ／ｈ以上が好ましい。第３の化合物半導体層２３の形成速度は、所望の結晶性、形成時間に応じて、適宜決めることができる。

（２．２）上部バッファ層
図２は、上部バッファ層３の構成例を示す断面図である。上部バッファ層３は、ＧａＡｓ層３１とＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層３２とが繰り返し積層された構造を有する。この繰り返し積層された構造は、１つのＧａＡｓ層３１と１つのＧａＡｓ_１−ｘＳｂ_ｘ層３２とを含む薄膜積層部３０が、複数の層（例えば、３０_ｉ〜３０_ｉ＋９の１０層）積層された構造である。上部バッファ層３は、ノンドープでもよいし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングしてもよい。

上部バッファ層３は、最上層４を形成するためのバッファ層としての役割を果たす。したがって、上部バッファ層３も、結晶性と表面平坦性に優れていることが好ましい。
ここで、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層との界面で転位が曲折することから、化合物半導体層５では、ＧａＡｓ層３１とＧａＡｓ_１−ｘＳｂ_ｘ層３２との界面の数が多いことが好ましい。したがって、上部バッファ層３に含まれるＧａＡｓ_１−ｘＳｂ_ｘ層３２の数は２つ以上であることが望ましく、より好ましくは５以上であることが好ましく、特に１０以上であることがより好ましい。形成時間の観点から、ＧａＡｓ_１−ｘＳｂ_ｘ層３２の数は３０以下であることが好ましい。

特に、膜厚の比較的薄いＧａＡｓ層３１とＧａＡｓ_１−ｘＳｂ_ｘ層３２とを交互に積層した構造を、上部バッファ層３が持つことが好ましい。この構造の１周期の膜厚（すなわち、１つのＧａＡｓ層３１と１つのＧａＡｓ_１−ｘＳｂ_ｘ層３２とを含む１つの薄膜積層部３０の膜厚）は、転位の曲折の効果を発揮する観点から５ｎｍ以上が好ましく、特に１０ｎｍ以上であることがより好ましい。また格子不整合による新たな転位を発生させない観点から、この構造の１周期の膜厚は５０ｎｍ以下であることが好ましく、特に３０ｎｍ以下であることがより好ましい。同じ膜厚の構造を周期的に積層することが多いが、各構造の膜厚が異なっていても構わない。

表面平坦性確保の観点から、第２の化合物半導体層２２の形成工程と同様、上部バッファ層３の形成工程においても、ＧａＡｓ_１−ｘＳｂ_ｘ層３２の形成速度が１時間当たり１μｍとなるために必要なＧａ原料の分子線強度に対するＳｂ原料の分子線強度の比（すなわち、換算Ｓｂ／Ｇａ分子線強度比）が、１以上であることが好ましい。
また、第２の化合物半導体層２２と同様、上部バッファ層３においても、ＧａＡｓ_１−ｘＳｂ_ｘ層３２のＳｂ組成ｘは、結晶性確保の観点から０．１以下が好ましい。Ｓｂ組成ｘを０．１以下にするために、Ａｓ原料は反応性や付着係数が高いＡｓ_２分子であることが好ましい。Ａｓ_２分子は反応性や付着係数が高いため、Ｓｂ組成ｘはそれほど大きくならず、Ｓｂ組成ｘが０．１以下のＧａＡｓ_１−ｘＳｂ_ｘ層を容易に形成することができる。反応性や付着係数の高いＡｓ_２分子は、例えばＡｓ_４分子を加熱等によりクラッキングすることにより生成することが可能である。

（２．３）最上層
最上層４は、ＧａＡｓ層である。最上層４の形成時の温度は、結晶性及び表面平坦性の観点から、５５０℃以上であることが好ましい。また、最上層４の形成時の温度は、Ｖ族元素であるＡｓの再蒸発を防止して、結晶性及び表面平坦性を確保する観点から７００℃以下であることが好ましい。最上層４は、ノンドープでもよいし、ドナー不純物やアクセプタ不純物によって、ｎ型やｐ型にドーピングしてもよい。

転位密度を十分に低減させる観点から、化合物半導体層５の最上層である最上層４の膜厚は、０．５μｍ以上であることが好ましく、形成時間の観点から１０μｍ以下であることが好ましい。
また、最上層４の形成速度は、第３の化合物半導体層２３と同様、結晶性確保の観点から５μｍ／ｈ以下が好ましく、３μｍ／ｈ以下がより好ましい。また、最上層４の形成速度は、形成時間の観点から、０．１μｍ／ｈ以上が好ましい。最上層４の形成速度は、所望の結晶性、形成時間に応じて、適宜決めることができる。
この実施形態では、下部バッファ層２が本発明の「第２のバッファ層」に対応し、上部バッファ層３が本発明の「第１のバッファ層」に対応している。

＜実施形態の効果＞
本発明の実施形態によれば、Ｓｉ基板１上に形成される化合物半導体層５は、膜厚が比較的薄いＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層とを交互に積層した上部バッファ層３を有する。これにより、上部バッファ層３は転位曲折の効果を発揮することができ、上部バッファ層３の上に結晶性が良い（例えば、転位密度が１×１０^７ｃｍ^−２以下である）最上層４を、熱アニールを行うことなく容易に形成することができる。このように、本発明の実施形態によれば、結晶性が良い化合物半導体層５をＳｉ基板１上に容易に形成可能な化合物半導体基板１００を提供することができる。

＜変形例＞
（１）上記の実施形態では、図２に示したように、上部バッファ層３を構成する複数の薄膜積層部３０の各々において、ＧａＡｓ層が下層でＧａＡｓＳｂが上層である場合について説明した。しかしながら、本発明において、薄膜積層部３０におけるＧａＡｓ層とＧａＡｓＳｂ層との位置関係はこれに限定されるものではない。すなわち、上部バッファ層３を構成する複数の薄膜積層部３０_ｉ〜３０_ｉ＋９の各々において、ＧａＡｓＳｂ層３２が下層でＧａＡｓ層３１が上層であってもよい。このような構成であっても、実施形態の効果を奏する。

（２）また、上記の実施形態では、最上層４がＧａＡｓ層である場合について説明した。しかしながら、本発明において、最上層４はＧａＡｓ層に限定されない。最上層４は、ＧａＡｓＳｂ層でもよい。このような構成であっても、実施形態の効果を奏する。
（３）また、上記の実施形態において、第２の化合物半導体層２２であるＧａＡｓ_１−ｘＳｂ_ｘ層のＳｂ組成ｘと、上部バッファ層３のＧａＡｓ_１−ｘＳｂ_ｘ層３２のＳｂ組成ｘは、０＜Ｘ≦１の範囲内であれば、同じ値でもよいし異なる値でもよい。何れの場合も、実施形態の効果を奏する。

以下、本発明を実施例に基づいて詳細に説明するが、本発明は、下記実施例に限定されるものではなく、その発明の主旨を逸脱しない範囲において、種々変更可能であることは言うまでもない。
＜実施例＞
図３は実施例を説明するための図である。詳しくは、図３（ａ）は実施例で得られた化合物半導体基板の断面構造を示す図である。図３（ｂ）は実施例で得られた化合物半導体基板の転位密度評価用の断面ＴＥＭ像を示す図である。図３（ｃ）は実施例で得られた化合物半導体基板の転位密度評価用の平面ＴＥＭ像を示す図である。

図３（ａ）に示すように、まずＳｉ（１１１）基板を用意した。次に、Ｓｉ（１１１）基板の表面の有機物、金属等の汚染物質を除去した後、濃度１．０ｗｔ％のフッ化水素水溶液を用いて表面の酸化膜を除去して、水素終端処理を行った。これを直ちにＭＢＥ装置内に導入し、１×１０^−８Ｔｏｒｒ（１．３３３×１０^−６Ｐａ）以下の真空中で、基板温度が３００℃になるまで加熱し、温度が一定になったところでＳｉ基板にＡｓを照射した。
引き続き、分子線強度が６×１０^−８ＴｏｒｒのＧａと、分子線強度が３×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキング（すなわち、加熱）して生成したＡｓ_２分子とをＳｉ基板上に同時に照射した。これにより、Ｓｉ基板上に、膜厚２０ｎｍのＧａＡｓ層（ＬＴ−ＧａＡｓ）を１時間当たり０．１μｍの形成速度で形成した。

次に、基板温度が６８０℃になるまで基板を加熱し、温度が一定になったところで、分子線強度が１．２×１０^−７ＴｏｒｒのＧａと、分子線強度が３×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキング（すなわち、加熱）して生成したＡｓ_２分子と、分子線強度が１．６１×１０^−６ＴｏｒｒのＳｂとを基板に照射した。これにより、ＧａＡｓ層上に膜厚２３０ｎｍのＳｉ基板に最近接となるＧａＡｓ_１−ｘＳｂ_ｘ層を、１時間当たり０．０９μｍの形成速度で形成した。このとき、Ｓｉ基板に最近接となるＧａＡｓ_１−ｘＳｂ_ｘ層の形成速度が１時間当たり１μｍとなるために必要なＧａ原料の分子線強度に対するＳｂ原料の分子線強度の比（換算Ｓｂ／Ｇａ分子線強度比）は２．６８である。

ここでいう形成速度とは、形成した膜厚を形成に要した時間で割り算した値である。通常、Ｇａは付着係数が高いため、供給されたＧａ原料は全て膜中に取り込まれる。すなわち形成速度はＧａフラックスに比例する。しかしながら、本実施例においては、優れた結晶性と平坦性を得るため、基板温度は６８０℃と非常に高くしている。その結果、供給されたＧａの一部は、再蒸発してしまい、膜中に取り込まれない。すなわち、必ずしもＧａフラックスと形成速度が比例していない。

Ｓｉ基板に最近接となるＧａＡｓ_１−ｘＳｂ_ｘ層を形成した基板を、一旦、ＭＢＥ装置から大気中に取り出し、第２の化合物半導体層の（１１１）面に対応するＸ線回折ピークを、Ｘ線回折装置（ＰＨＩＬＩＰＳ社製、ＰＷ１８３０）を用いて解析したところ、Ｓｂ組成ｘは０．００７であった。また、Ｓｉ基板に最近接となるＧａＡｓ_１−ｘＳｂ_ｘ層の、（１１１）面に対応するＸ線回折ピークのロッキングカーブのＦＷＨＭ値は１８５秒であった。この数値は、膜厚が２５０ｎｍと非常に薄いにもかかわらず小さい値であり、良好な結晶性を示している。

基板をＭＢＥ装置に再度導入し、ＭＢＥ法を用いて、分子線強度を１．２×１０^−７Ｔｏｒｒから６．１×１０^−７Ｔｏｒｒまで漸次増加させたＧａと、分子線強度が３×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキング（すなわち、加熱）して生成したＡｓ_２分子とを同時に照射することにより、膜厚１１００ｎｍのＧａＡｓ層を形成した。形成時の基板温度は６８０℃である。

続けて、ＧａＡｓ層２０ｎｍとＧａＡｓ_１−ｘＳｂ_ｘ層２０ｎｍとをそれぞれ１０回ずつ互いに繰り返し積層することで、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層の繰り返し積層構造を４００ｎｍ形成した。この積層構造が、実施形態で説明した上部バッファ層に相当する。
繰り返し積層された構造のＧａＡｓ層は分子線強度が６．１×１０^−７ＴｏｒｒのＧａと、分子線強度が３×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキング（すなわち、加熱）して生成したＡｓ_２分子とを基板に照射することで形成した。繰り返し積層された構造のＧａＡｓ_１−ｘＳｂ_ｘ層は分子線強度が６．１×１０^−７ＴｏｒｒのＧａと、分子線強度が３×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキング（すなわち、加熱）して生成したＡｓ_２分子と、分子線強度が１．６１×１０^−６ＴｏｒｒのＳｂと、を基板に照射することで形成した。

このとき、換算Ｓｂ／Ｇａ分子線強度比は３．８７である。形成時の基板温度は６８０℃であり、形成速度は０．８μｍ／ｈである。ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層の繰り返し積層構造を形成する際、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層との作り分けはＳｂシャッターの開閉のみで制御することができる。したがって、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層との間で基板温度を変化させるような成長中断の時間を挟むことなく、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層の繰り返し積層構造を形成した。

続けて、分子線強度を６．１×１０^−７ＴｏｒｒのＧａと、分子線強度が３×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキング（すなわち、加熱）して生成したＡｓ_２分子とを同時に照射することにより、膜厚４１００ｎｍのＧａＡｓ層を形成した。形成時の基板温度は６８０℃であり、形成速度は０．８μｍ／ｈである。
実施例で作成した化合物半導体基板の転位密度を、断面ＴＥＭ像観察により評価した。この手法を用いれば、基板から化合物半導体層の最表面に至るまでの積層構造において、転位密度の膜厚方向の分布を評価することができる。

図３（ｂ）の断面ＴＥＭ像は、横方向の長さ８μｍ、奥行き方向の厚み０．１５μｍの大きさの薄片サンプルを倍率２５０００倍で観察したものである。すなわち、ある膜厚領域において欠陥の数がゼロであれば、該領域を面で評価したときの転位密度（以下、単に転位密度という）は８．３×１０^７ｃｍ^−２未満、欠陥の数が１個以上であれば転位密度は８．３×１０^７ｃｍ^−２以上、欠陥の数が１０個以上であれば転位密度は８．３×１０^８ｃｍ^−２以上、欠陥の数が１００個以上であれば転位密度は８．３×１０^９ｃｍ^−２以上であることが分かる。
通常、転位密度は膜厚の増加につれて減少していく傾向を示す。一方、Ｓｉ基板に最近接となるＧａＡｓ_１−ｘＳｂ_ｘ層に含まれる転位は非常に多いにも関わらず、上層のＧａＡｓ層（１１００ｎｍの部分）層においては転位が急激に低減している様子が確認された。

また、図３（ｂ）に示されるように、Ｓｉ基板に最近接となるＧａＡｓ_１−ｘＳｂ_ｘ層と、その上層のＧａＡｓ層との界面において界面と並行方向に転位が曲折している様子が確認され、Ｓｉ基板との界面で発生した転位の上層への伝播を防いでいる様子が確認された。すなわち、Ｓｉ基板に最近接となるＧａＡｓ_１−ｘＳｂ_ｘ層の上層のＧａＡｓ層）との界面で転位が界面と並行方向に曲折するため、上層のＧａＡｓの転位密度が急激に減少することが分かった。

同様にＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層の繰り返し積層された構造において、ＧａＡｓ_１−ｘＳｂ_ｘ層とＧａＡｓ層との界面において界面と並行方向に転位が曲折している様子が確認された。化合物半導体層のうち、繰り返し積層された構造層の上層に相当する最表面から膜厚０．５μｍの領域（すなわち、最表面から０．５μｍ離れた領域）では、断面ＴＥＭ像観察の結果から欠陥は一つも確認されなかった。このことから、最表面から膜厚０．５μｍの領域では、転位密度は８．３×１０^７ｃｍ^−２未満であることが分かった。すなわち、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層の繰り返し積層された構造において、ＧａＡｓ_１−ｘＳｂ_ｘ層とＧａＡｓ層との界面で転位が界面と並行方向に曲折されるため、上層に転位密度が小さい結晶性に優れたＧａＡｓを形成することができた。

また、実施例で作成した化合物半導体基板の転位密度を、平面ＴＥＭ像観察により評価した。この手法を用いれば、サンプルの特定の深さ部分について、断面ＴＥＭ像と比べて広い視野で転位密度の評価を行うことができるため、結晶転位密度が低いサンプルについて、断面ＴＥＭと比べて正確に結晶転位密度の評価を行うことができる。
実施例で作成した化合物半導体基板の最表面からの深さ０．１５μｍから０．４５μｍの領域を取り出し、最表面側からＳｉ基板側に向かって、倍率５００００倍、３．５μｍ角四方の視野で観察を行った結果を図３（ｃ）に示す。欠陥の数がゼロであれば、該領域を面で評価したときの転位密度（以下、単に転位密度という）は８．２×１０^６ｃｍ^−２未満、欠陥の数が１個であれば転位密度は８．２×１０^６ｃｍ^−２、欠陥の数が２個以上であれば転位密度は１．６×１０^７ｃｍ^−２以上であることがわかる。図３（ｃ）より、欠陥が１つのみ観察されたことから、実施例で作成した化合物半導体基板の最表面からの深さ０．１５μｍから０．４５μｍの領域の転位密度は８．２×１０^６ｃｍ^−２であることが分かった。また積層欠陥のような転位以外の欠陥は観察されなかった。すなわち、結晶転位密度１×１０^７ｃｍ^−２以下の、非常に良好な結晶性を示すことが分かった。
以上のように、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層とを逐次積層することにより、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層との界面において転位を曲折し、Ｓｉ基板上に、転位密度１×１０^７ｃｍ^−２以下の結晶性の非常に良い化合物半導体層を備えた化合物半導体基板を容易に実現できることが分かった。

＜参考例＞
図４は参考例を説明するための図である。詳しくは、図４（ａ）は参考例で得られた化合物半導体基板の断面構造を示す図である。図４（ｂ）は参考例で得られた化合物半導体基板の転位密度評価用の断面ＴＥＭ像を示す図である。図４（ｃ）は参考例で得られた化合物半導体基板の転位密度評価用の平面ＴＥＭ像を示す図である。
参考例では、実施例で形成したＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ層の繰り返し積層構造を形成することなく、同等の膜厚分のＧａＡｓを形成した。したがって、図４（ａ）に示すように、化合物半導体層に含まれるＧａＡｓ_１−ｘＳｂ_ｘ層は一層のみである。詳細は、以下の通りである。なお、参考例において、Ｓｉ基板に最近接となるＧａＡｓ_１−ｘＳｂ_ｘ層を形成した基板を一旦、ＭＢＥ装置から大気中に取り出す工程までは実施例と同じである。

基板をＭＢＥ装置に再度導入し、ＭＢＥ法を用いて、分子線強度を１．２×１０^−７Ｔｏｒｒ（数字要チェック）から６．１×１０^−７Ｔｏｒｒまで漸次増加させたＧａと、分子線強度が３×１０^−５ＴｏｒｒのＡｓ_４分子をクラッキング（すなわち、加熱）して生成したＡｓ_２分子とを同時に照射することにより、膜厚５６００ｎｍのＧａＡｓ層を形成した。形成時の基板温度は６８０℃である。
化合物半導体層のうち、最表面から膜厚０．５μｍの領域（すなわち、最表面から０．５μｍ離れた領域）では、図４（ｂ）の断面ＴＥＭ像の観察結果から欠陥は一つも確認されなかったことから、転位密度は８．３×１０^７ｃｍ^−２未満であることが分かった。

図４（ｃ）は、参考例で作成した化合物半導体基板の最表面から０．１５μｍからの深さ０．４５μｍの領域を取り出し、最表面側からＳｉ基板側に向かって、倍率５００００倍、３．５μｍ角四方の視野で平面ＴＥＭ観察を行った図である。図４（ｃ）より、欠陥が４つ観察されたことから、参考例で作成した化合物半導体基板の最表面からの深さ０．１５μｍから０．４５μｍの領域の転位密度は３．３×１０^７ｃｍ^−２であることが分かった。
すなわち、参考例は、実施例と比較した場合、結晶性が劣り、転位密度１×１０^７ｃｍ^−２以下のＧａＡｓを形成できないことが分かった。

１ Ｓｉ基板
２ 下部バッファ層
３ 上部バッファ層
４ 最上層
５ 化合物半導体層
２１ 第１の化合物半導体層
２２ 第２の化合物半導体層
２３ 第３の化合物半導体層
３０ 薄膜積層部
３１ ＧａＡｓ層
３２ ＧａＡｓＳｂ層
１００ 化合物半導体基板

Claims (7)

1. Ｓｉ基板と、
   前記Ｓｉ基板上に形成された第１のバッファ層と、を備え、
   前記第１のバッファ層は、ＧａＡｓ層とＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層とが繰り返し積層された構造を有する化合物半導体基板。
2. 前記繰り返し積層された構造は、
   １つの前記ＧａＡｓ層と１つの前記ＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層とを含む薄膜積層部が、５つ以上積層された構造である請求項１に記載の化合物半導体基板。
3. １つの前記ＧａＡｓ層の厚みと、１つの前記ＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層の厚みは、それぞれ５０ｎｍ以下である請求項１又は請求項２に記載の化合物半導体基板。
4. 前記Ｓｉ基板と前記第１のバッファ層との間に配置された第２のバッファ層、をさらに備える請求項１から請求項３の何れか一項に記載の化合物半導体基板。
5. 前記第２のバッファ層は、
   前記Ｓｉ基板上に形成された第１の化合物半導体層と、
   前記第１の化合物半導体層上に形成された第２の化合物半導体層と、
   前記第２の化合物半導体層上に形成された第３の化合物半導体層と、
   を備え、
   前記第１の化合物半導体層はＧａＡｓ_１−ｙＳｂ_ｙ（０≦ｙ≦０．１）層であり、
   前記第２の化合物半導体層はＧａＡｓ_１−ｘＳｂ_ｘ（０＜ｘ≦０．１）層であり、
   前記第３の化合物半導体層はＧａＡｓ層である請求項４に記載の化合物半導体基板。
6. 前記第３の化合物半導体層の、前記Ｓｉ基板の面方位と同じ面に対応するＸ線回折ピークのロッキングカーブの半値幅であるＦＷＨＭ値は、２００秒以下である請求項５に記載の化合物半導体基板。
7. 前記第１の化合物半導体層は、ＧａＡｓ層である請求項５又は請求項６に記載の化合物半導体基板。