JP5679494B2 - 窒化物半導体構造及びその作製方法 - Google Patents

窒化物半導体構造及びその作製方法 Download PDF

Info

Publication number
JP5679494B2
JP5679494B2 JP2013532451A JP2013532451A JP5679494B2 JP 5679494 B2 JP5679494 B2 JP 5679494B2 JP 2013532451 A JP2013532451 A JP 2013532451A JP 2013532451 A JP2013532451 A JP 2013532451A JP 5679494 B2 JP5679494 B2 JP 5679494B2
Authority
JP
Japan
Prior art keywords
thin film
wurtzite
substrate
gan
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013532451A
Other languages
English (en)
Other versions
JPWO2013035325A1 (ja
Inventor
小林　康之
康之 小林
熊倉　一英
一英 熊倉
赤坂　哲也
哲也 赤坂
牧本　俊樹
俊樹 牧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013532451A priority Critical patent/JP5679494B2/ja
Application granted granted Critical
Publication of JP5679494B2 publication Critical patent/JP5679494B2/ja
Publication of JPWO2013035325A1 publication Critical patent/JPWO2013035325A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、窒化物半導体構造及びその作製方法に関する。
ウルツ鉱型ＡｌＧａＩｎＢＮは、０．７ｅＶから６．２ｅＶまでの非常に大きな直接遷移型のバンドギャップを有しており、ヘテロ接合を形成することにより量子井戸構造や二次元電子ガスを形成することができる。さらに、ＧａＮの絶縁破壊電界は３．３×１０6Ｖ／ｃｍであり、ＧａＡｓに比べると８倍程度大きな値を有するとともに、高い飽和電子速度を有している。これらの優れた特性から、ウルツ鉱型ＡｌＧａＩｎＢＮは、以下の
３つの分野で応用され、実用化されている。
（１）最初に、ウルツ鉱型ＡｌＧａＩｎＢＮによる青色から緑色の可視光領域の発光ダイオード（ＬＥＤ）がある。このＬＥＤは、低消費電力、長寿命、小型という特徴を有しており、信号機、電光掲示板、ディスプレイのバックライト、ＬＥＤディスプレイ、各種照明、感光用光源等に幅広く実用化されている。また、ウルツ鉱型ＡｌＧａＩｎＢＮの半導体レーザー（ＬＤ）は、他のレーザーと比べて小型で消費電力が少なく、安価に製造できるため、ゲーム機や次世代光ディスク光源として幅広く実用化されている。
（２）次に、ウルツ鉱型ＡｌＧａＩｎＢＮを用いた高周波高出力デバイスがある。例えば、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）は、二次元電子ガスの高いキャリア濃度及び高い電子飽和速度並びに高い絶縁破壊電界により、ミリ波帯の高周波高出力トランジスタとして、携帯電話の基地局用デバイスとして実用化されつつある。
（３）さらに、ウルツ鉱型ＡｌＧａＩｎＢＮを用いた高効率太陽電池がある。窒化物半導体は、ワイドバンドギャップ半導体であり、太陽光のほぼ全域の光を吸収することが可能である。また、ヘテロ構造にすることにより、超高効率太陽電池が実現できる可能性がある。
従来、ウルツ鉱型ＡｌＧａＩｎＢＮは、サファイア基板上に成長されている。サファイア基板は、比較的安価であり、かつ、大面積基板が可能で、結晶性に優れ、絶縁性であり、上記デバイス応用にも幅広く用いられている。しかしながら、ウルツ鉱型ＡｌＧａＩｎＢＮとサファイア基板との間には、大きな格子不整合と熱膨張係数の差が存在するため、ＧａＮ、ＡｌＮ、ＡｌＧａＮ等の単結晶ウルツ鉱型窒化物半導体を成長することは困難であった。
この問題を解決するために、サファイア基板上に、バッファ層を成長させ、そのバッファ層上に成長することが既に提案されている。バッファ層としては、低温でＡｌＮ層を成長する方法（「ＬＴ−ＡｌＮ」と呼ぶ。）、低温でＧａＮ層を成長する方法（「ＬＴ−ＧａＮ」と呼ぶ。）、そしてＥＣＲプラズマスパッタでＡｌ２Ｏ３／ＡｌＯＮ／ＡｌＮ／Ａｌ２Ｏ３多層膜を成長する方法（「ＡｌＯＮ」と呼ぶ。）が提案されている。
ＬＴ−ＡｌＮは、有機金属気相成長装置（ＭＯＣＶＤ）を用い、５００℃程度の低温で薄いアモルファスＡｌＮ層をバッファ層として形成し、そのバッファ層を１０００℃程度の高温でアニールし、アニールしたＡｌＮ層の上にＧａＮ等の窒化物半導体を成長する方法である（非特許文献１参照）。ＬＴ−ＡｌＮにより、単結晶でクラックフリーの高品質ＧａＮがサファイア基板上に成長することが報告されている。
ＬＴ−ＧａＮは、ＬＴ−ＡｌＮと同様にＭＯＣＶＤを用い、５００℃程度の低温で薄いアモルファスＧａＮ層をバッファ層として形成し、そのバッファ層を１０００℃程度の高温でアニールし、アニールしたＧａＮ層の上にＧａＮ等の窒化物半導体を成長する方法である（非特許文献２参照）。ＬＴ−ＧａＮにより、単結晶で高移動度の高品質ＧａＮがサファイア基板上に成長することが報告されている。
ＡｌＯＮは、ＥＣＲプラズマスパッタにより、サファイア基板上に、Ａｌ２Ｏ３層、組成が傾斜したＡｌＯＮ層、ＡｌＮ層、そしてＡｌ２Ｏ３層の多層膜をバッファ層として成長させ、そのバッファ層上にＭＯＣＶＤによりＧａＮを成長させる方法である（非特許文献３参照）。本手法を用いることにより、平坦かつ高品質なＧａＮが成長できることが報告されている。
また、ウルツ鉱型ＡｌＧａＩｎＢＮによるＬＥＤやＬＤ等の発光デバイスを、いつでも、どこでも使えるユビキタス社会の実現のために、より大面積な又はより経済的に安価な折り曲げ可能（フレキシブル）な基板上にウルツ鉱型ＡｌＧａＩｎＢＮを成長させることが必要である。しかし、このような基板上への成長は困難である。また、上述のような高周波高出力デバイスをサファイア基板またはシリコンカーバイト基板上に成長した場合、これらの基板は熱伝導率が小さく放熱の問題があり、この放熱問題がデバイス特性を大きく制限している。熱伝導率が大きな、例えば銅基板上への成長が望まれるが、このような基板上への成長は困難である。さらに、太陽電池は、屋外で使用され、また大面積かつ折り曲げ可能な場所で使用されることが予想されるため、大面積な又は経済的に安価な折り曲げ可能な基板、透明なプラスチックやガラス基板等の上に成長させることが望まれるが、しかし、太陽電池をこのような基板上へ成長することは従来の技術では不可能である。
こうした問題点を解決するために、サファイア基板またはシリコンカーバイト基板上に成長したウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を、サファイア基板またはシリコンカーバイト基板から分離し、用途に適した第２の基板に転写することが提案され、研究されている。
ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜は、気相成長法（ＶＰＥ）やＭＯＣＶＤにより、サファイア基板またはシリコンカーバイト基板上へ成長することが可能である。サファイア基板またはシリコンカーバイト基板から、ＶＰＥ法またはＭＯＣＶＤ法により成長したウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を分離して第２の基板に転写する方法として、２つの方法が提案されている。１つは、サファイア基板上の低温成長ＧａＮバッファ層上に成長したウルツ鉱型ＡｌＧａＩｎＢＮ薄膜に波長２４８ｎｍのエキシマレーザー等を照射してサファイア基板との界面のＧａＮを熱的に溶融し、サファイア基板からウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を分離する方法である。分離したウルツ鉱型ＡｌＧａＩｎＢＮ薄膜は、第２の基板に転写される。この方法を「レーザーリフトオフ」と呼ぶ（非特許文献４参照）。もう１つは、化学的にエッチング可能な窒化クロム（ＣｒＮ）もしくは酸化亜鉛（ＺｎＯ）バッファ層をサファイア基板上に成長し、そのバッファ層上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を成長し、成長後の化学的なエッチングにより界面に存在するバッファ層をエッチングしてサファイア基板からウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を分離する方法である。分離したウルツ鉱型ＡｌＧａＩｎＢＮ薄膜は、第２の基板に転写される。この方法を「ケミカルリフトオフ」と呼ぶ（非特許文献５、６参照）。
ＣｒＮは、スパッタ法を用いてサファイア基板上に成長され、そのＣｒＮ上に、ＭＯＣＶＤを用い、ＧａＮ等の窒化物半導体を成長する方法である（非特許文献５）。そのサンプルを、過塩素酸ベースのＣｒＮエッチング溶液に浸すことにより、ＣｒＮ犠牲層が化学的にエッチングされ、ＧａＮ等の窒化物半導体薄膜が、サファイア基板から分離される。
ＺｎＯは、パルスレーザー堆積法を用いてサファイア基板上に成長され、そのＺｎＯ上に、ＭＯＣＶＤを用い、ＧａＮ等の窒化物半導体を成長する方法である（非特許文献６）。そのサンプルを、希釈した塩化水素に浸すことにより、ＺｎＯ犠牲層が化学的にエッチングされ、ＧａＮ等の窒化物半導体薄膜が、サファイア基板から分離される。
さらに、ウルツ鉱ＡｌＧａＩｎＢＮは、シリコン（Ｓｉ）基板上にも成長されている。Ｓｉ基板は、安価であり、かつ大面積基板が可能で、結晶性に優れているため、上記ＬＥＤデバイス応用に用いられている。しかしながら、Ｓｉ基板上ＬＥＤにおいては、発光層である多重量子井戸からの発光がＳｉ基板で吸収され、その結果Ｓｉ基板上ＬＥＤの光取り出し効率が著しく低下する問題点がある。さらに、Ｓｉ基板上ＬＥＤにおいては、Ｓｉ基板とＧａＮとのメルトバックエッチングと格子不整合を抑制するためにバッファ層としてウルツ鉱ＡｌＮ層をＳｉ基板上に成長する必要がある。しかし、ウルツ鉱ＡｌＮ層は、一般に自己補償効果によりＳｉをドーピングしてｎ型ＡｌＮ層を得ることが困難であり、今後大出力ＬＥＤに必要不可欠な縦型ＬＥＤをＳｉ基板上に成長することは、困難であるという問題点がある。
この問題を解決するために、ＳＯＩ（Ｓｉ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板上にウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長することが提案されている。ＳｉＯ２とその上のＳｉ犠牲層は、成長後、化学的にエッチングされ、機械研磨が行われる。その結果として、ウルツ鉱ＡｌＧａＩｎＢＮ薄膜は、ＳＯＩ基板から分離され、高い反射率を有する金属基板に転写されることができる。
ＳＯＩは、ＳＩＭＯＸ（Ｓｅｐａｒａｔｅｄ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｇｅｎ）法を用いてＳｉ基板上に成長され、そのＳＯＩ上に、ＭＯＣＶＤを用い、ＧａＮ等の窒化物半導体を成長する方法である（非特許文献７）。そのサンプルを、機械的研磨を行い、水酸化カリウム溶液に浸すことにより、ＳｉＯ２とその上のＳｉ犠牲層が化学的にエッチングされ、ＧａＮ等の窒化物半導体薄膜が、Ｓｉ基板から高い反射率を有する金属基板に転写されることができる。
H. Amano, N. Sawaki, I. Akasaki, and Y. Toyoda, "Metalorganic vapor phase epitaxial growth of a high quality GaN film using an AlN buffer layers,"Applied Physics Letters, Vol. 48, pp. 353, 1986. S. Nakamura, "GaN Growth Using GaN Buffer Layer,"Japanese Journal of Applied Physics, Vol. 30, pp. L1705-L1707, 1991. K. Kumakura and T. Makimoto, "Growth of GaN on sapphire substrates using novel buffer layers of ECR-plasma-sputtered Al2O3/graded-AlON/AlN/Al2O3,"Journal of Crystal Growth, Vol. 292, pp. 155-158, 2006. W. S. Wong, T. Sands, and N. W. Cheung, "Damage-free separation of GaN thin films from sapphire substrates"Applied Physics Letters, Vol. 72, pp. 599, 1998. S. W. Lee, Jun-Seok Ha, Hyun-Jae Lee, Hyo-Jong Lee, H. Goto, T. Hanada, T. Goto, K. Fujii, M. W. Cho, and T. Yao, "Lattice strain in bulk GaN epilayers grown on CrN/sapphire template"Applied Physics Letters, Vol. 94, pp.082105-1, 2009. D. J. Rogers, F. H. Teherani, A. Ougazzaden, S. Gautier, L. Divay, A. Lusson, O. Durand, F. Wyczisk, G. Garry, T. Monteiro, M. R. Correira, M. Peres, A. Neves, D. McGrouther, J. N. Chapman, and M. Razeghi, "Use of ZnO thin films as sacrificial templates for metal organic vapor phase epitaxy and chemical lift-off of GaN"Applied Physics Letters, Vol. 91, 071120-1, 2007. S. Tripathy, V. K. X. Lin, S. L. Teo, A. Dadger, A. Diez, J. Blasing, and A. Krost, "InGaN/GaN light emitting diodes on nanoscale silicon on insulator"Applied Physics Letters, Vol. 91, pp.231109-1, 2007.
ＬＴ−ＡｌＮでは、低温で堆積させるためＡｌＮ層がアモルファス結晶であり、ＡｌＮ層堆積時の基板温度および膜厚の最適化が必要である。また、５００℃程度の低温でＡｌＮ層を堆積させ、次に１０００℃程度の高温でＧａＮを成長するため、大きな温度の上げ下げを行う必要があり、成長プログラムが複雑になってしまう。
また、ＬＴ−ＧａＮでは、ＬＴ−ＡｌＮと同様に、低温で堆積させるためＧａＮ層がアモルファス結晶であり、ＧａＮ層堆積時の基板温度および膜厚の最適化が必要である。また、５００℃程度の低温でＧａＮを堆積させ、次に１０００℃程度の高温でＧａＮを成長するため、大きな温度の上げ下げを行う必要があり、成長プログラムが複雑になってしまう。さらにＧａＮは、バンドギャップが３．４ｅＶであり、３６３ｎｍ以下のＬＥＤを高温成長ＧａＮ上に成長した場合、基板側でＬＥＤの発光の光吸収が生じてしまう。
また、ＡｌＯＮでは、ＧａＮ成長用のＭＯＣＶＤ装置以外に、ＡｌＯＮ層を形成するためにＥＣＲプラズマスパッタ装置が必要となってしまう。
また、レーザーリフトオフには、レーザーリフトオフ用装置が高価である点、基板１枚ずつのプロセスであるため生産性が低い点、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜にダメージを与え欠陥等が増加する点等の問題がある。
また、ケミカルリフトオフには、ＣｒＮバッファ層を成長させるためのＲＦスパッタ装置が必要であり、またＣｒＮバッファ層の堆積プロセスが複雑である点、過塩素酸のＣｒＮエッチングプロセスが必要である点等の問題がある。
また、ＺｎＯ犠牲層を堆積させるためには、パルスレーザー装置（ＰＬＤ）が必要であり、またＺｎＯ犠牲層成長のための最適化も必要となる。さらに、ＧａＮ等の窒化物半導体薄膜を分離するために、ＺｎＯ犠牲層のエッチング溶液とエッチングプロセスも必要となる。
さらに、ＳＯＩ基板を成膜するためには、ＳＩＭＯＸ装置が必要であり、ＳｉＯ２とその上のＳｉ犠牲層をエッチングするために、機械的研磨、水酸化カリウム溶液とエッチングプロセスも必要となる。
本発明は、このような問題点に鑑みてなされたものであり、その目的は、サファイア基板上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造を従来技術よりも簡便なプロセスにより作製する方法および当該方法により作製された窒化物半導体構造を提供することにある。
また、本発明の他の目的は、サファイア基板上に成長したウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を当該サファイア基板から分離して、第２の基板上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造を作製するための方法において、従来技術におけるプロセスの複雑さやコスト高等を改善することにある。
また、本発明の他の目的は、サファイア基板とは異なる基板上に設けられた、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造を提供することにある。
また、本発明の他の目的は、サファイア基板上、Ｓｉ基板上、およびシリコンカーバイト（ＳｉＣ）基板上から、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を分離可能な窒化物半導体構造を、従来技術よりも簡便なプロセスにより作製する方法および当該方法により作製された窒化物半導体構造を提供することにある。
このような目的を達成するために、本発明の第１の態様は、（０００１）六方晶窒化ホウ素薄膜と、前記六方晶窒化ホウ素薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と、前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜上のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜とを備えることを特徴とする窒化物半導体構造であることを特徴とする。
また、本発明の第２の態様は、第１の態様において、サファイア基板を更に備え、前記六方晶窒化ホウ素薄膜及び前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜が前記サファイア基板上のバッファ層を構成することを特徴とする。
また、本発明の第３の態様は、第１の態様において、前記六方晶窒化ホウ素薄膜は、１原子層以上の膜厚を有することを特徴とする。
また、本発明の第４の態様は、第１から第３の態様において、前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜上の多重量子井戸と、前記多重量子井戸上の第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜とをさらに備えることを特徴とする。
また、本発明の第５の態様は、第１の態様において、サファイア基板以外の基板上の接合層を更に備え、前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜および前記六方晶窒化ホウ素薄膜がバッファ層を構成することを特徴とする。
また、本発明の第６の態様は、第５の態様において、前記接合層は、導電性であることを特徴とする。
また、本発明の第７の態様は、第１の態様において、サファイア基板と、前記サファイア基板上のウルツ鉱ＡｌＮ薄膜、ウルツ鉱ＧａＮ薄膜もしくはウルツ鉱ＡｌＧａＮ薄膜と、前記ウルツ鉱ＡｌＮ薄膜、ウルツ鉱ＧａＮ薄膜もしくはウルツ鉱ＡｌＧａＮ薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜とをさらに備え、前記ウルツ鉱ＡｌＮ薄膜、前記ウルツ鉱ＧａＮ薄膜もしくは前記ウルツ鉱ＡｌＧａＮ薄膜が前記サファイア基板上のバッファ層を構成し、前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と前記六方晶窒化ホウ素薄膜と前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜が前記バッファ層上のダブルヘテロ構造を構成することを特徴とする。
また、本発明の第８の態様は、第７の態様において、前記六方晶窒化ホウ素薄膜は、１原子層以上の膜厚を有することを特徴とする。
また、本発明の第９の態様は、第１の態様において、Ｓｉ基板と、前記Ｓｉ基板上のウルツ鉱ＡｌＮ薄膜と、前記ウルツ鉱ＡｌＮ薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜とをさらに備え、前記ウルツ鉱ＡｌＮ薄膜は前記Ｓｉ基板上のバッファ層を構成し、前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と前記六方晶窒化ホウ素薄膜と前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜は前記バッファ層上のダブルへテロ構造を構成することを特徴とする。
また、本発明の第１０の態様は、第９の態様において、前記六方晶窒化ホウ素薄膜は、１原子層以上の膜厚を有することを特徴とする。
また、本発明の第１１の態様は、第１の態様において、ＳｉＣ基板と、前記ＳｉＣ基板上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜とを更に備え、前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と前記六方晶窒化ホウ素薄膜と前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜は前記ＳｉＣ基板上のダブルへテロ構造を構成することを特徴とする。
また、本発明の第１２の態様は、第１１の態様において、前記六方晶窒化ホウ素薄膜は、１原子層以上の膜厚を有することを特徴とする。
また、本発明の第１３の態様は、サファイア基板の上にバッファ層を成長するステップと、前記バッファ層の上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を成長して窒化物半導体構造を作製するステップとを含み、前記バッファ層は、前記サファイア基板上の（０００１）六方晶窒化ホウ素薄膜および前記六方晶窒化ホウ素薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜で構成されることを特徴とする作製方法である。
また、本発明の第１４の態様は、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の作製方法において、サファイア基板の上にバッファ層を成長するステップと、前記バッファ層の上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を成長するステップと、前記バッファ層および前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を前記バッファ層から力学的に分離して、前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する前記窒化物半導体構造を作製するステップとを含み、前記バッファ層は、前記サファイア基板上の（０００１）六方晶窒化ホウ素薄膜および前記六方晶窒化ホウ素薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜で構成されることを特徴とする。
また、本発明の第１５の態様は、第１４の態様において、前記六方晶窒化ホウ素薄膜は、少なくとも１原子層以上の膜厚を有することを特徴とする。
また、本発明の第１６の態様は、第１４または１５の態様において、前記分離の前に、前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を、第２の基板上の接合層に接合させるステップをさらに含むことを特徴とする。
また、本発明の第１７の態様は、第１４または１５の態様において、前記分離の前に、前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜の上に第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜をさらに成長するステップと、前記第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を、第２の基板上の接合層に接合させるステップとをさらに含むことを特徴とする。
また、本発明の第１８の態様は、第１４または１５の態様において、前記分離の後に、前記窒化物半導体構造の前記バッファ層を、第２の基板上の接合層に接合させるステップをさらに含むことを特徴とする。
また、本発明の第１９の態様は、第１４から第１８の態様において、前記第２の基板は、サファイア基板、絶縁性基板、絶縁性基板上に金属が蒸着された基板、半導体基板、半導体基板上に金属が蒸着された基板、金属基板、折り曲げ可能な基板、又は、折り曲げ可能な基板の上に金属が蒸着された基板のいずれかであることを特徴とする。
また、本発明の第２０の態様は、第１６から第１９の態様において、前記接合層は、前記接合層と前記窒化物半導体構造、および前記接合層と前記第２の基板が熱的に融着可能な金属、前記接合層と前記窒化物半導体構造、および前記接合層と前記第２の基板が化学的に接着可能な粘着テープ、又は、前記接合層と前記窒化物半導体構造、および前記接合層と前記第２の基板が化学的に接着可能な接着剤のいずれかであることを特徴とする。
また、本発明の第２１の態様は、第１６から２０の態様において、前記接合層は、導電性であることを特徴とする。
また、本発明の第２２の態様は、サファイア基板上にバッファ層を成長するステップと、前記バッファ層上にダブルヘテロ構造を成長するステップと、前記ダブルヘテロ構造上にウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長して窒化物半導体構造を作製するステップとを含み、前記バッファ層がウルツ鉱ＡｌＮ薄膜、ウルツ鉱ＧａＮ薄膜もしくはウルツ鉱ＡｌＧａＮ薄膜で構成され、前記ダブルヘテロ構造がウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と（０００１）六方晶窒化ホウ素薄膜とウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜から構成されていることを特徴とする作成方法である。
また、本発明の第２３の態様は、Ｓｉ基板上にバッファ層を成長するステップと、前記バッファ層上にダブルヘテロ構造を成長するステップと、前記ダブルヘテロ構造上にウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長して窒化物半導体構造を作製するステップとを含み、前記バッファ層はウルツ鉱ＡｌＮ薄膜で構成され、前記ダブルヘテロ構造はウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と（０００１）六方晶窒化ホウ素薄膜とウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜から構成されていることを特徴とする。
また、本発明の第２４の態様は、ＳｉＣ基板上にダブルヘテロ構造を成長するステップと、前記ダブルヘテロ構造上にウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長して窒化物半導体構造を作製するステップとを含み、前記バッファ層はウルツ鉱ＡｌＮ薄膜で構成され、前記ダブルヘテロ構造はウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と（０００１）六方晶窒化ホウ素薄膜とウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜から構成されていることを特徴とする作製方法である。
本発明によれば、グラファイト型窒化ホウ素薄膜である六方晶窒化ホウ素（ｈ−ＢＮ）薄膜または乱層窒化ホウ素（ｔ−ＢＮ）薄膜上にＡｌを含む窒化物半導体薄膜をバッファ層として形成すると、当該バッファ層上にＧａＮ等のウルツ鉱型ＡｌＧａＩｎＢＮ窒化物半導体構造を成長することが可能である。また、サファイア基板上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造を従来技術よりも簡便なプロセスにより作製する方法および当該方法により作製された窒化物半導体構造を提供することができる。
また、本発明によれば、サファイア基板上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を成長するためのバッファ層として新規な構成を採用することにより、バッファ層およびウルツ鉱型ＡｌＧａＩｎＢＮ薄膜のサファイア基板からの力学的な分離が容易に可能となる。これにより、従来技術におけるプロセスの複雑さやコスト高等を改善することができる。
また、本発明によれば、まずサファイア基板上に成長されたバッファ層上に、ウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜とグラファイト型窒化ホウ素薄膜とウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜から構成されるダブルヘテロ構造を成長すると、当該ダブルヘテロ構造上に、ＧａＮ等のウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長することが可能である。また、Ｓｉ基板上に成長されたバッファ層上に、ウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜とグラファイト型窒化ホウ素薄膜とウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜から構成されるダブルヘテロ構造を成長すると、当該ダブルヘテロ構造上に、ＧａＮ等のウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長することが可能である。さらに、ＳｉＣ基板上に、ウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜とグラファイト型窒化ホウ素薄膜とウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜から構成されるダブルヘテロ構造を成長すると、当該ダブルヘテロ構造上に、ＧａＮ等のウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長することが可能である。上記成長においては、ＭＯＣＶＤ装置以外の成長装置が不要となるため、経済的に大きな利点を有する。またグラファイト型窒化ホウ素薄膜層がリリース層として働くため、力学的な力を加えることにより、ＧａＮ等のウルツ鉱ＡｌＧａＩｎＢＮ薄膜が、サファイア基板、Ｓｉ基板、ＳｉＣ基板から、力学的に分離される。そのため、化学的エッチングのプロセスとエッチング溶液も不要となる。すなわち、本手法により、サファイア基板、Ｓｉ基板、ＳｉＣ基板上に、基板から分離可能なウルツ鉱ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造を、従来技術よりも簡便なプロセスにより作製する方法及び当該方法により作製された窒化物半導体構造を提供することができる。
従来のサファイア基板上の窒化物半導体構造を示す図である。 従来のサファイア基板上に成長したｈ−ＢＮ薄膜１２の反射高速電子線回折（ＲＨＥＥＤ）像である。 従来のサファイア基板上に成長したｈ−ＢＮ薄膜１２の反射高速電子線回折（ＲＨＥＥＤ）像である。 図１のＧａＮ薄膜１３の表面写真である。 図１のｈ−ＢＮ薄膜１２の上に成長したウルツ鉱型ＧａＮ薄膜１３のＸ線回折である。 本発明の窒化物半導体構造の実施例１を示す図である。 図５のウルツ鉱型ＧａＮ薄膜１３の表面写真である。 図５のウルツ鉱型ＧａＮ薄膜１３のＸ線回折である。 図５のウルツ鉱型ＧａＮ薄膜１３のＧａＮ（１０−１１）面のＸ線回折極点図である。 本発明の窒化物半導体構造の実施例２を示す図である。 図９の構造のフォトルミネッセンススペクトルである。 本発明の窒化物半導体構造の実施例３を示す図である。 図１１の構造の断面透過型電子顕微鏡（ＴＥＭ）像である。 サファイア基板上に設けた従来の窒化物半導体構造を示す図である。 従来の窒化物半導体構造とその転写結果を示す図である。 本発明の作製方法によるウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の実施例４を示す図である。 実施例４の作製方法を説明するための図である。 実施例４の窒化物半導体構造を示す図である。 実施例４の単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４のＸ線回折を示す図である。 実施例４の単結晶ウルツ鉱型ＧａＮ薄膜１３のラマン散乱スペクトルを示す図である。 実施例４の単結晶ウルツ鉱型ＧａＮ薄膜１３と単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４のカソードルミネッセンススペクトルを示す図である。 本発明の作製方法によるウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の実施例５を示す図である。 実施例５の窒化物半導体構造を示す図である。 実施例５の転写された多重量子井戸のフォトルミネッセンススペクトルを示す図である。 本発明の作製方法によるウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の実施例６を示す図である。 実施例６の窒化物半導体構造を示す図である。 実施例６の転写されたＬＥＤ構造の順方向電流電圧特性を示す図である。 本発明の作製方法によるウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の実施例７を示す図である。 実施例７の窒化物半導体構造を示す図である。 従来技術のサファイア基板上窒化物半導体構造を示す図である（非特許文献６）。 従来技術のサファイア基板上窒化物半導体構造の２Θ／ωＸ線回折である（非特許文献６）。 本発明のサファイア基板上窒化物半導体構造である。 図３１のウルツ鉱ＧａＮ薄膜１３の表面写真である。 図３１のウルツ鉱ＧａＮ薄膜１３の原子間力顕微鏡像である。 図３１のウルツ鉱ＧａＮ薄膜１３、ウルツ鉱ＡｌＮ薄膜３１、サファイア基板１１の２Θ／ωＸ線回折である。 図３１のウルツ鉱ＧａＮ薄膜１３のＸ線回折（Ｐｈｉスキャン）である。 図３１のサファイア基板１１のＸ線回折（Ｐｈｉスキャン）である。 本発明の（１１１）Ｓｉ基板上窒化物半導体構造である。 図３６のウルツ鉱ＧａＮ薄膜１３、ウルツ鉱ＡｌＮバッファ層３１、（１１１）Ｓｉ基板３２の２Θ／ωＸ線回折である。 図３６のウルツ鉱ＧａＮ薄膜１３のＸ線回折（Ｐｈｉスキャン）である。 図３６の（１１１）Ｓｉ基板３２のＸ線回折（Ｐｈｉスキャン）である。 本発明の６Ｈ−ＳｉＣ基板上窒化物半導体構造である。 図３９のウルツ鉱ＧａＮ薄膜１３の原子間力顕微鏡像である。 図３９のウルツ鉱ＧａＮ薄膜１３、ウルツ鉱ＡｌＮ薄膜３１、６Ｈ−ＳｉＣ基板３４の２Θ／ωＸ線回折である。 図３９のウルツ鉱ＧａＮ薄膜１３のＸ線回折（Ｐｈｉスキャン）である。 図３９の６Ｈ−ＳｉＣ基板３４のＸ線回折（Ｐｈｉスキャン）である。
以下、図面を参照して本発明の実施形態について詳細に説明する。
本発明の窒化物半導体構造は、ｈ−ＢＮ薄膜またはｔ−ＢＮ薄膜およびウルツ鉱型ＡｌｘＧａ１-ｘＮ（ｘ＞０）薄膜をバッファ層として成長させ、そのバッファ層上に単結晶ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を形成する。ｈ−ＢＮは、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等と同じ窒化物であるが、その結晶構造は大きく異なる。ＧａＮ、ＡｌＧａＮ、ＡｌＮ等がｓｐ３結合を有するウルツ鉱型構造であるのに対して、ｈ−ＢＮはｓｐ２結合を有するグラファイト型構造であり、結晶構造が全く異なる。そのため、従来、グラファイト型ｈ−ＢＮ薄膜上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を成長できるとは考えられなかった。例えば、ｈ−ＢＮ薄膜上に代表的な窒化物半導体であるＧａＮ薄膜を成長すると、単結晶ＧａＮ薄膜を得ることができず多結晶ＧａＮ薄膜となる。ｔ−ＢＮについても同様である。これに対して、グラファイト型窒化ホウ素薄膜であるｈ−ＢＮ薄膜またはｔ−ＢＮ薄膜上にウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜をバッファ層として形成すると、当該バッファ層上にＧａＮ等のウルツ鉱型ＡｌＧａＩｎＢＮ窒化物半導体構造を成長することが可能である。ここで「ＡｌＧａＩｎＢＮ」とは、二元窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮ、三元窒化物半導体であるＡｌＧａＮ、ＩｎＧａＮ、ＢＧａＮ、ＡｌＩｎＮ、ＡｌＢＮ、ＩｎＢＮ、四元窒化物半導体であるＡｌＧａＩｎＮ、ＡｌＧａＢＮ、ＡｌＩｎＢＮ、ＧａＩｎＢＮ、五元窒化物半導体であるＡｌＧａＩｎＢＮを含む。
ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を成長させた後、バッファ層および当該バッファ層上のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を、サファイア基板から力学的に分離する。バッファ層を構成する窒化ホウ素薄膜はグラファイト型の結晶構造を有しており、層間はファンデアワールス力で結合されている。そのため、サファイア基板から容易に力学的に分離することができる。
ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜としてＧａＮ薄膜を成長した場合、従来のレーザーリフトオフでは、エキシマレーザーを照射し、サファイア基板とＧａＮ薄膜との界面のＧａＮを熱的に分解させることで分離を行う。ここで、ＧａＮの結合エネルギーは２．２ｅＶ程度であるため、レーザーを照射して９００℃以上の温度にしてＧａＮを熱分解する必要がある。これに対して、本発明に係るバッファ層では、サファイア基板上にｈ−ＢＮ薄膜またはｔ−ＢＮ薄膜を成長する。ｈ−ＢＮにおいては、ｓｐ2結合を有するＢＮ層の層間は互いにファンデアワールス力により結合されている。そのファンデアワールス結合のエネルギーは７０ｍｅＶであり、上記ｓｐ3結合を有するＧａＮの結合エネルギーと比べて３０分の１以下であり、非常に弱い。したがって、何らかの形で外力を与えることで、容易にサファイア基板からの分離ができる。
そして、分離されたバッファ層および当該バッファ層上のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜（以下、本明細書において「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造」という。）を、第２の基板上に接合させて転写することができる。換言すれば、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜がバッファ層とともに第２の基板に転写される。
転写先の「第２の基板」としては、サファイア基板、ガラス等の絶縁性基板、絶縁性基板上に金属が蒸着された基板、シリコン、シリコンカーバイト、ＧａＮ、ＡｌＮ等の半導体基板、半導体基板上に金属が蒸着された基板、銅、銀等の金属基板、プラスチック、紙等の折り曲げ可能な基板、プラスチック、紙等の上に金属が蒸着された基板が可能である。
「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造」と「第２の基板」は、接合層により接合して転写する。接合層としては、例えば、銅、低温はんだ等の金属、導電性テープ等のテープ、導電性接着剤等の接着剤が可能である。金属の場合、加熱することにより、接合層と上記窒化物半導体構造、および接合層と第２の基板を融着させることができる。
上述の説明では、窒化物半導体構造を分離してから第２の基板の接合層に転写が行われるが、まず第２の基板の接合層に接合してからサファイア基板の力学的分離を行ってもよい。特にこの場合、第２の基板として、ガラス等の透明な絶縁性基板、プラスチック等の折り曲げ可能な基板、アルミ基板等の金属基板を採用できる点に従来技術との大きな差異がある。代表的な従来技術であるレーザーリフトでは、使用するレーザーにより、サファイア基板とＧａＮの界面の温度が局所的に９００℃付近になり、上述のような基板を第２の基板とすると熱的に劣化してしまうため使用することができない。本発明によれば、室温付近で力学的にサファイア基板から分離することが可能であり、上述のような基板を転写先の基板として使用することが可能となる。
本発明によれば、まず、上記バッファ層は堆積時の基板温度および膜厚の従来のような最適化が不要である。また、例えば１０００℃以上の高温でバッファ層を成長するため、基板温度の上げ下げが不要であり、成長プログラムが大幅に簡素化される。
さらに、ｈ−ＢＮ薄膜とＡｌ組成１０％以上のＡｌＧａＮ薄膜は、３．５８〜６．２ｅＶのバンドギャップを有する半導体であり、３４６ｎｍ以上の発光波長を有するＬＥＤに対して、基板側でＬＥＤの発光の光吸収が生じない。また、ｈ−ＢＮ薄膜またはｔ−ＢＮ薄膜およびウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜で構成されるバッファ層は、窒化物半導体成長用のＭＯＣＶＤ装置を用いて成長するため、ＭＯＣＶＤ装置以外の装置が不要であり経済的に大きな利点を有する。
また、本発明によれば、従来のレーザーリフトオフやケミカルリフトオフにおいて必要であった、高価な装置が不要であり、経済的に大きな効果がある。
また、本発明によれば、上記窒化物半導体構造のサファイア基板からの分離が、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜にダメージを与えずに力学的に可能であり、従来のレーザーリフトオフやケミカルリフトオフと比較して、分離プロセスが極めて簡素化される。さらに、この力学的分離プロセスは、大気中、かつ室温中で行うことができ、この点においてもプロセスの簡素化が図られる。
また、転写先の第２の基板に接合層を塗布または蒸着して上記窒化物半導体構造を転写するが、転写先の第２の基板を大面積基板としても、接合層を設けるのに一回のプロセスしか要さず、容易に生産性の向上が可能である。
さらには、本発明によれば、サファイア、シリコン等の大面積基板以外に、高い熱伝導率を有する金属や、折り曲げ可能なプラスチックや紙、そして透明なガラス等にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜の転写が可能である。このような転写により、例えば、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を用いたＬＥＤ、ＬＤ等の発光デバイスを大面積な又は経済的に安価で、折り曲げ可能（フレキシブル）な基板上に転写させることにより、発光デバイスをどこでも使えるユビキタス社会の実現が可能となる。また、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を用いたＨＥＭＴ等の高周波高出力デバイスを、熱伝導率が大きな銅基板等の上に転写させることにより、そのデバイス特性が大幅に向上させる効果がある。また、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を用いた高効率太陽電池を、大面積な又は経済的に安価な折り曲げ可能な基板、透明なプラスチックやガラス等の上に転写させて使用することが可能となる。
また、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造を第２の基板に転写せずとも、分離した窒化物半導体構造にＮｉ／Ａｕ等の金属を蒸着し、その後、厚さ１００μｍのＡｕメッキを行えば、それ自体で、分離した窒化物半導体構造を支えることも可能である。
また、上述の説明では、バッファ層の上に直接設けられたウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を接合面として第２の基板との接合を行っているが、以下の実施例でみるように、バッファ層の上に直接設けられたウルツ鉱型ＡｌＧａＩｎＢＮ薄膜の上に、量子井戸構造、ＬＥＤ構造、ＨＥＭＴ構造等を設け、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜の上にさらに設けられた第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を接合面として転写を行う態様も本発明の範囲に含まれることに留意されたい。
また、本発明の窒化物半導体構造は、ウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜とグラファイト型窒化ホウ素（ｈ−ＢＮ）薄膜とウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜から構成されるダブルヘテロ構造を成長し、そのダブルヘテロ構造上に、ウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長する。
上述のように、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等は、ｈ−ＢＮは結晶構造が全く異なるため、従来、グラファイト型ｈ−ＢＮ薄膜をウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜で挟みこんだダブルヘテロ構造ができるとは考えられなかった。しかし、原料であるアンモニアとトリエチルボロンをＭＯＣＶＤ装置に供給し、ＭＯＣＶＤ装置内でｈ−ＢＮ薄膜を成長させることにより、ｈ−ＢＮ薄膜をウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜で挟み込むダブルへテロ構造の薄膜を成長することができ、このダブルヘテロ構造の薄膜の上に、ウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長することが可能である。
また、グラファイト型窒化ホウ素は、ＢとＮのｓｐ２結合により形成された各層がファンデアワールス力により結合された層状物質である。各層は、ファンデアワールス力により結合されているため、力学的な力を加えることにより、分離可能である。そのため、ｈ−ＢＮ薄膜をウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜で挟み込むダブルへテロ構造を有する薄膜に、一方の面から力学的な力を加えた場合、ダブルへテロ構造中のｈ−ＢＮ層は、両側のウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜を分離するための、リリース層としての役割を果たす。
まず、上記ダブルヘテロ構造は、ＭＯＣＶＤ装置により成長されるため、ＭＯＣＶＤ装置以外の成長装置が不要であり、経済的に大きな利点を有する。また、上記ダブルヘテロ構造は、１０００℃付近の温度で成長できるため、基板温度の上げ下げが不要であり、成長プログラムが大幅に簡素化される。また、ダブルヘテロ構造中のｈ−ＢＮ層が、上述のとおりリリース層として働くため、成長後に、ウルツ鉱ＡｌＧａＩｎＢＮ薄膜をサファイア基板、Ｓｉ基板、ＳｉＣ基板から、力学的に分離することが可能となり、化学的エッチング溶液と化学的エッチングが不要であり、分離プロセスが大幅に簡素化される。
実施例１
図１は、従来のサファイア基板上の窒化物半導体構造である。まず（０００１）サファイア基板１１を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気、基板温度１０８０℃において、サーマルクリーニングを行った。次に、トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃で（０００１）ｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜１２の膜厚は３ｎｍである。次に、ｈ−ＢＮ薄膜１２の上に、トリメチルガリウムとアンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型ＧａＮ薄膜１３を成長させた。ウルツ鉱型ＧａＮ薄膜１３の膜厚は、０．６μｍである。
図２Ａ、図２Ｂは、従来のサファイア基板上に成長したｈ−ＢＮ薄膜１２の反射高速電子線回折（ＲＨＥＥＤ）像である。電子線は、サファイア基板の［１−１００］と［１１−２０］方位から入射させた。ＲＨＥＥＤは、（１×１）パターンを示しており、(１×１)から計算される面内間隔は１．２５Åであった。その間隔より求められたａ軸格子定数は２．５０Åであり、ｈ−ＢＮのａ軸格子定数に一致している。これから、（０００１）ｈ−ＢＮがサファイア基板上に成長しており、ｈ−ＢＮとサファイアの面内配向関係は、ｈ−ＢＮ［１１−２０］||サファイア［１−１００］である。
図３は、図１のＧａＮ薄膜１３の表面写真である。孤立したＧａＮアイランドが形成され、各アイランドは異なる方位面を有している。各ＧａＮアイランドは、横方向に成長しておらず、ＧａＮ薄膜１３は多結晶であり平坦な表面を得ることができていない。
図４は、図１のｈ−ＢＮ薄膜１２の上に成長したウルツ鉱型ＧａＮ薄膜１３のＸ線回折である。サファイア基板１１の（０００６）からの回折に加えて、ウルツ鉱型ＧａＮ薄膜１３の（０００２）からの回折が明瞭に観察される。しかしながら、ウルツ鉱型ＧａＮ薄膜１３の（０００２）からの回折以外に、ウルツ鉱型ＧａＮ薄膜１３の（１０−１０）、（１０−１１）、（１０−１２）からの回折が観測され、ウルツ鉱型ＧａＮ薄膜１３は多結晶であることが分かった。
図５は、本発明の窒化物半導体構造の実施例１である。まず（０００１）サファイア基板１１を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。次に、トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃で（０００１）ｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜１２の膜厚は３ｎｍである。次に、ｈ−ＢＮ薄膜１２の上に、トリメチルアルミニウム、トリメチルガリウム、アンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜１４を成長させた。ウルツ鉱型ＡｌＧａＮ薄膜１４の膜厚は０．３μｍである。ｈ−ＢＮ薄膜１２とウルツ鉱型ＡｌＧａＮ薄膜１４がバッファ層を構成する。この新しいバッファ層上に、トリメチルガリウム、アンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１３を成長させた。ウルツ鉱型ＧａＮ薄膜１３の膜厚は２．０μｍである。
図６は、図５のウルツ鉱型ＧａＮ薄膜１３の表面写真である。前述したように、図１のＧａＮ薄膜１３の表面写真（図３参照）では、それぞれ異なる方位面を有する孤立したＧａＮアイランドが形成され、ＧａＮ薄膜１３は多結晶であり平坦な表面は得られなかった。対照的に、図６に示すウルツ鉱型ＧａＮ薄膜１３は、極めて平坦な表面を有している。この結果は、ｈ−ＢＮ薄膜１２およびＡｌＧａＮ薄膜１４で構成されるバッファ層を用いることにより、平坦な単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができたことを示している。
図７は、図５のウルツ鉱型ＧａＮ薄膜１３のＸ線回折である。ウルツ鉱型ＧａＮ薄膜１３の（０００２）からの回折と、バッファ層を構成するウルツ鉱型ＡｌＧａＮ薄膜１４の（０００２）からの回折がそれぞれ明瞭に観察された。単結晶ＧａＮ薄膜１３のｃ軸格子定数は５．１８７Åであり、無歪みのウルツ鉱型ＧａＮのｃ軸格子定数５．１８５５Åに近く、ｃ軸格子歪みは、＋０．０２８９％と求められた。バッファ層であるＡｌＧａＮ薄膜１４のｃ軸格子定数は、５．１５４Åであり、Ａｌ０．１６Ｇａ０．８４Ｎ薄膜であることが分かった。これから、サファイア基板１１上に、ｈ−ＢＮ薄膜１２とウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜１４で構成されるバッファ層を用いることにより、単結晶（０００１）ウルツ鉱型ＧａＮ薄膜１３を成長させることができたことを示している。
図８は、図５のウルツ鉱型ＧａＮ薄膜１３のＧａＮ（１０−１１）面のＸ線回折極点図である。ψ＝０°には回折ピークが観測されないことから傾いたドメインは形成されていないことが分かる。一方、６つの明瞭なＧａＮ（１０−１１）回折ピークが観測され、ＧａＮ薄膜１３中に他の回転ドメインが存在しないことを示している。このＸ線回折極点図から、サファイア基板１１とウルツ鉱型ＧａＮ薄膜１３の面内配向関係は、サファイア[１１−２０]||ウルツ鉱型ＧａＮ[１０―１０]であることが分かる。
以上の表面観察、Ｘ線回折、Ｘ線回折極点図から、従来、ｈ−ＢＮ薄膜上に成長できる代表的な窒化物半導体であるＧａＮ薄膜は多結晶ＧａＮ薄膜であったが、本発明によれば、サファイア基板１１上に、ｈ−ＢＮ薄膜１２及びウルツ鉱型ＡｌＧａＮ薄膜１４で構成されるバッファ層を成長し、その上に単結晶ウルツ鉱型ＧａＮ薄膜１３を成長可能であることが分かった。
ここで、新しいバッファ層の詳細について結果を述べる。バッファ層を構成するｈ−ＢＮ薄膜１２の厚さは一原子層以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に平坦かつ単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができる。同様に、バッファ層を構成するｈ−ＢＮ薄膜の代わりにｔ−ＢＮ薄膜を採用しても、平坦かつ単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができる。バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成は１０％以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に平坦かつ単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１４の膜厚は０．１μｍ以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に平坦かつ単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成は、ｈ−ＢＮ薄膜１２上から単結晶ウルツ鉱型ＧａＮ薄膜１３に向けて、１０％から０％と傾斜組成構造にしても良い。
最後に、新しいバッファｃ層上に成長するウルツ鉱ＡｌＧａＩｎＢＮ薄膜について述べる。バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成が１０％以上であるとき、そのバッファ層上にウルツ鉱型ＧａＮ薄膜１３の代わりに、バッファ層と格子整合する単結晶かつ平坦な表面を有するウルツ鉱ＡｌＮ薄膜、ウルツ鉱ＡｌＧａＮ薄膜を成長させることができた。また、バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成が１０％以上であるとき、そのバッファ層上にウルツ鉱型ＧａＮ薄膜１３の代わりに、そのバッファ層と格子整合する、もしくは格子不整合が３％以下の単結晶かつ平坦なウルツ鉱ＩｎＡｌＮ薄膜、ウルツ鉱ＡｌＧａＩｎＮ薄膜、およびウルツ鉱ＡｌＧａＩｎＢＮ薄膜についても成長することができた。
実施例２
図９は、本発明の窒化物半導体構造の実施例２である。まず、（０００１）サファイア基板１１を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。次に、トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃で（０００１）ｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜１２の膜厚は３ｎｍである。次に、ｈ−ＢＮ薄膜１２の上に、トリメチルアルミニウム、トリメチルガリウム、アンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型Ａｌ０．１６Ｇａ０．８４Ｎ薄膜１４を成長させた。ウルツ鉱型Ａｌ０．１６Ｇａ０．８４Ｎ薄膜１４の膜厚は、０．３μｍである。このように、サファイア基板１１にｈ−ＢＮ薄膜１２及びＡｌＧａＮ薄膜１４で構成されるバッファ層を成長し、その上にＩｎＧａＮ量子井戸構造を成長させる。その新しいバッファ層上に、トリメチルガリウム、アンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１３Ａを成長させた。ウルツ鉱型ＧａＮ薄膜１３Ａの膜厚は、２．２μｍである。次に、基板温度を７３０℃に下げ、トリメチルインジウム、トリエチルガリウム、アンモニアを用いて、単結晶ＧａＮ薄膜１３Ａ上にＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させた。ＩｎＧａＮ井戸層の厚さは３ｎｍであり、１０周期の量子井戸を成長させた。その後、基板温度を再び１０５０℃に上げて、ウルツ鉱型ＧａＮ薄膜（「第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１３Ｂをキャップ層として成長させた。
図１０は、図９の構造のフォトルミネッセンススペクトルである。ＩｎＧａＮ／ＧａＮ多重量子井戸１５のみを励起するために、励起波長として３７５ｎｍの紫外レーザーを用い、測定温度は室温、励起強度は５００μＷである。従来、ｈ−ＢＮ薄膜上に成長したＧａＮ薄膜は、多結晶ＧａＮ薄膜であり、その多結晶上に成長したＩｎＧａＮ／ＧａＮ多重量子井戸からは、フォトルミネッセンス測定から、発光を観測することはできない。しかしながら、図９の構造においては、ＩｎＧａＮ／ＧａＮ多重量子井戸１５からの発光が発光波長４３５ｎｍに明瞭に観測された。また、フォトルミネッセンススペクトルに表面の平坦性に伴うフリンジが観測される。
以上のフォトルミネッセンスから、サファイア基板１１上にｈ−ＢＮ薄膜１２及びウルツ鉱型ＡｌＧａＮ薄膜１４で構成されるバッファ層を成長し、そのバッファ層上に成長した単結晶ウルツ鉱型ＧａＮ薄膜１３Ａ上に、ＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長できることが分かった。従来、ｈ−ＢＮ薄膜上に成長した代表的な窒化物半導体であるＧａＮ薄膜は多結晶ＧａＮ薄膜であり、ＩｎＧａＮ／ＧａＮ多重量子井戸は成長できなかった。
ここで、新しいバッファ層の詳細について結果を述べる。バッファ層を構成するｈ−ＢＮ薄膜１２の厚さは一原子層以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に、ＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させることができる。同様に、バッファ層を構成するｈ−ＢＮ薄膜の代わりにｔ−ＢＮ薄膜を採用しても、ＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させることができる。バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成は１０％以上であれば、ｈ−ＢＮ薄膜及びＡｌＧａＮ薄膜で構成されるバッファ層上にＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１４の膜厚は０．１μｍ以上であれば、ｈ−ＢＮ薄膜及びＡｌＧａＮ薄膜で構成されるバッファ層上に、ＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成は、ｈ−ＢＮ薄膜１２上から単結晶ウルツ鉱型ＧａＮ薄膜１３Ａに向けて、１０％から０％と傾斜組成構造にしても良い。
実施例３
図１１は、本発明の窒化物半導体構造の実施例３である。まず、（０００１）サファイア基板１１を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気、基板温度１０８０℃で、サーマルクリーニングを行った。次に、トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃で（０００１）ｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜１２の膜厚は３ｎｍである。次に、ｈ−ＢＮ薄膜１２の上に、トリメチルアルミニウム、トリメチルガリウム、アンモニア、シランを供給することにより、基板温度１０５０℃でｎ型ＡｌＧａＮ薄膜として、Ｓｉドープウルツ鉱型Ａｌ０．２Ｇａ０．８Ｎ薄膜１６を成長させた。Ｓｉドープウルツ鉱型ＡｌＧａＮ薄膜１６の膜厚は、０．３μｍである。このように、サファイア基板１１にｈ−ＢＮ薄膜１２及びＳｉドープＡｌ０．２Ｇａ０．８Ｎ薄膜１６で構成されるバッファ層を成長し、その上に、ＬＥＤ構造を成長させる。Ｓｉドープウルツ鉱型Ａｌ０．２Ｇａ０．８Ｎ薄膜１６上に、トリメチルガリウム、アンモニア、シランを供給することにより、基板温度１０５０℃で、ｎ型ＧａＮ薄膜１７として、Ｓｉドープウルツ鉱型ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１７を成長させた。Ｓｉドープウルツ鉱型ＧａＮ薄膜１７の膜厚は、２．０μｍである。次に、基板温度を７３０℃に下げ、トリエチルインジウム、トリエチルガリウム、アンモニアを用いて、Ｓｉドープウルツ鉱型ＧａＮ薄膜１７上にＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させた。ＩｎＧａＮ井戸層の厚さは３ｎｍであり、１０周期の量子井戸を成長させた。その後、基板温度を再び１０５０℃に上げて、トリメチルガリウム、アンモニア、シクロペンタジエニルマグネシウムを用いて、ｐ型ＧａＮ薄膜として、Ｍｇドープウルツ鉱型ＧａＮ薄膜（「第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１８を成長させた。Ｍｇドープウルツ鉱型ＧａＮ薄膜１８の膜厚は０．２μｍである。
ホール効果測定から、Ｓｉドープウルツ鉱型ＧａＮ薄膜１７は、ｎ型を示し、キャリア濃度は２×１０１８ｃｍ−３、移動度は１６０ｃｍ２／Ｖｓであり、Ｍｇドープウルツ鉱型ＧａＮ薄膜１８は、ｐ型を示し、キャリア濃度は１×１０１７ｃｍ−３、移動度は８ｃｍ２／Ｖｓであった。
図１２は、図１１の構造の断面透過型電子顕微鏡（ＴＥＭ）像である。サファイア基板１１上にＳｉドープＡｌ０．２Ｇａ０．８Ｎ薄膜１６が形成されているのが観察されると共に、そのＳｉドープＡｌ０．２Ｇａ０．８Ｎ薄膜１６上にトータルな膜厚２．０μｍのＳｉドープウルツ鉱型ＧａＮ薄膜１７とＭｇドープウルツ鉱型ＧａＮ薄膜１８が形成されていることが分かる。
ここで、新しいバッファ層の詳細について結果を述べる。バッファ層を構成するｈ−ＢＮ薄膜１２の厚さは一原子層以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に、上記ＬＥＤ構造を成長させることができる。同様に、バッファ層を構成するｈ−ＢＮ薄膜の代わりにｔ−ＢＮ薄膜を採用しても、上記ＬＥＤ構造を成長させることができる。バッファ層を構成するＡｌＧａＮ薄膜１６のＡｌ組成は１０％以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に上記ＬＥＤ構造を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１６の膜厚は０．１μｍ以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に、上記ＬＥＤ構造を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１６のＡｌ組成は、ｈ−ＢＮ薄膜１２上から単結晶ウルツ鉱型ＧａＮ薄膜１７に向けて、１０％から０％と傾斜組成構造にしても良い。
実施例４
図１３は、サファイア基板上に設けた従来の窒化物半導体構造である。まず、(０００１)サファイア基板１１をＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気、基板温度１０８０℃でサーマルクリーニングを行った。次に、基板温度５５０℃でトリメチルガリウムとアンモニアを供給することにより、膜厚２０ｎｍの低温ＧａＮバッファ層１９を成長させ、その後基板温度を１０５０℃に上げ、トリメチルガリウムとアンモニアを供給することによりウルツ鉱型ＧａＮ薄膜１３を成長させた。ウルツ鉱型ＧａＮ薄膜１３の膜厚は１μｍである。
次に、ウルツ鉱型ＧａＮ薄膜１３のサファイア基板１１からの分離および第２の基板への転写について、図１４を参照して説明する。転写先のサファイア基板２０に導電性両面粘着テープ２１を貼り付け、その導電性両面粘着テープ２１に、ウルツ鉱型ＧａＮ薄膜１３を接合面として、ウルツ鉱型ＧａＮ薄膜１３をサファイア基板１１および低温ＧａＮバッファ層１９とともに貼り付けた。ウルツ鉱型ＧａＮ薄膜１３をサファイア基板１１から力学的に分離することを試みたが、実現できなかった。サファイア基板１１上のウルツ鉱型ＧａＮ薄膜１３は、低温ＧａＮバッファ層１９と化学的に強固な共有結合を形成している。ウルツ鉱型ＧａＮ薄膜１３は導電性両面粘着テープ２１と接着剤により物理的に接合しているものの、その結合力は上記共有結合と比較して弱い。そのため、導電性両面粘着テープ２１上のウルツ鉱型ＧａＮ薄膜１３をサファイア基板１１から分離することはできず、分離しようとすると、ウルツ鉱型ＧａＮ薄膜１３は、サファイア基板１１とともに導電性両面粘着テープ２１から分離し、導電性両面粘着テープ２１上に転写することはできなかった。このような構造では、従来のレーザーリフトオフ又はケミカルリフトオフの手法が必要となる。
図１５に、本発明の作製方法によるウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の実施例４を示す。サファイア基板（「第２の基板」に対応）２０上に導電性両面粘着テープ（「接合層」に対応）２１があり、その上に、サファイア基板１１から分離されたウルツ鉱型ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１３と、ウルツ鉱型ＧａＮ薄膜１３上のウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜１４及びｈ−ＢＮ薄膜（「グラファイト型窒化ホウ素薄膜」に対応）１２が転写されている。
図１６を参照して本発明の作製方法を説明する。まず、サファイア基板１１をＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。
次に、トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃でｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜１２の膜厚は３ｎｍである。
次に、そのｈ−ＢＮ薄膜１２上に、トリメチルガリウム、トリメチルアルミニウム、アンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型Ａｌ０．１６Ｇａ０．８４Ｎ薄膜１４を成長し、ウルツ鉱型Ａｌ０．１６Ｇａ０．８４Ｎ薄膜１４上に、基板温度１０５０℃でウルツ鉱型ＧａＮ薄膜１３を成長させた。ウルツ鉱型ＡｌＧａＮ薄膜１４及びウルツ鉱型ＧａＮ薄膜１３の膜厚は、それぞれ０．３μｍ及び２．０μｍである。従来、ｈ−ＢＮ薄膜１２は、グラファイト型のｓｐ２結合を有する結晶構造であり、ウルツ鉱型ＧａＮ薄膜１３は、ウルツ鉱型のｓｐ３結合を有する結晶構造であったため、ｈ−ＢＮ薄膜１２上への単結晶ウルツ鉱型ＧａＮ薄膜１３の成長は不可能であった。発明者らは、ｈ−ＢＮ薄膜１２上に単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４を成長させ、その上に単結晶ウルツ鉱型ＧａＮ薄膜１３を成長可能であることを見出した。ｈ−ＢＮ薄膜１２の膜厚は、一原子層以上であれば、平坦かつ単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができる。また、ｈ−ＢＮ薄膜１２の代わりにｔ−ＢＮ薄膜を用いても、平坦かつ単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができる。バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成は１０％以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１４の膜厚は０．１μｍ以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に、単結晶ウルツ鉱型ＧａＮ薄膜１３を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成は、ｈ−ＢＮ薄膜１２上から単結晶ウルツ鉱型ＧａＮ薄膜１３に向けて、１０％から０％と傾斜組成構造にしても良い。
次に、ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の転写方法について同じく図１６を参照説明する。転写先のサファイア基板２０上に導電性両面粘着テープ２１を貼り付け、その上にウルツ鉱型ＧａＮ薄膜１３を接合面として分離した上記窒化物半導体構造を貼り付けた。この窒化物半導体構造を導電性両面粘着テープ２１から力学的に分離を試みたところ、単結晶ウルツ鉱型ＧａＮ薄膜１３と単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４とｈ−ＢＮ薄膜１２は、サファイア基板１１から分離し、サファイア基板２０上の導電性両面粘着テープ２１に接合され、転写された。サファイア基板１１上の上記窒化物半導体構造は、サファイア基板１１上と層間がファンデアワールス力で結合しているｈ−ＢＮ薄膜１２で接合されている。単結晶ウルツ鉱型ＧａＮ薄膜１３は、導電性両面粘着テープ２１と接着剤により物理的に接合しており、その結合力は上記ファンデアワールス力と比較して強い。転写されたサンプルの大きさは、約５ｍｍ角であった。
また、転写によらず、図１７に示す、単結晶ウルツ鉱型ＧａＮ薄膜１３と単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４とｈ−ＢＮ薄膜１２を有する窒化物半導体構造をピンセット等により剥離することもできる。
以下、本発明の作製方法により、ｈ−ＢＮ薄膜１２と単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４と単結晶ウルツ鉱型ＧａＮ薄膜１３が高品質な結晶性を保持したまま、サファイア基板１１から分離し、また、導電性両面粘着テープ２１に接合・転写することができることを実験データにより示す。
図１５に示す、本発明により転写された上記窒化物半導体構造の単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４表面は、光学顕微鏡による観察から、２〜３ｍｍの領域においてクラック等は観測されず、表面は平坦であった。転写された単結晶ウルツ鉱型ＧａＮ薄膜１３と単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４が、転写前と比較して結晶性がほぼ同じであることを、Ｘ線回折とラマン散乱、カソードルミネッセンスにより評価した。
まず、図１６に示す本発明の作製方法により転写された窒化物半導体構造の単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４のＸ線回折を図１８に示す。転写前の窒化物半導体構造のＸ線回折同様に、ウルツ鉱型ＧａＮ薄膜１３の（０００２）からの回折およびウルツ鉱型ＡｌＧａＮ薄膜１４の（０００２）からの回折がそれぞれ明瞭に観測された。転写された単結晶ウルツ鉱型ＧａＮ薄膜１３のｃ軸格子定数は、５．１８５５Åであり、無歪みのウルツ鉱型ＧａＮのｃ軸格子定数５．１８５５Åに近く、転写することにより単結晶ウルツ鉱型ＧａＮ薄膜１３は無歪みとなっていることが分かった。
次に、図１６に示す本発明の作製方法により転写された窒化物半導体構造の単結晶ウルツ鉱型ＧａＮ薄膜１３のラマン散乱スペクトルを図１９に示す。転写前のラマン散乱同様に、ウルツ鉱型ＧａＮ薄膜１３のＥ２モードが５６７ｃｍ−１に、そのＡ１モードが７３４ｃｍ−１にそれぞれ明瞭に観測され、無歪みのＧａＮ薄膜のＥ２モード５６７ｃｍ−１、Ａ１モード７３４ｃｍ−１とほぼ一致している。これから、単結晶ウルツ鉱型ＧａＮ薄膜１３は、導電性両面粘着テープ２１上に転写されることにより無歪みとなることが分かった。
次に、図１６に示す本発明の作製方法により転写された窒化物半導体構造の単結晶ウルツ鉱型ＧａＮ薄膜１３と単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４のカソードルミネッセンススペクトルを図２０に示す。カソードルミネッセンスの測定は、室温で、加速電圧は１０ｋＶである。単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４からの発光が３３２ｎｍに明瞭に観測され、また単結晶ウルツ鉱型ＧａＮ薄膜１３からの発光も３６３ｎｍ付近に観測される。
以上の光学顕微鏡による表面観察、Ｘ線回折、ラマン散乱、カソードルミネッセンスから、導電性両面粘着テープ２１上に、ｈ−ＢＮ薄膜１２と単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４と単結晶ウルツ鉱型ＧａＮ薄膜１３が、高品質な結晶性を保持しつつ、サファイア基板１１から分離・転写されることが分かった。
最後に、本発明に係るバッファ層上に成長するウルツ鉱ＡｌＧａＩｎＢＮ薄膜について説明する。バッファ層を構成するウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜１４のＡｌ組成を１０％以上とすると、そのバッファ層上にウルツ鉱型ＧａＮ薄膜１３の代わりに、バッファ層と格子整合する単結晶かつ平坦な表面を有するウルツ鉱ＡｌＮ薄膜、ウルツ鉱ＡｌＧａＮ薄膜を成長させることができた。
また、バッファ層を構成するウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜１４のＡｌ組成を１０％以上とすると、そのバッファ層上にウルツ鉱型ＧａＮ薄膜１３の代わりに、そのバッファ層と格子整合する、もしくは格子不整合が３％以下の単結晶かつ平坦なウルツ鉱ＩｎＡｌＮ薄膜、ウルツ鉱ＡｌＧａＩｎＮ薄膜、およびウルツ鉱ＡｌＧａＩｎＢＮ薄膜についても成長することができる。
実施例５
図２１に、本発明の作製方法によるウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の実施例５を示す。まず、（０００１）サファイア基板１１を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。次に、トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃で（０００１）ｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜１２の膜厚は３ｎｍである。次に、ｈ−ＢＮ薄膜１２の上に、トリメチルアルミニウム、トリメチルガリウム、アンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型Ａｌ０．２Ｇａ０．８Ｎ薄膜１４を成長させた。ウルツ鉱型Ａｌ０．２Ｇａ０．８Ｎ薄膜１４の膜厚は０．３μｍである。このように、サファイア基板１１にｈ−ＢＮ薄膜１２及びＡｌＧａＮ薄膜１４で構成されるバッファ層を成長し、その新しいバッファ層上に、ＩｎＧａＮ／ＧａＮ量子井戸構造を成長させる。バッファ層上に、トリメチルガリウム、アンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１３Ａを成長させた。ウルツ鉱型ＧａＮ薄膜１３Ａの膜厚は２．０μｍである。次に、基板温度を７３０℃に下げ、トリメチルインジウム、トリエチルガリウム、アンモニアを用いて、単結晶ウルツ鉱型ＧａＮ薄膜１３Ａ上にＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させた。ＩｎＧａＮ井戸層の厚さは３ｎｍであり、１０周期の量子井戸を成長させた。その後、基板温度を再び１０５０℃に上げて、ウルツ鉱型ＧａＮ薄膜（「第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１３Ｂをキャップ層として、トリメチルガリウム、アンモニアを供給することにより成長させた。
ｈ−ＢＮ薄膜１２の厚さは、一原子層以上であれば、ｈ−ＢＮ薄膜１２及びＡｌＧａＮ薄膜１４で構成されるバッファ層上に、ＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させることができる。同様に、ｈ−ＢＮ薄膜の代わりにｔ−ＢＮ薄膜を用いたバッファ層上にもＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させることができる。バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成は、１０％以上であれば、ｈ−ＢＮ薄膜１２及びＡｌＧａＮ薄膜１４で構成されるバッファ層上にＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１４の膜厚は０．１μｍ以上であれば、ｈ−ＢＮ薄膜１２及びＡｌＧａＮ薄膜１４で構成されるバッファ層上に、ＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させることができる。また、バッファ層を構成するＡｌＧａＮ薄膜１４のＡｌ組成は、ｈ−ＢＮ薄膜１２上から単結晶ウルツ鉱型ＧａＮ薄膜１３Ａに向けて、１０％から０％と傾斜組成構造にしても良い。
次に、転写先サファイア基板２０上に形成した１００μｍ厚の金属インジウムシート２２上に、キャップ層であるウルツ鉱型ＧａＮ薄膜１３Ｂを金属インジウムシート２２と接触させ、１６０℃程度に加熱した。インジウムが溶けて、両者が強く貼り付いた。このため、サファイア基板１１はｈ−ＢＮ薄膜１２から力学的に分離し、ｈ−ＢＮ薄膜１２からキャップ層であるウルツ鉱型ＧａＮ薄膜１３Ｂまでの窒化物半導体構造を、サファイア基板１４上の金属インジウムシート２２の上に転写させることができた。
また、転写によらず、図２２に示す実施例５の窒化物半導体構造をピンセット等により剥離することもできる。
図２３は、その転写された多重量子井戸のフォトルミネッセンススペクトルである。ＩｎＧａＮ／ＧａＮ多重量子井戸１５のみを励起するために、励起波長として３７５ｎｍの紫外レーザーを用い、測定温度は室温、励起強度は５００μＷである。従来の窒化物半導体構造では、レーザーリフトオフやケミカルリフトオフを行わない限り、実施例４で記述したように、ＩｎＧａＮ／ＧａＮ多重量子井戸をサファイア基板から分離し、第２の基板に転写することはできない。しかしながら、本発明によれば、サファイア基板１１から、ｈ−ＢＮ薄膜１２からキャップ層であるウルツ鉱型ＧａＮ薄膜１３Ｂまでの窒化物半導体構造を力学的に分離させることができ、金属インジウムシート２２上に転写させることができた。その転写されたＩｎＧａＮ／ＧａＮ多重量子井戸１５においては、ＩｎＧａＮ／ＧａＮ多重量子井戸１５からの発光が、発光波長４３５ｎｍに明瞭に観測された。また、フォトルミネッセンススペクトルに表面の平坦性に伴うフリンジが観測された。
以上のフォトルミネッセンスから、サファイア基板１１上に成長したｈ−ＢＮ薄膜１２、単結晶ウルツ鉱型ＡｌＧａＮ薄膜１４、単結晶ウルツ鉱型ＧａＮ薄膜１３Ａ、ＩｎＧａＮ／ＧａＮ多重量子井戸１５、キャップ層であるウルツ鉱型ＧａＮ薄膜１３Ｂで構成させる窒化物半導体構造が、高品質な結晶性を保持しつつ、サファイア基板１１から分離し、サファイア基板２０上の金属インジウムシート２２の上に転写されることが分かった。
実施例６
図２４に、本発明の作製方法によるウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の実施例６を示す。まず、（０００１）サファイア基板１１を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。次に、トリエチルボロンとアンモニアを供給することにより、（０００１）ｈ−ＢＮ薄膜１２を、基板温度１０８０℃で成長させた。ｈ−ＢＮ薄膜１２の膜厚は３ｎｍである。次に、ｈ−ＢＮ薄膜１２の上に、トリメチルアルミニウム、トリメチルガリウム、アンモニア、シランを供給することにより、ｎ型ＡｌＧａＮ薄膜として、基板温度１０５０℃でＳｉドープウルツ鉱型Ａｌ０．２Ｇａ０．８Ｎ薄膜１６を成長させた。Ｓｉドープウルツ鉱型ＡｌＧａＮ薄膜１６の膜厚は０．３μｍである。このように、サファイア基板１１にｈ−ＢＮ薄膜１２及びＳｉドープＡｌＧａＮ薄膜１６で構成されるバッファ層を成長し、その上にＬＥＤ構造を成長させる。Ｓｉドープウルツ鉱型ＡｌＧａＮ薄膜１６上に、トリメチルガリウム、アンモニア、シランを供給することにより、ｎ型ＧａＮ薄膜１７として、Ｓｉドープウルツ鉱型ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１７を、基板温度１０５０℃で成長させた。Ｓｉドープウルツ鉱型ＧａＮ薄膜１７の膜厚は２．０μｍである。次に、基板温度を７３０℃に下げ、トリエチルインジウム、トリエチルガリウム、アンモニアを用いて、Ｓｉドープウルツ鉱型ＧａＮ薄膜１７上に、ＩｎＧａＮ／ＧａＮ多重量子井戸１５を成長させた。ＩｎＧａＮ井戸層の厚さは３ｎｍであり、１０周期の量子井戸を成長させた。その後、基板温度を再び１０５０℃に上げて、トリメチルガリウム、アンモニア、シクロペンタジエニルマグネシウムを用いて、ｐ型ＧａＮ薄膜として、Ｍｇドープウルツ鉱型ＧａＮ薄膜（「第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１８を基板温度１０５０℃で成長させ、ＬＥＤ構造を作製した。
ｈ−ＢＮ薄膜１２の厚さは一原子層以上であれば、ｈ−ＢＮ薄膜およびＡｌＧａＮ薄膜で構成されるバッファ層上に、上記ＬＥＤ構造を成長させることができる。同様に、ｈ−ＢＮ薄膜の代わりにｔ−ＢＮ薄膜を用いたバッファ層上にも、上記ＬＥＤ構造を成長させることができる。ＳｉドープＡｌＧａＮ薄膜２０のＡｌ組成は、１０％以上であれば、ｈ−ＢＮ薄膜１２およびＳｉドープＡｌＧａＮ薄膜１６で構成されるバッファ層上に上記ＬＥＤ構造を成長させることができる。また、ＳｉドープＡｌＧａＮ薄膜１６の膜厚は０．１μｍ以上であれば、上記ＬＥＤ構造を成長させことができる。また、バッファ層を構成するＳｉドープＡｌＧａＮ薄膜１６のＡｌ組成は、ｈ−ＢＮ薄膜１２上からＳｉドープウルツ鉱型ＧａＮ薄膜１７に向けて、１０％から０％と傾斜組成構造にしても良い。
ホール効果測定から、Ｓｉドープウルツ鉱型ＧａＮ薄膜１７は、ｎ型を示し、キャリア濃度は２×１０１８ｃｍ−３、移動度は１６０ｃｍ２／Ｖｓであり、Ｍｇドープウルツ鉱型ＧａＮ薄膜１８は、ｐ型を示し、キャリア濃度は１×１０１７ｃｍ−３、移動度は８ｃｍ２／Ｖｓであった。
次に、上記ＬＥＤ構造のＭｇドープウルツ鉱型ＧａＮ薄膜１８上にｐ型電極Ｎｉ／Ａｕ２３を電子ビーム蒸着装置を用いて蒸着した。続いて、サファイア基板２０上に形成した１００μｍ厚の金属インジウムシート２２上に、上記ＬＥＤ構造のｐ型電極Ｎｉ／Ａｕ２３を、金属インジウムシート２２と接触させ、１６０℃程度に加熱した。インジウムが溶けて、両者が強く貼り付いた。このため、サファイア基板１１は、ｈ−ＢＮ薄膜１２から力学的に分離し、上記ＬＥＤ構造を金属インジウムシート２２上に転写させることができた。最後に、上記ＬＥＤ構造のｈ−ＢＮ薄膜１２上にｎ型電極Ｔｉ／Ａｕ２４を電子ビーム蒸着装置を用いて蒸着した。
転写された上記ＬＥＤ構造の順方向電流電圧特性を、図２６に示す。３．５Ｖ付近から立ち上がり、明瞭な整流特性を示しており、良好なダイオード構造が形成されていることが確認できた。また、青紫色発光が目視で観測された。本発明の転写されたＬＥＤの電流注入発光スペクトルから、波長４３０ｎｍにピークを有する青紫色の電流注入発光スペクトルが明瞭に得られた。
接合層である金属インジウムシート２２について補足する。図２５に示すＬＥＤ構造のような、最上層２４から最下層２３まで上から下に電流を流す縦型デバイスの場合には、ｎ型電極Ｔｉ／Ａｕ２４とｐ型電極Ｎｉ／Ａｕ２３に電源を接続し、電圧をかける必要がある。その際に、金属インジウムシート２２は、転写先のサファイア基板２０に接合する役割を果たすだけでなく、電流が流れる伝導層としても役割を果たす必要がある。そのため、接合層２２が、金属または導電性粘着テープもしくは導電性接着剤であれば、基板２０を通して、もしくは基板２０上に堆積された金属を通して電流を縦方向に流すことができ、縦型デバイス、例えば、ＬＥＤ動作、もしくはＬＤ動作させることが可能となる。
実施例７
図２７に、本発明の作製方法によるウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の実施例４を示す。まず、（０００１）サファイア基板１１を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。次に、トリエチルボロンとアンモニアを供給することにより、（０００１）ｈ−ＢＮ薄膜１２を基板温度１０８０℃で成長させた。ｈ−ＢＮ薄膜１２の膜厚は３ｎｍである。次に、ｈ−ＢＮ薄膜１２の上に、トリメチルアルミニウムとアンモニアを供給することにより、基板温度１０５０℃でウルツ鉱型ＡｌＮ薄膜２５を成長させた。ウルツ鉱型ＡｌＮ薄膜２５の膜厚は、０．１μｍである。このように、サファイア基板１１にｈ−ＢＮ薄膜１２及びウルツ鉱型ＡｌＮ薄膜２５で構成されるバッファ層を成長し、その上にＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造を成長させる。ウルツ鉱型ＡｌＮ薄膜２５上に、トリメチルガリウムとアンモニアを供給することにより、ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）１３を基板温度１０５０℃で成長させた。ＧａＮ薄膜１３の膜厚は、２．０μｍである。最後に、トリメチルアルミニウム、トリメチルガリウムとアンモニアを供給することにより、膜厚２０ｎｍのウルツ鉱型Ａｌ０．２Ｇａ０．８Ｎ薄膜（「第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）２６を基板温度１０５０℃で成長させ、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造を作製した。
ｈ−ＢＮ薄膜１２の厚さは一原子層以上であれば、ｈ−ＢＮ薄膜１２およびＡｌＮ薄膜２５で構成されるバッファ層上に、上記ＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造を成長させることができる。同様に、ｈ−ＢＮ薄膜の代わりにｔ−ＢＮ薄膜を用いたバッファ層上にも、上記ＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造を成長させることができる。また、ＡｌＮ薄膜２５の膜厚は０．１μｍ以上であれば、上記ＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造を成長させることができる。
ホール効果測定から、上記ＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造は、１．５×１０１３ｃｍ−２の二次元電子ガス濃度を示し、ウルツ鉱型ＡｌＧａＮ薄膜２６とＧａＮ薄膜１３との界面に良好な二次元電子ガスが形成されていることが分かった。
次に、ｈ−ＢＮ薄膜１２、ＡｌＮ薄膜２５、ＧａＮ薄膜１３、ＡｌＧａＮ薄膜２６で構成されるＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造を、ピンセットでサファイア基板を持ちあげることにより、力学的にサファイア基板１１から分離した。図２８はサファイア基板から分離したＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造である。分離したＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造を、多結晶銅基板２７上の両面粘着テープ２８上に貼り付けて、転写させることができた。
転写されたＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造に、ドレインおよびソース電極としてＴｉ／Ａｕ、ゲート電極としてＮｉ／Ａｕを用いて電極を形成し、作製したＡｌＧａＮ／ＧａＮ系ＨＥＭＴ構造のゲート電圧に対するドレイン電流電圧特性を評価することにより、良好なピンチオフ特性を示すことができる。
実施例８
図２９は、サファイア基板にＺｎＯ犠牲層を成長させ、その犠牲層上にウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長させた従来の窒化物半導体構造である。まず、（０００１）サファイア基板１１を、ＰＬＤ装置内に導入し、ＺｎＯ犠牲層２９を成長する。ＺｎＯ犠牲層２９の膜厚は、２００ｎｍである。次に、ＺｎＯ犠牲層２９が成長したサファイア基板１１をＰＬＤ装置から取り出し、ＭＯＣＶＤ装置内に導入し、窒素ガス雰囲気において、トリメチルガリウムとアンモニアを供給することにより、ウルツ鉱ＧａＮ薄膜１３を成長させた。ウルツ鉱ＧａＮ薄膜１３の膜厚は、１５０ｎｍである。この方法により、平坦な単結晶ウルツ鉱ＧａＮ薄膜１３が得られることが、報告されている。
図３０は、図２９の従来の技術による窒化物半導体構造の２Θ／ωＸ線回折である。サファイア基板１１にＰＬＤによりＺｎＯ犠牲層２９が成長したサンプルは、図３０の上図に示すように（０００２）ＺｎＯからの回折が観測される。そのサファイア基板１１上のＺｎＯ犠牲層２９上にウルツ鉱ＧａＮ薄膜１３を成長させたサンプルは、図３０の下図に示すように、（０００２）ＺｎＯからの回折と（０００２）ＧａＮからの回折が観測され、単結晶ＧａＮ薄膜１３が、サファイア基板１１上ＺｎＯ犠牲層２９上に成長したことを示している。
しかしながら、この方法はＺｎＯ犠牲層２９を成長するために、ＰＬＤ装置が必要であり、またＺｎＯ犠牲層２９の最適化も必要となる。さらに単結晶ウルツ鉱ＧａＮ薄膜１３成長後に、単結晶ウルツ鉱ＧａＮ薄膜１３をサファイア基板１１から分離するために、そのサンプルを希釈した塩化水素に浸すことによりＺｎＯ犠牲層を化学的にエッチングするプロセスが必要である。
図３１は、本発明の窒化物半導体構造の実施例８である。以下の各層は、全てＭＯＣＶＤ装置を用いて成長する。まず、（０００１）サファイア基板１１を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。次に、トリメチルアルミニウムとアンモニアを供給することにより、基板温度５５０℃で、ＡｌＮバッファ層３０を成長させた。ＡｌＮバッファ層３０の膜厚は、２０ｎｍである。その後、アンモニアを供給しながら、基板温度を１０８０℃に上げて、ＡｌＮバッファ層３０のアニーリングを行った。次に、基板温度１０８０℃で、トリメチルアルミニウムとアンモニアを供給することにより、ウルツ鉱ＡｌＮ薄膜３１を成長させた。ウルツ鉱ＡｌＮ薄膜３１の膜厚は、１００ｎｍである。このプロセスは、サファイア基板上に低温ＡｌＮバッファ層を用いて、高品質ＡｌＮ薄膜を成長させる方法を用いている。
この平坦なウルツ鉱ＡｌＮ薄膜３１上に、リリース層であるｈ−ＢＮ薄膜１２を成長する。トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃で、ウルツ鉱ＡｌＮ薄膜３１上に、ｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜１２の膜厚は、２ｎｍである。このｈ−ＢＮ薄膜１２上に、トリメチルアルミニウム、トリメチルガリウム、アンモニアを用いることにより、基板温度１０８０℃で、ウルツ鉱ＡｌＮ薄膜３１を成長させ、さらにウルツ鉱ＡｌＮ薄膜３１上にウルツ鉱ＧａＮ薄膜１３を成長させた。ウルツ鉱ＡｌＮ薄膜３１の膜厚は、１００ｎｍであり、ウルツ鉱ＧａＮ薄膜１３の膜厚は、３．０μｍである。図３１において、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１が、ダブルヘテロ構造を形成する。
図３２は、図３１のウルツ鉱ＧａＮ薄膜１３の表面写真である。ウルツ鉱ＧａＮ薄膜１３は、極めて平坦な表面を有している。
図３３は、図３１のウルツ鉱ＧａＮ薄膜１３の原子間力顕微鏡（ＡＦＭ）像である。観測領域は、１μｍ２である。ウルツ鉱ＧａＮ薄膜１３のＡＦＭ像におけるＲｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅラフネスは、０．７ｎｍであり、図２８の表面写真と合わせて、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１から構成されるダブルヘテロ構造上に、平坦な単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができたことを示している。犠牲層であるＺｎＯやＣｒＮと異なり、ｈ−ＢＮ薄膜１２は、ＭＯＣＶＤ装置により成長させており、これはＭＯＣＶＤ装置以外の成長装置が不要であることを示している。
図３４は、図３１のウルツ鉱ＧａＮ薄膜１３の２Θ／ωＸ線回折である。ウルツ鉱ＧａＮ薄膜１３の（０００２）からの回折と、ウルツ鉱ＡｌＮ薄膜３１の（０００２）からの回折が明瞭に観測された。ｈ−ＢＮ薄膜１２の膜厚は、２ｎｍと極めて薄いため、Ｘ線回折で観測することはできない。単結晶ウルツ鉱ＧａＮ薄膜１３のｃ軸格子定数は、５．１８８Åであり、ｃ軸方向に圧縮歪みを受けている。これから、サファイア基板１１上に、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１から構成されるダブルヘテロ構造上に、単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができたことを示している。
図３５Ａは図３１のウルツ鉱ＧａＮ薄膜１３の、図３５Ｂはサファイア基板１１のＸ線回折（Ｐｈｉスキャン）である。６つの明瞭なＧａＮ（１０−１１）回折ピークが観測され（本明細書では、図に示したように「１」に上付きバーの符号は、「−１」と表現する。）、単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができたことを示している。このＸ線回折（Ｐｈｉスキャン）から、サファイア基板１１とウルツ鉱ＡｌＮ薄膜３１とウルツ鉱ＧａＮ薄膜１３の面内配向関係は、サファイア[２−１−１０]||ＡｌＮ[１０−１０] ||ＧａＮ[１０−１０]であることがわかる。
以上の表面観察、原子間力顕微鏡像、２Θ／ωＸ線回折、Ｘ線回折（Ｐｈｉスキャン）から、従来は犠牲層であるＺｎＯ層、あるいはＣｒＮ層を成長するのにＰＬＤ装置あるいはスパッタ装置が必要であり、ＺｎＯ犠牲層あるいはＣｒＮ犠牲層の最適化の時間が必要であったが、本発明によれば、ＭＯＣＶＤ装置のみを用いて、サファイア基板１１上に、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１から構成されるダブルヘテロ構造上に、単結晶ウルツ鉱ＧａＮ薄膜１３を成長可能であることがわかった。ダブルヘテロ構造中のｈ−ＢＮ層１２が、リリース層として働くため、単結晶ウルツ鉱ＧａＮ薄膜１３をサファイア基板から、力学的に分離することが可能であり、そのため、エッチング溶液とエッチングプロセスが不要となる。
ここで、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１から構成されるダブルヘテロ構造について結果を述べる。ｈ−ＢＮ薄膜１２の厚さは、一原子層以上であれば、リリース層として働き、単結晶ウルツ鉱ＧａＮ薄膜１３をサファイア基板１１から力学的に分離することができる。同様に、ｈ−ＢＮ薄膜１２の代わりに、乱層窒化ホウ素（ｔ−ＢＮ）薄膜を用いても、リリース層として働き、単結晶ウルツ鉱ＧａＮ薄膜１３をサファイア基板１１から力学的に分離することができる。バッファ層を構成するウルツ鉱ＡｌＮの代わりに、ウルツ鉱ＧａＮ薄膜又はウルツ鉱ＡｌＧａｎ薄膜を用いてバッファ層を構成し、また、ダブルヘテロ構造を構成するウルツ鉱ＡｌＮ薄膜３１の代わりに、Ａｌ組成１０％以上のウルツ鉱型ＡｌｘＧａ１−ｘＮを用いてダブルヘテロ構造を形成しても、そのダブルヘテロ構造上に、平坦な単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができる。
実施例９
図３６は、本発明の窒化物半導体構造の実施例９である。以下の各層は、全てＭＯＣＶＤ装置を用いて成長する。まず、（１１１）Ｓｉ基板３２を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。次に、トリメチルアルミニウムのみを供給することにより、基板温度１０８０℃で、Ｓｉ基板との反応を抑制するためＡｌ層を成長し、その後、トリメチルアルミニウムとアンモニアを供給することにより、ウルツ鉱ＡｌＮバッファ層３３を成長させた。ウルツ鉱ＡｌＮバッファ層３３の膜厚は、１００ｎｍである。このウルツ鉱ＡｌＮバッファ層３３上に、トリメチルアルミニウムとアンモニアを供給することにより、ウルツ鉱ＡｌＮ薄膜３１を成長させた。このプロセスは、（１１１）Ｓｉ基板上にウルツ鉱ＡｌＮバッファ層を用いて、高品質ＡｌＮ薄膜を成長させる方法を用いている。
この平坦なウルツ鉱ＡｌＮ薄膜３１上に、リリース層であるｈ−ＢＮ薄膜１２を成長する。トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃で、ウルツ鉱ＡｌＮ薄膜３１上に、ｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜１２の膜厚は、２ｎｍである。このｈ−ＢＮ薄膜１２上に、トリメチルアルミニウム、トリメチルガリウム、アンモニアを用いることにより、基板温度１０８０℃で、ウルツ鉱ＡｌＮ薄膜３１を成長させ、さらにウルツ鉱ＡｌＮ薄膜３１上にウルツ鉱ＧａＮ薄膜１３を成長させた。ウルツ鉱ＡｌＮ薄膜３１の膜厚は、１００ｎｍであり、ウルツ鉱ＧａＮ薄膜１３の膜厚は、３．０μｍである。図３６において、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１とが、ダブルヘテロ構造を形成する。
図３７は、図３６のウルツ鉱ＧａＮ薄膜１３の２Θ／ωＸ線回折である。ウルツ鉱ＧａＮ薄膜１３の（０００２）からの回折と、ウルツ鉱ＡｌＮ薄膜３１の（０００２）からの回折が明瞭に観測された。ｈ−ＢＮ薄膜１２の膜厚は、２ｎｍと極めて薄いため、Ｘ線回折で観測することはできない。単結晶ウルツ鉱ＧａＮ薄膜１３のｃ軸格子定数は、５．１８５Åであり、ｃ軸方向に引っ張り歪みを受けている。これから、（１１１）Ｓｉ基板３２上に、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１とから構成されるダブルヘテロ構造上に、単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができたことを示している。
図３８Ａは図３６のウルツ鉱ＧａＮ薄膜１３の、図３８Ｂは（１１１）Ｓｉ基板３２のＸ線回折（Ｐｈｉスキャン）である。６つの明瞭なＧａＮ（１０−１１）回折ピークが観測され、単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができたことを示している。このＸ線回折（Ｐｈｉスキャン）から、（１１１）Ｓｉ基板３２とウルツ鉱ＡｌＮ薄膜３１とウルツ鉱ＧａＮ薄膜１３の面内配向関係は、Ｓｉ[−１−１２]||ＡｌＮ[１０−１０] ||ＧａＮ[１０−１０]であることがわかる。
以上の２Θ／ωＸ線回折、Ｘ線回折（Ｐｈｉスキャン）から、従来は犠牲層であるＳｉＯ２層、あるいはＳｉ基板から構成されるＳＯＩ基板を成長するのにＳＩＭＯＸ装置が必要であったが、本発明によれば、ＭＯＣＶＤ装置のみを用いて、（１１１）Ｓｉ基板３２上に、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１から構成されるダブルヘテロ構造上に、単結晶ウルツ鉱ＧａＮ薄膜１３を成長可能であることがわかった。ダブルヘテロ構造中のｈ−ＢＮ層１２が、リリース層として働くため、単結晶ウルツ鉱ＧａＮ薄膜１３を（１１１）Ｓｉ基板から、力学的に分離することが可能であり、そのため、機械的研磨およびエッチング溶液とエッチングプロセスが不要となる。
ここで、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１とから構成されるダブルヘテロ構造について結果を述べる。ｈ−ＢＮ薄膜１２の厚さは、一原子層以上であれば、リリース層として働き、単結晶ウルツ鉱ＧａＮ薄膜１３をＳｉ基板３２から力学的に分離することができる。また、ｈ−ＢＮ薄膜１２の代わりに、ｔ−ＢＮ薄膜を用いても、リリース層として働き、単結晶ウルツ鉱ＧａＮ薄膜１３をＳｉ基板３２から力学的に分離することができる。ダブルヘテロ構造を構成するウルツ鉱ＡｌＮ薄膜３１の代わりに、Ａｌ組成１０％以上のウルツ鉱型ＡｌｘＧａ１−ｘＮを用いてダブルヘテロ構造を形成しても、そのダブルヘテロ構造上に、平坦な単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができる。
実施例１０
図３９は、本発明の窒化物半導体構造の実施例１０である。以下の各層は、全てＭＯＣＶＤ装置を用いて成長する。まず、（０００１）６Ｈ−ＳｉＣ基板３４を、ＭＯＣＶＤ装置内に導入し、反応炉圧力３００Ｔｏｒｒ、水素ガス雰囲気において、基板温度１０８０℃でサーマルクリーニングを行った。次に、トリメチルアルミニウムとアンモニアを供給することにより、ウルツ鉱ＡｌＮ薄膜３１を成長させた。
この平坦なウルツ鉱ＡｌＮ薄膜３１上に、リリース層であるｈ−ＢＮ薄膜１２を成長する。トリエチルボロンとアンモニアを供給することにより、基板温度１０８０℃で、ウルツ鉱ＡｌＮ薄膜３１上に、ｈ−ＢＮ薄膜１２を成長させた。ｈ−ＢＮ薄膜の膜厚１２は、２ｎｍである。このｈ−ＢＮ薄膜１２上に、トリメチルアルミニウム、トリメチルガリウム、アンモニアを用いることにより、基板温度１０８０℃で、ウルツ鉱ＡｌＮ薄膜３１を成長させ、さらにウルツ鉱ＡｌＮ薄膜３１上にウルツ鉱ＧａＮ薄膜１３を成長させた。ウルツ鉱ＡｌＮ薄膜３１の膜厚は、１００ｎｍであり、ウルツ鉱ＧａＮ薄膜１３の膜厚は、３．０μｍである。図３６において、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１とが、ダブルヘテロ構造を形成する。
図４０は、図３９のウルツ鉱ＧａＮ薄膜１３の原子間力顕微鏡（ＡＦＭ）像である。観測領域は、１μｍ２である。ウルツ鉱ＧａＮ薄膜１３のＡＦＭ像におけるＲｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅラフネスは、０．２ｎｍであり、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１とから構成されるダブルヘテロ構造上に、平坦な単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができたことを示している。ｈ−ＢＮ薄膜１２は、ＭＯＣＶＤ装置により成長させることができ、これはＭＯＣＶＤ装置以外の成長装置が不要であることを示している。
図４１は、図３９のウルツ鉱ＧａＮ薄膜１３の２Θ／ωＸ線回折である。ウルツ鉱ＧａＮ薄膜１３の（０００２）からの回折と、ウルツ鉱ＡｌＮ薄膜３１の（０００２）からの回折が明瞭に観測された。ｈ−ＢＮ薄膜１２の膜厚は、２ｎｍと極めて薄いため、Ｘ線回折で観測することはできない。これから、（０００１）６Ｈ−ＳｉＣ基板３４上に、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１とから構成されるダブルヘテロ構造上に、単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができたことを示している。
図４２Ａは図３９のウルツ鉱ＧａＮ薄膜１３の、図４２Ｂは（０００１）６Ｈ−ＳｉＣ基板３４のＸ線回折（Ｐｈｉスキャン）である。６つの明瞭なＧａＮ（１１−２４）回折ピークが観測され、単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができたことを示している。このＸ線回折（Ｐｈｉスキャン）から、（０００１）６Ｈ−ＳｉＣ基板３４とウルツ鉱ＡｌＮ薄膜３１とウルツ鉱ＧａＮ薄膜１３の面内配向関係は、６Ｈ−ＳｉＣ[１１−２０]||ＡｌＮ[１１−２０] ||ＧａＮ[１１−２０]であることがわかる。
以上の原子間力顕微鏡（ＡＦＭ）像，２Θ／ωＸ線回折、Ｘ線回折（Ｐｈｉスキャン）から、本発明によれば、ＭＯＣＶＤ装置のみを用いて、（０００１）６Ｈ−ＳｉＣ基板３４上に、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１から構成されるダブルヘテロ構造上に、単結晶ウルツ鉱ＧａＮ薄膜１３を成長可能であることがわかった。ダブルヘテロ構造中のｈ−ＢＮ層１２が、リリース層として働くため、単結晶ウルツ鉱ＧａＮ薄膜１３を（０００１）６Ｈ−ＳｉＣ基板３４から、力学的に分離することが可能である。
ここで、ウルツ鉱ＡｌＮ薄膜３１とｈ−ＢＮ薄膜１２とウルツ鉱ＡｌＮ薄膜３１とから構成されるダブルヘテロ構造について結果を述べる。ｈ−ＢＮ薄膜１２の厚さは、一原子層以上であれば、リリース層として働き、単結晶ウルツ鉱ＧａＮ薄膜１３を６Ｈ−ＳｉＣ基板３４から力学的に分離することができる。同様に、ｈ−ＢＮ薄膜１２の代わりに、ｔ−ＢＮ薄膜を用いても、リリース層として働き、単結晶ウルツ鉱ＧａＮ薄膜１３を６Ｈ−ＳｉＣ基板３４から力学的に分離することができる。ダブルヘテロ構造を構成するウルツ鉱ＡｌＮ薄膜３１の代わりに、Ａｌ組成１０％以上のウルツ鉱型ＡｌｘＧａ１−ｘＮを用いてダブルヘテロ構造を形成しても、そのダブルヘテロ構造上に、平坦な単結晶ウルツ鉱ＧａＮ薄膜１３を成長させることができる。
１１ （０００１）サファイア基板
１２ ｈ−ＢＮ薄膜（「グラファイト型窒化ホウ素薄膜」に対応）
１３ ウルツ鉱型ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）
１３Ａ ウルツ鉱型ＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）
１３Ｂ ウルツ鉱型ＧａＮ薄膜（「第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）
１４ ウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜
１５ ウルツ鉱型ＩｎＧａＮ／ＧａＮ多重量子井戸
１６ ＳｉドープＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜
１７ ＳｉドープＧａＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）
１８ ＭｇドープＧａＮ薄膜（「第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）
１９ 低温ＧａＮバッファ層
２０ 転写先サファイア基板（「第２の基板」に対応）
２１ 導電性両面粘着テープ（「接合層」に対応）
２２ 金属インジウムシート（「接合層」に対応）
２３ ｐ型電極
２４ ｎ型電極
２５ ウルツ鉱型ＡｌＮ薄膜（「ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）
２６ ウルツ鉱型ＡｌＧａＮ薄膜（「第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜」に対応）
２７ 多結晶銅基板（「第２の基板」に対応）
２８ 両面粘着テープ（「接合層」に対応）
２９ ＺｎＯ犠牲層
３０ ＡｌＮバッファ層
３１ ウルツ鉱型ＡｌｘＧａ１−ｘＮ（ｘ＞０）薄膜
３２ （１１１）Ｓｉ基板
３３ ウルツ鉱ＡｌＮバッファ層
３４ （０００１）６Ｈ−ＳｉＣ基板

Claims (24)

  1. （０００１）六方晶窒化ホウ素薄膜と、
    前記六方晶窒化ホウ素薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と、
    前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜上のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜と
    を備えることを特徴とする窒化物半導体構造。
  2. サファイア基板を更に備え、
    前記六方晶窒化ホウ素薄膜及び前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜が前記サファイア基板上のバッファ層を構成することを特徴とする請求項１に記載の窒化物半導体構造。
  3. 前記六方晶窒化ホウ素薄膜は、１原子層以上の膜厚を有することを特徴とする請求項１に記載の窒化物半導体構造。
  4. 前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜上の多重量子井戸と、
    前記多重量子井戸上の第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜と
    をさらに備えることを特徴とする請求項１から３のいずれかに記載の窒化物半導体構造。
  5. サファイア基板以外の基板上の接合層を更に備え、
    前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜および前記六方晶窒化ホウ素薄膜がバッファ層を構成することを特徴とする請求項１に記載の窒化物半導体構造。
  6. 前記接合層は、導電性であることを特徴とする請求項５に記載の窒化物半導体構造。
  7. サファイア基板と、
    前記サファイア基板上のウルツ鉱ＡｌＮ薄膜、ウルツ鉱ＧａＮ薄膜もしくはウルツ鉱ＡｌＧａＮ薄膜と、
    前記ウルツ鉱ＡｌＮ薄膜、ウルツ鉱ＧａＮ薄膜もしくはウルツ鉱ＡｌＧａＮ薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と
    をさらに備え、
    前記ウルツ鉱ＡｌＮ薄膜、前記ウルツ鉱ＧａＮ薄膜もしくは前記ウルツ鉱ＡｌＧａＮ薄膜は前記サファイア基板上のバッファ層を構成し、
    前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と前記六方晶窒化ホウ素薄膜と前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜が前記バッファ層上のダブルヘテロ構造を構成することを特徴とする請求項１に記載の窒化物半導体構造。
  8. 前記六方晶窒化ホウ素薄膜は、１原子層以上の膜厚を有することを特徴とする請求項７に記載の窒化物半導体構造。
  9. Ｓｉ基板と、
    前記Ｓｉ基板上のウルツ鉱ＡｌＮ薄膜と、
    前記ウルツ鉱ＡｌＮ薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と
    をさらに備え、
    前記ウルツ鉱ＡｌＮ薄膜は前記Ｓｉ基板上のバッファ層を構成し、
    前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と前記六方晶窒化ホウ素薄膜と前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜は前記バッファ層上のダブルへテロ構造を構成することを特徴とする請求項１に記載の窒化物半導体構造。
  10. 前記六方晶窒化ホウ素薄膜は、１原子層以上の膜厚を有することを特徴とする請求項９に記載の窒化物半導体構造。
  11. ＳｉＣ基板と、
    前記ＳｉＣ基板上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と
    を更に備え、
    前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と前記六方晶窒化ホウ素薄膜と前記ウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜は前記ＳｉＣ基板上のダブルへテロ構造を構成することを特徴とする請求項１に記載の窒化物半導体構造。
  12. 前記六方晶窒化ホウ素薄膜は、１原子層以上の膜厚を有することを特徴とする請求項１１に記載の窒化物半導体構造。
  13. サファイア基板の上にバッファ層を成長するステップと、
    前記バッファ層の上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を成長して窒化物半導体構造を作製するステップと
    を含み、
    前記バッファ層は、前記サファイア基板上の（０００１）六方晶窒化ホウ素薄膜および前記六方晶窒化ホウ素薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜で構成されることを特徴とする作製方法。
  14. ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する窒化物半導体構造の作製方法において、
    サファイア基板の上にバッファ層を成長するステップと、
    前記バッファ層の上にウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を成長するステップと、
    前記バッファ層および前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を前記バッファ層から力学的に分離して、前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を有する前記窒化物半導体構造を作製するステップと
    を含み、
    前記バッファ層は、前記サファイア基板上の（０００１）六方晶窒化ホウ素薄膜および前記六方晶窒化ホウ素薄膜上のウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜で構成されることを特徴とする作製方法。
  15. 前記六方晶窒化ホウ素薄膜は、少なくとも１原子層以上の膜厚を有することを特徴とする請求項１４に記載の作製方法。
  16. 前記分離の前に、前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を、第２の基板上の接合層に接合させるステップをさらに含むことを特徴とする請求項１４または１５に記載の作製方法。
  17. 前記分離の前に、前記ウルツ鉱型ＡｌＧａＩｎＢＮ薄膜の上に第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜をさらに成長するステップと、
    前記第２のウルツ鉱型ＡｌＧａＩｎＢＮ薄膜を、第２の基板上の接合層に接合させるステップと
    をさらに含むことを特徴とする請求項１４または１５に記載の作製方法。
  18. 前記分離の後に、前記窒化物半導体構造の前記バッファ層を、第２の基板上の接合層に接合させるステップをさらに含むことを特徴とする請求項１４または１５に記載の作製方法。
  19. 前記第２の基板は、サファイア基板、絶縁性基板、絶縁性基板上に金属が蒸着された基板、半導体基板、半導体基板上に金属が蒸着された基板、金属基板、折り曲げ可能な基板、又は、折り曲げ可能な基板の上に金属が蒸着された基板のいずれかであることを特徴とする請求項１４から１８のいずれかに記載の作製方法。
  20. 前記接合層は、前記接合層と前記窒化物半導体構造、および前記接合層と前記第２の基板が熱的に融着可能な金属、前記接合層と前記窒化物半導体構造、および前記接合層と前記第２の基板が化学的に接着可能な粘着テープ、又は、前記接合層と前記窒化物半導体構造、および前記接合層と前記第２の基板が化学的に接着可能な接着剤のいずれかであることを特徴とする請求項１６から１９のいずれかに記載の作製方法。
  21. 前記接合層は、導電性であることを特徴とする請求項１６から２０のいずれかに記載の作製方法。
  22. サファイア基板上にバッファ層を成長するステップと、
    前記バッファ層上にダブルヘテロ構造を成長するステップと、
    前記ダブルヘテロ構造上にウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長して窒化物半導体構造を作製するステップと
    を含み、
    前記バッファ層はウルツ鉱ＡｌＮ薄膜、ウルツ鉱ＧａＮ薄膜もしくはウルツ鉱ＡｌＧａＮ薄膜で構成され、
    前記ダブルヘテロ構造はウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と（０００１）六方晶窒化ホウ素薄膜とウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜から構成されていることを特徴とする窒化物半導体作製方法。
  23. Ｓｉ基板上にバッファ層を成長するステップと、
    前記バッファ層上にダブルヘテロ構造を成長するステップと、
    前記ダブルヘテロ構造上にウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長して窒化物半導体構造を作製するステップと
    を含み、
    前記バッファ層はウルツ鉱ＡｌＮ薄膜で構成され、
    前記ダブルヘテロ構造はウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と（０００１）六方晶窒化ホウ素薄膜とウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜から構成されていることを特徴とする窒化物半導体作製方法。
  24. ＳｉＣ基板上にダブルヘテロ構造を成長するステップと、
    前記ダブルヘテロ構造上にウルツ鉱ＡｌＧａＩｎＢＮ薄膜を成長して窒化物半導体構造を作製するステップと
    を含み、
    前記バッファ層はウルツ鉱ＡｌＮ薄膜で構成され、
    前記ダブルヘテロ構造はウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜と（０００１）六方晶窒化ホウ素薄膜とウルツ鉱型ＡｌxＧａ1-xＮ（ｘ＞０）薄膜から構成されていることを特徴とする窒化物半導体作製方法。
JP2013532451A 2011-09-05 2012-09-05 窒化物半導体構造及びその作製方法 Active JP5679494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013532451A JP5679494B2 (ja) 2011-09-05 2012-09-05 窒化物半導体構造及びその作製方法

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2011193348 2011-09-05
JP2011193350 2011-09-05
JP2011193348 2011-09-05
JP2011193350 2011-09-05
JP2012080117 2012-03-30
JP2012080117 2012-03-30
PCT/JP2012/005633 WO2013035325A1 (ja) 2011-09-05 2012-09-05 窒化物半導体構造及びその作製方法
JP2013532451A JP5679494B2 (ja) 2011-09-05 2012-09-05 窒化物半導体構造及びその作製方法

Publications (2)

Publication Number Publication Date
JP5679494B2 true JP5679494B2 (ja) 2015-03-04
JPWO2013035325A1 JPWO2013035325A1 (ja) 2015-03-23

Family

ID=47831795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013532451A Active JP5679494B2 (ja) 2011-09-05 2012-09-05 窒化物半導体構造及びその作製方法

Country Status (6)

Country Link
US (1) US9219111B2 (ja)
EP (1) EP2755227B1 (ja)
JP (1) JP5679494B2 (ja)
KR (1) KR101525907B1 (ja)
CN (1) CN103733308B (ja)
WO (1) WO2013035325A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101965368B1 (ko) * 2017-09-27 2019-04-03 충남대학교산학협력단 아연주석질소 단결정박막의 제조방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970408B2 (ja) * 2013-04-02 2016-08-17 日本電信電話株式会社 シリコン基板上のＩｎＧａＳｂ薄膜の作製方法
WO2014192040A1 (ja) * 2013-05-29 2014-12-04 三菱電機株式会社 光学素子支持体、波長変換装置、及び光学素子支持体の製造方法
JP5931803B2 (ja) * 2013-06-10 2016-06-08 日本電信電話株式会社 窒化物半導体装置の製造方法
CN105518838B (zh) 2013-07-02 2019-11-26 雅达公司 使用快速热加工形成异质外延层以除去晶格位错
CN105579613B (zh) * 2013-09-23 2018-06-05 雅达公司 在硅衬底上形成器件质量的氮化镓层的方法和装置
CN103730545A (zh) * 2013-12-26 2014-04-16 广州有色金属研究院 一种AlGaN基垂直结构深紫外LED的制造方法
CN106663718B (zh) * 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
CN106537617B (zh) 2014-05-27 2019-04-16 斯兰纳Uv科技有限公司 使用半导体结构和超晶格的高级电子装置结构
CN106684139B (zh) * 2015-11-11 2020-02-04 中国科学院苏州纳米技术与纳米仿生研究所 基于Si衬底的GaN外延结构及其制备方法
CN105489723B (zh) * 2016-01-15 2018-08-14 厦门市三安光电科技有限公司 氮化物底层及其制作方法
WO2017179440A1 (ja) * 2016-04-15 2017-10-19 大学共同利用機関法人高エネルギー加速器研究機構 スピン偏極高輝度電子発生フォトカソード及びその製造方法
WO2018049278A1 (en) * 2016-09-12 2018-03-15 University Of Houston System Flexible single-crystal semiconductor heterostructures and methods of making thereof
US10504722B2 (en) 2017-07-25 2019-12-10 United States Of America As Represented By The Secretary Of The Air Force Growth of III-nitride semiconductors on thin van der Waals buffers for mechanical lift off and transfer
US11031167B2 (en) * 2017-11-21 2021-06-08 University Of New Hampshire Giant perpendicular magnetic anisotropy in Fe/GaN thin films for data storage and memory devices
CN108493304B (zh) * 2018-02-01 2019-08-02 华灿光电(苏州）有限公司 一种发光二极管外延片的制备方法
JP7203511B2 (ja) * 2018-05-11 2023-01-13 住友化学株式会社 窒化アルミニウムテンプレート、および、デバイス
CZ308024B6 (cs) * 2018-10-22 2019-10-30 Fyzikální Ústav Av Čr, V. V. I. Způsob výroby epitaxní struktury s InGaN kvantovými jamami
CN109411576A (zh) * 2018-11-27 2019-03-01 西安电子科技大学 基于h-BN/p-AlGaN超晶格的高效深紫外发光二极管
CN109920896B (zh) * 2019-01-23 2021-04-06 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
US11289582B2 (en) 2019-05-23 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Single-crystal hexagonal boron nitride layer and method forming same
US20220231188A1 (en) * 2019-05-23 2022-07-21 Georgia Tech Research Corporation Method for large scale growth and fabrication of iii-nitride devices on 2d-layered h-bn without spontaneous delamination
CN110323308B (zh) * 2019-06-06 2020-09-08 北京大学 一种利用石墨烯阻挡层制备氮化物垂直结构led的方法
CN110791805A (zh) * 2019-10-31 2020-02-14 中国电子科技集团公司第十三研究所 一种衬底、外延片及其生长方法
KR102220648B1 (ko) * 2019-12-31 2021-02-26 알에프에이치아이씨 주식회사 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
WO2022013910A1 (ja) * 2020-07-13 2022-01-20 日本電信電話株式会社 発光素子およびその製造方法
CN114438596A (zh) * 2022-01-27 2022-05-06 西湖大学 一种易于剥离的晶圆级氮化镓外延生长方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0565637A (ja) * 1991-09-05 1993-03-19 Ricoh Co Ltd イオンビームスパツタ装置
JP2005117053A (ja) * 1996-06-25 2005-04-28 Sumitomo Electric Ind Ltd 半導体素子
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP2007186350A (ja) * 2006-01-11 2007-07-26 Tama Tlo Kk 窒化アルミニウム含有膜の製造方法、窒化ガリウム含有膜の製造方法、窒化アルミニウムガリウム含有膜の製造方法、及び窒化アルミニウムガリウムインジウム含有膜の製造方法。
JP2010045319A (ja) * 2008-03-26 2010-02-25 National Institute For Materials Science 半導体材料とその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191993B2 (ja) 1992-07-13 2001-07-23 株式会社日立製作所 アモルファス矩形鉄心自動成形方法及び装置
US5390210A (en) * 1993-11-22 1995-02-14 Hewlett-Packard Company Semiconductor laser that generates second harmonic light with attached nonlinear crystal
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
KR20000041281A (ko) * 1998-12-22 2000-07-15 이형도 질화물계 반도체소자 및 질화물계 반도체 결정성장방법
US6304486B1 (en) 1999-12-20 2001-10-16 Fujitsu Limited Sensing time control device and method
JP3973523B2 (ja) 2002-09-20 2007-09-12 三洋電機株式会社 窒化物系半導体レーザ素子
JP4671617B2 (ja) * 2004-03-30 2011-04-20 三洋電機株式会社 集積型半導体レーザ素子
CN1825539A (zh) 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
KR100713031B1 (ko) 2005-12-30 2007-05-02 서울옵토디바이스주식회사 질화 갈륨계 화합물 반도체
JP5080429B2 (ja) 2008-11-21 2012-11-21 新日本無線株式会社 窒化物半導体多層構造体及びその製造方法
EP2467877A4 (en) * 2009-08-21 2013-10-09 Univ California CONTROL OF ANISOTROPIC BURDEN IN HALF-POLAR NITRIDE QUANTUM DRILLING HOLES THROUGH PARTIAL OR COMPLETELY LAYERED ALUMINUM INDIUM GALLIUM NITRIDE LAYERS WITH SLIDING SHIFT
FR2953328B1 (fr) 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0565637A (ja) * 1991-09-05 1993-03-19 Ricoh Co Ltd イオンビームスパツタ装置
JP2005117053A (ja) * 1996-06-25 2005-04-28 Sumitomo Electric Ind Ltd 半導体素子
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP2007186350A (ja) * 2006-01-11 2007-07-26 Tama Tlo Kk 窒化アルミニウム含有膜の製造方法、窒化ガリウム含有膜の製造方法、窒化アルミニウムガリウム含有膜の製造方法、及び窒化アルミニウムガリウムインジウム含有膜の製造方法。
JP2010045319A (ja) * 2008-03-26 2010-02-25 National Institute For Materials Science 半導体材料とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101965368B1 (ko) * 2017-09-27 2019-04-03 충남대학교산학협력단 아연주석질소 단결정박막의 제조방법

Also Published As

Publication number Publication date
KR20140043460A (ko) 2014-04-09
EP2755227A1 (en) 2014-07-16
JPWO2013035325A1 (ja) 2015-03-23
US9219111B2 (en) 2015-12-22
US20140145147A1 (en) 2014-05-29
EP2755227A4 (en) 2015-07-15
CN103733308A (zh) 2014-04-16
WO2013035325A1 (ja) 2013-03-14
KR101525907B1 (ko) 2015-06-04
CN103733308B (zh) 2016-08-17
EP2755227B1 (en) 2017-07-12

Similar Documents

Publication Publication Date Title
JP5679494B2 (ja) 窒化物半導体構造及びその作製方法
US10517155B2 (en) Methods and apparatus for vertically stacked multicolor light-emitting diode (LED) display
JP6938468B2 (ja) グラフェンベースの層転写のためのシステム及び方法
JP3352712B2 (ja) 窒化ガリウム系半導体素子及びその製造方法
KR100658938B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
CN102839417B (zh) 一种在蓝宝石衬底上生长自剥离氮化镓薄膜的方法
JPH11243253A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
KR101161264B1 (ko) 기판 재사용을 위한 반도체 소자 제조 방법
Song et al. Recent Advances in Mechanically Transferable III‐Nitride Based on 2D Buffer Strategy
Chuang et al. Thin film GaN LEDs using a patterned oxide sacrificial layer by chemical lift-off process
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
US7989926B2 (en) Semiconductor device including non-stoichiometric silicon carbide layer and method of fabrication thereof
JP7069584B2 (ja) 基板生産物の製造方法
JP5095051B2 (ja) 電子デバイス作製用サファイア単結晶基板及び電子デバイス作製用窒化ガリウム化合物半導体膜の作製方法
JP3671215B2 (ja) サファイア基板上への窒化インジウム積層方法
KR20070100851A (ko) 양질의 그룹 3족 질화물계 단결정 반도체 박막층 성장을위한 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛제작 및 성장
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
US9231053B2 (en) Light emitting diodes having zinc oxide fibers over silicon substrates
Kane et al. Gallium nitride (GaN) on silicon substrates for LEDs
JP4770060B2 (ja) 窒化物系半導体光素子の作製方法
JP2003086508A (ja) 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス
RU135186U1 (ru) Полупроводниковое светоизлучающее устройство

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5679494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150