CN109920896B

CN109920896B - 氮化镓基发光二极管外延片及其制造方法

Info

Publication number: CN109920896B
Application number: CN201910061710.8A
Authority: CN
Inventors: 陶章峰; 程金连; 曹阳; 乔楠; 李鹏; 胡加辉
Original assignee: HC Semitek Zhejiang Co Ltd
Current assignee: HC Semitek Zhejiang Co Ltd
Priority date: 2019-01-23
Filing date: 2019-01-23
Publication date: 2021-04-06
Anticipated expiration: 2039-01-23
Also published as: CN109920896A

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制造方法，属于半导体技术领域。所述氮化镓基发光二极管外延片包括设置在所述多量子阱层和所述电子阻挡层之间的插入层，所述插入层包括多个周期的超晶格结构，每个超晶格结构均包括第一子层和设置在所述第一子层上的第二子层，所述第一子层为BInN层，所述第二子层为BAlN层。通过设置插入层可以改善多量子阱层的最后一个GaN垒层和电子阻挡层之间因晶格不匹配导致的电子阻挡层的能带向下弯曲现象，提高电子和空穴的辐射复合率，最终提高LED的发光效率。

Description

氮化镓基发光二极管外延片及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制造方法。

背景技术

LED(Light Emitting Diode，发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，正在被迅速广泛地得到应用，如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。

外延片是LED中的主要构成部分，现有的GaN基LED外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层，其中，多量子阱层包括交替生长的InGaN阱层和GaN垒层，多量子阱层的最后一个GaN垒层与电子阻挡层接触，电子阻挡层为AlGaN层。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

多量子阱层的最后一个GaN垒层和P型AlGaN电子阻挡层之间由于晶格失配存在极化效应，导致电子阻挡层的能带向下弯曲，降低了电子阻挡层对于电子的阻挡作用。而电子具有较小的有效质量和较高的迁移率，因此电子可以轻易的越过电子阻挡层所形成的势垒，到达P型层与空穴发生非辐射复合，LED的发光效率降低。

发明内容

本发明实施例提供了一种氮化镓基发光二极管外延片及其制造方法，可以提高电子和空穴的辐射复合率，最终提高LED的发光效率。所述技术方案如下：

一方面，本发明提供了一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层，

所述氮化镓基发光二极管外延片还包括设置在所述多量子阱层和所述电子阻挡层之间的插入层，所述插入层包括多个周期的超晶格结构，每个超晶格结构均包括第一子层和设置在所述第一子层上的第二子层，所述第一子层为BInN层，所述第二子层为BAlN层。

进一步地，所述插入层包括n个周期的超晶格结构，3≤n≤8。

进一步地，所述第一子层为B_xIn_1-xN层，0.1≤x≤0.3。

进一步地，所述第一子层中的B含量沿外延片的层叠方向逐层增加，所述第一子层中的In含量沿外延片的层叠方向逐层减少。

进一步地，所述第二子层为B_yAl_1-yN层，0.1≤y≤0.3。

进一步地，所述第二子层中的B含量沿外延片的层叠方向逐层减少，所述第二子层中的Al含量沿外延片的层叠方向逐层增加。

另一方面，本发明提供了一种氮化镓基发光二极管外延片的制造方法，所述制造方法包括：

提供一衬底；

在所述衬底上依次生长低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层和多量子阱层；

在所述多量子阱层上生长插入层，所述插入层包括多个周期的超晶格结构，每个超晶格结构均包括第一子层和设置在所述第一子层上的第二子层，所述第一子层为BInN层，所述第二子层为BAlN层；

在所述插入层上依次生长电子阻挡层和P型层。

进一步地，所述第一子层的生长温度沿外延片的生长方向逐层升高。

进一步地，所述第二子层的生长温度沿所述外延层的生长方向逐层降低。

进一步地，所述第一子层的生长温度和所述第二子层的生长温度均小于所述电子阻挡层的生长温度。

本发明实施例提供的技术方案带来的有益效果是：

通过在多量子阱层和电子阻挡层之间设置插入层，插入层包括多个周期的BInN/BAlN超晶格结构，即插入层中的BInN层与多量子阱层接触，插入层中的BAlN层与电子阻挡层接触。一方面，通过调整BInN中B和In的含量可以使得与多量子阱层接触的一层BInN层的晶格常数与多量子阱层的最后一个量子垒层的晶格常数相匹配，从而可以减少GaN/BInN异质结界面的极化效应。另一方面，通过调整BAlN层中B和Al的含量，可以使得与电子阻挡层接触的一层BAlN层的晶格常数与电子阻挡层的晶格常数相匹配，从而可以减小BAlN/AlGaN异质结界面的极化效应。因此插入层可以起到过渡作用，改善多量子阱层的最后一个GaN垒层和电子阻挡层之间因晶格不匹配导致的电子阻挡层的能带向下弯曲现象，提高了电子阻挡层中导带电子的有效势垒高度，同时降低了电子阻挡层中价带空穴的有效势垒高度，从而极大提高了电子阻挡层的电子限制能力和空穴的注入水平，进而提高了电子和空穴的辐射复合率，最终提高了LED的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图；

图2是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图，如图1所示，发光二极管外延片包括衬底1、以及依次生长在衬底1上的低温缓冲层2、三维成核层3、二维恢复层4、未掺杂的GaN层5、N型层6、多量子阱层8、电子阻挡层10、P型层11。

氮化镓基发光二极管外延片还包括设置在多量子阱层8和电子阻挡层10之间的插入层9，插入层9包括多个周期的超晶格结构，每个超晶格结构均包括第一子层91和设置在第一子层91上的第二子层92，第一子层91为BInN层，第二子层92为BAlN层。

本发明实施例通过在多量子阱层和电子阻挡层之间设置插入层，插入层包括多个周期的BInN/BAlN超晶格结构，即插入层中的BInN层与多量子阱层接触，插入层中的BAlN层与电子阻挡层接触。一方面，通过调整BInN中B和In的含量可以使得与多量子阱层接触的一层BInN层的晶格常数与多量子阱层的最后一个量子垒层的晶格常数相匹配，从而可以减少GaN/BInN异质结界面的极化效应。另一方面，通过调整BAlN层中B和Al的含量，可以使得与电子阻挡层接触的一层BAlN层的晶格常数与电子阻挡层的晶格常数相匹配，从而可以减小BAlN/AlGaN异质结界面的极化效应。因此插入层可以起到过渡作用，改善多量子阱层的最后一个GaN垒层和电子阻挡层之间因晶格不匹配导致的电子阻挡层的能带向下弯曲现象，提高了电子阻挡层中导带电子的有效势垒高度，同时降低了电子阻挡层中价带空穴的有效势垒高度，从而极大提高了电子阻挡层的电子限制能力和空穴的注入水平，进而提高了电子和空穴的辐射复合率，最终提高了LED的发光效率。

且在多量子阱层的最后一个GaN垒层与电子阻挡层之间界面的导带中，因能带弯曲存在一个接近电子费米能级的能量极地点，这个能量极地点将导致大量的电子在此积聚，进而吸引空穴在此进行非辐射复合，这将大大降低电子和空穴的辐射复合效率，不利于LED的光电性能。而BInN/BAlN超晶格结构的插入层可以大大缓解最后一个量子垒层与电子阻挡层之间的能带弯曲效应，因此通过设置插入层可以提高导带中靠近电子费米能级的最低能量点，极大的降低了非辐射复合效率，进一步提高了LED的发光效率。

进一步地，插入层9可以包括n个周期的超晶格结构，3≤n≤8。若插入层9的周期数小于3，则起不到过渡层的作用，使插入层9的晶格常数由最后一个量子垒层的晶格常数逐渐过渡至电子阻挡层10的晶格常数。若插入层9周期数大于8，则会导致插入层9的过厚，造成材料的浪费。

示例性地，n＝5。此时插入层9既可起到过渡作用，使得插入层9的晶格常数分别与最后一个量子垒层和电子阻挡层10的晶格常数相匹配，又不会造成材料的浪费。

进一步地，第一子层91为B_xIn_1-xN层，0.1≤x≤0.3。此时，可以使得B_xIn_1-xN层的晶格常数与最后一个GaN垒层的晶格常数相匹配。

进一步地，第一子层91中的B含量沿外延片的层叠方向逐层增加，第一子层91中的In含量沿外延片的层叠方向逐层减少。则可以形成不同B/In比例的BInN层，以在多量子阱层8和电子阻挡层10之间的导带中形成逐渐增加的电子有效势垒高度，起到更好地阻挡电子的作用。

可选地，第一子层91的厚度可以为0.5～1.5nm。若第一子层91的厚度小于0.5nm，则不利于实现阻挡电子的效果，若第一子层91的厚度大于1.5nm，则会影响到载流子正常的迁移，尤其是会降低空穴的注入效率，影响LED的发光效率。

示例性地，第一子层91的厚度为1nm。

进一步地，第二子层92为B_yAl_1-yN层，0.1≤y≤0.3。此时，可以使得B_yAl_1-yN层的晶格常数与电子阻挡层10的晶格常数相匹配。

进一步地，第二子层92中的B含量沿外延片的层叠方向逐层减少，第二子层92中的Al含量沿外延片的层叠方向逐层增加。则可以形成不同B/Al比例的BAlN层，以在多量子阱层8和电子阻挡层10之间的价带中形成逐渐减小的空穴势垒高度，起到提高空穴在多量子阱内的传输能力的作用。

可选地，第二子层92的厚度可以为1～3nm。若第二子层92的厚度小于1nm，则会影响第二子层92的晶体质量，难以实现与电子阻挡层10相匹配的晶格结构，若第二子层92的厚度大于3nm，则会影响空穴向多量子阱层8的迁移，起不到提高多量子阱层8内的空穴浓度和注入效率的作用。

示例性地，第二子层92的厚度为2nm。

可选地，衬底1可以为蓝宝石衬底。

可选地，低温缓冲层2可以为AlN缓冲层，或者GaN缓冲层。

可选地，三维成核层3可以为GaN层，厚度为400～600nm。

可选地，二维恢复层4可以为GaN层，厚度为500～800nm。

可选地，未掺杂的GaN层5的厚度为1～2um。

可选地，N型层6可以为掺Si的GaN层，厚度为1～2um。

可选地，发光二极管外延片还可以包括设置在N型层6和多量子阱层8之间的应力释放层7，应力释放层7可以包括依次生长的第一N型GaN子层、2～10个周期的InGaN/GaN周期性结构、以及第二N型GaN子层。其中，第一N型GaN子层和第二N型GaN子层均可以储存电子，同时还可以阻挡InGaN层中In的析出，进一步提高多量子阱层的生长质量。2～10个周期的InGaN/GaN周期性结构，可以释放外延生长过程中产生的应力和缺陷，提高多量子阱层的生长质量，进而提高LED的发光效率。

可选地，第一N型GaN子层的厚度可以为50nm，InGaN/GaN周期性结构中的InGaN层的厚度可以为2nm，InGaN/GaN周期性结构中的GaN层的厚度可以为20nm，第二N型GaN子层的厚度可以为40nm。

可选地，多量子阱层8可以包括6～10个周期的超晶格结构，每个超晶格结构均包括InGaN阱层和GaN垒层。其中InGaN阱层的厚度可以为3～5nm，GaN垒层的厚度可以为8～10nm。

可选地，电子阻挡层10可以为AlGaN层，厚度为20～100nm。

可选地，P型层11可以为GaN层，厚度为100～300nm。

可选地，发光二极管外延片还可以包括设置在P型层11上的P型接触层12。P型接触层12可以为重掺Mg的GaN层，厚度为50～100nm。

图2是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图，如图2所示，该制造方法包括：

步骤201、提供一衬底。

其中，衬底可采用[0001]晶向的Al₂O₃蓝宝石衬底。

进一步地，步骤201还可以包括：

将衬底在氢气气氛中退火1～10min，以清洁衬底表面，然后对衬底进行氮化处理，氮化处理时的温度控制在1000～1200℃。

其中，衬底进行退火处理的方式取决于低温缓冲层的生长方式。

当采用PVD(Physical Vapor Deposition，物理气相沉积)方法沉积低温缓冲层时，对衬底进行退火处理包括：将衬底放置到PVD设备的反应腔内，并对反应腔进行抽真空，抽真空的同时开始对衬底进行加热升温。当反应腔内的压力抽至低于1*10^-7torr时，将加热温度稳定在350～750℃，对衬底进行烘烤，烘烤时间为2～12min。

当采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)方法沉积低温缓冲层时，对衬底进行退火处理包括：将衬底放置到MOCVD设备的反应腔内，然后在氢气气氛中退火处理10分钟，清洁衬底表面，退火温度在1000℃与1100℃之间，压力在200torr～500torr之间。

步骤202、在衬底上生长低温缓冲层。

其中，低温缓冲层可以是GaN缓冲层，也可以是AlN缓冲层。

当低温缓冲层是GaN缓冲层时，可以采用MOCVD法生长低温缓冲层，包括：首先，将MOCVD设备的反应腔内温度调整至400℃～600℃，压力调整至200～600torr，生长15～35nm厚的GaN缓冲层。

当低温缓冲层是AlN缓冲层时，可以采用PVD法生长低温缓冲层，包括：将PVD设备的反应腔内温度调整至400～700℃，溅射功率调整至3000～5000W，压力调整至为1～10mtorr，生长15～35nm厚的AlN缓冲层。

需要说明的是，外延层中的三维成核层、二维恢复层、未掺杂的GaN层、N型层、应力释放层、多量子阱层、插入层、电子阻挡层、P型层以及P型接触层均可以采用MOCVD法生长。在具体实现时，通常是将衬底放在石墨托盘上送入MOCVD设备的反应腔中进行外延材料的生长，因此上述生长过程中控制的温度和压力实际上是指反应腔内的温度和压力。具体地，采用三甲基镓或三甲基乙作为镓源，三乙基硼作为硼源，高纯氮气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，N型掺杂剂选用硅烷，P型掺杂剂选用二茂镁。

步骤203、在低温缓冲层上生长三维成核层。

在本实施例中，三维成核层可以为GaN层。

示例性地，将反应室温度调节至1000～1050℃，反应室压力控制在300～600torr，生长厚度为400～600nm的三维成核层，生长时间为10～20min。

步骤204、在三维成核层上生长二维恢复层。

在本实施例中，二维恢复层可以为GaN层。

示例性地，将反应室温度调节至1050～1150℃，反应室压力控制在100～300torr，生长厚度为500～800nm的二维恢复层，生长时间为20～40min。

步骤205、在二维恢复层上生长未掺杂的GaN层。

示例性地，将反应室温度调节至1050～1200℃，反应室压力控制在100～300torr，生长厚度为1～2um的未掺杂的GaN层。

步骤206、在未掺杂的GaN层上生长N型层。

在本实施例中，N型层可以为掺Si的GaN层，Si掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3。

示例性地，将反应室温度调节至1050～1200℃，反应室压力控制在100～300torr，生长厚度为1～2um的N型层。

步骤207、在N型层上生长应力释放层。

在本实施例中，应力释放层可以包括依次生长的第一N型GaN子层、2～10个周期的InGaN/GaN周期性结构、以及第二N型GaN子层。其中，第一N型GaN子层可以储存电子。2～10个周期的InGaN/GaN周期性结构，可以释放外延生长过程中产生的应力和缺陷，提高多量子阱层的生长质量，进而提高LED的发光效率。第二N型GaN子层中掺有Si，不仅可以存储电子，还可以阻挡In的析出，进一步提高多量子阱层的生长质量。

示例性地，将反应室温度调节至800～900℃，反应室压力控制在100～500torr，生长应力释放层。

其中，第一N型GaN子层的厚度为50nm，InGaN/GaN周期性结构中的InGaN层的厚度为2nm，InGaN/GaN周期性结构中的GaN层的厚度为20nm，第二N型GaN子层的厚度为40nm。

步骤208、在应力释放层上生长多量子阱层。

其中，多量子阱层可以包括6～10个周期的超晶格结构，每个超晶格结构均包括InGaN阱层和GaN垒层。

具体地，步骤208可以包括：

将反应室温度调节至700～800℃，反应室压力控制在500～700torr，生长厚度为3～5nm的InGaN阱层。

将反应室温度调节至850～900℃，反应室压力控制在500～700torr，生长厚度为8～10nm的GaN垒层。

步骤209、在多量子阱层上生长插入层。

其中，插入层包括多个周期的超晶格结构，每个超晶格结构均包括第一子层和设置在第一子层上的第二子层，第一子层为BInN层，第二子层为BAlN层。

进一步地，插入层可以包括n个周期的超晶格结构，3≤n≤8。

在本实施例中，n＝5。此时插入层既可起到过渡作用，使得插入层的晶格常数分别与最后一个量子垒层和电子阻挡层地晶格常数相匹配，又不会造成材料的浪费。

进一步地，第一子层为B_xIn_1-xN层，0.1≤x≤0.3。此时，可以使得B_xIn_1-xN层的晶格常数与最后一个GaN垒层的晶格常数相匹配。

进一步地，第一子层中的B含量沿外延片的层叠方向逐层增加，第一子层中的In含量沿外延片的层叠方向逐层减少。

可选地，第一子层的厚度可以为0.5～1.5nm。

进一步地，第二子层为B_yAl_1-yN层，0.1≤y≤0.3。

进一步地，第二子层中的B含量沿外延片的层叠方向逐层减少，第二子层中的Al含量沿外延片的层叠方向逐层增加。

可选地，第二子层的厚度可以为1～3nm。

在本实施例中，第一子层的厚度为1nm，第二子层的厚度为2nm。

进一步地，第一子层的生长温度沿外延片的生长方向逐层升高。由于第一子层的生长温度越高，越有利于B的掺杂，第一子层的生长温度越低，越有利于In的掺杂。因此，第一子层的生长温度逐层升高可以使得第一子层中的B含量沿外延片的层叠方向逐层增加，第一子层中的In含量沿外延片的层叠方向逐层减少。

进一步地，第二子层的生长温度沿外延层的生长方向逐层降低。由于第二子层的生长温度越高，越有利于B的掺杂，第二子层的生长温度越低，越有利于Al的掺杂。因此，第二子层的生长温度逐层降低，可以使得第二子层中的B含量沿外延片的层叠方向逐层减少，第二子层中的Al含量沿外延片的层叠方向逐层增加。

进一步地，第一子层的生长温度和第二子层的生长温度均小于电子阻挡层的生长温度。由于电子阻挡层的生长温度较高，高温会影响多量子阱层的晶体质量。因此，将插入层的生长温度设置为低于电子阻挡层，可以使得多量子阱层、插入层和电子阻挡层的生长温度逐渐升高，从而可以防止高温影响量子阱层的晶体质量。

步骤210、在插入层上生长电子阻挡层。

在本实施例中，电子阻挡层可以为P型AlGaN层。

示例性地，将反应室温度调节至800～1000℃，反应室压力控制在50～500torr，生长厚度为20～100nm的电子阻挡层。

步骤211、在电子阻挡层上生长P型层。

在本实施例中，P型层为掺Mg的GaN层，Mg的掺杂浓度可以为1×10¹⁹～1×10²⁰cm^-3。

示例性地，将反应室温度调节至850～950℃，反应室压力控制在100～300torr，生长厚度为100～300nm的P型层。

步骤212、在P型层上生长P型接触层。

在本实施例中，P型接触层可以为重掺Mg的GaN层。

示例性地，将反应室温度调节至850～1000℃，反应室压力控制在100～300torr，生长厚度为50～100nm的P型接触层。

在上述步骤完成之后，将反应室的温度降至650～850℃，在氮气气氛进行退火处理5～15min，而后逐渐降至室温，结束发光二极管的外延生长。

以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层和P型层，其特征在于，

2.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述插入层包括n个周期的超晶格结构，3≤n≤8。

3.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述第一子层为B_xIn_1-xN层，0.1≤x≤0.3。

4.根据权利要求3所述的氮化镓基发光二极管外延片，其特征在于，所述第一子层中的B含量沿外延片的层叠方向逐层增加，所述第一子层中的In含量沿外延片的层叠方向逐层减少。

5.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述第二子层为B_yAl_1-yN层，0.1≤y≤0.3。

6.根据权利要求5所述的氮化镓基发光二极管外延片，其特征在于，所述第二子层中的B含量沿外延片的层叠方向逐层减少，所述第二子层中的Al含量沿外延片的层叠方向逐层增加。

7.一种氮化镓基发光二极管外延片的制造方法，其特征在于，所述制造方法包括：

提供一衬底；

在所述插入层上依次生长电子阻挡层和P型层。

8.根据权利要求7所述的制造方法，其特征在于，所述第一子层的生长温度沿外延片的生长方向逐层升高。

9.根据权利要求7所述的制造方法，其特征在于，所述第二子层的生长温度沿外延片的生长方向逐层降低。

10.根据权利要求7所述的制造方法，其特征在于，所述第一子层的生长温度和所述第二子层的生长温度均小于所述电子阻挡层的生长温度。