CN109873061B - 一种氮化镓基发光二极管外延片及其制造方法 - Google Patents

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制造方法，属于半导体技术领域。氮化镓基发光二极管外延片的多量子阱层包括多个交替生长的量子阱层和量子垒层，每个量子阱层均包括多层In_xGa_1‑xN量子阱子层，多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小，每个量子垒层均包括多层掺Si的ByGa1‑yN量子垒子层，多层量子垒子层中的B含量沿外延片的层叠方向先逐层增大再逐层减小，0≤x≤1，0≤y≤1。本发明提供的氮化镓基发光二极管外延片可以提高电子在量子阱内的分布均匀性，从而提高电子和空穴在多量子阱内的辐射复合率，进而提高LED的发光效率。

Description

一种氮化镓基发光二极管外延片及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制造方法。

背景技术

LED(Light Emitting Diode，发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，正在被迅速广泛地得到应用，如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。

外延片是LED中的主要构成部分，现有的GaN基LED外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层和P型层，其中，多量子阱层包括交替生长的InGaN阱层和GaN垒层。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

由于电子的迁移率比空穴快很多，现有的多量子阱层中电子的分布很不均匀，会导致电子和空穴在多量子阱内的辐射复合率下降，从而导致LED的发光效率降低。

发明内容

本发明实施例提供了一种氮化镓基发光二极管外延片及其制造方法，可以提高电子在量子阱内的分布均匀性，从而提高电子和空穴在多量子阱内的辐射复合率。所述技术方案如下：

一方面，本发明提供了一种氮化镓基发光二极管外延片，所述发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层和P型层，所述多量子阱层包括多个周期交替生长的量子阱层和量子垒层，

每个所述量子阱层均包括多层In_xGa_1-xN量子阱子层，多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小，每个所述量子垒层均包括多层掺Si的B_yGa_{1- y}N量子垒子层，多层量子垒子层中的B含量沿所述外延片的层叠方向先逐层增大再逐层减小，0≤x≤1，0≤y≤1。

进一步地，所述多量子阱层包括n个量子阱层和n+1个量子垒层，5≤n≤8。进一步地，每个所述量子阱层均包括a层In_xGa_1-xN量子阱子层，6≤a≤10。

进一步地，每个所述量子垒层均包括b层掺Si的B_yGa_1-yN量子垒子层，6≤b≤10。

进一步地，多个所述量子阱层的厚度均相等。

进一步地，多个所述量子垒层的厚度沿所述外延片的层叠方向逐层减小。

进一步地，多个所述量子垒层中的Si的掺杂浓度沿所述外延片的层叠方向先逐层减小再逐层增大。

另一方面，本发明提供了一种氮化镓基发光二极管外延片的制造方法，所述制造方法包括：

提供一衬底；

在所述衬底上依次生长低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层；

在所述N型层上生长多量子阱层，所述多量子阱层包括多个交替生长的量子阱层和量子垒层，每个所述量子阱层均包括多层In_xGa_1-xN量子阱子层，多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小，每个所述量子垒层均包括多层掺Si的B_yGa_1-yN量子垒子层，多层量子垒子层中的B含量沿所述外延片的层叠方向先逐层增大再逐层减小，0≤x≤1，0≤y≤1；

在所述多量子阱层上生长P型层。

进一步地，多层所述量子阱子层的生长温度和生长压力均相等。

进一步地，多层所述量子垒子层的生长温度和生长压力均相等。

本发明实施例提供的技术方案带来的有益效果是：

通过将量子阱层设置成包括多层In_xGa_1-xN量子阱子层，且多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小的结构，可以使得量子阱层形成倒金字塔结构，有利于量子阱层捕获并储存电子。通过将量子垒层设置成包括多层掺Si的B_yGa_1-yN量子垒子层，且多层量子垒子层中的B含量沿外延片的层叠方向先逐层增大再逐层减小的结构，可以减缓电子在多量子阱中的跃迁热速度，将电子更好的限制在多量子阱中，防止电子溢流至P层，提高了电子在多量子阱层内的分布均匀性，同时提高了电子和空穴在多量子阱层内的辐射复合率，进而提高了LED的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图；

图2是本发明实施例提供的一种多量子阱层的结构示意图；

图3是本发明实施例提供的另一种多量子阱层的结构示意图；

图4是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图；

图5是本发明实施例提供的一种多量子阱层内电子和空穴的浓度图；

图6是本发明实施例提供的另一种多量子阱层内电子和空穴的浓度图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图，如图1所示，发光二极管外延片包括衬底1、以及依次生长在衬底1上的低温缓冲层2、三维成核层3、二维恢复层4、未掺杂的GaN层5、N型层6、多量子阱层8和P型层9。

图2是本发明实施例提供的一种多量子阱层的结构示意图，如图2所示，多量子阱层8包括多个周期交替生长的量子阱层81和量子垒层82，每个量子阱层81均包括多层In_xGa_1-xN量子阱子层811，多层量子阱子层811中的In含量沿外延片的层叠方向先逐层增大再逐层减小。每个量子垒层82均包括多层掺Si的B_yGa_1-yN量子垒子层821，多层量子垒子层821中的B含量沿外延片的层叠方向先逐层增大再逐层减小，0≤x≤1，0≤y≤1。

本发明实施例通过将量子阱层设置成包括多层In_xGa_1-xN量子阱子层，且多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小的结构，可以使得量子阱层形成倒金字塔结构，有利于量子阱层捕获并储存电子。通过将量子垒层设置成包括多层掺Si的B_yGa_1-yN量子垒子层，且多层量子垒子层中的B含量沿外延片的层叠方向先逐层增大再逐层减小的结构，可以减缓电子在多量子阱中的跃迁热速度，将电子更好的限制在多量子阱中，防止电子溢流至P层，提高了电子在多量子阱层内的分布均匀性，同时提高了电子和空穴在多量子阱层内的辐射复合率，进而提高了LED的发光效率。进一步地，由于B原子的尺寸较小，BGaN可以提供拉应力，改善InGaN和GaN之间的晶格失配，使InGaN和GaN的交界面由于缺陷的减少而更加清晰，降低由于InGaN和GaN晶格失配带来的压电极化场，增加电子和空穴的复合效率，提高LED的发光效率。而且BN的禁带宽度与AlN类似，在InGaN和GaN之间插入一层BGaN，相当于在InGaN和GaN的交界处引入一个较大的导带带阶，拉高能带，可以有效防止电子溢流，进一步增加电子和空穴的复合效率，提高LED的发光效率。

进一步地，量子垒层82的层数比量子阱层81的层数多1。则多量子阱层8中最靠近N型层6和P型层9的层为量子垒层82，量子垒层82不仅可以防止电子溢流至P型层9，还可以防止空穴移动至N型层6，减小了电子和空穴发生非辐射复合的概率。

进一步地，多量子阱层8包括n个量子阱层81和n+1个量子垒层82，5≤n≤8。若多量子阱层8的周期数过小，则可能由于复合结构的数量太少而使得电子和空穴没有进行充分的复合发光，导致降低LED的发光效率。若多量子阱层8的周期数过多，可能会使得电子和空穴的分布不集中，电子和空穴的复合效率较低，造成LED的发光效率较低。

进一步地，每个量子阱层81均包括a层In_xGa_1-xN量子阱子层811，6≤a≤10。若量子阱子层811的周期数过小，则电子和空穴进行辐射复合发光的区域较少，LED的发光效率降低。若量子阱子层811的周期数过多，则量子阱子层811中会产生的应力会累积，导致晶体质量较差，同样会影响LED的发光效率。

进一步地，每个量子垒层82均包括b层掺Si的B_yGa_1-yN量子垒子层812，6≤b≤10。量子垒子层812中掺Si，Si可以提供电子。若量子垒子层812的周期数过小，则起不到将电子限制在多量子阱层8中的作用。若量子垒子层812的周期数过多，则会导致多量子阱层8的厚度较厚，造成材料的浪费。

进一步地，多个量子阱层8的厚度均相等，以便于后续生长。

优选地，量子阱层81的厚度为3～5nm。若量子阱层81的厚度过薄，则可能由于量子阱层81的厚度太小而影响到量子阱层81中电子和空穴的复合发光，降低LED的发光效率。如果量子阱层81的厚度过厚，则可能由于量子阱层81的厚度太大而造成阱层中产生更多的应力，导致晶体质量较差，影响LED的发光效率。

优选地，每层量子阱子层811的厚度均相等，以便于实际生长控制。

进一步地，多个量子垒层82的厚度沿外延片的层叠方向逐层减小。则靠近P型层9的量子垒子层821的厚度较小，可以使得空穴更容易注入多量子阱层8，大大促进了空穴在多量子阱层8内的传输效率，提高了空穴在量子阱层8内的分布均匀性，提高了电子和空穴的辐射复合效率，进而提高了LED的发光效率。

优选地，量子垒层82的厚度为3～10nm。若量子垒层82的厚度过薄，则可能由于量子垒层82的厚度太小而造成多量子阱层8整体的晶体质量改善效果较差。若量子垒层82的厚度过厚，很容易影响到载流子正常的迁移，对电子和空穴的复合起到阻挡作用，降低LED的发光效率。

可选地，每层量子垒子层821的厚度均相等，以便于实际生长控制。

进一步地，多个量子垒层82中的Si的掺杂浓度沿外延片的层叠方向先逐层减小再逐层增大，与多个量子垒层82的厚度沿外延片的层叠方向逐层减小相配合，可以有效提高电子和空穴的辐射复合效率，从而提高LED的发光效率。

优选地，量子垒层82中的Si的掺杂浓度为1*10¹⁵～1*10¹⁹cm^-3。

可选地，衬底1可以为蓝宝石衬底。

可选地，低温缓冲层2可以为AlN缓冲层，或者GaN缓冲层。

可选地，三维成核层3可以为GaN层，厚度为400～600nm。

可选地，二维恢复层4可以为GaN层，厚度为500～800nm。

可选地，未掺杂的GaN层5的厚度为1～2um。

可选地，N型层6可以为掺Si的GaN层，厚度为1～2um。

可选地，发光二极管外延片还可以包括设置在N型层6和多量子阱层8之间的应力释放层7，应力释放层7可以包括依次生长的第一N型GaN子层、2～10个周期的InGaN/GaN周期性结构、以及第二N型GaN子层。

其中，第一N型GaN子层的厚度可以为50nm，InGaN/GaN周期性结构中的InGaN层的厚度可以为2nm，InGaN/GaN周期性结构中的GaN层的厚度可以为20nm，第二N型GaN子层的厚度可以为40nm。

可选地，P型层9可以包括低温P型层91、电子阻挡层92、高温P型层93和P型接触层94。

在本实施例中，低温P型层91可以为GaN层，厚度为200～300nm。电子阻挡层92可以为P型AlGaN层，厚度为20～100nm。高温P型层93可以为GaN层，厚度为100～300nm。P型接触层94可以为重掺Mg的GaN层，厚度为50～100nm。

图3是本发明实施例提供的另一种多量子阱层的结构示意图，如图3所示，多量子阱层300包括交替设置的5层量子阱层和6层量子垒层。5层量子阱层包括沿外延层的层叠方向设置的第一量子阱层311、第二量子阱层312、第三量子阱层313、第四量子阱层314和第五量子阱层315。6层量子阱层包括沿外延层的层叠方向设置的第一量子垒层321、第二量子垒层322、第三量子垒层323、第四量子垒层324、第五量子垒层325和第六量子垒层326。

其中，5层量子阱层的结构及厚度均相同，每层量子阱层的厚度均为3～5nm。

下面以第一量子阱层311为例，对每层量子阱层的结构进行说明。

在本实施例中，第一量子阱层311包括7层In_xGa_1-xN量子阱子层(图中未示出)：In_0.4Ga_0.6N/In_0.6Ga_0.4N/In_0.8Ga_0.2N/InN/In_0.8Ga_0.2N/In_0.6Ga_0.4N/In_0.4Ga_0.6N。

其中，每层量子阱子层的厚度均相等。

进一步地，6层量子阱层的结构均相同。

下面以第一量子垒层321为例，对每层量子阱层的结构进行说明。

在本实施例中，第一量子垒层321包括7层B_yGa_1-yN量子垒子层(图中未示出)：GaN/B_0.5Ga_0.5N/B_0.7Ga_0.3N/BN/B_0.7Ga_0.3N/B_0.5Ga_0.5N/GaN。

其中，每层量子垒子层的厚度均相等。

进一步地，第一量子垒层321、第二量子垒层322、第三量子垒层323、第四量子垒层324、第五量子垒层325和第六量子垒层326的厚度分别为9nm、8nm、7nm、6nm、5nm、4nm。

进一步地，第一量子垒层321、第二量子垒层322、第三量子垒层323、第四量子垒层324、第五量子垒层325和第六量子垒层326中的Si的掺杂浓度分别为：5*10¹⁸m^-3、5*10¹⁷m^-3、5*10¹⁶m^-3、5*10¹⁶m^-3、5*10¹⁷m^-3、5*10¹⁸m^-3。

其中，第一量子垒层321与图1中的应力释放层7接触，第六量子垒层326与图1中的P型层9接触。

图4是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图，如图4所示，该制造方法包括：

步骤401、提供一衬底。

其中，衬底可采用[0001]晶向的Al₂O₃蓝宝石衬底。

步骤402、在衬底上生长低温缓冲层。

其中，低温缓冲层可以是GaN缓冲层，也可以是AlN缓冲层。

当低温缓冲层是GaN缓冲层时，可以采用MOCVD(Metal-organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)方法生长低温缓冲层，包括：首先，将MOCVD设备的反应腔内温度调整至400℃～600℃，生长15～35nm厚的GaN缓冲层，生长压力区间为200Torr～600Torr。其次，低温缓冲层原位退火处理，温度在1000℃～1200℃，时间在5～10min之间，压力为400Torr～600Torr。

当低温缓冲层是AlN缓冲层时，采用PVD(Physical Vapor Deposition，物理气相沉积)方法生长低温缓冲层，包括：将PVD设备的反应腔内温度调整至400～700℃，调整溅射功率为3000～5000W，调整压力为1～10mtorr，生长15～35nm厚的低温缓冲层AlN缓冲层。

需要说明的是，外延层中的未掺杂的GaN层、N型层、应力释放层、多量子阱层和P型层均可以采用MOCVD方法生长。在具体实现时，通常是将衬底放在石墨托盘上送入MOCVD设备的反应腔中进行外延材料的生长，因此上述生长过程中控制的温度和压力实际上是指反应腔内的温度和压力。具体地，采用三甲基镓或三甲基乙作为镓源，三乙基磞为磞源，高纯氮气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，N型掺杂剂选用硅烷，P型掺杂剂选用二茂镁。

步骤403、在低温缓冲层上生长三维成核层。

在本实施例中，三维成核层可以为GaN层。

具体地，将反应室温度调节至1000～1050℃，反应室压力控制在300～600torr，生长厚度为400～600nm的三维成核层，生长时间为10～20min。

步骤404、在三维成核层上生长二维缓冲层。

在本实施例中，二维缓冲层可以为GaN层。

具体地，将反应室温度调节至1050～1150℃，反应室压力控制在100～500torr，生长厚度为500～800nm的二维缓冲层，生长时间为20～40min。

步骤405、在二维缓冲层上生长未掺杂的GaN层。

具体地，将反应室温度调节至1050～1200℃，反应室压力控制在100～300torr，生长厚度为1～2um的未掺杂的GaN层。

步骤406、在未掺杂的GaN层上生长N型层。

在本实施例中，N型层可以为掺Si的GaN层，Si掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3。

具体地，将反应室温度调节至1050～1200℃，反应室压力控制在100～500torr，生长厚度为1～2um的N型层。

步骤407、在N型层上生长应力释放层。

在本实施例中，应力释放层可以包括依次生长的第一N型GaN子层、2～10个周期的InGaN/GaN周期性结构、以及第二N型GaN子层。其中，第一N型GaN子层可以储存电子。2～10个周期的InGaN/GaN周期性结构，可以释放外延生长过程中产生的应力和缺陷，提高多量子阱层的生长质量，进而提高LED的发光效率。第二N型GaN子层中掺有Si，不仅可以存储电子，还可以阻挡In的析出，进一步提高多量子阱层的生长质量。

具体地，将反应室温度调节至800～900℃，反应室压力控制在100～500torr，生长应力释放层。

步骤408、在应力释放层上生长多量子阱层。

其中，多量子阱层包括多个周期交替生长的量子阱层和量子垒层，每个量子阱层均包括多层In_xGa_1-xN量子阱子层，多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小。每个量子垒层均包括多层掺Si的B_yGa_1-yN量子垒子层，多层量子垒子层中的B含量沿外延片的层叠方向先逐层增大再逐层减小，0≤x≤1，0≤y≤1。

在本实施例的一种实现方式中，假设生长单层量子阱层所需时间为t，则可以在0～t/2阶段，控制多层量子阱子层中的In含量沿生长方向逐层增大，在t/2～t阶段，控制多层量子阱子层中的In含量沿生长方向逐层减小。

在本实施例的另一种实现方式中，假设需生长厚度为D的量子阱层，则可以在量子阱层的厚度为0～D/2阶段，控制多层量子阱子层中的In含量沿生长方向逐层增大，在量子阱层的厚度为D/2～D阶段，控制多层量子阱子层中的In含量沿生长方向逐层减小。

同样地，量子垒层中B含量的改变方式可以与上述In含量的两种改变方式相同。

进一步地，多量子阱层包括n个量子阱层和n+1个量子垒层，5≤n≤8。

进一步地，每个量子阱层均包括a层In_xGa_1-xN量子阱子层，6≤a≤10。

进一步地，每个量子垒层均包括b层掺Si的B_yGa_1-yN量子垒子层，6≤b≤10。

进一步地，多个量子阱层的厚度均相等，以便于后续生长。

进一步地，多个量子垒层的厚度沿外延片的层叠方向逐层减小。

进一步地，多个量子垒层中的Si的掺杂浓度沿外延片的层叠方向先逐层减小再逐层增大。

参见图3，在本实施例中，多量子阱层可以包括5量子阱层和6个量子垒层。每个量子阱层均包括7个量子阱子层，每个量子垒层均包括7个量子垒子层。

优选地，量子阱层的厚度为3～5nm，每个量子阱子层的厚度均相等。量子垒层的厚度为3～10nm，每个量子垒子层的厚度均相等。

优选地，量子垒层中的Si的掺杂浓度为1*10¹⁵～1*10¹⁹cm^-3。

具体地，步骤408可以包括：

控制反应室温度为700～800℃，反应室压力为300～500torr，生长量子阱层；

控制反应室温度为850～900℃，反应室压力为300～500torr，生长量子垒层。

优选地，多层量子阱子层的生长条件相等，即多层量子阱子层的生长温度均为700～800℃，生长压力均为300～500torr。

多层量子垒子层的生长条件相等，即多层量子垒子层的生长温度均为850～900℃，生长压力均为300～500torr。

步骤409、在多量子阱层上生长P型层。

其中，P型层可以包括低温P型层、电子阻挡层、高温P型层和P型接触层。

在本实施例中，低温P型层91可以为GaN层，电子阻挡层92可以为P型AlGaN层。高温P型层93可以为GaN层。P型接触层94可以为重掺Mg的GaN层。

具体地，步骤409可以包括：

将反应室温度调节至700～800℃，反应室压力控制在100～300torr，生长厚度为200～300nm的低温P型层。

将反应室温度调节至800～1000℃，反应室压力控制在50～500torr，生长厚度为20～100nm的电子阻挡层。

将反应室温度调节至850～950℃，反应室压力控制在100～300torr，生长厚度为100～300nm的高温P型层，且高温P型层中Mg的掺杂浓度为1×10¹⁹～1×10²⁰cm^-3。

将反应室温度调节至850～1000℃，反应室压力控制在100～300torr，生长厚度为50～100nm的P型接触层。

在上述步骤完成之后，将反应室的温度降至650～850℃，在氮气气氛进行退火处理5～15min，而后逐渐降至室温，结束发光二极管的外延生长。

本发明实施例通过将量子阱层设置成包括多层In_xGa_1-xN量子阱子层，且多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小的结构，可以使得量子阱层形成倒金字塔结构，有利于量子阱层捕获并储存电子。通过将量子垒层设置成包括多层掺Si的B_yGa_1-yN量子垒子层，且多层量子垒子层中的B含量沿外延片的层叠方向先逐层增大再逐层减小的结构，可以减缓电子在多量子阱中的跃迁热速度，将电子更好的限制在多量子阱中，防止电子溢流至P层，提高了电子在多量子阱层内的分布均匀性，同时提高了电子和空穴在多量子阱层内的辐射复合率，进而提高了LED的发光效率。进一步地，由于B原子的尺寸较小，BGaN可以提供拉应力，改善InGaN和GaN之间的晶格失配，使InGaN和GaN的交界面由于缺陷的减少而更加清晰，降低由于InGaN和GaN晶格失配带来的压电极化场，增加电子和空穴的复合效率，提高LED的发光效率。而且BN的禁带宽度与AlN类似，在InGaN和GaN之间插入一层BGaN，相当于在InGaN和GaN的交界处引入一个较大的导带带阶，拉高能带，可以有效防止电子溢流，进一步增加电子和空穴的复合效率，提高LED的发光效率。

图5是本发明实施例提供的一种多量子阱层内电子和空穴的浓度图，图6是本发明实施例提供的另一种多量子阱层内电子和空穴的浓度图，图5和图6中的横坐标表示N型层至低温P型层到衬底的距离。例如，图5横坐标中的1970表示N型层至衬底的距离为1970nm，图5横坐标中的2010表示低温P型层至衬底的距离为2010nm，图5横坐标中的1970～2010部分表示N型层至低温P型层。纵坐标表示浓度，曲线I为电子的浓度曲线，曲线II为空穴的浓度曲线。其中，图5为现有的InGaN/GaN结构的多量子阱层中的电子和空穴的浓度图，图6为采用本发明实施例提供的制造方法制造出的量子阱层中的电子和空穴的浓度图。

从图5和图6中可以明显看出，采用本发明实施例提供的制造方法制造出的量子阱层中的电子和空穴在空间分布上的重叠程度更高，电子和空穴的辐射复合效率更高，LED的发光效率更好。

以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层和P型层，所述多量子阱层包括多个交替生长的量子阱层和量子垒层，其特征在于，

每个所述量子阱层均包括多层In_xGa_1-xN量子阱子层，多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小，每个所述量子垒层均包括多层掺Si的B_yGa_1-yN量子垒子层，多层量子垒子层中的B含量沿所述外延片的层叠方向先逐层增大再逐层减小，0≤x≤1，0≤y≤1，多个所述量子垒层的厚度沿所述外延片的层叠方向逐层减小，多个所述量子垒层中的Si的掺杂浓度沿所述外延片的层叠方向先逐层减小再逐层增大；

所述量子垒层的层数比所述多量子阱层的层数多1，所述量子阱层的厚度为3～5nm。

2.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，所述多量子阱层包括n个量子阱层和n+1个量子垒层，5≤n≤8。

3.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，每个所述量子阱层均包括a层In_xGa_1-xN量子阱子层，6≤a≤10。

4.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，每个所述量子垒层均包括b层掺Si的B_yGa_1-yN量子垒子层，6≤b≤10。

5.根据权利要求1所述的氮化镓基发光二极管外延片，其特征在于，多个所述量子阱层的厚度均相等。

6.一种氮化镓基发光二极管外延片的制造方法，其特征在于，所述制造方法包括：

提供一衬底；

在所述衬底上依次生长低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层；

在所述N型层上生长多量子阱层，所述多量子阱层包括多个交替生长的量子阱层和量子垒层，每个所述量子阱层均包括多层In_xGa_1-xN量子阱子层，多层量子阱子层中的In含量沿外延片的层叠方向先逐层增大再逐层减小，每个所述量子垒层均包括多层掺Si的B_yGa_{1- y}N量子垒子层，多层量子垒子层中的B含量沿所述外延片的层叠方向先逐层增大再逐层减小，0≤x≤1，0≤y≤1，多个所述量子垒层的厚度沿所述外延片的层叠方向逐层减小，多个所述量子垒层中的Si的掺杂浓度沿所述外延片的层叠方向先逐层减小再逐层增大，所述量子垒层的层数比所述多量子阱层的层数多1，所述量子阱层的厚度为3～5nm；

在所述多量子阱层上生长P型层。

7.根据权利要求6所述的制造方法，其特征在于，多层所述量子阱子层的生长温度和生长压力均相等。

8.根据权利要求6所述的制造方法，其特征在于，多层所述量子垒子层的生长温度和生长压力均相等。

Images