CN114068774B - 一种led芯片及其制备方法 - Google Patents
一种led芯片及其制备方法 Download PDFInfo
- Publication number
- CN114068774B CN114068774B CN202111348613.0A CN202111348613A CN114068774B CN 114068774 B CN114068774 B CN 114068774B CN 202111348613 A CN202111348613 A CN 202111348613A CN 114068774 B CN114068774 B CN 114068774B
- Authority
- CN
- China
- Prior art keywords
- layer
- quantum well
- ingan
- well layer
- ingan quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000203 mixture Substances 0.000 claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims description 80
- 229910052733 gallium Inorganic materials 0.000 claims description 44
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 43
- 229910052738 indium Inorganic materials 0.000 claims description 32
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 32
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 25
- 238000003475 lamination Methods 0.000 claims description 13
- 230000007423 decrease Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 230000035484 reaction time Effects 0.000 claims description 8
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 19
- 238000010348 incorporation Methods 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 727
- 239000000463 material Substances 0.000 description 25
- 125000004429 atom Chemical group 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000007704 transition Effects 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 10
- 230000006798 recombination Effects 0.000 description 10
- XKMRRTOUMJRJIA-UHFFFAOYSA-N ammonia nh3 Chemical compound N.N XKMRRTOUMJRJIA-UHFFFAOYSA-N 0.000 description 9
- 238000005215 recombination Methods 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000005428 wave function Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical group C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical group CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请公开了一种LED芯片及其制备方法，该LED芯片包括：基底和位于基底上依次层叠的第一型半导体层、多量子阱有源层和第二型半导体层，其中，多量子阱有源层包括沿背离基底的方向交替排布的量子垒层和量子阱层，量子垒层为InGaN量子垒层，量子阱层包括至少一个层叠单元，层叠单元包括沿背离基底的方向依次排布的第一InGaN量子阱层、InN层和第二InGaN量子阱层，即该LED芯片通过在量子阱层中引入至少一层InN层，实现在相对更高的生长温度下，获得整体更高In组分的InGaN量子阱层，从而有效减少InGaN量子阱层的位错密度和杂质并入，提升多量子阱有源层的晶体质量，进而提高LED芯片的发光效率。
Description
技术领域
本申请涉及半导体光电子技术领域，尤其涉及一种LED芯片及其制备方法。
背景技术
近年来，III-V族氮化物由于其优异的物理及化学特性，如禁带宽度大、击穿电场高、电子饱和迁移率高等，已广泛应用于光电子技术领域。其中，InGaN材料因其禁带宽度可覆盖红外到紫外全波段成为主要的发光材料，目前InGaN基蓝绿光LED已广泛应用于照明、显示等领域，随着诸如全光谱照明技术和MicroLED全彩显示技术的不断发展，InGaN基黄光、红光LED也被寄于厚望，引起了广泛的研究。
虽然目前黄光、红光LED主要采用AlGaInP材料制成，然而AlGaInP材料随着发光波长由黄光向绿光逐渐变短，由原来的直接带隙半导体材料转变成间接带隙半导体材料，使得发光效率显著下降，同时，AlGaInP材料因与InGaN基绿光、蓝光材料不兼容，给诸如MicroLED全彩显示技术增加了工艺难度和成本。相反地，InGaN材料能够很好从绿光波段覆盖到红光波段，并一直保持直接带隙，理论上能够实现全波段的高效发光，并且，在MicroLED显示技术中，InGaN基红光、黄光LED材料又与InGaN基绿光、蓝光LED材料兼容，可有效降低工艺难度和成本，因此，InGaN材料是各发光波段Micro LED的较佳材料选择。
为了使得InGaN基LED发光波长由蓝绿光像黄光、红光转变，需要提高InGaN基LED的多量子阱有源层中InGaN量子阱层的In组分，目前主要采用降低生长温度的方法来提高InGaN基LED中InGaN量子阱层的In组分，但是，较低的生长温度使得InGaN量子阱层在生长过程中引入更多的位错密度，增加杂质的并入，严重恶化多量子阱有源层的晶体质量，导致多量子阱有源层中非辐射复合中心急剧增加，影响InGaN基LED的发光效率。因此，如何在兼顾多量子阱有源层的晶体质量的同时，提高InGaN基LED中InGaN量子阱层的In组分，成为本领域技术人员亟待解决的技术问题。
发明内容
为解决上述技术问题，本申请实施例提供了一种LED芯片及其制备方法，以在兼顾多量子阱有源层的晶体质量的同时，提高InGaN基LED中InGaN量子阱层的In组分。
为实现上述目的，本申请实施例提供了如下技术方案：
一种LED芯片，包括：
基底；
位于所述基底上依次层叠的第一型半导体层、多量子阱有源层和第二型半导体层，其中，所述多量子阱有源层包括沿背离所述基底的方向交替排布的量子垒层和量子阱层，所述量子垒层为InGaN量子垒层，所述量子阱层包括至少一个层叠单元，所述层叠单元包括沿背离所述基底的方向依次排布的第一InGaN量子阱层、InN层和第二InGaN量子阱层。
可选的，所述第一InGaN量子阱层的In组分沿背离所述基底的方向逐渐增加，所述第二InGaN量子阱层的In组分沿背离所述基底的方向逐渐减少。
可选的，所述多量子阱有源层包括1～10对所述量子垒层和所述量子阱层；
所述量子阱层包括1～10个所述层叠单元。
可选的，所述InGaN量子垒层的In组分取值范围为0.05-0.15，包括端点值，所述InGaN量子垒层的厚度取值范围为10nm-20nm，包括端点值，所述InGaN量子垒层为硅掺杂，掺杂浓度取值范围为2E17-2E18，包括端点值；
所述第一InGaN量子阱层和所述第二InGaN量子阱层的In组分取值范围为0.25-0.5，包括端点值，所述第一InGaN量子阱层和所述第二InGaN量子阱层的厚度取值范围为0.5nm-5nm，包括端点值；
所述InN层的厚度取值范围为0.1nm-2nm。
可选的，所述多量子阱有源层中，各所述量子阱层在背离所述基底的一侧，与相邻所述量子垒层之间还具有InGaN盖层。
可选的，所述InGaN盖层的In组分取值范围为0.05-0.2，包括端点值，所述InGaN盖层的厚度取值范围为0.5nm-5nm，包括端点值。
一种LED芯片的制备方法，包括：
提供一基底；
在所述基底的一侧形成第一型半导体层；
在所述第一型半导体层背离所述基底的一侧形成多量子阱有源层，所述多量子阱有源层包括沿背离所述基底的方向交替排布的量子垒层和量子阱层，所述量子垒层为InGaN量子垒层，所述量子阱层包括至少一个层叠单元，所述层叠单元包括沿背离所述基底的方向依次排布的第一InGaN量子阱层、InN层和第二InGaN量子阱层；
在所述多量子阱有源层背离所述基底的一侧形成第二型半导体层；
其中，所述多量子阱有源层的形成过程包括：
S1：维持反应腔室在第一预设温度，持续向反应腔室内通入氨气、镓源和铟源，生长所述InGaN量子垒层；
S2：停止向反应腔室内通入镓源和铟源，并持续向反应腔室内通入氨气，降低反应腔室温度至第二预设温度；
S3：维持反应腔室在所述第二预设温度，持续向反应腔室内通入氨气、镓源和铟源，生长所述第一InGaN量子阱层；
S4：维持反应腔室在所述第二预设温度，停止向反应腔室内通入镓源，并持续向反应腔室内通入氨气和铟源，生长所述InN层；
S5：维持反应腔室在所述第二预设温度，持续向反应腔室内通入氨气、镓源和铟源，生长所述第二InGaN量子阱层，步骤S3-S5重复进行N次后，N≥1，形成N个所述叠层单元；
S6：停止向反应腔室内通入镓源和铟源，并持续向反应腔室内通入氨气，升高反应腔温度至所述第一预设温度；
S7：步骤S1-S6重复进行M次后，M≥1，维持反应腔室在所述第一预设温度，持续向反应腔室内通入氨气、镓源和铟源，生长所述InGaN量子垒层。
可选的，所述第一预设温度取值范围为850℃-900℃，包括端点值；
所述第二预设温度取值范围为750℃-800℃，包括端点值。
可选的，在步骤S3中生长所述第一InGaN量子阱层时，向反应腔室内通入镓源的流量随反应时间的增加匀速变低，使得所述第一InGaN量子阱层的In组分沿背离所述基底的方向逐渐增加；
在步骤S5中生长所述第二InGaN量子阱层时，向反应腔室内通入镓源的流量随反应时间的增加匀速变高，使得所述第二InGaN量子阱层的In组分沿背离所述基底的方向逐渐减少。
可选的，在步骤S3-S5重复进行N次形成N个所述层叠单元后，且在进行步骤S6之前，所述多量子阱有源层的形成过程还包括：
S8：持续向反应腔室内通入氨气、镓源和铟源，并升高反应腔室温度至第三预设温度，以在各所述量子阱层背离所述基底的一侧形成InGaN盖层，其中，所述第三预设温度介于所述第一预设温度和所述第二预设温度之间。
与现有技术相比，上述技术方案具有以下优点：
本申请实施例所提供的LED芯片，包括：基底；位于所述基底上依次层叠的第一型半导体层、多量子阱有源层和第二型半导体层，其中，所述多量子阱有源层包括沿背离所述基底的方向交替排布的量子垒层和量子阱层，所述量子垒层为InGaN量子垒层，所述量子阱层包括至少一个层叠单元，所述层叠单元包括沿背离所述基底的方向依次排布的第一InGaN量子阱层、InN层和第二InGaN量子阱层。与现有InGaN基LED中利用较低的生长温度来获取较高In组分的InGaN量子阱层相比，本申请实施例所提供的LED芯片中，通过在所述量子阱层中引入至少一层InN层，来获得平均In组分更高的InGaN量子阱层，因此，在制备本申请实施例所提供的LED芯片时，可以在相对更高的生长温度下，获得整体平均In组分更高的InGaN量子阱层，从而有效减少InGaN量子阱层的位错密度和杂质并入，提升多量子阱有源层的晶体质量，减少多量子阱有源层的非辐射复合中心，进而提高LED芯片的发光效率。
进一步地，在所述量子阱层中，所述第一InGaN量子阱层的In组分可以沿背离所述基底的方向逐渐增加，所述第二InGaN量子阱层中的In组分可以沿背离所述基底的方向逐渐降低，使得所述InGaN量子垒层与所述第一InGaN量子阱层之间、所述第一InGaN量子阱层和所述InN层之间、所述InN层和所述第二InGaN量子阱层之间、以及所述第二InGaN量子阱层与所述InGaN量子垒层之间的晶格常数逐渐过渡，有效减少晶格失配，减缓有源区量子限制史塔克效应。特别地，在生长所述第一InGaN量子阱层和所述第二InGaN量子阱层时，可以通过控制通入镓源的流量，来控制反应腔室内的In/Ga摩尔比，从而获得In组分渐变的所述第一InGaN量子阱层和所述第二InGaN量子阱层，同时还可以降低靠近所述InN层的InGaN量子阱材料的生长速率，进一步提高多量子阱有源层的晶体质量。
更进一步地，由于InN材料稳定性较差，在厚度较大时，InN材料中的In原子容易析出形成缺陷，因此，所述量子阱层可以包括至少两个所述叠层单元，即在所述量子阱层中引入至少两层InN层，一方面使得每层InN层的厚度可以较薄，In原子和N原子结合较好，且每层InN层的上下两侧分别被所述第二InGaN量子阱层和所述第一InGaN量子阱层阻挡，使得所述InN层中的In原子不易析出，所述InN层较稳定，另一方面使得所述量子阱层中包含的InN层的总厚度可以较大，以获得平均In组分更高的量子阱层。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例所提供的LED芯片的结构示意图；
图2为本申请另一个实施例所提供的LED芯片中，多量子阱有源层的量子阱层中包括至少两个叠层单元的结构示意图；
图3为本申请又一个实施例所提供的LED芯片的结构示意图；
图4为本申请再一个实施例所提供的LED芯片的结构示意图；
图5为本申请又一个实施例所提供的LED芯片的结构示意图；
图6为本申请再一个实施例所提供的LED芯片的结构示意图；
图7为本申请又一个实施例所提供的LED芯片的结构示意图；
图8为本申请一个实施例所提供的LED芯片的制备方法的时序示意图；
图9为本申请另一个实施例所提供的LED芯片的制备方法的时序示意图；
图10为本申请又一个实施例所提供的LED芯片的制备方法的时序示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，如何在兼顾多量子阱有源层的晶体质量的同时，提高InGaN基LED中InGaN量子阱层的In组分，成为本领域技术人员亟待解决的技术问题。
发明人研究发现，现有InGaN基LED中，多量子阱有源层通常包括交替排布的InGaN量子垒层和InGaN量子阱层，而InGaN量子阱层中In组分的多少主要取决于两个因素，一是生长温度，二是生长时通入铟源与镓源的比例。要想提高InGaN量子阱层中的In组分，需要在生长时提高铟镓比(铟源/镓源)，与之相对应的，必须降低InGaN量子阱层的生长温度以提高In原子的并入，但这势必会造成InGaN量子阱层在生长过程中引入更多的位错密度，增加杂质的并入，严重恶化多量子阱有源层的晶体质量，导致多量子阱有源层中非辐射复合中心急剧增加，影响InGaN基LED的发光效率。
基于上述研究的基础上，本申请实施例提供了一种LED芯片，如图1所示，该LED芯片包括：
基底10；
位于所述基底10上依次层叠的第一型半导体层20、多量子阱有源层30和第二型半导体层40，其中，所述多量子阱有源层30包括沿背离所述基底10的方向交替排布的量子垒层31和量子阱层32，所述量子垒层31为InGaN量子垒层31，所述量子阱层32包括至少一个层叠单元320，所述层叠单元320包括沿背离所述基底的方向依次排布的第一InGaN量子阱层321、InN层322和第二InGaN量子阱层323。
可选的，所述第一型半导体层20为N型半导体层，其作为电子供给层给所述多量子阱有源层30提供电子，所述第二型半导体层40为P型半导体层，其作为空穴供给层给所述多量子阱有源层30提供空穴。但本申请对此并不做限定，具体视情况而定。
在所述多量子阱有源层30中，所述量子阱层32的In组分大于所述量子垒层31的In组分，使得所述量子阱层32的禁带宽度小于所述量子垒层31的禁带宽度，因此，电子和空穴主要被所述量子阱层32捕获，并在所述量子阱层32中进行复合发光。并且，所述多量子阱有源层30沿背离所述基底10的方向，以所述量子垒层31开始，最终也以所述量子垒层31结束，即所述多量子阱有源层30中最靠近所述第一型半导体层20的一层为所述量子垒层31，且所述多量子阱有源层30中最靠近所述第二型半导体层40的一层也为所述量子垒层31，以将电子和空穴限制在所述多量子阱有源层30内，防止电子和空穴溢出所述多量子阱有源层30。
需要说明的是，与现有InGaN基LED中多量子阱有源层的各量子阱层仅为单层InGaN量子阱层不同，本申请实施例所提供的LED芯片中，如图1所示，所述多量子阱有源层30的各量子阱层32为复合量子阱结构，该复合量子阱结构包括至少一个层叠单元320，每一层叠单元320包括沿背离所述基底10的方向依次排布的第一InGaN量子阱层321、InN层322和第二InGaN量子阱层323，其中，所述InN层322会向与其相邻的所述第一InGaN量子阱层321和所述第二InGaN量子阱层323进行扩散等作用，使得所述层叠单元320成为平均In组分更高的InGaN量子阱层，从而使得所述量子阱层32整体成为平均In组分更高的InGaN量子阱层，因此，在制备本申请实施例所提供的LED芯片时，不需要在较低的生长温度下来获取更高In组分的InGaN量子阱层，而是可以在相对更高的生长温度下，周期性生长至少一组所述第一InGaN量子阱层321、所述InN层322和所述第二InGaN量子阱层323，从而利用各所述InN层322中In原子的扩散等作用，来获得整体平均In组分更高的InGaN量子阱层，实现InGaN基LED的发光波长由蓝绿光向黄光、红光的转变。
并且，在本实施例中，所述量子阱层32包括至少一个层叠单元320，每一层叠单元320又包括一层InN层322，即所述量子阱层32中包括至少一层InN层322，因此，可以通过控制所述InN层322的厚度，来调控所述量子阱层32中的平均In组分，所述InN层322的厚度越大，所述量子阱层32中的平均In组分越高，从而有效调控所述量子阱层32的发射波长。
还需要说明的是，由于InN材料稳定性较差，在厚度较大时，InN材料中的In原子容易析出形成缺陷，因此，本申请实施例所提供的LED芯片中，在所述量子阱层32中引入的每一所述InN层322不宜过厚，例如在2nm以下。但考虑到在所述量子阱层32中引入的InN层322的总厚度越大，对于所述量子阱层32中整体平均In组分的提高越明显。因此，可选的，在本申请的一个实施例中，所述量子阱层32包括至少两个所述叠层单元320，即在所述量子阱层32中引入至少两层InN层322，可以为更多层InN层322，一方面使得每层InN层322的厚度可以较薄，In原子和N原子结合较好，且每层InN层322的上下两侧分别被所述第二InGaN量子阱层323和所述第一InGaN量子阱层321阻挡，使得所述InN层322中的In原子不易析出，所述InN层322较稳定，另一方面使得所述量子阱层32中包含的InN层322的总厚度可以较大，以更大程度地提高所述量子阱层32中整体的平均In组分。
具体的，图2给出了所述多量子阱有源层30中的所述量子阱层32包括至少两个所述层叠单元320的示意图，如图2所示，所述量子阱层32包括至少两个所述层叠单元320，且在每一层叠单元320中，所述第二InGaN量子阱层323和所述第一InGaN量子阱层321分别位于所述InN层322的上下两侧，这样不仅可以使得所述InN层322中的In原子充分向所述第一InGaN量子阱层321和所述第二InGaN量子阱层323扩散，且所述InN层322中的In原子不易析出，所述InN层322较稳定，还可以将相邻所述InN层322间隔开，从而使得每一InN层322的厚度较薄，且各所述InN层322的总厚度可以较大。
再需要说明的是，结合图1和图2所示，在所述量子阱层32靠近所述基底10的一侧，所述InN层322通过一层所述第一InGaN量子阱层321过渡到所述InGaN量子垒层31，使得In组分含量由所述InN层322经所述第一InGaN量子阱层321至所述InGaN量子垒层31逐渐减少，可以使得所述InN层322和所述第一InGaN量子阱层321之间，以及所述第一InGaN量子阱层321和所述InGaN量子垒层31之间晶格常数逐渐过渡，减少晶格失配，减缓有源区量子限制史塔克效应。
同理，在所述量子阱层32背离所述基底10的另一侧，所述InN层322通过一层所述第二InGaN量子阱层323过渡到所述InGaN量子垒层31，使得In组分含量由所述InN层322经所述第二InGaN量子阱层323至所述InGaN量子垒层31逐渐减少，可以使得所述InN层322和所述第二InGaN量子阱层323之间，以及所述第二InGaN量子阱层323和所述InGaN量子垒层31之间晶格常数逐渐过渡，减少晶格失配，减缓有源区量子限制史塔克效应。
并且，所述InN层322分别通过所述第一InGaN量子阱层321和所述第二InGaN量子阱层323过渡到所述InGaN量子垒层31，还可以减少在生长时In组分析出的可能，大幅度保留所述量子阱层32中In元素的同时也可以提高所述InGaN量子垒层31的生长质量。
由此可见，与现有InGaN基LED中利用较低的生长温度来获取较高In组分的InGaN量子阱层相比，本申请实施例所提供的LED芯片中，通过在所述量子阱层中引入至少一层InN层来提高所述量子阱层中的平均In组分，从而可以在相对更高的生长温度下，获得整体平均In组分更高的InGaN量子阱层，有效减少InGaN量子阱层的位错密度和杂质并入，提升多量子阱有源层的晶体质量，减少多量子阱有源层的非辐射复合中心，进而提高LED芯片的发光效率。
需要说明的是，InGaN材料随其In组分的增加，禁带宽度越小，晶格常数越大，因此，在所述多量子阱有源层30中，所述InN层322的禁带宽度小于所述第一InGaN量子阱层321的禁带宽度以及所述第二InGaN量子阱层323的禁带宽度，所述第一InGaN量子阱层321的禁带宽度和所述第二InGaN量子阱层323的禁带宽度均小于所述InGaN量子垒层31的禁带宽度，并且，所述InN层322的晶格常数大于所述第一InGaN量子阱层321的晶格常数以及所述第二InGaN量子阱层323的晶格常数，所述第一InGaN量子阱层321的晶格常数和所述第二InGaN量子阱层323的晶格常数均大于所述InGaN量子垒层31的晶格常数。
那么，如果所述第一InGaN量子阱层321和所述第二InGaN量子阱层323中In组分较高，则所述第一InGaN量子阱层321和所述InGaN量子垒层31之间，以及所述第二InGaN量子阱层323和所述InGaN量子垒层之间31的晶格失配度增加，使得所述InGaN量子垒层31对所述第一InGaN量子阱层321和所述第二InGaN量子阱层323产生压应力，从而使得所述量子阱层32中发生极化效应，进而使得所述量子阱层32中产生由于极化效应造成的压电极化场，导致所述量子阱层32中发生量子限制史塔克效应，使得电子-空穴波函数分离，影响所述多量子阱有源层30的辐射复合效率；如果所述第一InGaN量子阱层321和所述第二InGaN量子阱层323中In组分较低，则所述InN层322和所述第一InGaN量子阱层321之间，以及所述InN层322和所述第二InGaN量子阱层323之间晶格失配度增加，所述量子阱层32中的量子限制史塔克效应加剧，同样使得电子-空穴波函数分离，也会影响所述多量子阱有源层30的辐射复合效率。
因此，为进一步提高所述InN层322和所述第一InGaN量子阱层321之间的晶格匹配、所述InN层322和所述第二InGaN量子阱层323之间的晶格匹配，以及所述第一InGaN量子阱层321与所述InGaN量子垒层31之间的晶格匹配、所述第二InGaN量子阱层323与所述InGaN量子垒层31之间的晶格匹配，在上述实施例的基础上，在本申请的一个实施例中，所述第一InGaN量子阱层321的In组分沿背离所述基底10的方向逐渐增加，所述第二InGaN量子阱层323的In组分沿背离所述基底10的方向逐渐减少，即所述第一InGaN量子阱层321和所述第二InGaN量子阱层323均为In组分渐变的InGaN量子阱层，且越靠近所述InN层322的部分In组分越高，越远离所述InN层322的部分In组分越低，从而减小所述InN层322和所述第一InGaN量子阱层321之间的晶格失配，以及所述InN层322和所述第二InGaN量子阱层323之间的晶格失配，减缓所述多量子阱有源层30中的量子限制史塔克效应，提高所述InN层、所述第一InGaN量子阱层和所述第二InGaN量子阱层的长晶质量。
并且，在所述第一InGaN量子阱层321和所述InGaN量子垒层31的交界面，以及在所述第二InGaN量子阱层323和所述InGaN量子垒层31的交界面，由于所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的In组分均已渐变到较少，因此，也减小了所述第一InGaN量子阱层321和所述InGaN量子垒层31之间，以及所述第二InGaN量子阱层323和所述InGaN量子垒层31之间的晶格失配，减缓所述多量子阱有源层30中的量子限制史塔克效应，使得所述InGaN量子垒层的长晶质量也更高。
具体的，可以在生长所述第一InGaN量子阱层321时，向反应腔室内通入镓源的流量随反应时间的增加匀速变低，使得所述第一InGaN量子阱层321的In组分沿背离所述基底10的方向逐渐增加；并可以在生长所述第二InGaN量子阱层323时，向反应腔室内通入镓源的流量随反应时间的增加匀速变高，使得所述第二InGaN量子阱层323的In组分沿背离所述基底10的方向逐渐减少。需要说明的是，在生长所述第一InGaN量子阱层321和所述第二InGaN量子阱层323时，通过控制通入镓源的流量，可以控制反应腔室内In/Ga摩尔比，从而获得In组分渐变的所述第一InGaN量子阱层321和所述第二InGaN量子阱层323。
另外，在生长所述第一InGaN量子阱层321和所述第二InGaN量子阱层323时，通过变流量控制镓源，还可以降低靠近所述InN层322的InGaN量子阱材料的生长速率，进一步提高所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的长晶质量。
在上述实施例的基础上，在本申请的一个实施例中，所述多量子阱有源层30包括1～10对所述量子垒层31和所述量子阱层32，但本申请对此并不做限定，具体视情况而定。
所述量子阱层32包括1～10个所述层叠单元320，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述InGaN量子垒层31的In组分取值范围为0.05-0.15，包括端点值，所述InGaN量子垒层31的厚度取值范围为10nm-20nm，包括端点值，所述InGaN量子垒层31为硅掺杂，掺杂浓度取值范围为2E17-2E18，包括端点值；但本申请对所述InGaN量子垒层31的In组分、厚度以及掺杂浓度的具体取值均不做限定，具体视情况而定。
所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的In组分取值范围为0.25-0.5，包括端点值，所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的厚度取值范围为0.5nm-5nm，包括端点值；但本申请对所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的In组分以及厚度的具体取值均不做限定，具体视情况而定。
所述InN层322的厚度取值范围为0.1nm-2nm，但本申请对所述InN层322的厚度的具体取值并不做限定，具体视情况而定。
由前述已知，可以在相对更高的生长温度下，周期性生长至少一组所述第一InGaN量子阱层321、所述InN层322和所述第二InGaN量子阱层323来形成所述量子阱层32，但生长所述量子阱层32的温度仍低于生长所述量子垒层31的温度，为进一步防止由生长所述量子阱层32转变为生长所述量子垒层31时，升高生长温度可能会破坏所述量子阱层32中的第一InGaN量子阱层321、InN层322以及第二InGaN量子阱层323，导致In组分渗透到所述InGaN量子垒层31中，在上述实施例的基础上，在本申请的一个实施例中，如图3所示，所述多量子阱有源层30中，各所述量子阱层32在背离所述基底10的一侧，与相邻所述量子垒层31之间还具有InGaN盖层33，以有效保护低温生长的所述量子阱层32中的第一InGaN量子阱层321、InN层322以及第二InGaN量子阱层323不被破坏。
具体的，在本申请的一个实施例中，所述InGaN盖层33的In组分取值范围为0.05-0.2，包括端点值，所述InGaN盖层33的厚度取值范围为0.5nm-5nm，包括端点值。但本申请对所述InGaN盖层的In组分和厚度的具体取值并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，如图4所示，所述LED芯片还包括：
位于所述第一型半导体层20和所述多量子阱有源层30之间的超晶格层50，所述超晶格层50包括沿背离基底10的方向交替排布的GaN层和InGaN层，以促进所述第一型半导体层20向所述多量子阱有源层30注入载流子，并平衡所述第一型半导体层20和所述多量子阱有源层30之间的应力，从而提高所述LED芯片的发光效率。
在上述任一实施例的基础上，在本申请的一个实施例中，如图5所示，所述LED芯片还包括：
位于所述多量子阱有源层30和所述第二型半导体层40之间的阻挡层60，用于阻挡所述多量子阱有源层30中的载流子溢出。可选的，所述第一型半导体层20为N型半导体层，所述第二型半导体层40为P型半导体层，所述阻挡层60为电子阻挡层，用于阻挡所述多量子阱有源层30中的电子溢出。
在上述任一实施例的基础上，在本申请的一个实施例中，如图6所示，所述LED芯片还包括：
位于所述基底10和所述第一型半导体层20之间的缓冲层70，可选的，所述缓冲层70为GaN缓冲层，用于在所述基底10和所述第一型半导体层20之间起到晶格缓冲的作用。
在上述任一实施例的基础上，在本申请的一个实施例中，如图7所示，所述LED芯片还包括：
位于所述第二型半导体层40背离所述基底10的一侧的欧姆接触层80，以便于所述第二型半导体层40与其连接的电极之间形成良好的欧姆接触。
本申请实施例还提供了一种LED芯片的制备方法，该方法包括：
S100：提供一基底10；
S200：在所述基底10的一侧形成第一型半导体层20；
S300：在所述第一型半导体层20背离所述基底10的一侧形成多量子阱有源层30，如图1所示，所述多量子阱有源层30包括沿背离所述基底10的方向交替排布的量子垒层31和量子阱层32，所述量子垒层31为InGaN量子垒层，所述量子阱层32包括至少一个层叠单元320，所述层叠单元320包括沿背离所述基底10的方向依次排布的第一InGaN量子阱层321、InN层322和第二InGaN量子阱层323；
S400：在所述多量子阱有源层30背离所述基底10的一侧形成第二型半导体层40；
其中，如图8所示，所述多量子阱有源层30的形成过程包括：
S1：维持反应腔室在第一预设温度T1，持续向反应腔室内通入氨气NH3、镓源和铟源，生长所述InGaN量子垒层31，持续时间设为t1，t1可以为100s-300s；
具体的，在步骤S1中，持续向反应腔室内通入的氨气NH3、镓源和铟源为恒定流量的。
S2：停止向反应腔室内通入镓源和铟源，并持续向反应腔室内通入氨气NH3，降低反应腔室温度至第二预设温度T2，持续时间设为t2，t2可以为60s-120s，为生长所述量子阱层32中的各层做准备；
S3：维持反应腔室在所述第二预设温度T2，持续向反应腔室内通入氨气NH3、镓源和铟源，生长所述第一InGaN量子阱层321，持续时间设为t3，t3可以为10s-120s；
S4：维持反应腔室在所述第二预设温度T2，停止向反应腔室内通入镓源，并持续向反应腔室内通入氨气NH3和铟源，生长所述InN层322，持续时间设为t4，t4可以为1s-60s；
S5：维持反应腔室在所述第二预设温度T2，持续向反应腔室内通入氨气NH3、镓源和铟源，生长所述第二InGaN量子阱层323，持续时间设为t5，t5可以为10s-120s；
步骤S3-S5重复进行N次后，N≥1，形成N个所述叠层单元320；可选的，1≤N≤10，即步骤S3-S5重复进行1-10个周期，形成1-10个所述叠层单元320；
S6：停止向反应腔室内通入镓源和铟源，并持续向反应腔室内通入氨气NH3，升高反应腔温度至所述第一预设温度T1，持续时间设为t6，t6可以为30s-60s，为生长所述量子垒层31做准备；
S7：步骤S1-S6重复进行M次后，M≥1，维持反应腔室在所述第一预设温度T1，持续向反应腔室内通入氨气NH3、镓源和铟源，生长所述InGaN量子垒层31，持续时间设为t1，t1可以为100s-300s。可选的，1≤M≤10，即步骤S1-S6重复进行1-10个周期，形成1-10对所述量子垒层31和所述量子阱层32。
同样地，在步骤S7中，持续向反应腔室内通入的氨气NH3、镓源和铟源为恒定流量的。
需要说明的是，图8中“开”代表向反应腔室内通入，“关”代表停止向反应腔室内通入。
可选的，所述镓源为三乙基镓TEGa，所述铟源为三甲基铟TMIn。
可选的，所述第一预设温度取值范围为850℃-900℃，包括端点值；所述第二预设温度取值范围为750℃-800℃，包括端点值。但本申请对所述第一预设温度和所述第二预设温度的具体取值并不做限定，具体视情况而定。
可选的，所述InGaN量子垒层31的In组分取值范围为0.05-0.15，包括端点值，所述InGaN量子垒层31的厚度取值范围为10nm-20nm，包括端点值；可选的，所述InGaN量子垒层31为硅掺杂，具体的，在所述多量子阱有源层30的形成过程中，在步骤S1和步骤S7中，持续向反应腔室内通入氨气NH3、镓源和铟源的同时，还持续向反应腔室内通入硅烷SiH4，以在生长所述InGaN量子垒层31时进行硅掺杂，可选的，所述InGaN量子垒层31的硅掺杂浓度取值范围为2E17-2E18，包括端点值；但本申请对所述InGaN量子垒层31的In组分、厚度以及掺杂浓度的具体取值均不做限定，具体视情况而定。
可选的，所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的In组分取值范围为0.25-0.5，包括端点值，所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的厚度取值范围为0.5nm-5nm，包括端点值；但本申请对所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的In组分以及厚度的具体取值均不做限定，具体视情况而定。
可选的，所述InN层322的厚度取值范围为0.1nm-2nm，但本申请对所述InN层322的厚度的具体取值并不做限定，具体视情况而定。
需要说明的是，与现有InGaN基LED中多量子阱有源层的各量子阱层仅为单层InGaN量子阱层不同，利用本申请实施例所提供的方法制备的LED芯片中，如图1所示，所述多量子阱有源层30的各量子阱层32为复合量子阱结构，该复合量子阱结构包括至少一个层叠单元320，每一层叠单元320包括沿背离所述基底10的方向依次排布的第一InGaN量子阱层321、InN层322和第二InGaN量子阱层323，其中，所述InN层322会向与其相邻的所述第一InGaN量子阱层321和所述第二InGaN量子阱层323进行扩散等作用，使得所述层叠单元320成为平均In组分更高的InGaN量子阱层，从而使得所述量子阱层32整体成为更高平均In组分的InGaN量子阱层，因此，在利用本申请实施例所提供的方法制备LED芯片时，不需要在较低的生长温度下来获取更高In组分的InGaN量子阱层，而是可以在相对更高的生长温度(即所述第二预设温度T2)下，周期性生长至少一组所述第一InGaN量子阱层321(对应步骤S3)、所述InN层322(对应步骤S4)和所述第二InGaN量子阱层323(对应步骤S5)，从而利用各所述InN层322中In原子的扩散等作用，来获得整体平均In组分更高的InGaN量子阱层，实现InGaN基LED的发光波长由蓝绿光向黄光、红光的转变。
并且，在本实施例中，所述量子阱层32包括至少一个层叠单元320，每一层叠单元320又包括一层InN层322，即所述量子阱层32中包括至少一层InN层322，因此，可以通过控制步骤S4生长所述InN层322的持续时间t4，来控制所述InN层322的厚度，从而来调控所述量子阱层32中的平均In组分，步骤S4生长所述InN层322的持续时间t4越长，所述InN层322的厚度越大，所述量子阱层32中的平均In组分越高，进而有效调控所述量子阱层32的发射波长。
还需要说明的是，由于InN材料稳定性较差，在厚度较大时，InN材料中的In原子容易析出形成缺陷，因此，利用本申请实施例所提供的方法制备的LED芯片中，在所述量子阱层32中引入的每一所述InN层322不宜过厚，例如在2nm以下，即在步骤S4中生长一层InN层322的持续时间t4不宜过长。但考虑到在所述量子阱层32中引入的InN层322的总厚度越大，对于所述量子阱层32中整体平均In组分的提高越明显。因此，可选的，在本申请的一个实施例中，如图9所示，在所述多量子阱有源层30的形成过程中，步骤S3-S5重复进行至少2次，使得所述量子阱层32包括至少两个所述叠层单元320，即在所述量子阱层32中引入至少两层InN层322，可以为更多层InN层322，一方面使得每层InN层322的厚度可以较薄，In原子和N原子结合较好，且每层InN层322的上下两侧分别被所述第二InGaN量子阱层323和所述第一InGaN量子阱层321阻挡，使得所述InN层322中的In原子不易析出，所述InN层322较稳定，另一方面使得所述量子阱层32中包含的InN层322的总厚度可以较大，以更大程度地提高所述量子阱层32中整体的平均In组分。其中，图9中“开”代表向反应腔室内通入，“关”代表停止向反应腔室内通入。
具体的，图2给出了所述多量子阱有源层30中的所述量子阱层32包括至少两个所述层叠单元320的示意图，如图2所示，所述量子阱层32包括至少两个所述层叠单元320，且在每一层叠单元320中，所述第二InGaN量子阱层323和所述第一InGaN量子阱层321分别位于所述InN层322的上下两侧，这样不仅可以使得所述InN层322中的In原子充分向所述第一InGaN量子阱层321和所述第二InGaN量子阱层323扩散，且所述InN层322中的In原子不易析出，所述InN层322较稳定，还可以将相邻所述InN层322间隔开，从而使得每一InN层322的厚度较薄，且各所述InN层322的总厚度可以较大。
再需要说明的是，结合图1和图2所示，在所述量子阱层32靠近所述基底10的一侧，所述InN层322通过一层所述第一InGaN量子阱层321过渡到所述InGaN量子垒层31，使得In组分含量由所述InN层322经所述第一InGaN量子阱层321至所述InGaN量子垒层31逐渐减少，可以使得所述InN层322和所述第一InGaN量子阱层321之间，以及所述第一InGaN量子阱层321和所述InGaN量子垒层31之间晶格常数逐渐过渡，减少晶格失配，减缓有源区量子限制史塔克效应。
同理，在所述量子阱层32背离所述基底10的另一侧，所述InN层322通过一层所述第二InGaN量子阱层323过渡到所述InGaN量子垒层31，使得In组分含量由所述InN层322经所述第二InGaN量子阱层323至所述InGaN量子垒层31逐渐减少，可以使得所述InN层322和所述第二InGaN量子阱层323之间，以及所述第二InGaN量子阱层323和所述InGaN量子垒层31之间晶格常数逐渐过渡，减少晶格失配，减缓有源区量子限制史塔克效应。
并且，所述InN层322分别通过所述第一InGaN量子阱层321和所述第二InGaN量子阱层323过渡到所述InGaN量子垒层31，还可以减少在生长时In组分析出的可能，大幅度保留所述量子阱层32中In元素的同时也可以提高所述InGaN量子垒层31的生长质量。
另外，在步骤S4中，通过向反应腔室内通入铟源(三甲基铟TMIn)和氨气的方式形成所述InN层322，其中，三甲基铟TMIn还可以作为催化剂的作用，提高所述InN层322与所述第一InGaN量子阱层321的界面的晶体质量，以及所述InN层322与所述第二InGaN量子阱层323的界面的晶体质量。
由此可见，与现有InGaN基LED中利用较低的生长温度来获取较高In组分的InGaN量子阱层相比，本申请实施例所提供的方法制备的LED芯片中，通过在所述量子阱层中引入至少一层InN层来提高所述量子阱层中的平均In组分，从而可以在相对更高的生长温度下，获得整体平均In组分更高的InGaN量子阱层，有效减少InGaN量子阱层的位错密度和杂质并入，提升多量子阱有源层的晶体质量，减少多量子阱有源层的非辐射复合中心，进而提高LED芯片的发光效率。
需要说明的是，InGaN材料随其In组分的增加，禁带宽度越小，晶格常数越大，因此，在所述多量子阱有源层30中，所述InN层322的禁带宽度小于所述第一InGaN量子阱层321的禁带宽度以及所述第二InGaN量子阱层323的禁带宽度，所述第一InGaN量子阱层321的禁带宽度和所述第二InGaN量子阱层323的禁带宽度均小于所述InGaN量子垒层31的禁带宽度，并且，所述InN层322的晶格常数大于所述第一InGaN量子阱层321的晶格常数以及所述第二InGaN量子阱层323的晶格常数，所述第一InGaN量子阱层321的晶格常数和所述第二InGaN量子阱层323的晶格常数均大于所述InGaN量子垒层31的晶格常数。
那么，如果所述第一InGaN量子阱层321和所述第二InGaN量子阱层323中In组分较高，则所述第一InGaN量子阱层321和所述InGaN量子垒层31之间，以及所述第二InGaN量子阱层323和所述InGaN量子垒层之间31的晶格失配度增加，使得所述InGaN量子垒层31对所述第一InGaN量子阱层321和所述第二InGaN量子阱层323产生压应力，从而使得所述量子阱层32中发生极化效应，进而使得所述量子阱层32中产生由于极化效应造成的压电极化场，导致所述量子阱层32中发生量子限制史塔克效应，使得电子-空穴波函数分离，影响所述多量子阱有源层30的辐射复合效率；如果所述第一InGaN量子阱层321和所述第二InGaN量子阱层323中In组分较低，则所述InN层322和所述第一InGaN量子阱层321之间，以及所述InN层322和所述第二InGaN量子阱层323之间晶格失配度增加，所述量子阱层32中的量子限制史塔克效应加剧，同样使得电子-空穴波函数分离，也会影响所述多量子阱有源层30的辐射复合效率。
因此，为进一步提高所述InN层322和所述第一InGaN量子阱层321之间的晶格匹配、所述InN层322和所述第二InGaN量子阱层323之间的晶格匹配，以及所述第一InGaN量子阱层321与所述InGaN量子垒层31之间的晶格匹配、所述第二InGaN量子阱层323与所述InGaN量子垒层31之间的晶格匹配，在上述实施例的基础上，在本申请的一个实施例中，在步骤S3中生长所述第一InGaN量子阱层321时，向反应腔室内通入镓源的流量随反应时间的增加匀速变低，使得所述第一InGaN量子阱层321的In组分沿背离所述基底10的方向逐渐增加；
在步骤S5中生长所述第二InGaN量子阱层323时，向反应腔室内通入镓源的流量随反应时间的增加匀速变高，使得所述第二InGaN量子阱层323的In组分沿背离所述基底10的方向逐渐减少。
需要说明的是，在步骤S3和步骤S5中，通过控制通入镓源的流量，可以控制反应腔室内In/Ga摩尔比，从而获得In组分渐变的所述第一InGaN量子阱层321和所述第二InGaN量子阱层323。
还需要说明的是，在步骤S3和步骤S5中，向反应腔室内通入的铟源为恒定流量的。
可见，在本实施例中，所述第一InGaN量子阱层321和所述第二InGaN量子阱层323均为In组分渐变的InGaN量子阱层，且越靠近所述InN层322的部分In组分越高，越远离所述InN层322的部分In组分越低，从而减小所述InN层322和所述第一InGaN量子阱层321之间的晶格失配，以及所述InN层322和所述第二InGaN量子阱层323之间的晶格失配，减缓所述多量子阱有源层中的量子限制史塔克效应，提高所述InN层、所述第一InGaN量子阱层和所述第二InGaN量子阱层的长晶质量。
并且，在所述第一InGaN量子阱层321和所述InGaN量子垒层31的交界面，以及在所述第二InGaN量子阱层323和所述InGaN量子垒层31的交界面，由于所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的In组分均已渐变到较少，因此，也减小了所述第一InGaN量子阱层321和所述InGaN量子垒层31之间，以及所述第二InGaN量子阱层323和所述InGaN量子垒层31之间的晶格失配，减缓所述多量子阱有源层30中的量子限制史塔克效应，使得所述InGaN量子垒层的长晶质量也更高。
另外，在步骤S3生长所述第一InGaN量子阱层321时和在步骤S5生长所述第二InGaN量子阱层323时，通过变流量控制镓源，还可以降低靠近所述InN层322的InGaN量子阱材料的生长速率，进一步提高所述第一InGaN量子阱层321和所述第二InGaN量子阱层323的长晶质量。
由前述已知，可以在相对更高的生长温度下，周期性生长至少一组所述第一InGaN量子阱层321、所述InN层322和所述第二InGaN量子阱层323来形成所述量子阱层32，但生长所述量子阱层32的温度仍低于生长所述量子垒层31的温度，为进一步防止由生长所述量子阱层32转变为生长所述量子垒层31时，升高生长温度可能会破坏所述量子阱层32中的第一InGaN量子阱层321、InN层322以及第二InGaN量子阱层323，导致In组分渗透到所述InGaN量子垒层31中，在上述实施例的基础上，在本申请的一个实施例中，如图10所示，在步骤S3-S5重复进行N次形成N个所述层叠单元320后，且在进行步骤S6之前，所述多量子阱有源层30的形成过程还包括：
S8：持续向反应腔室内通入氨气NH3、镓源和铟源，并升高反应腔室温度至第三预设温度T3，持续时间设为t7，t7可以为30s-60s，以在各所述量子阱层32背离所述基底10的一侧形成InGaN盖层33，从而有效保护低温生长的所述量子阱层32中的第一InGaN量子阱层321、InN层322以及第二InGaN量子阱层323不被破坏，其中，所述第三预设温度T3介于所述第一预设温度T1和所述第二预设温度T2之间，最终得到的LED芯片的结构示意图如图3所示。需要说明的是，图10中“开”代表向反应腔室内通入，“关”代表停止向反应腔室内通入。
可选的，所述InGaN盖层33的In组分取值范围为0.05-0.2，包括端点值，所述InGaN盖层33的厚度取值范围为0.5nm-5nm，包括端点值。但本申请对所述InGaN盖层的In组分和厚度的具体取值并不做限定，具体视情况而定。
可选的，所述第三预设温度T3范围为800℃-850℃，包括端点值，但本申请对所述第三预设温度T3的具体取值并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，在形成所述第一型半导体层20之后，形成所述多量子阱有源层30之前，所述方法还包括：
S500：在所述第一型半导体层20背离所述基底10的一侧形成超晶格层50，所述超晶格层50包括沿背离基底10的方向交替排布的GaN层和InGaN层，以促进所述第一型半导体层20向所述多量子阱有源层30注入载流子，并平衡所述第一型半导体层20和所述多量子阱有源层30之间的应力，从而提高所述LED芯片的发光效率；此后，在所述超晶格层50背离所述基底10的一侧形成所述多量子阱有源层30，最终形成的LED芯片的结构示意图如图4所示。
在上述任一实施例的基础上，在本申请的一个实施例中，在形成所述多量子阱有源层30之后，形成所述第二型半导体层40之前，所述方法还包括：
S600：在所述多量子阱有源层30背离所述基底10的一侧形成阻挡层60，用于阻挡所述多量子阱有源层30中的载流子溢出。可选的，所述第一型半导体层20为N型半导体层，所述第二型半导体层40为P型半导体层，所述阻挡层60为电子阻挡层，用于阻挡所述多量子阱有源层30中的电子溢出。此后，在所述阻挡层60背离所述基底10的一侧，形成所述第二型半导体层40，最终形成的LED芯片的结构示意图如图5所示。
在上述任一实施例的基础上，在本申请的一个实施例中，在形成所述第一型半导体层20之前，所述方法还包括：
S700：在所述基底10上形成缓冲层70，可选的，所述缓冲层70为GaN缓冲层，用于在所述基底10和所述第一型半导体层20之间起到晶格缓冲的作用。此后，在所述缓冲层70背离所述基底的一侧形成所述第一型半导体层20，最终形成的LED芯片的结构示意图如图6所示。
在上述任一实施例的基础上，在本申请的一个实施例中，在形成所述第二型半导体层40之后，所述方法还包括：
S800：在所述第二型半导体层40背离所述基底10的一侧，形成欧姆接触层80，以便于所述第二型半导体层40与其连接的电极之间形成良好的欧姆接触，最终形成的LED芯片的结构示意图如图7所示。
综上，本申请实施例所提供的LED芯片及其制备方法，通过在多量子阱有源层的量子阱层中引入至少一层InN层来提高量子阱层中的平均In组分，实现在相对更高的生长温度下，获得整体平均In组分更高的InGaN量子阱层，从而有效减少InGaN量子阱层的位错密度和杂质并入，提升多量子阱有源层的晶体质量，减少多量子阱有源层的非辐射复合中心，进而提高LED芯片的发光效率。进一步地，在量子阱层中，设置与InN层相邻的第一InGaN量子阱层和第二InGaN量子阱层中的In组分渐变，减小InN层与第一InGaN量子阱层之间，以及InN层与第二InGaN量子阱层之间的晶格失配度，并减小第一InGaN量子阱层与InGaN量子垒层之间，以及第二InGaN量子阱层与量子垒层之间的晶格失配度，减缓有源区量子限制史塔克效应，进一步提高多量子阱有源层的晶体质量。更进一步地，在各量子阱层背离基底的一侧，与相邻量子垒层之间还增加InGaN盖层，以有效保护低温生长的量子阱层不被破坏。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种LED芯片，其特征在于，包括：
基底；
位于所述基底上依次层叠的第一型半导体层、多量子阱有源层和第二型半导体层，其中，所述多量子阱有源层包括沿背离所述基底的方向交替排布的量子垒层和量子阱层，所述量子垒层为InGaN量子垒层，所述量子阱层包括至少两个层叠单元，所述层叠单元包括沿背离所述基底的方向依次排布的第一InGaN量子阱层、InN层和第二InGaN量子阱层，所述InN层的厚度在2nm以下；
其中，所述第一InGaN量子阱层的In组分沿背离所述基底的方向逐渐增加，所述第二InGaN量子阱层的In组分沿背离所述基底的方向逐渐减少。
2.根据权利要求1所述的LED芯片，其特征在于，所述多量子阱有源层包括1～10对所述量子垒层和所述量子阱层；
所述量子阱层包括2～10个所述层叠单元。
3.根据权利要求1所述的LED芯片，其特征在于，所述InGaN量子垒层的In组分取值范围为0.05-0.15，包括端点值，所述InGaN量子垒层的厚度取值范围为10nm-20nm，包括端点值，所述InGaN量子垒层为硅掺杂，掺杂浓度取值范围为2E17-2E18，包括端点值；
所述第一InGaN量子阱层和所述第二InGaN量子阱层的In组分取值范围为0.25-0.5，包括端点值，所述第一InGaN量子阱层和所述第二InGaN量子阱层的厚度取值范围为0.5nm-5nm，包括端点值；
所述InN层的厚度取值范围为0.1nm-2nm。
4.根据权利要求1所述的LED芯片，其特征在于，所述多量子阱有源层中，各所述量子阱层在背离所述基底的一侧，与相邻所述量子垒层之间还具有InGaN盖层。
5.根据权利要求4所述的LED芯片，其特征在于，所述InGaN盖层的In组分取值范围为0.05-0.2，包括端点值，所述InGaN盖层的厚度取值范围为0.5nm-5nm，包括端点值。
6.一种LED芯片的制备方法，其特征在于，包括：
提供一基底；
在所述基底的一侧形成第一型半导体层；
在所述第一型半导体层背离所述基底的一侧形成多量子阱有源层，所述多量子阱有源层包括沿背离所述基底的方向交替排布的量子垒层和量子阱层，所述量子垒层为InGaN量子垒层，所述量子阱层包括至少两个层叠单元，所述层叠单元包括沿背离所述基底的方向依次排布的第一InGaN量子阱层、InN层和第二InGaN量子阱层，所述InN层的厚度在2nm以下；其中，所述第一InGaN量子阱层的In组分沿背离所述基底的方向逐渐增加，所述第二InGaN量子阱层的In组分沿背离所述基底的方向逐渐减少；
在所述多量子阱有源层背离所述基底的一侧形成第二型半导体层；
其中，所述多量子阱有源层的形成过程包括：
S1：维持反应腔室在第一预设温度，持续向反应腔室内通入氨气、镓源和铟源，生长所述InGaN量子垒层；
S2：停止向反应腔室内通入镓源和铟源，并持续向反应腔室内通入氨气，降低反应腔室温度至第二预设温度；
S3：维持反应腔室在所述第二预设温度，持续向反应腔室内通入氨气、镓源和铟源，生长所述第一InGaN量子阱层；
S4：维持反应腔室在所述第二预设温度，停止向反应腔室内通入镓源，并持续向反应腔室内通入氨气和铟源，生长所述InN层；
S5：维持反应腔室在所述第二预设温度，持续向反应腔室内通入氨气、镓源和铟源，生长所述第二InGaN量子阱层，步骤S3-S5重复进行N次后，N≥2，形成N个所述层叠单元；
S6：停止向反应腔室内通入镓源和铟源，并持续向反应腔室内通入氨气，升高反应腔温度至所述第一预设温度；
S7：步骤S1-S6重复进行M次后，M≥1，维持反应腔室在所述第一预设温度，持续向反应腔室内通入氨气、镓源和铟源，生长所述InGaN量子垒层。
7.根据权利要求6所述的方法，其特征在于，所述第一预设温度取值范围为850℃-900℃，包括端点值；
所述第二预设温度取值范围为750℃-800℃，包括端点值。
8.根据权利要求6所述的方法，其特征在于，在步骤S3中生长所述第一InGaN量子阱层时，向反应腔室内通入镓源的流量随反应时间的增加匀速变低，使得所述第一InGaN量子阱层的In组分沿背离所述基底的方向逐渐增加；
在步骤S5中生长所述第二InGaN量子阱层时，向反应腔室内通入镓源的流量随反应时间的增加匀速变高，使得所述第二InGaN量子阱层的In组分沿背离所述基底的方向逐渐减少。
9.根据权利要求6所述的方法，其特征在于，在步骤S3-S5重复进行N次形成N个所述层叠单元后，且在进行步骤S6之前，所述多量子阱有源层的形成过程还包括：
S8：持续向反应腔室内通入氨气、镓源和铟源，并升高反应腔室温度至第三预设温度，以在各所述量子阱层背离所述基底的一侧形成InGaN盖层，其中，所述第三预设温度介于所述第一预设温度和所述第二预设温度之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111348613.0A CN114068774B (zh) | 2021-11-15 | 2021-11-15 | 一种led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111348613.0A CN114068774B (zh) | 2021-11-15 | 2021-11-15 | 一种led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114068774A CN114068774A (zh) | 2022-02-18 |
| CN114068774B true CN114068774B (zh) | 2023-08-01 |
Family
ID=80272384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111348613.0A Active CN114068774B (zh) | 2021-11-15 | 2021-11-15 | 一种led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114068774B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344693B (zh) * | 2023-05-31 | 2023-09-08 | 江西兆驰半导体有限公司 | 一种高光效发光二极管外延片及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104638074B (zh) * | 2015-02-04 | 2017-12-08 | 映瑞光电科技(上海)有限公司 | 高亮度GaN 基LED 外延结构及其制作方法 |
| CN106057996A (zh) * | 2016-06-22 | 2016-10-26 | 华灿光电(苏州）有限公司 | 一种发光二极管的外延片及其生长方法 |
| CN109873061B (zh) * | 2019-01-08 | 2020-08-18 | 华灿光电（浙江）有限公司 | 一种氮化镓基发光二极管外延片及其制造方法 |
-
2021
- 2021-11-15 CN CN202111348613.0A patent/CN114068774B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114068774A (zh) | 2022-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7998773B2 (en) | Method of growing semiconductor heterostructures based on gallium nitride | |
| TWI603500B (zh) | Nitride semiconductor light-emitting device | |
| CN101488550B (zh) | 高In组分多InGaN/GaN量子阱结构的LED的制造方法 | |
| CN108231960B (zh) | 一种提高光效的AlGaN基半导体紫外器件及其制备方法 | |
| CN115458650B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN101488548A (zh) | 一种高In组分多InGaN/GaN量子阱结构的LED | |
| CN114975704B (zh) | 一种led外延片及制备方法 | |
| CN110112273A (zh) | 一种深紫外led外延结构及其制备方法和深紫外led | |
| CN112204758B (zh) | 一种微发光二极管外延结构及其制备方法 | |
| WO2010035849A1 (en) | Group iii nitride-based compound semiconductor light-emitting device and production method therefor | |
| CN111180563A (zh) | 一种led芯片及其制作方法 | |
| CN115458649A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114927601B (zh) | 一种发光二极管及其制备方法 | |
| CN114447164A (zh) | 一种具有渐变结构的正极性led及其制备方法 | |
| CN114068774B (zh) | 一种led芯片及其制备方法 | |
| CN109449264A (zh) | 一种发光二极管外延片及其制造方法 | |
| CN115986018A (zh) | 一种外延片、外延片制备方法及发光二极管 | |
| CN106207754A (zh) | 一种氮化镓基激光器外延结构及其生长方法 | |
| CN117525232B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| JP2007088269A (ja) | 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 | |
| CN117393667B (zh) | 发光二极管外延片及其制备方法、led | |
| CN111933763B (zh) | 外延结构及其制造方法 | |
| CN113990990B (zh) | 微型发光二极管外延片及其制造方法 | |
| CN112786746B (zh) | 发光二极管的外延片及其制备方法 | |
| CN114843378A (zh) | 一种多量子阱基发光二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |