CN117525232B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN117525232B
CN117525232B CN202410004679.5A CN202410004679A CN117525232B CN 117525232 B CN117525232 B CN 117525232B CN 202410004679 A CN202410004679 A CN 202410004679A CN 117525232 B CN117525232 B CN 117525232B
Authority
CN
China
Prior art keywords
layer
electron blocking
source
blocking sub
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410004679.5A
Other languages
English (en)
Other versions
CN117525232A (zh
Inventor
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202410004679.5A priority Critical patent/CN117525232B/zh
Publication of CN117525232A publication Critical patent/CN117525232A/zh
Application granted granted Critical
Publication of CN117525232B publication Critical patent/CN117525232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管，所述发光二极管外延片包括衬底，及依次层叠在所述衬底上的缓冲层、本征GaN层，N型GaN层、应力释放层、多量子阱层、复合电子阻挡层、P型GaN层和欧姆接触层；所述复合电子阻挡层包括依次层叠在所述多量子阱层上的第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层；所述第一电子阻挡子层包括依次层叠的第一BP层和第一BGaN层；所述第二电子阻挡子层包括BAlGaN层；所述第三电子阻挡子层包括依次层叠的第二BGaN层和第二BP层。实施本发明，能够在提高发光二极管发光效率的同时降低工作电压。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体技术领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
目前，基于GaN材料的发光二极管已经广泛应用于照明、显示、杀菌、通信等领域。
在GaN基发光二极管中，由于电子的浓度和迁移速率都远大于空穴，因此注入到多量子阱发光区的电子浓度远大于空穴浓度，而且有源区中的电子还会溢出，与P层半导体层中的空穴发生非辐射复合时，形成漏电流，导致发光效率降低。常见的解决方法是在有源区和P型半导体层之间设置具有宽禁带的AlGaN电子阻挡层。但是单一的AlGaN电子阻挡层不仅自身具有自发极化，而且和GaN末垒间的晶格不匹配，形成极化电场。极化电场会将AlGaN与GaN界面处的导带拉低，从而造成电子阻挡层的有效势垒高度降低，减弱对电子泄漏的阻挡作用。虽然通过增加Al组分，可以提高电子阻挡层的势垒高度，但是会造成AlGaN层与GaN末垒间更大的导带差，Al组分的升高还会造成电子阻挡层的晶体质量的降低、更大的应力应变以及更强的极化电场等问题。此外，高势垒的AlGaN层的在抑制电子进入P型半导体层的同时也会阻挡P型半导体层的空穴进入有源区，影响发光效率，并且高Al组分的电子阻挡层中Mg的激活率低，造成工作电压偏高。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，增加电子和空穴在有源区的复合效率，提升光效的同时降低工作电压。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，制得的发光二极管外延片发光效率高。
为达到上述技术效果，本发明提供了一种发光二极管外延片，包括衬底，及依次层叠在所述衬底上的缓冲层、本征GaN层，N型GaN层、应力释放层、多量子阱层、复合电子阻挡层、P型GaN层和欧姆接触层；
所述复合电子阻挡层包括依次层叠在所述多量子阱层上的第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层；
所述第一电子阻挡子层包括依次层叠的第一BP层和第一BGaN层；所述第二电子阻挡子层包括BAlGaN层；所述第三电子阻挡子层包括依次层叠的第二BGaN层和第二BP层。
作为上述技术方案的改进，所述第一BP层的厚度为2nm~4nm；
所述第一BGaN层的B组分占比为0.2~0.4，厚度为3nm~6nm。
作为上述技术方案的改进，所述第一电子阻挡子层包括依次层叠的第一BP层、第一BGaN层和第一InGaN层；
所述第一InGaN层为Mg掺杂的InGaN层，In组分占比为0.08~0.12，Mg掺杂浓度为5.5×1017cm-3~8.5×1017cm-3，厚度为2nm~4nm。
作为上述技术方案的改进，所述BAlGaN层的B组分占比为0.2~0.4，Al组分占比为0.1~0.3，厚度为6nm~12nm。
作为上述技术方案的改进，所述第二电子阻挡子层包括依次层叠的BAlGaN层和第二InGaN层；
所述第二InGaN层为Mg掺杂的InGaN层，In组分占比为0.05~0.08，Mg掺杂浓度为3.5×1017cm-3~5.5×1017cm-3，厚度为5nm~10nm。
作为上述技术方案的改进，所述第二BGaN层的B组分占比为0.1~0.3，厚度为2nm~4nm；
所述第二BP层的厚度为2nm~4nm。
作为上述技术方案的改进，所述第三电子阻挡子层包括依次层叠的第二BGaN层、GaN层和第二BP层；
所述GaN层为Mg掺杂的GaN层，Mg掺杂浓度为2×1017cm-3~3.5×1017cm-3，厚度为3nm~6nm。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，包括以下步骤：
提供一衬底，在所述衬底上依次生长缓冲层、本征GaN层，N型GaN层、应力释放层、多量子阱层、复合电子阻挡层、P型GaN层和欧姆接触层；
所述复合电子阻挡层包括依次层叠在所述多量子阱层上的第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层；
所述第一电子阻挡子层包括依次层叠的第一BP层和第一BGaN层；所述第二电子阻挡子层包括BAlGaN层；所述第三电子阻挡子层包括依次层叠的第二BGaN层和第二BP层。
作为上述技术方案的改进，所述第一电子阻挡子层的生长温度为900℃~1000℃，生长压力为300Torr~400Torr；
所述第二电子阻挡子层的生长温度为900℃~1000℃，生长压力为200Torr~300Torr；
所述第三电子阻挡子层的生长温度为900℃~1000℃，生长压力为100Torr~200Torr。
相应的，本发明还公开了一种发光二极管，包括上述的发光二极管外延片。
实施本发明实施例，具有如下有益效果：
1、本发明的复合电子阻挡层包括第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层，其中的BGaN材料和BAlGaN材料是阻挡电子的主体结构。第一、第二和第三电子阻挡子层可以实现对电子的分级阻挡。第一电子阻挡子层中的第一BP层和第三电子阻挡子层中的第二BP层，分别缓解与多量子阱末垒层和P型GaN层之间的晶格失配，降低极化电场，减少势垒尖峰，进一步方便空穴的迁移和提高外延表面平整度。
2、第一电子阻挡子层和第二电子阻挡子层还包括Mg掺杂的InGaN材料，能够对被阻挡的空穴进行二次补充，进一步提高空穴的注入浓度和效率，减小体电阻，从而降低工作电压。
3、第三电子阻挡子层中还包括低压生长的Mg掺杂的GaN材料，不仅可以补偿空穴，而且可以对V形坑进行填平。
附图说明
图1是本发明实施例1中的发光二极管外延片的结构示意图；
图2是本发明实施例1中的发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合具体实施例对本发明作进一步地详细描述。
如图1所示，本发明实施例提供了一种发光二极管外延片，包括衬底1，及依次层叠在所述衬底1上的缓冲层2、本征GaN层3，N型GaN层4、应力释放层5、多量子阱层6、复合电子阻挡层7、P型GaN层8和欧姆接触层9，所述复合电子阻挡层包括依次层叠在所述多量子阱层上的第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层。
所述第一电子阻挡子层包括依次层叠的第一BP层和第一BGaN层；所述第二电子阻挡子层包括BAlGaN层；所述第三电子阻挡子层包括依次层叠的第二BGaN层和第二BP层。
在一种实施方式中，所述第一BP层的厚度为2nm~4nm，示例性的为2nm、2.5nm、3nm、3.2nm、3.6nm或4nm，但不限于此。所述第一BGaN层的B组分占比为0.2~0.4，示例性的为0.2、0.25、0.3、0.35或0.4，但不限于此。所述第一BGaN层的厚度为3nm~6nm，示例性的为3nm、3.5nm、4nm、4.5nm、5nm或6nm，但不限于此。
在一种实施方式中，所述第一电子阻挡子层包括依次层叠的第一BP层、第一BGaN层和第一InGaN层。所述第一InGaN层为Mg掺杂的InGaN层，In组分占比为0.08~0.12，示例性为0.08、0.09、0.1、0.11或0.12，但不限于此。所述第一InGaN层的Mg掺杂浓度为5.5×1017cm-3~8.5×1017cm-3，示例性的为5.5×1017cm-3、6×1017cm-3、6.5×1017cm-3、7×1017cm-3、8×1017cm-3或8.5×1017cm-3，但不限于此。所述第一InGaN层的厚度为2nm~4nm，示例性的为2nm、2.5nm、3nm、3.2nm、3.6nm或4nm，但不限于此。Mg掺杂的第一InGaN层能够对被阻挡的空穴进行二次补充，进一步提高空穴的注入浓度和效率，减小体电阻，从而降低工作电压。
在一种实施方式中，所述BAlGaN层的B组分占比为0.2~0.4，示例性的为0.2、0.25、0.3、0.35或0.4，但不限于此。所述BAlGaN层的Al组分占比为0.1~0.3，示例性的为0.1、0.15、0.2、0.25或0.3，但不限于此。所述BAlGaN层的厚度为6nm~12nm，示例性的为6nm、6.5nm、7nm、8nm、10nm、10.5nm或12nm，但不限于此。
在一种实施方式中，所述第二电子阻挡子层包括依次层叠的BAlGaN层和第二InGaN层。所述第二InGaN层为Mg掺杂的InGaN层，In组分占比为0.05~0.08，示例性的为0.05、0.06、0.07或0.08，但不限于此。所述第二InGaN层的Mg掺杂浓度为3.5×1017cm-3~5.5×1017cm-3，示例性的为3.5×1017cm-3、4×1017cm-3、4.5×1017cm-3、5×1017cm-3或5.5×1017cm-3，但不限于此。所述第二InGaN层的厚度为5nm~10nm，示例性的为5nm、6nm、7nm、8nm、9nm或10nm，但不限于此。Mg掺杂的第二InGaN层能够对被阻挡的空穴进行二次补充，进一步提高空穴的注入浓度和效率，减小体电阻，从而降低工作电压。
在一种实施方式中，所述第二BGaN层的B组分占比为0.1~0.3，示例性的为0.1、0.15、0.2、0.25或0.3，但不限于此。所述第二BGaN层的厚度为2nm~4nm，示例性的为2nm、2.5nm、3nm、3.2nm、3.6nm或4nm，但不限于此。所述第二BP层的厚度为2nm~4nm，示例性的为2nm、2.5nm、3nm、3.2nm、3.6nm或4nm，但不限于此。
在一种实施方式中，所述第三电子阻挡子层包括依次层叠的第二BGaN层、GaN层和第二BP层。所述GaN层为Mg掺杂的GaN层，Mg掺杂浓度为2×1017cm-3~3.5×1017cm-3，示例性的为2×1017cm-3、2.5×1017cm-3、2.8×1017cm-3、3×1017cm-3或3.5×1017cm-3，但不限于此。所述GaN层的厚度为3nm~6nm，示例性的为3nm、3.5nm、4nm、4.5nm、5nm或6nm，但不限于此。Mg掺杂的GaN层不仅可以补偿空穴，而且可以对V形坑进行填平。
除了上述发光层外，本发明的其它层状结构的特点如下：
所述衬底1可以蓝宝石衬底、Si衬底或者SiC衬底中的一种。优选的，衬底1为蓝宝石衬底。
所述缓冲层2可以为AlN缓冲层或AlGaN缓冲层，厚度为20nm~100nm。优选的，缓冲层2包括依次层叠的AlGaN缓冲层和GaN缓冲层，AlGaN缓冲层的Al组分占比为0.3~0.6，厚度为1nm~5nm，GaN缓冲层的厚度为25nm~35nm。
所述本征GaN层3的厚度为1.5μm~3μm。
所述N型GaN层4的Si掺杂浓度为3.5×1018cm-3~7.5×1018cm-3，厚度为1μm~2μm。
所述应力释放层5为InGaN层与GaN层交替层叠的周期性结构，周期数为4~8。InGaN层的In组分占比为0.08~0.15，厚度为3nm~5nm；GaN层为Si掺杂的GaN层，Si的掺杂浓度为3.5×1017cm-3~6.5×1018cm-3，厚度为5nm~10nm。
所述多量子阱层6为InGaN阱层、GaN盖层和GaN垒层交替层叠的周期性结构，周期数为8~12。InGaN阱层的In组分占比为0.22~0.38，厚度为2nm~4.5nm；GaN盖层的厚度为1nm~3nm；GaN垒层为Si掺杂的GaN层，Si的掺杂浓度为5.5×1017cm-3~8.5×1017cm-3，厚度为10nm~20nm。
所述P型GaN层8的Mg的掺杂浓度为4.5×1018cm-3~1×1019cm-3，厚度为50nm~200nm。
所述欧姆接触层9为P型InGaN层，In组分占比为0.05~0.2，Mg掺杂浓度为1.5×1019cm-3~3.5×1020cm-3，厚度为5nm~20nm。
如图2所示，本发明还公开了一种发光二极管外延片的制备方法，包括以下步骤：
S100、提供一衬底；
选用蓝宝石衬底，在1000℃~1200℃、H2和N2氛围下，处理2min~5min，其中H2与N2的通入体积比为(70~75):(1~6)，去除衬底表面的水氧等杂质。
S200、生长缓冲层；
控制反应室温度为800℃~900℃，压力为100Torr~200Torr，通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源，生长AlGaN缓冲层；控制反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，生长GaN缓冲层。
S300、生长本征GaN层；
控制反应室温度为1100℃~1160℃，压力为200Torr~300Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源。
S400、生长N型GaN层；
控制反应室温度为1100℃~1180℃，压力为100Torr~200Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入SiH4作为掺杂源。
S500、生长应力释放层；
控制反应室温度为800℃~850℃，压力为100Torr~200Torr，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作In源，生长InGaN层；控制反应室温度为850℃~900℃，压力为100Torr~200Torr，通入NH3作为N源，N2和H2作为载气，通入TEGa作为Ga源，通入SiH4作为掺杂源，生长GaN层；重复层叠周期性生长InGaN层和GaN层。
S600、生长多量子阱层；
控制反应室温度为710℃~750℃，压力为100Torr~150Torr，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作In源，生长InGaN阱层；保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，生长GaN盖层；控制反应室温度为850℃~920℃，压力为100Torr~150Torr，通入NH3作为N源，N2和H2作为载气，通入TEGa作为Ga源，通入SiH4作为掺杂源，生长GaN垒层；重复层叠周期性生长InGaN阱层、GaN盖层和GaN垒层。
S700、生长复合电子阻挡层，具体的，在一种实施方式中，包括以下步骤：
S701、生长第一电子阻挡子层；
控制反应室温度为900℃~1000℃，压力为300Torr~400Torr，N2作为载气，通入TEB作为B源，通入PH3作P源，生长第一BP层；保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源，通入TEB作为B源，生长第一BGaN层。
在一种实施方式中，第一电子阻挡子层的制备还包括：
保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源，通入CP2Mg作为掺杂源，在第一BGaN层上生长第一InGaN层。
S702、生长第二电子阻挡子层；
控制反应室温度为900℃~1000℃，压力为200Torr~300Torr，通入NH3作为N源，N2作为载气，通入TEB作为B源，通入TMAl作为Al源，通入TMGa作为Ga源，生长BAlGaN层。
在一种实施方式中，第二电子阻挡子层的制备还包括：
保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源，通入CP2Mg作为掺杂源，在BAlGaN层上生长第二InGaN层。
S703、生长第三电子阻挡子层；
控制反应室温度为900℃~1000℃，压力为100Torr~200Torr，通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TEB作为B源，生长第二BGaN层；保持反应室温度和压力不变，N2作为载气，通入TEB作为B源，通入PH3作P源，生长第二BP层。
在一种实施方式中，第三电子阻挡子层的制备还包括：
保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入CP2Mg作为掺杂源，在生长第二BGaN层上生长GaN层。
所述第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层的生长压力依次降低，高压有助于三维生长和空穴的注入，低压倾向于二维生长，方便后续P型GaN层的填平。复合电子阻挡层中的第一InGaN层、第二InGaN层和GaN层的作用为补偿空穴，均使用TEGa作为Ga源，生长速度相对较慢，更有利于Mg源的并入和空穴的迁移，此外，第三电子阻挡子层中低压生长的GaN层，不仅可以补偿空穴，还可以填平V形坑。
S800、生长P型GaN层；
控制反应室温度为900℃~1000℃，压力为200Torr~300Torr，通入NH3作为N源，N2和H2作为载气，通入TEGa作为Ga源，通入CP2Mg作为掺杂源。
S900、生长欧姆接触层；
控制反应室温度为800℃~900℃，压力为100Torr~200Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入TMIn作为In源，通入CP2Mg作为掺杂源。
下面以具体实施例进一步阐述本发明。
实施例1
本实施例提供一种发光二极管外延片，包括衬底及依次层叠在衬底上的缓冲层、本征GaN层，N型GaN层、应力释放层、多量子阱层、复合电子阻挡层、P型GaN层和欧姆接触层。
其中，衬底为蓝宝石衬底。
缓冲层为依次层叠的AlGaN缓冲层和GaN缓冲层，AlGaN缓冲层的Al组分占比为0.4，厚度为3nm，GaN缓冲层的厚度为30nm。
本征GaN层的厚度为2.95μm。
N型GaN层中Si的掺杂浓度为5×1018cm-3，厚度为1.6μm。
应力释放层为InGaN层与GaN层交替层叠的周期性结构，周期数为6。InGaN层的In组分占比为0.1，厚度为4nm；GaN层为Si掺杂的GaN层，Si的掺杂浓度为2.5×1018cm-3，厚度为8.5nm。
多量子阱层为InGaN阱层、GaN盖层和GaN垒层交替层叠的周期性结构，周期数为10。InGaN阱层的In组分占比为0.25，厚度为3nm；GaN盖层的厚度为2nm；GaN垒层为Si掺杂的GaN层，Si的掺杂浓度为6×1017cm-3，厚度为13nm。
复合电子阻挡层包括依次层叠在所述多量子阱层上的第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层。
第一电子阻挡子层为依次层叠的第一BP层和第一BGaN层，第一BP层的厚度为3nm，第一BGaN层的B组分占比为0.3，厚度为4nm。
所述第二电子阻挡子层为BAlGaN层，B组分占比为0.3，Al组分占比为0.2，厚度为8nm。
所述第三电子阻挡子层为依次层叠的第二BGaN层和第二BP层，第二BGaN层的B组分占比为0.25，厚度为3nm，第二BP层的厚度为3nm。
P型GaN层的Mg的掺杂浓度为2.5×1019cm-3，厚度为80nm。
欧姆接触层为P型InGaN层，In组分占比为0.1，Mg掺杂浓度为1×1020cm-3，厚度为8nm。
上述发光二极管外延片的制备方法，包括以下步骤：
S100、提供一衬底；
选用蓝宝石衬底，在1100℃、H2和N2氛围下，处理3min，其中H2与N2的通入体积比为73:3，去除衬底表面的水氧等杂质。
S200、生长缓冲层；
控制反应室温度为850℃，压力为150Torr，通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源，生长AlGaN缓冲层；控制反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，生长GaN缓冲层。
S300、生长本征GaN层；
控制反应室温度为1120℃，压力为250Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源。
S400、生长N型GaN层；
控制反应室温度为1150℃，压力为120Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入SiH4作为掺杂源。
S500、生长应力释放层；
控制反应室温度为830℃，压力为120Torr，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作In源，生长InGaN层；控制反应室温度为880℃，压力为150Torr，通入NH3作为N源，N2和H2作为载气，通入TEGa作为Ga源，通入SiH4作为掺杂源，生长GaN层；重复层叠周期性生长InGaN层和GaN层。
S600、生长多量子阱层；
控制反应室温度为730℃，压力为120Torr，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作In源，生长InGaN阱层；保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，生长GaN盖层；控制反应室温度为880℃，压力为120Torr，通入NH3作为N源，N2和H2作为载气，通入TEGa作为Ga源，通入SiH4作为掺杂源，生长GaN垒层；重复层叠周期性生长InGaN阱层、GaN盖层和GaN垒层。
S700、生长复合电子阻挡层，具体的，包括以下步骤：
S701、生长第一电子阻挡子层；
控制反应室温度为950℃，压力为350Torr，N2作为载气，通入TEB作为B源，通入PH3作P源，生长第一BP层；保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源，通入TEB作为B源，生长第一BGaN层。
S702、生长第二电子阻挡子层；
控制反应室温度为950℃，压力为250Torr，通入NH3作为N源，N2作为载气，通入TEB作为B源，通入TMAl作为Al源，通入TMGa作为Ga源，生长BAlGaN层。
S703、生长第三电子阻挡子层；
控制反应室温度为950℃，压力为150Torr，通入NH3作为N源，N2作为载气，通入TMGa作为Ga源，通入TEB作为B源，生长第二BGaN层；保持反应室温度和压力不变，N2作为载气，通入TEB作为B源，通入PH3作P源，生长第二BP层。
S800、生长P型GaN层；
控制反应室温度为960℃，压力为250Torr，通入NH3作为N源，N2和H2作为载气，通入TEGa作为Ga源，通入CP2Mg作为掺杂源。
S900、生长欧姆接触层；
控制反应室温度为850℃，压力为120Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入TMIn作为In源，通入CP2Mg作为掺杂源。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1的区别在于，第一电子阻挡子层为依次层叠的第一BP层、第一BGaN层和第一InGaN层，第一InGaN层的In组分占比为0.1，Mg掺杂浓度为6×1017cm-3，厚度为3nm。相应的，第一电子阻挡子层的制备方法中，还包括：保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源，通入CP2Mg作为掺杂源，在第一BGaN层上生长第一InGaN层。其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，其与实施例2的区别在于，第二电子阻挡子层包括依次层叠的BAlGaN层和第二InGaN层，第二InGaN层的In组分占比为0.06，Mg掺杂浓度为4×1017cm-3，厚度为8nm。相应的，第二电子阻挡子层的制备方法中，还包括：保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源，通入CP2Mg作为掺杂源，在BAlGaN层上生长第二InGaN层。其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片，其与实施例3的区别在于，第三电子阻挡子层为依次层叠的第二BGaN层、GaN层和第二BP层，GaN层的Mg掺杂浓度为3×1017cm-3，厚度为4nm。相应的，第三电子阻挡子层的制备方法中，还包括：保持反应室温度和压力不变，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入CP2Mg作为掺杂源，在第二BGaN层上生长GaN层。其余均与实施例3相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，采用AlGaN层作为电子阻挡层，Al组分占比为0.5，厚度为38nm。相应的，制备方法中，不包括复合电子阻挡层的制备，电子阻挡层的制备方法包括：控制反应室温度为950℃，压力为150Torr，通入NH3作为N源，N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，采用AlGaN层和Mg掺杂的InGaN层作为电子阻挡层，AlGaN层的Al组分占比为0.5，厚度为20nm，Mg掺杂的InGaN层的In组分占比为0.1，Mg掺杂浓度为6×1017cm-3，厚度为18nm。相应的，制备方法中，不包括复合电子阻挡层的制备，电子阻挡层的制备方法包括：控制反应室温度为950℃，压力为150Torr，通入NH3作为N源，N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源，生长AlGaN层；保持温度和压力不变，通入NH3作为N源，N2作为载气，通入TMIn作为In源，通入TEGa作为Ga源，通入Cp2Mg作为Mg源，生长Mg掺杂的InGaN层。其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，采用AlGaN层、Mg掺杂的InGaN层和BP层作为电子阻挡层，AlGaN层的Al组分占比为0.5，厚度为18nm，Mg掺杂的InGaN层的In组分占比为0.1，Mg掺杂浓度为6×1017cm-3，厚度为15nm，BP层的厚度为5nm。相应的，制备方法中，不包括复合电子阻挡层的制备，电子阻挡层的制备方法包括：控制反应室温度为950℃，压力为150Torr，通入NH3作为N源，N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源，生长AlGaN层；保持温度和压力不变，通入NH3作为N源，N2作为载气，通入TMIn作为In源，通入TEGa作为Ga源，通入Cp2Mg作为Mg源，生长Mg掺杂的InGaN层；保持温度和压力不变，N2作为载气，通入TEB作为B源，通入PH3作为P源，生长BP层。其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，复合电子阻挡层包括依次层叠在多量子阱层上的第一电子阻挡子层和第二电子阻挡子层。相应的，制备方法中，不包括第三电子阻挡子层的制备。其余均与实施例1相同。
对比例5
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，复合电子阻挡层包括依次层叠在多量子阱层上的第一电子阻挡子层和第三电子阻挡子层。相应的，制备方法中，不包括第二电子阻挡子层的制备。其余均与实施例1相同。
对比例6
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，复合电子阻挡层包括依次层叠在多量子阱层上的第二电子阻挡子层和第三电子阻挡子层。相应的，制备方法中，不包括第一电子阻挡子层的制备。其余均与实施例1相同。
性能测试：
将实施例1~实施例4、对比例1~对比例6制得的发光二极管外延片制成10mil×24mil的LED芯片，在120mA下测试光电性能，检测结果如表1所示。
表1 发光二极管外延片的光电性能测试结果
由表1结果可知，本发明的发光层结构能够降低发光二极管的工作电压，并提高发光亮度和抗静电性能。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种发光二极管外延片，其特征在于，包括衬底，及依次层叠在所述衬底上的缓冲层、本征GaN层，N型GaN层、应力释放层、多量子阱层、复合电子阻挡层、P型GaN层和欧姆接触层；
所述复合电子阻挡层包括依次层叠在所述多量子阱层上的第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层；
所述第一电子阻挡子层包括依次层叠的第一BP层和第一BGaN层；所述第二电子阻挡子层包括BAlGaN层；所述第三电子阻挡子层包括依次层叠的第二BGaN层和第二BP层；
所述第一BP层的厚度为2nm~4nm；所述第一BGaN层的B组分占比为0.2~0.4，厚度为3nm~6nm；所述BAlGaN层的B组分占比为0.2~0.4，Al组分占比为0.1~0.3，厚度为6nm~12nm；所述第二BGaN层的B组分占比为0.1~0.3，厚度为2nm~4nm；所述第二BP层的厚度为2nm~4nm。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一电子阻挡子层包括依次层叠的第一BP层、第一BGaN层和第一InGaN层；
所述第一InGaN层为Mg掺杂的InGaN层，In组分占比为0.08~0.12，Mg掺杂浓度为5.5×1017cm-3~8.5×1017cm-3，厚度为2nm~4nm。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述第二电子阻挡子层包括依次层叠的BAlGaN层和第二InGaN层；
所述第二InGaN层为Mg掺杂的InGaN层，In组分占比为0.05~0.08，Mg掺杂浓度为3.5×1017cm-3~5.5×1017cm-3，厚度为5nm~10nm。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述第三电子阻挡子层包括依次层叠的第二BGaN层、GaN层和第二BP层；
所述GaN层为Mg掺杂的GaN层，Mg掺杂浓度为2×1017cm-3~3.5×1017cm-3，厚度为3nm~6nm。
5.一种发光二极管外延片的制备方法，用于制备如权利要求1~4任一项所述的发光二极管外延片，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上依次生长缓冲层、本征GaN层，N型GaN层、应力释放层、多量子阱层、复合电子阻挡层、P型GaN层和欧姆接触层；
所述复合电子阻挡层包括依次层叠在所述多量子阱层上的第一电子阻挡子层、第二电子阻挡子层和第三电子阻挡子层；
所述第一电子阻挡子层包括依次层叠的第一BP层和第一BGaN层；所述第二电子阻挡子层包括BAlGaN层；所述第三电子阻挡子层包括依次层叠的第二BGaN层和第二BP层；
所述第一BP层的厚度为2nm~4nm；所述第一BGaN层的B组分占比为0.2~0.4，厚度为3nm~6nm；所述BAlGaN层的B组分占比为0.2~0.4，Al组分占比为0.1~0.3，厚度为6nm~12nm；所述第二BGaN层的B组分占比为0.1~0.3，厚度为2nm~4nm；所述第二BP层的厚度为2nm~4nm。
6.如权利要求5所述的发光二极管外延片的制备方法，其特征在于，所述第一电子阻挡子层的生长温度为900℃~1000℃，生长压力为300Torr~400Torr；
所述第二电子阻挡子层的生长温度为900℃~1000℃，生长压力为200Torr~300Torr；
所述第三电子阻挡子层的生长温度为900℃~1000℃，生长压力为100Torr~200Torr。
7.一种发光二极管，其特征在于，所述发光二极管包括如权利要求1~4中任一项所述的发光二极管外延片。
CN202410004679.5A 2024-01-03 2024-01-03 发光二极管外延片及其制备方法、发光二极管 Active CN117525232B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410004679.5A CN117525232B (zh) 2024-01-03 2024-01-03 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410004679.5A CN117525232B (zh) 2024-01-03 2024-01-03 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN117525232A CN117525232A (zh) 2024-02-06
CN117525232B true CN117525232B (zh) 2024-03-29

Family

ID=89766733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410004679.5A Active CN117525232B (zh) 2024-01-03 2024-01-03 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN117525232B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832348B (zh) * 2024-03-06 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017185773A1 (zh) * 2016-04-25 2017-11-02 厦门市三安光电科技有限公司 一种发光二极管及其制备方法
CN110660923A (zh) * 2019-09-16 2020-01-07 华南理工大学 一种基于AIE材料的荧光/磷光混合型白光OLEDs及其制备方法
CN116581214A (zh) * 2023-06-02 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600162B (zh) * 2014-03-24 2016-01-27 上海卓霖半导体科技有限公司 基于lao衬底的非极性蓝光led外延片的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017185773A1 (zh) * 2016-04-25 2017-11-02 厦门市三安光电科技有限公司 一种发光二极管及其制备方法
CN110660923A (zh) * 2019-09-16 2020-01-07 华南理工大学 一种基于AIE材料的荧光/磷光混合型白光OLEDs及其制备方法
CN116581214A (zh) * 2023-06-02 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN117525232A (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN110718612B (zh) 发光二极管外延片及其制造方法
CN116314514B (zh) 发光二极管外延片及其制备方法、led
CN114597293B (zh) 发光二极管外延片及其制备方法
CN117525232B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN117239025B (zh) GaN基绿光LED外延片及其制备方法、LED
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN110911529A (zh) 一种发光二极管外延结构生长方法
CN115832139B (zh) 用于Mini-LED的外延片及其制备方法、Mini-LED
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN117832348B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114497305B (zh) 一种外延片、外延片制备方法以及发光二极管
CN116995166B (zh) 发光二极管外延片及其制备方法、led
CN117727849B (zh) 一种发光二极管外延片及制备方法
CN113990993B (zh) 用于降低欧姆接触电阻的发光二极管外延片及其制造方法
CN109888064B (zh) 发光二极管外延片的生长方法
CN117954539A (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant