CN116682909B - 一种led外延片、制备方法及led芯片 - Google Patents

一种led外延片、制备方法及led芯片 Download PDF

Info

Publication number
CN116682909B
CN116682909B CN202310967037.0A CN202310967037A CN116682909B CN 116682909 B CN116682909 B CN 116682909B CN 202310967037 A CN202310967037 A CN 202310967037A CN 116682909 B CN116682909 B CN 116682909B
Authority
CN
China
Prior art keywords
layer
epitaxial wafer
led epitaxial
quantum
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310967037.0A
Other languages
English (en)
Other versions
CN116682909A (zh
Inventor
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310967037.0A priority Critical patent/CN116682909B/zh
Publication of CN116682909A publication Critical patent/CN116682909A/zh
Application granted granted Critical
Publication of CN116682909B publication Critical patent/CN116682909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种LED外延片、制备方法及LED芯片,LED外延片包括衬底及在所述衬底上依次沉积的有源层,所述有源层包括M个周期结构,所述周期结构包括量子阱层及量子垒层,所述量子阱层包括前阱层、AlN组合层及后阱层,所述量子垒层包括BN前垒层、组合层及BN后垒层。通过复合的量子阱层,可使所述量子阱层内产生应力,以此抵消部分量子阱与量子垒之间的应力差,提高所述有源层内电子与空穴波函数的重叠程度,通过复合的量子垒层,其具有较大的导带偏移和较小的价带偏移特性,可提高空穴的注入效率,有效提高器件的发光效率。

Description

一种LED外延片、制备方法及LED芯片
技术领域
本发明涉及半导体技术领域,特别涉及一种LED外延片、制备方法及LED芯片。
背景技术
AlGaN基的紫外发光二极管,因其体积小、响应速度快、耐高温、抗腐蚀、寿命长等特点,在照明、医疗、生化检测、高密度信息存储和保密通信等领域具有广泛的应用。
AlGaN基紫外发光二极管常采用异质衬底进行外延生长,常用异质外延衬底有Si衬底或蓝宝石衬底。但由于异质衬底与AlGaN 材料之间存在较大的晶格失配和热失配,将导致产生较高的位错密度,且Al原子具有高粘附系数和低表面迁移率,易在外延过程中产生三维岛状生长模式,进一步增加外延层的位错密度。高缺陷和位错密度向上延伸会形成非辐射复合中心,造成紫外发光二极管光效的大幅降低。并且高Al组分的AlGaN材料中的空穴激活困难,浓度较低,而对应的电子的浓度和迁移速率均远大于空穴,造成多量子阱有源区内电子空穴分布不均,这一现象在大电流注入时会显得更加严重,造成深紫外发光二极管的发光效率的进一步降低。
为缓解上述问题,普遍采用俩步生长方法:在衬底上沉积沉积多量子阱有源层时,形成由AlxGa1-xN量子阱层与AlyGa1-yN量子垒层周期性生长的结构。但单纯AlGaN基的有源区结构对电子和空穴的阻挡能力太强,不利于电子的迁移以及空穴的注入,导致器件的电压上升和光效下降;此外,高Al组分的AlxGa1-xN量子阱层与AlyGa1-yN量子垒层的交界处由于晶格常数的差异产生压电极化,导致有源区内能带弯曲,电子和空穴的波函数会分离,进一步导致器件的光效降低。
发明内容
针对现有技术的不足,本发明的目的在于提供一种LED外延片、制备方法及LED芯片,旨在解决现有技术中通过交替生长AlxGa1-xN量子阱层与AlyGa1-yN量子垒层形成有源区,因单纯AlGaN基的有源区结构对电子和空穴的阻挡能力太强,不利于电子的迁移以及空穴的注入,且高Al组分的AlxGa1-xN量子阱层与AlyGa1-yN量子垒层的交界处由于晶格常数的差异产生压电极化,导致有源区内能带弯曲,电子和空穴的波函数会分离,进而影响器件光效的技术问题。
为了实现上述目的,一方面,本发明实施例提供一种LED外延片,包括衬底及在所述衬底上依次沉积的第一结构层、有源层及第二结构层,所述有源层包括M个周期结构,所述周期结构包括自下而上设置的量子阱层及量子垒层,所述量子阱层包括自下而上依次设置的AlaGa1-aN前阱层、AlN组合层及AlbGa1-bN后阱层,所述量子垒层包括自下而上依次设置的BN前垒层、BcGa1-cN组合层及BN后垒层。
与现有技术相比,本发明的有益效果在于:通过所述AlaGa1-aN前阱层及所述AlbGa1-bN后阱层中Al组分的差异变化,及通过于两者之间设置所述AlN组合层,可使所述量子阱层内产生应力,以此抵消部分量子阱与量子垒之间的应力差,提高所述有源层内电子与空穴波函数的重叠程度,一定程度提高器件的发光效率;通过所述BN前垒层、所述BcGa1- cN组合层及所述BN后垒层形成的复合式的垒层,其具有较大的导带偏移和较小的价带偏移特性,可提高空穴的注入效率,进一步提高器件的发光效率。
进一步,所述AlaGa1-aN前阱层中a的取值范围及所述AlbGa1-bN后阱层中b的取值范围为0.4≤a<b≤0.6。
更进一步,所述量子阱层的厚度为2.2nm~4.5nm,且所述AlN组合层的厚度为0.2nm~0.5nm。
更进一步,所述BcGa1-cN组合层中c的取值范围为0.5≤c≤0.8。
更进一步,所述量子垒层的厚度为7.3nm~11.5nm,且所述BcGa1-cN组合层的厚度为0.3nm~0.5nm。
更进一步,所述有源层中M的取值范围为:5≤M≤10。
更进一步,所述第一结构层包括自下而上依次设置的AlN缓冲层、非掺AlGaN层、N型AlGaN层,所述第二结构层包括自下而上依次设置的电子阻挡层、P型AlGaN层及欧姆接触层。
更进一步,所述P型AlGaN层及所述欧姆接触层中的掺杂元素均为Mg。
另一方面,本发明实施例提供了一种LED外延片的制备方法,用于制备上述LED外延片,所述LED外延片的制备方法包括以下步骤:
提供一生长所需的衬底,在所述衬底上沉积第一结构层;
于所述第一结构层上依次沉积AlaGa1-aN前阱层、AlN组合层及AlbGa1-bN后阱层,以形成量子阱层;
于所述量子阱层上依次沉积BN前垒层、BcGa1-cN组合层及BN后垒层,以形成量子垒层,所述量子阱层及所述量子垒层形成周期结构;
交替沉积所述量子阱层及所述量子垒层,以形成包含M个所述周期结构的有源层;
于所述有源层上沉积第二结构层。
另一方面,本发明实施例提供了一种LED芯片,所述LED芯片包括上述技术方案中所述的LED外延片。
附图说明
图1为本发明实施例1中LED外延片的结构示意图;
图2为本发明实施例2中LED外延片的制备方法的流程框图;
主要元件符号说明:
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1,本发明实施例1中的LED外延片,包括衬底100及在所述衬底100上依次沉积的第一结构层200、有源层300及第二结构层400,所述衬底100为蓝宝石衬底或Si衬底,优选地,所述衬底100为蓝宝石衬底,蓝宝石是目前最常用的衬底材料,蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗,高温下稳定性高的优点。
所述第一结构层200包括自下而上依次设置的AlN缓冲层210、非掺AlGaN层220、N型AlGaN层230,即于所述衬底100上依次沉积所述AlN缓冲层210、所述非掺AlGaN层220及所述N型AlGaN层230。所述AlN缓冲层210提供了与所述衬底100取向相同的成核中心,优选地,所述AlN缓冲层210的厚度为50nm~150nm,在本实施例中,所述AlN缓冲层210的厚度为90nm;所述非掺AlGaN层220的厚度为1.2μm~1.8μm,在本实施例中,所述非掺AlGaN层220的厚度为1.5μm;所述N型AlGaN层230的厚度为1.5μm~2μm,在本实施例中,所述N型AlGaN层230的厚度为1.8μm。所述非掺AlGaN层220的厚度越厚,压应力会通过堆垛层错释放,可有效减少线缺陷,提高晶体的质量,但随之也将相应的拉高生产成本,通过控制所述非掺AlGaN层220的厚度,在有效的节约生产成本的前提下,可保障所述LED外延片的晶体质量。所述N型AlGaN层230可提供充足的电子,以与空穴结合发生复合,通过控制所述N型AlGaN层230的厚度,可有效释放应力,提升器件的发光效率。优选地,所述N型AlGaN层230中的掺杂元素为Si,所述N型AlGaN层230的电阻率较高,通过对其进行Si元素掺杂,可以有效的降低所述N型AlGaN层230中的电阻率。
所述第二结构层400包括自下而上依次设置的电子阻挡层410、P型AlGaN层420及欧姆接触层430,即于所述有源层300上依次沉积所述电子阻挡层410、所述P型AlGaN层420及所述欧姆接触层430。所述电子阻挡层410为AlzGa1-zN阻挡层,所述AlzGa1-zN阻挡层中z的取值范围为0.6~0.7。通过设置所述电子阻挡层410,可限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,提高器件发光效率。所述P型AlGaN层420可为所述LED外延片提供光滑的外延表面。所述欧姆接触层430有效降低接触电阻,提升器件的发光效率。优选地,所述电子阻挡层410的厚度为20nm~40nm,在本实施例中,所述电子阻挡层410的厚度为30nm;所述P型AlGaN层420的厚度为60nm~100nm,在本实施例中,所述P型AlGaN层420的厚度为80nm;所述欧姆接触层430的厚度为10nm~50nm,在本实施例中,所述欧姆接触层430的厚度为15nm。所述P型AlGaN层420及所述欧姆接触层430中的掺杂元素均为Mg,通过于所述P型AlGaN层420中掺杂Mg元素,可提高所述LED外延片的空穴浓度,于所述欧姆接触层430中掺杂Mg元素,可降低接触电阻。
所述有源层300包括M个周期结构,在本实施例中,所述有源层300包括5个所述周期结构,所述周期结构包括自下而上设置的量子阱层310及量子垒层320,即于所述N型AlGaN层230上交替生长所述量子阱层310及所述量子垒层320,以形成所述有源层300。通过控制所述周期结构的数量,与所述量子阱层310及所述量子垒层320的厚度配合,可完成对所述有源层300的厚度把控,确保所述LED外延片的晶体质量。所述量子阱层310包括自下而上依次设置的AlaGa1-aN前阱层311、AlN组合层312及AlbGa1-bN后阱层313,通过所述AlaGa1-aN前阱层311及所述AlbGa1-bN后阱层313中Al组分的差异变化,及通过于两者之间设置所述AlN组合层312,可使所述量子阱层310内产生应力,以此抵消部分量子阱与量子垒之间的应力差,提高所述有源层300内电子与空穴波函数的重叠程度,一定程度提高器件的发光效率。
优选地,所述AlaGa1-aN前阱层311中a的取值小于所述AlbGa1-bN后阱层313中b的取值,即满足a<b,在本实施例中,所述AlaGa1-aN前阱层311中a的取值为0.4,所述AlbGa1-bN后阱层313中b的取值为0.5。通过对所述AlaGa1-aN前阱层311及所述AlbGa1-bN后阱层313中Al组分的控制,可使所述有源层300的结构更为稳定,所述量子阱层310的厚度为4.5nm,其中,所述AlaGa1-aN前阱层311的厚度为2nm,所述AlN组合层312的厚度为0.5nm,所述AlbGa1-bN后阱层313的厚度为2nm。通过对所述AlN组合层312的厚度控制,可避免其厚度过厚,导致所述量子阱层310内的应力过大,进而使所述AlaGa1-aN前阱层311与所述AlbGa1-bN后阱层313之间形成拉扯力,影响器件的发光效率。
所述量子垒层320包括自下而上依次设置的BN前垒层321、BcGa1-cN组合层322及BN后垒层323。通过所述BN前垒层321、所述BcGa1-cN组合层322及所述BN后垒层323形成的复合式的垒层,其具有较大的导带偏移和较小的价带偏移特性,可提高空穴的注入效率,进一步提高器件的发光效率。在本实施例中,所述BcGa1-cN组合层322中c的取值为0.5。所述量子垒层320的厚度为11.5nm,所述BN前垒层321的厚度为5nm,所述BcGa1-cN组合层322的厚度为0.5nm,所述BN后垒层323的厚度为6nm。
请参阅图2,本发明实施例2提供了一种LED外延片的制备方法,用于制备上述技术方案中所述的LED外延片,所述方法包括以下步骤:
S10:提供一生长所需的衬底,在所述衬底上沉积第一结构层;
具体地,所述步骤S10包括:
S110:提供一生长所需的衬底,于所述衬底上溅射AlN缓冲层;
在本实施例中,将所述衬底在PVD(物理气相沉积)系统中,以Ar为溅射气体, N2作前驱体、 Al靶作靶材,通入2%的 O2调节晶体质量,于500℃~650℃的溅射温度、3500W~5500W的溅射功率下,溅射形成所述AlN缓冲层,所述AlN缓冲层的厚度为50nm~150nm,优选地,所述AlN缓冲层厚度约为90nm。
S120:对溅射所述AlN缓冲层的所述衬底进行预处理,以去除杂质;
具体地,将溅射所述AlN缓冲层的所述衬底置于MOCVD中,于1100℃~1200℃、纯H2的氛围下进行热处理,所述热处理的时间为2min~5min,以完成水氧等杂质的去除,为后续生长做准备。
S130:于所述AlN缓冲层上沉积非掺AlGaN层;
控制反应腔的腔体温度在1050℃~1200℃,控制所述反应腔的腔体压力在100torr~200torr,向所述反应腔内通入TMGa作为Ga源、TMAl作为Al源、NH3作为N源、N2为载气,生长所述非掺AlGaN层,所述非掺AlGaN层的厚度为1.2μm~1.8μm,在本实施例中,所述非掺AlGaN层的厚度为1.5μm。
S140:于所述非掺AlGaN层上沉积N型AlGaN层;
控制所述反应腔的腔体压力在100torr~150torr,控制所述反应腔的腔体温度在1100℃~1200℃,向所述反应腔内通入TMGa为Ga源、TMAl为Al源、NH3为N源、N2做载气、通入SiH4提供N型掺杂,以形成所述N型AlGaN层,所述N型AlGaN层的厚度为1.5μm~2μm,在本实施例中,所述N型AlGaN层的厚度为1.8μm。在沉积所述N型AlGaN层时,对所述N型AlGaN层进行Si元素掺杂,所述N型AlGaN层中Si元素的掺杂浓度为1×1019cm-3~6×1019cm-3
S20:于所述第一结构层上依次沉积AlaGa1-aN前阱层、AlN组合层及AlbGa1-bN后阱层,以形成量子阱层;
具体地,所述步骤S20包括:
S210:于所述N型AlGaN层上沉积AlaGa1-aN前阱层;
控制所述反应腔的腔体温度在1000℃~1100℃,控制所述反应腔的腔体压力在100torr~200torr,向所述反应腔内通入TEGa作Ga源、TMAl作Al源、NH3作N源,N2、H2作载气,其中,N2:H2的摩尔比为30:1,以沉积所述AlaGa1-aN前阱层。所述AlaGa1-aN前阱层的厚度为2nm。
S220:于所述AlaGa1-aN前阱层上沉积AlN组合层;
具体地,停止向所述反应腔内进行Ga源的通入,即停止向所述反应腔内通入TEGa,其他生长条件不变,以形成所述AlN组合层。所述AlN组合层的厚度为0.5nm。
S230:于所述AlN组合层上沉积AlbGa1-bN后阱层,所述AlaGa1-aN前阱层、所述AlN组合层及所述AlbGa1-bN后阱层形成量子阱层;
在保持所述反应腔内其他反应条件不变的情况下,继续通入TEGa作Ga源,同时,加大TMAl的通入,即加大Al源的通入,以形成所述AlbGa1-bN后阱层。在本实施例中,所述AlbGa1-bN后阱层的厚度为2nm,所述量子阱层的厚度为4.5nm。所述AlaGa1-aN前阱层中a的取值小于所述AlbGa1-bN后阱层中b的取值,即满足a<b,在本实施例中,所述AlaGa1-aN前阱层中a的取值为0.4,所述AlbGa1-bN后阱层中b的取值为0.5。
通过所述AlaGa1-aN前阱层及所述AlbGa1-bN后阱层中Al组分的差异变化,及通过于两者之间设置所述AlN组合层,可使所述量子阱层内产生应力,以此抵消部分量子阱与量子垒之间的应力差,提高所述有源层内电子与空穴波函数的重叠程度,一定程度提高器件的发光效率。
S30:于所述量子阱层上依次沉积BN前垒层、BcGa1-cN组合层及BN后垒层,以形成量子垒层,所述量子阱层及所述量子垒层形成周期结构;
所述步骤S30包括:
S310:于所述AlbGa1-bN后阱层上沉积BN前垒层;
向所述反应腔内通入B2H6作B源、NH3作N源,N2、H2作载气,其中,N2:H2的摩尔比为15:1。控制所述反应腔的腔体温度在1050℃~1150℃,控制所述腔体压力在100torr~200torr,以形成所述BN前垒层。所述BN前垒层的厚度为5nm。
S320:于所述BN前垒层上沉积BcGa1-cN组合层;
保持其他反应条件不变,向所述反应腔内通入TEGa作Ga源,以形成所述BcGa1-cN组合层。在本实施例中,所述BcGa1-cN组合层中c的取值为0.5。所述BcGa1-cN组合层的厚度为0.5nm。
S330:于所述BcGa1-cN组合层上沉积所述BN后垒层,所述BN前垒层、所述BcGa1-cN组合层及所述BN后垒层形成量子垒层,所述量子阱层及所述量子垒层形成周期结构;
其沉积条件与所述步骤S310中的沉积条件相同,此处不再进行赘述,所述BN后垒层的厚度为6nm,即所述量子垒层的厚度为11.5nm。
通过所述BN前垒层、所述BcGa1-cN组合层及所述BN后垒层形成的复合式的垒层,其具有较大的导带偏移和较小的价带偏移特性,可提高空穴的注入效率,进一步提高器件的发光效率。
S40:交替沉积所述量子阱层及所述量子垒层,以形成包含M个所述周期结构的有源层;
即重复步骤S20~步骤S30,以于所述第一结构层型上形成M个交替层叠的所述量子阱层及所述量子垒层,在本实施例中,所述有源层包括5个所述周期结构。
S50:于所述有源层上沉积第二结构层;
具体地,所述步骤S50包括:
S510:于所述有源层上沉积电子阻挡层;
控制所述反应腔的腔体温度在950℃~1200℃,所述反应腔的腔体压力在150torr~300torr,所述电子阻挡层的厚度为20nm~40nm,在本实施例中,所述电子阻挡层的厚度为30nm。
S520:于所述电子阻挡层上沉积P型AlGaN层;
控制所述反应腔的腔体温度在1000℃~1100℃,所述反应腔的腔体压力在100torr~150torr,向所述反应腔内通入TMAl、TMGa作反应源,N2和H2为载气,NH3提供N源,Cp2Mg作为P型掺杂剂,以形成所述P型AlGaN层。所述P型AlGaN层的厚度为60nm~100nm,在本实施例中,所述P型AlGaN层的厚度为80nm。优选地,在沉积所述P型AlGaN层,对所述P型AlGaN层进行Mg元素掺杂,所述P型AlGaN层中Mg元素的掺杂浓度为5×1019cm-3~1×1020cm-3
S530:于所述P型AlGaN层上沉积欧姆接触层。
保持其他反应条件不变,控制所述反应腔的腔体温度在950℃~1050℃,以形成所述欧姆接触层,所述欧姆接触层的厚度为10nm~50nm,在本实施例中, 所述欧姆接触层的厚度为15nm。在沉积所述欧姆接触层时,对所述欧姆接触层进行Mg元素掺杂,所述欧姆接触层中Mg元素的掺杂浓度为1×1020cm-3~5×1020cm-3
本发明实施例3提供了一种LED外延片的制备方法,本实施例中的LED外延片的制备方法与实施例2中的LED外延片的制备方法的不同之处在于:
所述量子阱层的厚度为2.2nm,其中,所述AlaGa1-aN前阱层的厚度为1nm,所述AlN组合层的厚度为0.2nm,所述AlbGa1-bN后阱层的厚度为1nm。
本发明实施例4提供了一种LED外延片的制备方法,本实施例中的LED外延片的制备方法与实施例2中的LED外延片的制备方法的不同之处在于:
所述量子阱层的厚度为3.5nm,其中,所述AlaGa1-aN前阱层的厚度为1.5nm,所述AlN组合层的厚度为0.5nm,所述AlbGa1-bN后阱层的厚度为1.5nm。
本发明实施例5也提供了一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述量子垒层的厚度为7.3nm,其中,所述BN前垒层的厚度为3nm,所述BcGa1-cN组合层的厚度为0.3nm,所述BN后垒层的厚度为4nm。
本发明实施例6也提供了一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述AlaGa1-aN前阱层中a的取值为0.5,所述AlbGa1-bN后阱层中b的取值为0.6。
本发明实施例7也提供了一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述BcGa1-cN组合层中c的取值为0.8。
本发明实施例8也提供了一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述有源层包括10个所述周期结构。
对比例1
一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述AlN组合层的厚度为0.8nm。
对比例2
一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述BcGa1-cN组合层的厚度为0.9nm。
对比例3
一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述AlaGa1-aN前阱层中a的取值为0.55,所述AlbGa1-bN后阱层中b的取值为0.45。
对比例4
一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述AlaGa1-aN前阱层中a的取值为0.2。
对比例5
一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述AlbGa1-bN后阱层中b的取值为0.8。
对比例6
一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述BcGa1-cN组合层中c的取值为0.9。
对比例7
一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
所述有源层包括15个所述周期结构。
对比例8
一种LED外延片的制备方法,其与实施例2中的LED外延片的制备方法的不同之处在于:
于所述第一结构层上沉积量子阱层,所述量子阱层为AlxGa1-xN量子阱层;
于所述量子阱层上沉积量子垒层,所述量子垒层为AlyGa1-yN量子垒层,所述AlxGa1-xN量子阱层与所述AlyGa1-yN量子垒层形成循环结构;
交替沉积所述AlxGa1-xN量子阱层及所述AlyGa1-yN量子垒层,以形成包含M个所述循环结构的有源层。
可以理解地,本对比例中的所述循环结构与实施例2中的所述周期结构概念相同。本对比例中,所述有源层为传统的AlGaN基紫外发光二极管的有源层。
将上述实施例2~8和对比例1~8各制备的LED外延片制备成芯片,进行光电效率测试,其对应的制备参数及测试结果如下表所示:
在实际应用当中,分别采用本发明上述实施例2~8及对比例1~8所对应的制备方法及参数制备得到的LED外延片,将其制备成芯片进行光电效率测试,测试数据如上表所示。需要说明的是,为了保证验证结果的可靠性,本发明上述实施例2~8及对比例1~8对应制备成LED外延片时,除上述参数不同以外、其它工艺及参数都应当保持一致。
由上表可以得出,本发明实施例2至实施例8提供的LED外延片的制备方法制备的LED外延片相较于对比例8,即相较于传统AlGaN基紫外发光二极管的外延片而言,亮度均得到一定的提升。而通过将各参数控制在预设范围内,可有效确保整体结构的稳定性,保障亮度的提升效果。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种LED外延片,包括衬底及在所述衬底上依次沉积的第一结构层、有源层及第二结构层,其特征在于,所述有源层包括M个周期结构,所述周期结构包括自下而上设置的量子阱层及量子垒层,所述量子阱层由自下而上依次设置的AlaGa1-aN前阱层、AlN组合层及AlbGa1-bN后阱层组成,所述AlaGa1-aN前阱层中a的取值范围及所述AlbGa1-bN后阱层中b的取值范围为0.4≤a<b≤0.6,所述量子垒层由自下而上依次设置的BN前垒层、BcGa1-cN组合层及BN后垒层组成。
2.根据权利要求1所述的LED外延片,其特征在于,所述量子阱层的厚度为2.2nm~4.5nm,且所述AlN组合层的厚度为0.2nm~0.5nm。
3.根据权利要求1所述的LED外延片,其特征在于,所述BcGa1-cN组合层中c的取值范围为0.5≤c≤0.8。
4.根据权利要求1所述的LED外延片,其特征在于,所述量子垒层的厚度为7.3nm~11.5nm,且所述BcGa1-cN组合层的厚度为0.3nm~0.5nm。
5.根据权利要求1所述的LED外延片,其特征在于,所述有源层中M的取值范围为:5≤M≤10。
6.根据权利要求1所述的LED外延片,其特征在于,所述第一结构层包括自下而上依次设置的AlN缓冲层、非掺AlGaN层、N型AlGaN层,所述第二结构层包括自下而上依次设置的电子阻挡层、P型AlGaN层及欧姆接触层。
7.根据权利要求6所述的LED外延片,其特征在于,所述P型AlGaN层及所述欧姆接触层中的掺杂元素均为Mg。
8.一种LED外延片的制备方法,用于制备如权利要求1~7任一项所述的LED外延片,其特征在于,所述LED外延片的制备方法包括以下步骤:
提供一生长所需的衬底,在所述衬底上沉积第一结构层;
于所述第一结构层上依次沉积AlaGa1-aN前阱层、AlN组合层及AlbGa1-bN后阱层,以形成量子阱层;
于所述量子阱层上依次沉积BN前垒层、BcGa1-cN组合层及BN后垒层,以形成量子垒层,所述量子阱层及所述量子垒层形成周期结构;
交替沉积所述量子阱层及所述量子垒层,以形成包含M个所述周期结构的有源层;
于所述有源层上沉积第二结构层。
9.一种LED芯片,其特征在于,包括如权利要求1~7任一项所述的LED外延片。
CN202310967037.0A 2023-08-03 2023-08-03 一种led外延片、制备方法及led芯片 Active CN116682909B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310967037.0A CN116682909B (zh) 2023-08-03 2023-08-03 一种led外延片、制备方法及led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310967037.0A CN116682909B (zh) 2023-08-03 2023-08-03 一种led外延片、制备方法及led芯片

Publications (2)

Publication Number Publication Date
CN116682909A CN116682909A (zh) 2023-09-01
CN116682909B true CN116682909B (zh) 2023-10-24

Family

ID=87789466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310967037.0A Active CN116682909B (zh) 2023-08-03 2023-08-03 一种led外延片、制备方法及led芯片

Country Status (1)

Country Link
CN (1) CN116682909B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873061A (zh) * 2019-01-08 2019-06-11 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN110911529A (zh) * 2018-09-14 2020-03-24 合肥彩虹蓝光科技有限公司 一种发光二极管外延结构生长方法
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN114792749A (zh) * 2022-04-28 2022-07-26 江西兆驰半导体有限公司 一种GaN基发光二极管外延片及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152542B2 (en) * 2018-12-19 2021-10-19 Purdue Research Foundation Semiconductor device and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911529A (zh) * 2018-09-14 2020-03-24 合肥彩虹蓝光科技有限公司 一种发光二极管外延结构生长方法
CN109873061A (zh) * 2019-01-08 2019-06-11 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN114792749A (zh) * 2022-04-28 2022-07-26 江西兆驰半导体有限公司 一种GaN基发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN116682909A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN115714155A (zh) 深紫外发光二极管外延片及其制备方法、深紫外发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114883460A (zh) 发光二极管外延片及其制备方法
CN109786513B (zh) 发光二极管的外延片及其制作方法
CN110364598B (zh) 发光二极管外延片及其制作方法
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN116705946A (zh) 发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116682909B (zh) 一种led外延片、制备方法及led芯片
CN112420888B (zh) 紫外发光二极管外延片及其制备方法
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
CN114203871A (zh) 紫外发光二极管外延片及其制备方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN117727849B (zh) 一种发光二极管外延片及制备方法
CN117832348B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant