CN116995161B - 高铟氮化镓基led外延片及其制备方法 - Google Patents
高铟氮化镓基led外延片及其制备方法 Download PDFInfo
- Publication number
- CN116995161B CN116995161B CN202311254145.XA CN202311254145A CN116995161B CN 116995161 B CN116995161 B CN 116995161B CN 202311254145 A CN202311254145 A CN 202311254145A CN 116995161 B CN116995161 B CN 116995161B
- Authority
- CN
- China
- Prior art keywords
- layer
- low
- temperature
- gan
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 238
- 229910052738 indium Inorganic materials 0.000 title claims abstract description 162
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 131
- 230000004888 barrier function Effects 0.000 claims abstract description 72
- 239000002131 composite material Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000151 deposition Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 17
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 554
- 230000000052 comparative effect Effects 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 14
- 230000000903 blocking effect Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 230000009286 beneficial effect Effects 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005204 segregation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体领域，具体公开一种高铟氮化镓基LED外延片及其制备方法，该外延片包括衬底及设于所述衬底上的外延层，所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1‑bN量子阱层、低温盖层及复合量子垒层，所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层。有效解决现有技术中高铟含量为量子阱带来的高缺陷问题及极化电场问题，提升高铟氮化镓基LED的发光效率，降低其工作电压。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种高铟氮化镓基LED外延片及其制备方法。
背景技术
目前，主流的GaN基LED是基于多量子阱（MQW）结构，其多量子阱有源区结构是有InGaN势阱层与GaN势垒层周期性交叠生长而成，通过改变阱内In的含量，调整发光波长。然而，随着In含量的增加，InGaN势阱层与GaN势垒层之间会因晶格失配而产生应力，形成缺陷中心，降低高In含量的氮化镓基绿光LED的内量子效率，并使得有源区内存在极化电场，该极化电场会导致能带弯曲，使阱内的电子和空穴向相反的方向运动，造成电子和空穴空间上的分析和波函数交叠减少，最终导致其光效降低、波长红移。
为解决上述问题，部分研究者在InGaN量子阱层与GaN量子垒层之间插入低温GaN盖层来保护低温InGaN层的晶体质量，但由于结构简单，降低应力与极化的效果有限。此外，一些学者采用r面的蓝宝石衬底或a、m面的SiC衬底用于生长非极性的GaN材料，以此降低极化效应，然而，由于技术不够成熟，未能应用到产业化进程中。
发明内容
本发明的目的在于针对已有的技术现状，提供一种高铟氮化镓基LED外延片及其制备方法，有效解决现有技术中高铟含量为量子阱带来的高缺陷问题及极化电场问题，提升高铟氮化镓基LED的发光效率，降低其工作电压。
为达到上述目的，本发明采用如下技术方案：
一方面，本发明提供一种高铟氮化镓基LED外延片，包括衬底及设于所述衬底上的外延层，所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及复合量子垒层，
所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层。
在一些实施例中，所述低温鞋层包括依次层叠的掺B的低温GaN子层及未掺杂低温GaN子层，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，所述低铟IncGa1-cN子层的In含量小于所述高铟InbGa1-bN量子阱层。
在一些实施例中，所述低铟IncGa1-cN子层中，0.05≤c≤0.15，生长温度为700℃~750℃，所述GaN子层的生长温度为750℃~800℃。
在一些实施例中，所述掺B的低温GaN子层中，B的含量为0.1~0.4，所述掺B的低温GaN子层的生长温度为750℃~850℃，所述未掺杂低温GaN子层的生长温度为700℃~750℃。
在一些实施例中，所述掺B的GaN层中，B的含量为0.1~0.3。
在一些实施例中，所述高铟InbGa1-bN量子阱层中，0.25≤b≤0.4，生长温度为700℃~750℃，所述复合量子垒层的生长温度为850℃~950℃，所述掺Si的GaN层的Si掺杂浓度为2.5×1016cm-3~5.0×1017cm-3，所述掺Mg的GaN层的Mg掺杂浓度为2.5×1016cm-3~5.0×1017cm-3。
在一些实施例中，所述多量子阱有源层的周期数为5个~10个，单个低温鞋层的厚度为2nm~5nm，单个高铟InbGa1-bN量子阱层的厚度为2nm~5nm，单个低温盖层的厚度为0.5nm~1nm，单个复合量子垒层的厚度为8nm~16nm。
另一方面，本发明提供一种高铟氮化镓基LED外延片的制备方法，包括：
提供衬底；
在所述衬底上沉积外延层；
所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及复合量子垒层，
所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层。
在一些实施例中，所述低温鞋层包括依次层叠的掺B的低温GaN子层及未掺杂低温GaN子层，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，所述低铟IncGa1-cN子层的In含量小于所述高铟InbGa1-bN量子阱层。
在一些实施例中，在同一周期中，所述未掺杂低温GaN子层、所述高铟InbGa1-bN量子阱层及所述低铟IncGa1-cN子层的生长过程中，生长温度及压力保持一致。
本发明的有益效果在于：
本发明中，一方面，将高铟InbGa1-bN量子阱层设置在低温鞋层与低温盖层之间，通过低温鞋层阻挡来自底层以及复合量子垒层的缺陷向高铟InbGa1-bN量子阱层穿透，降低高铟InbGa1-bN量子阱层的缺陷密度，通过低温盖层保护高铟InbGa1-bN量子阱层，防止复合量子垒层生长时的高温造成高铟InbGa1-bN量子阱层中铟的偏析；另一方面，将量子垒设置为复合量子垒层，其中，掺B的GaN层能够防止垒中的Mg向阱内扩散，防止因Mg的扩散造成高铟InbGa1-bN量子阱层的晶体质量的下降，同时，掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层共同配合，在复合量子垒层内形成微小的PN结，可以屏蔽高铟InbGa1-bN量子阱层的极化电场，提高电子空穴在量子阱内复合概率，由此有效解决现有技术中高铟含量为量子阱带来的高缺陷问题及极化电场问题，有效提升高铟氮化镓基LED的发光效率，降低其工作电压。
附图说明
图1为本发明的高铟氮化镓基LED外延片的结构示意图。
图2为本发明的复合量子垒层的结构示意图。
图3为本发明的低温鞋层的结构示意图。
图4为本发明的低温盖层的结构示意图。
图5为本发明的高铟氮化镓基LED外延片的制备方法的流程图。
图6为本发明的多量子阱有源层的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
一方面，参见图1及图2所示，本发明公开一种高铟氮化镓基LED外延片，包括衬底1及设于所述衬底1上的外延层，所述外延层包括多量子阱有源层5，所述多量子阱有源层5包括周期性交替生长的低温鞋层51、高铟InbGa1-bN量子阱层52、低温盖层53及复合量子垒层54，
所述复合量子垒层54包括沿外延方向依次沉积的高温GaN层541、掺Si的GaN层542、Si3N4层543、Mg3N2层544、掺Mg的GaN层545、掺B的GaN层546及非故意掺杂GaN层547。
本实施例中，一方面，将高铟InbGa1-bN量子阱层52设置在低温鞋层51与低温盖层53之间，通过低温鞋层51阻挡来自底层以及复合量子垒层54的缺陷向高铟InbGa1-bN量子阱层52穿透，降低高铟InbGa1-bN量子阱层52的缺陷密度，通过低温盖层53保护高铟InbGa1-bN量子阱层52，防止复合量子垒层54生长时的高温造成高铟InbGa1-bN量子阱层52中铟的偏析；另一方面，将量子垒设置为复合量子垒层54，其中，掺B的GaN层546能够防止垒中的Mg向阱内扩散，防止因Mg的扩散造成高铟InbGa1-bN量子阱层52的晶体质量的下降，同时，掺Si的GaN层542、Si3N4层543、Mg3N2层544、掺Mg的GaN层545共同配合，在复合量子垒层54内形成微小的PN结，可以屏蔽高铟InbGa1-bN量子阱层52的极化电场，提高电子空穴在量子阱内复合概率，由此有效解决现有技术中高铟含量为量子阱带来的高缺陷问题及极化电场问题，有效提升高铟氮化镓基LED的发光效率，降低其工作电压。
其中，参见图3及图4所示，所述低温鞋层51包括依次层叠的掺B的低温GaN子层511及未掺杂低温GaN子层512，所述低温盖层53包括依次层叠的低铟IncGa1-cN子层531及GaN子层532，所述低铟IncGa1-cN子层531的In含量小于所述高铟InbGa1-bN量子阱层52。
其中，低温鞋层51中，在低温GaN子层中掺入B， 小原子半径的B原子能够填补低温GaN子层中的位错缺陷，阻挡位错缺陷向高铟InbGa1-bN量子阱层52延伸，在掺B的低温GaN子层511的基础上沉积未掺杂低温GaN子层512，形成平整、高质量材料层。
低温盖层53中，在靠近高铟InbGa1-bN量子阱层52的一侧采用低铟IncGa1-cN子层，提高GaN子层532与高铟InbGa1-bN量子阱层52之间的晶格匹配度，降低位错缺陷，同时，低温盖层53设于高铟InbGa1-bN量子阱层52与复合量子垒层54之间，在沉积过程中能够对高铟InbGa1-bN量子阱层52进行保护，避免复合量子垒层54生长过程中的高温造成高铟InbGa1-bN量子阱层52中铟的偏析。
本发明通过低温鞋层51与低温盖层53之间的共同配合，有效保护高铟InbGa1-bN量子阱层52，减少高铟InbGa1-bN量子阱层52的位错缺陷及高含量铟的偏析。
其中，所述低铟IncGa1-cN子层531中，0.05≤c≤0.15，生长温度为700℃~750℃，所述GaN子层532的生长温度为750℃~800℃，示例性的，c为0.05、0.09、0.1、0.12或0.15，但不限于此，In含量过高容易造成低铟IncGa1-cN子层531位错缺陷增大及In的扩散，降低多量子阱有源层5的晶体质量，In含量过少容易造成低铟IncGa1-cN子层531与高铟InbGa1-bN量子阱层52之间的晶格失配过大；示例性的，低铟IncGa1-cN子层531的生长温度为700℃、710℃、720℃、730℃、740℃或750℃，但不限于此，低铟IncGa1-cN子层531的生长温度过高会造成高铟InbGa1-bN量子阱层52中铟的偏析，使得低温盖层53难以发挥保护高铟InbGa1-bN量子阱层52的效果，生长温度过低会造成低铟IncGa1-cN子层531位错缺陷的增加；优选地，GaN子层532的生长温度大于低铟IncGa1-cN子层531的生长温度，示例性的，GaN子层532的生长温度为750℃、770℃、790℃或800℃，但不限于此，GaN子层532采用较高于低铟IncGa1-cN子层531的生长温度，利于GaN子层532的二维生长，形成高质量晶体，同时生长温度沿高铟InbGa1-bN量子阱层52、GaN子层532、复合量子垒层54呈递增趋势，利于减少层间应力。
其中，所述掺B的低温GaN子层511中，B的含量为0.1~0.4，所述掺B的低温GaN子层511的生长温度为750℃~850℃，所述未掺杂低温GaN子层512的生长温度为700℃~750℃，优选地，掺B的低温GaN子层511的生长温度高于未掺杂低温GaN子层512的生长温度，示例性的，B的含量为0.1、0.2、0.25、0.3或0.4，但不限于此，B含量过低，降低位错缺陷的效果过低，B含量过高，反而会增加位错缺陷；示例性的，掺B的低温GaN子层511的生长温度为750℃、770℃、790℃、810℃、830℃或850℃，但不限于此，掺B的低温GaN子层511采用较高于未掺杂低温GaN子层512的生长温度，利于掺B的低温GaN子层511的二维生长，同时在相邻两个周期之间，同时生长温度沿复合量子垒层54、掺B的低温GaN子层511、高铟InbGa1-bN量子阱层52呈递增趋势，利于减少层间应力；示例性的，未掺杂低温GaN子层512的生长温度为700℃、710℃、720℃、730℃、740℃或750℃，但不限于此，未掺杂低温GaN子层512靠近高铟InbGa1-bN量子阱层52，生长温度保持与高铟InbGa1-bN量子阱层52接近或一致，利于形成高质量晶体。
其中，所述掺B的GaN层546中，B的含量为0.1~0.3，示例性的，B的含量为0.1、0.15、0.2、0.25或0.3，但不限于此，B含量过低，难以阻挡Mg向阱内扩散，B含量过高，掺B的GaN层546的晶格质量差。
其中，所述高铟InbGa1-bN量子阱层52中，0.25≤b≤0.4，生长温度为700℃~750℃，所述复合量子垒层54的生长温度为850℃~950℃，所述掺Si的GaN层542的Si掺杂浓度为2.5×1016cm-3~5.0×1017cm-3，所述掺Mg的GaN层545的Mg掺杂浓度为2.5×1016cm-3~5.0×1017cm-3，示例性的，b为0.25、0.3、0.35、0.38或0.4，但不限于此，示例性的，高铟InbGa1-bN量子阱层52的生长温度为700℃、710℃、720℃、730℃、740℃或750℃，但不限于此，高铟InbGa1-bN量子阱层52的生长温度过高容易造成铟的偏析，复合量子垒层54的生长温度为850℃、880℃、900℃、910℃、930℃或950℃，但不限于此，较高的生长温度利于形成高质量晶体。
其中，所述多量子阱有源层5的周期数为5个~10个，单个低温鞋层51的厚度为2nm~5nm，单个高铟InbGa1-bN量子阱层52的厚度为2nm~5nm，单个低温盖层53的厚度为0.5nm~1nm，单个复合量子垒层54的厚度为8nm~16nm，示例性的，量子阱有源层的周期数为5个、6个、8个或10个，但不限于此；示例性的，单个低温鞋层51的厚度为2nm、3nm、4nm或5nm，但不限于此；示例性的，单个高铟InbGa1-bN量子阱层52的厚度为2nm、3nm、4nm、5nm，但不限于此；示例性的，单个复合量子垒层54的厚度为8nm、10nm、12nm、14nm或16nm，但不限于此；单个低温盖层53的厚度为0.5nm、0.6nm、0.8nm或1nm，但不限于此，低温鞋层51及低温盖层53的厚度不宜过低，否则难以发挥作用。
其中，外延层还包括沿外延方向依次沉积于衬底1上的缓冲层2、本征GaN层3、N型GaN层4，多量子阱有源层5设于所述N型GaN层4远离衬底1的一侧上，且多量子阱有源层5远离衬底1的一侧上还依次沉积有电子阻挡层6、P型GaN层7及欧姆接触层8。
另一方面，参见图1、图2、图5及图6所示，本发明公开一种高铟氮化镓基LED外延片的制备方法，包括：
S100.提供衬底1，衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底等；
S200.在所述衬底1上沉积外延层；
所述外延层包括多量子阱有源层5，所述多量子阱有源层5包括周期性交替生长的低温鞋层51、高铟InbGa1-bN量子阱层52、低温盖层53及复合量子垒层54，
所述复合量子垒层54包括沿外延方向依次沉积的高温GaN层541、掺Si的GaN层542、Si3N4层543、Mg3N2层544、掺Mg的GaN层545、掺B的GaN层546及非故意掺杂GaN层547。
其中，参见图3及图4所示，所述低温鞋层51包括依次层叠的掺B的低温GaN子层511及未掺杂低温GaN子层512，所述低温盖层53包括依次层叠的低铟IncGa1-cN子层531及GaN子层532，所述低铟IncGa1-cN子层531的In含量小于所述高铟InbGa1-bN量子阱层52。
其中，在同一周期中，所述未掺杂低温GaN子层512、所述高铟InbGa1-bN量子阱层52及所述低铟IncGa1-cN子层531的生长过程中，生长温度及压力保持一致，利于形成高质量晶体。
其中，参见图5及图6所示，外延层的制备步骤包括：
S210.在衬底1上沉积缓冲层2：
其中，缓冲层2可为AlN层，AlN层通过磁控溅射法沉积于衬底1上，生长温度为500℃~650℃，厚度为20~35nm；
S220.在缓冲层2上沉积本征GaN层3：
控制MOCVD反应腔的温度在1100℃~1200℃，压力为100torr~200torr，厚度为0.5μm~2μm。
S230.在本征GaN层3上沉积N型GaN层4：
控制MOCVD反应腔的温度在1100℃~1200℃，压力为100torr~150torr，Si的掺杂浓度为7.8×1018cm-3~1.0×1019cm-3。
S240.在N型GaN层4上沉积多量子阱有源层5：
S241.在N型GaN层4上沉积低温鞋层51：
控制MOCVD反应腔的温度在750℃~850℃，压力为100torr~200torr，通入TEGa作为Ga源、B2H6作为B源、 NH3作为N源，N2作为载气，沉积掺B的低温GaN子层511，随后关闭B源，降温至700℃~750℃，沉积未掺杂低温GaN子层512，单个低温鞋层51的厚度为2nm~5nm。
S242.在低温鞋层51上沉积高铟InbGa1-bN量子阱层52：
通入TMIn作为In源，其余生长条件保持与未掺杂低温GaN子层512生长条件一致，沉积高铟InbGa1-bN量子阱层52，单个高铟InbGa1-bN量子阱层52的厚度为2nm~5nm。
S243.在高铟InbGa1-bN量子阱层52上沉积低温盖层53：
降低In源的通入浓度，其余生长条件保持与高铟InbGa1-bN量子阱层52一致，沉积低铟IncGa1-cN子层531，随后关闭In源，升温至750℃~800℃，沉积GaN子层532，单个低温盖层53的厚度为0.5nm~1nm。
S244.在低温盖层53上沉积复合量子垒层54：
NH3作为N源，N2作为载气，控制NH3/N2摩尔比为15:1，升温至850℃~950℃，TEGa作为Ga源，SiH4作为Si源，Cp2Mg作为Mg源，通过控制Mo源的开闭，依次沉积高温GaN层541、掺Si的GaN层542、Si3N4层543、Mg3N2层544、掺Mg的GaN层545、掺B的GaN层546及非故意掺杂GaN层547，单个复合量子垒层54的厚度为8nm~16nm。
重复上述步骤，直至完成多量子阱有源层5的生长，重复次数为5次~10次。
S250.在多量子阱有源层5上沉积电子阻挡层6：
其中，电子阻挡层6可为AlGaN层，厚度为20nm~100nm。
S260.在电子阻挡层6上沉积P型GaN层7：
其中，P型GaN层7的厚度为60nm~200nm，Mg的掺杂浓度为5×1018cm-3~5×1019cm-3。
S270.在P型GaN层7上沉积欧姆接触层8：
其中，欧姆接触层8的厚度为10nm~50nm，Mg的掺杂浓度为1×1019cm-3~2×1020cm-3。
下面结合附图及实施例对本发明作进一步说明：
实施例1
本实施例公开一种高铟氮化镓基LED外延片，包括衬底及设于所述衬底上的外延层，所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及复合量子垒层，
所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层。
其中，所述低温鞋层包括依次层叠的掺B的低温GaN子层及未掺杂低温GaN子层，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，所述低铟IncGa1-cN子层的In含量小于所述高铟InbGa1-bN量子阱层。
其中，所述低铟IncGa1-cN子层中，c为0.1，生长温度为730℃，所述GaN子层的生长温度为800℃。
其中，所述掺B的低温GaN子层中，B的含量为0.3，所述掺B的低温GaN子层的生长温度为800℃，所述未掺杂低温GaN子层的生长温度为730℃。
其中，所述掺B的GaN层中，B的含量为0.25。
其中，所述高铟InbGa1-bN量子阱层中，b为0.25，生长温度为730℃，所述复合量子垒层的生长温度为900℃，掺Si的GaN层的Si掺杂浓度为3.5×1017cm-3，所述掺Mg的GaN层的Mg掺杂浓度为3.5×1017cm-3。
其中，多量子阱有源层的周期数为7个，单个低温鞋层的厚度为3nm，单个高铟InbGa1-bN量子阱层的厚度为3nm，单个低温盖层的厚度为0.8nm，单个复合量子垒层的厚度为16nm。
其中，外延层还包括沿外延方向依次沉积于衬底上的缓冲层、本征GaN层、N型GaN层，多量子阱有源层设于所述N型GaN层远离衬底的一侧上，且多量子阱有源层远离衬底的一侧上还依次沉积有电子阻挡层、P型GaN层及欧姆接触层。
本实施例还公开上述外延片的制备方法，包括：
S100.提供衬底；
S200.在所述衬底上沉积外延层；
所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及复合量子垒层，
所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层。
其中，所述低温鞋层包括依次层叠的掺B的低温GaN子层及未掺杂低温GaN子层，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，所述低铟IncGa1-cN子层的In含量小于所述高铟InbGa1-bN量子阱层。
其中，在同一周期中，所述未掺杂低温GaN子层、所述高铟InbGa1-bN量子阱层及所述低铟IncGa1-cN子层的生长过程中，生长温度及压力保持一致，利于形成高质量晶体。
其中，外延层的制备步骤包括：
S210.在衬底上沉积缓冲层。
S220.在缓冲层上沉积本征GaN层。
S230.在本征GaN层上沉积N型GaN层。
S240.在N型GaN层上沉积多量子阱有源层：
S241.在N型GaN层上沉积低温鞋层；
S242.在低温鞋层上沉积高铟InbGa1-bN量子阱层；
S243.在高铟InbGa1-bN量子阱层上沉积低温盖层；
S244.在低温盖层上沉积复合量子垒层。
S250.在多量子阱有源层上沉积电子阻挡层。
S260.在电子阻挡层上沉积P型GaN层。
S270.在P型GaN层上沉积欧姆接触层。
实施例2
本实施例公开一种高铟氮化镓基LED外延片，包括衬底及设于所述衬底上的外延层，所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及复合量子垒层，
所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层。
其中，所述低温鞋层包括依次层叠的掺B的低温GaN子层及未掺杂低温GaN子层，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，所述低铟IncGa1-cN子层的In含量小于所述高铟InbGa1-bN量子阱层。
其中，所述低铟IncGa1-cN子层中，c为0.05，生长温度为730℃，所述GaN子层的生长温度为760℃。
其中，所述掺B的低温GaN子层中，B的含量为0.1，所述掺B的低温GaN子层的生长温度为760℃，所述未掺杂低温GaN子层的生长温度为730℃。
其中，所述掺B的GaN层中，B的含量为0.1。
其中，所述高铟InbGa1-bN量子阱层中，b为0.25，生长温度为730℃，所述复合量子垒层的生长温度为900℃，掺Si的GaN层的Si掺杂浓度为3.5×1017cm-3，所述掺Mg的GaN层的Mg掺杂浓度为3.5×1017cm-3。
其中，多量子阱有源层的周期数为7个，单个低温鞋层的厚度为3nm，单个高铟InbGa1-bN量子阱层的厚度为3nm，单个低温盖层的厚度为0.8nm，单个复合量子垒层的厚度为16nm。
其中，外延层还包括沿外延方向依次沉积于衬底上的缓冲层、本征GaN层、N型GaN层，多量子阱有源层设于所述N型GaN层远离衬底的一侧上，且多量子阱有源层远离衬底的一侧上还依次沉积有电子阻挡层、P型GaN层及欧姆接触层。
本实施例还公开上述外延片的制备方法，包括：
S100.提供衬底；
S200.在所述衬底上沉积外延层；
所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及复合量子垒层，
所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层。
其中，所述低温鞋层包括依次层叠的掺B的低温GaN子层及未掺杂低温GaN子层，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，所述低铟IncGa1-cN子层的In含量小于所述高铟InbGa1-bN量子阱层。
其中，在同一周期中，所述未掺杂低温GaN子层、所述高铟InbGa1-bN量子阱层及所述低铟IncGa1-cN子层的生长过程中，生长温度及压力保持一致，利于形成高质量晶体。
其中，外延层的制备步骤包括：
S210.在衬底上沉积缓冲层。
S220.在缓冲层上沉积本征GaN层。
S230.在本征GaN层上沉积N型GaN层。
S240.在N型GaN层上沉积多量子阱有源层：
S241.在N型GaN层上沉积低温鞋层；
S242.在低温鞋层上沉积高铟InbGa1-bN量子阱层；
S243.在高铟InbGa1-bN量子阱层上沉积低温盖层；
S244.在低温盖层上沉积复合量子垒层。
S250.在多量子阱有源层上沉积电子阻挡层。
S260.在电子阻挡层上沉积P型GaN层。
S270.在P型GaN层上沉积欧姆接触层。
对比例1
本对比例与实施例1的区别在于，多量子阱有源层不设置低温鞋层，对应省略该材料层的相应制备步骤。
对比例2
本对比例与实施例1的区别在于，低温盖层不设置低铟IncGa1-cN子层，对应省略该材料层的相应制备步骤。
对比例3
本对比例与实施例1的区别在于，将复合量子垒层替换为常规的量子垒层，其中，常规的量子垒层为掺Si的高温GaN量子垒层，生长温度为900℃，单层厚度为16nm，Si的掺杂浓度为3.5×1017cm-3。
对比例4
本对比例与实施例1的区别在于，多量子阱有源层包括周期性交替生长的高铟InbGa1-bN量子阱层、低温盖层及常规的量子垒层，
其中，低温盖层不设置低铟IncGa1-cN子层，也即，低温盖层仅设置GaN子层；
常规的量子垒层为掺Si的高温GaN量子垒层，生长温度为900℃，单层厚度为16nm，Si的掺杂浓度为3.5×1017cm-3。
对比例5
本对比例与实施例1的区别在于，多量子阱有源层包括周期性交替生长的高铟InbGa1-bN量子阱层、低温盖层及常规的量子垒层，
其中，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，
常规的量子垒层为掺Si的高温GaN量子垒层，生长温度为900℃，单层厚度为16nm，Si的掺杂浓度为3.5×1017cm-3。
对比例6
本对比例与实施例1的区别在于，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及常规的量子垒层，
其中，低温盖层不设置低铟IncGa1-cN子层，也即，低温盖层仅设置GaN子层；
常规的量子垒层为掺Si的高温GaN量子垒层，生长温度为900℃，单层厚度为16nm，Si的掺杂浓度为3.5×1017cm-3。
测试方法：将实施例1~实施例2及对比例1~对比例6制得的外延片做成芯片，进行光电性能测试。
测试结果如下：
从测试结果可看出，实施例1及实施例2的光输出功率高于对比例1至对比例6，且实施例1及实施例2的工作电压低于对比例1至对比例6，具有较高的发光效率及较低的工作电压；对比实施例1和实施例2可看出，低温鞋层及低温盖层的生长温度、低温鞋层中B的掺杂浓度及低温盖层中的In掺杂浓度对发光效率存在影响；对比实施例1、对比例1、对比例2和对比例3可看出，低温鞋层、低温盖层中的低铟IncGa1-cN子层及复合量子垒层的设置均会影响发光效率和工作电压，且相较于低温鞋层及低铟IncGa1-cN子层，复合量子垒层对发光效率和工作电压的影响更显著；对比实施例1、对比例4、对比例5及对比例6可看出，本申请的低温鞋层、低温盖层及复合量子垒层之间存在增益效果，各材料层相互配合，能够有效提升发光效率，降低工作电压。
以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本领域的技术人员在不脱离本发明技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明方案的范围内。
Claims (8)
1.一种高铟氮化镓基LED外延片，包括衬底及设于所述衬底上的外延层，其特征在于，所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及复合量子垒层，
所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层；
所述低温鞋层包括依次层叠的掺B的低温GaN子层及未掺杂低温GaN子层，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，所述低铟IncGa1-cN子层的In含量小于所述高铟InbGa1-bN量子阱层。
2.根据权利要求1所述的高铟氮化镓基LED外延片，其特征在于，所述低铟IncGa1-cN子层中，0.05≤c≤0.15，生长温度为700℃~750℃，所述GaN子层的生长温度为750℃~800℃。
3.根据权利要求1所述的高铟氮化镓基LED外延片，其特征在于，所述掺B的低温GaN子层中，B的含量为0.1~0.4，所述掺B的低温GaN子层的生长温度为750℃~850℃，所述未掺杂低温GaN子层的生长温度为700℃~750℃。
4.根据权利要求1所述的高铟氮化镓基LED外延片，其特征在于，所述掺B的GaN层中，B的含量为0.1~0.3。
5.根据权利要求1所述的高铟氮化镓基LED外延片，其特征在于，所述高铟InbGa1-bN量子阱层中，0.25≤b≤0.4，生长温度为700℃~750℃，所述复合量子垒层的生长温度为850℃~950℃，所述掺Si的GaN层的Si掺杂浓度为2.5×1016cm-3~5.0×1017cm-3，所述掺Mg的GaN层的Mg掺杂浓度为2.5×1016cm-3~5.0×1017cm-3。
6.根据权利要求1所述的高铟氮化镓基LED外延片，其特征在于，所述多量子阱有源层的周期数为5个~10个，单个低温鞋层的厚度为2nm~5nm，单个高铟InbGa1-bN量子阱层的厚度为2nm~5nm，单个低温盖层的厚度为0.5nm~1nm，单个复合量子垒层的厚度为8nm~16nm。
7.一种高铟氮化镓基LED外延片的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上沉积外延层；
所述外延层包括多量子阱有源层，所述多量子阱有源层包括周期性交替生长的低温鞋层、高铟InbGa1-bN量子阱层、低温盖层及复合量子垒层，
所述复合量子垒层包括沿外延方向依次沉积的高温GaN层、掺Si的GaN层、Si3N4层、Mg3N2层、掺Mg的GaN层、掺B的GaN层及非故意掺杂GaN层；
所述低温鞋层包括依次层叠的掺B的低温GaN子层及未掺杂低温GaN子层，所述低温盖层包括依次层叠的低铟IncGa1-cN子层及GaN子层，所述低铟IncGa1-cN子层的In含量小于所述高铟InbGa1-bN量子阱层。
8.根据权利要求7所述的高铟氮化镓基LED外延片的制备方法，其特征在于，在同一周期中，所述未掺杂低温GaN子层、所述高铟InbGa1-bN量子阱层及所述低铟IncGa1-cN子层的生长过程中，生长温度及压力保持一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311254145.XA CN116995161B (zh) | 2023-09-27 | 2023-09-27 | 高铟氮化镓基led外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311254145.XA CN116995161B (zh) | 2023-09-27 | 2023-09-27 | 高铟氮化镓基led外延片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116995161A CN116995161A (zh) | 2023-11-03 |
| CN116995161B true CN116995161B (zh) | 2023-12-15 |
Family
ID=88525184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311254145.XA Active CN116995161B (zh) | 2023-09-27 | 2023-09-27 | 高铟氮化镓基led外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116995161B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108487A (ja) * | 2004-10-07 | 2006-04-20 | ▲さん▼圓光電股▲ふん▼有限公司 | 窒化ガリウム系発光ダイオード |
| CN103474538A (zh) * | 2013-09-25 | 2013-12-25 | 湘能华磊光电股份有限公司 | Led外延片、其制作方法及包含其的led芯片 |
| CN106410005A (zh) * | 2016-10-18 | 2017-02-15 | 华灿光电（浙江）有限公司 | 一种氮化镓基led外延片及其生长方法 |
| CN109473516A (zh) * | 2018-10-30 | 2019-03-15 | 华灿光电(苏州）有限公司 | 一种氮化镓基发光二极管外延片及其生长方法 |
| CN109873061A (zh) * | 2019-01-08 | 2019-06-11 | 华灿光电（浙江）有限公司 | 一种氮化镓基发光二极管外延片及其制造方法 |
| CN109904288A (zh) * | 2019-01-18 | 2019-06-18 | 华灿光电（浙江）有限公司 | 氮化镓基发光二极管外延片及其制造方法 |
| CN111223764A (zh) * | 2020-03-18 | 2020-06-02 | 湘能华磊光电股份有限公司 | 一种提高辐射复合效率的led外延生长方法 |
| CN112420884A (zh) * | 2020-11-18 | 2021-02-26 | 湘能华磊光电股份有限公司 | 一种led外延多量子阱层生长方法 |
| CN112599647A (zh) * | 2020-12-16 | 2021-04-02 | 湘能华磊光电股份有限公司 | Led外延多量子阱层生长方法 |
| CN115832139A (zh) * | 2023-02-24 | 2023-03-21 | 江西兆驰半导体有限公司 | 用于Mini-LED的外延片及其制备方法、Mini-LED |
| CN218677183U (zh) * | 2022-10-28 | 2023-03-21 | 江苏第三代半导体研究院有限公司 | 一种多量子阱结构 |
| CN115986014A (zh) * | 2022-11-17 | 2023-04-18 | 淮安澳洋顺昌光电技术有限公司 | 一种设有连接层的外延片及包含该外延片的发光二极管 |
| CN116314499A (zh) * | 2023-01-17 | 2023-06-23 | 淮安澳洋顺昌光电技术有限公司 | 有源垒层掺Mg的外延结构及制备方法和芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI241036B (en) * | 2004-08-18 | 2005-10-01 | Formosa Epitaxy Inc | GaN LED structure with enhanced light emitting luminance |
-
2023
- 2023-09-27 CN CN202311254145.XA patent/CN116995161B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108487A (ja) * | 2004-10-07 | 2006-04-20 | ▲さん▼圓光電股▲ふん▼有限公司 | 窒化ガリウム系発光ダイオード |
| CN103474538A (zh) * | 2013-09-25 | 2013-12-25 | 湘能华磊光电股份有限公司 | Led外延片、其制作方法及包含其的led芯片 |
| CN106410005A (zh) * | 2016-10-18 | 2017-02-15 | 华灿光电（浙江）有限公司 | 一种氮化镓基led外延片及其生长方法 |
| CN109473516A (zh) * | 2018-10-30 | 2019-03-15 | 华灿光电(苏州）有限公司 | 一种氮化镓基发光二极管外延片及其生长方法 |
| CN109873061A (zh) * | 2019-01-08 | 2019-06-11 | 华灿光电（浙江）有限公司 | 一种氮化镓基发光二极管外延片及其制造方法 |
| CN109904288A (zh) * | 2019-01-18 | 2019-06-18 | 华灿光电（浙江）有限公司 | 氮化镓基发光二极管外延片及其制造方法 |
| CN111223764A (zh) * | 2020-03-18 | 2020-06-02 | 湘能华磊光电股份有限公司 | 一种提高辐射复合效率的led外延生长方法 |
| CN112420884A (zh) * | 2020-11-18 | 2021-02-26 | 湘能华磊光电股份有限公司 | 一种led外延多量子阱层生长方法 |
| CN112599647A (zh) * | 2020-12-16 | 2021-04-02 | 湘能华磊光电股份有限公司 | Led外延多量子阱层生长方法 |
| CN218677183U (zh) * | 2022-10-28 | 2023-03-21 | 江苏第三代半导体研究院有限公司 | 一种多量子阱结构 |
| CN115986014A (zh) * | 2022-11-17 | 2023-04-18 | 淮安澳洋顺昌光电技术有限公司 | 一种设有连接层的外延片及包含该外延片的发光二极管 |
| CN116314499A (zh) * | 2023-01-17 | 2023-06-23 | 淮安澳洋顺昌光电技术有限公司 | 有源垒层掺Mg的外延结构及制备方法和芯片 |
| CN115832139A (zh) * | 2023-02-24 | 2023-03-21 | 江西兆驰半导体有限公司 | 用于Mini-LED的外延片及其制备方法、Mini-LED |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116995161A (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100482511B1 (ko) | Ⅲ-질화물계 반도체 발광소자 | |
| CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
| CN116053369B (zh) | 发光二极管外延片及其制备方法 | |
| CN109545925B (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| US8030680B2 (en) | Nitride semiconductor light-emitting device and method for manufacturing the same | |
| CN114883462B (zh) | 发光二极管外延片及其制备方法 | |
| CN104810442A (zh) | 一种发光二极管外延片及其生长方法 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116130569B (zh) | 一种高效发光二极管及制备方法 | |
| CN109449264B (zh) | 一种发光二极管外延片及其制造方法 | |
| CN116230823A (zh) | 一种高效发光二极管外延片及制备方法 | |
| CN116845153A (zh) | 一种高光效发光二极管外延片、制备方法及led | |
| CN115295693A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109273571B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN117476827B (zh) | 一种低接触电阻的发光二极管的外延片及其制备方法 | |
| CN116504894B (zh) | GaN基LED外延片及其生长工艺、LED | |
| CN112510124A (zh) | 发光二极管外延片及其制造方法 | |
| KR100665301B1 (ko) | 고효율 발광소자 | |
| CN116487493A (zh) | 发光二极管外延片及其制备方法、led芯片 | |
| CN109473511B (zh) | 一种氮化镓基发光二极管外延片及其生长方法 | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116995161B (zh) | 高铟氮化镓基led外延片及其制备方法 | |
| CN109411575B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN117832348B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116525730B (zh) | 一种发光二极管外延片制备方法及外延片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |