CN114420807B - 发光二极管外延片及其制备方法 - Google Patents

发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN114420807B
CN114420807B CN202210336307.3A CN202210336307A CN114420807B CN 114420807 B CN114420807 B CN 114420807B CN 202210336307 A CN202210336307 A CN 202210336307A CN 114420807 B CN114420807 B CN 114420807B
Authority
CN
China
Prior art keywords
layer
quantum well
polarity
equal
well layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210336307.3A
Other languages
English (en)
Other versions
CN114420807A (zh
Inventor
侯合林
谢志文
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210336307.3A priority Critical patent/CN114420807B/zh
Publication of CN114420807A publication Critical patent/CN114420807A/zh
Application granted granted Critical
Publication of CN114420807B publication Critical patent/CN114420807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管外延片及其制备方法,所述发光二极管外延片包括:衬底,以及在衬底上依次层叠的缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、多量子阱层和P型层;多量子阱层包括x个周期性交替排布的混合极性量子阱层和量子垒层;混合极性量子阱层包括y个周期性交替排布的N极性面量子阱层和Ga极性面量子阱层。本发明解决了现有量子阱中因极化电场而导致的能带弯曲和倾斜所带来的降低了LED外延片的发光效率的问题。

Description

发光二极管外延片及其制备方法
技术领域
本发明涉及光电技术领域,特别涉及一种发光二极管外延片及其制备方法。
背景技术
GaN基的发光二极管(LED)被广泛的应用于日用照明、手机背光、汽车车灯等领域。而制备LED外延片是其中制备发光二极管的重要环节,目前制备LED外延片使用金属有机化学气相沉积(MOCVD)生长的GaN外延层,主要是Ga极性面(Ga-Poalr)GaN薄膜。
GaN晶体结构由于N原子的电负性强于Ga原子,因此在GaN晶体中,Ga原子和N原子间共价键的成键电子会发生偏移,电子偏移至靠近N原子,远离Ga原子,导致GaN晶体中产生极化电场,传统LED外延片中Ga极性面的量子阱存在压电极化电场和自发极化电场,极化电场的存在会致使量子阱中能带发生弯曲和倾斜,减少量子阱中电子和空穴的波函数交叠,从而降低电子和空穴复合效率,进而降低了LED外延片的发光效率。
发明内容
基于此,本发明的目的是提供一种发光二极管外延片及其制备方法,以从根本上解决现有量子阱中因极化电场而导致的能带弯曲和倾斜所带来的降低了LED外延片的发光效率的问题。
根据本发明实施例的一种发光二极管外延片,包括:
衬底,以及在所述衬底上依次层叠的缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、多量子阱层和P型层;
所述多量子阱层包括x个周期性交替排布的混合极性量子阱层和量子垒层;
所述混合极性量子阱层包括y个周期性交替排布的N极性面量子阱层和Ga极性面量子阱层。
另外,根据本发明上述实施例的一种发光二极管外延片,还可以具有如下附加的技术特征:
进一步地,所述量子垒层和所述混合极性量子阱层交替排布的周期x取值范围为:8≤x≤12;
所述N极性面量子阱层和所述Ga极性面量子阱层交替排布的周期y取值范围为:1≤y≤10。
进一步地,所述N极性面量子阱层为InaAlbGaN层,其中0≤a≤1,0≤b≤1 ,且a,b不同时为0;
所述Ga极性面量子阱层为InαAlβGaN层,其中0≤α≤1,0≤β≤1,且α,β不同时为0。
进一步地,所述N极性面量子阱层的厚度与所述Ga极性面量子阱层的厚度相同。
进一步地,所述N极性面量子阱层的厚度为0.1-5nm,所述Ga极性面量子阱层的厚度为0.1-5nm。
进一步地,所述P型层包括在所述多量子阱层上依次层叠的P型电子阻挡层、P型非掺杂GaN层、P型Mg掺杂GaN层和P型接触层。
根据本发明实施例的一种发光二极管外延片制备方法,所述方法包括:
提供一衬底;
在所述衬底上沉积缓冲层;
在所述缓冲层上沉积三维成核层;
在所述三维成核层上沉积二维恢复层;
在所述二维恢复层上沉积未掺杂的GaN层;
在所述未掺杂的GaN层上沉积N型GaN层;
在所述N型GaN层上沉积多量子阱层,所述多量子阱层由x个周期性的混合极性量子阱层和量子垒层交替生长制得,所述混合极性量子阱层由y个周期性的N极性面量子阱层和Ga极性面量子阱层交替生长制得;
在所述多量子阱层上沉积P型层。
进一步地,生长所述混合极性量子阱层的反应室生长温度为800 ℃,压力为150-250 torr,承载所述衬底的石墨基座转速为600-1000转/min,其中生长的1个周期性的所述混合极性量子阱层厚度为0.2-10 nm,其中所述N极性面量子阱层的厚度为0.1-5 nm,所述Ga极性面量子阱层的厚度为0.1-5 nm。
进一步地,生长所述N极性面量子阱层时的V/III比相较生长所述Ga极性面量子阱层时的V/III比高,所述V/Ⅲ比为通入的N源与通入的Ga源的流量的摩尔质量的比值;
所述N极性面量子阱为InaAlbGaN层,其中0≤a≤1,0≤b≤1 ,且a,b不同时为0;所述Ga极性面量子阱层为InαAlβGaN层,其中0≤α≤1,0≤β≤1,且α,β不同时为0。
进一步地,生长所述N极性面量子阱层前,通入N源对生长表面进行氮化处理。
与现有技术相比:通过将量子阱层由现有单一Ga极性面量子阱层转变成具有周期性排布的N极性面量子阱层和Ga极性面量子阱层组合成的混合极性量子阱,由于量子阱层具有混合极性,而N极性面量子阱层和Ga极性面量子阱层的自发极化电场以及压电极化电场相反,使得两种极性交替排布的量子阱结构能有效的缓解量子阱层中的极化效应,改善量子阱中能带的弯曲和倾斜现象,从而提高量子阱中电子和空穴的波函数交叠,提升电子和空穴复合效率,提高发光二极管的发光效率,解决了现有量子阱中因极化电场而导致的能带弯曲和倾斜所带来的降低了LED外延片的发光效率的问题。
附图说明
图1为本发明第一实施例中的发光二极管外延片的结构示意图;
图2为本发明第二实施例中的发光二极管外延片制备方法的流程图;
以下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1,是本发明实施例提供的一种发光二极管外延片的结构示意图,为了便于说明,仅示出了与本发明实施例相关的部分,本发明实施例提供的发光二极管外延片包括衬底1,以及在衬底1上依次层叠的缓冲层2、三维成核层3、二维恢复层4、未掺杂的GaN层5、N型GaN层6、多量子阱层7和P型层8;其中多量子阱层7包括x个周期性交替排布的混合极性量子阱层71和量子垒层72;混合极性量子阱层71包括y个周期性交替排布的N极性面量子阱层711和Ga极性面量子阱层712。
其中,在本发明的一个实施例中,该衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底、或氮化镓衬底中的任意一种,具体的,在本实施例中采用蓝宝石作为外延层生长衬底,其具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
进一步的,在本发明的一个实施例中,缓冲层2可选为AlN(氮化铝)缓冲层、GaN(氮化镓)缓冲层、或AlGaN(氮化铝镓)缓冲层中的任意一种,作为本发明的一个示例,缓冲层2具体为GaN缓冲层,且GaN缓冲层的厚度可以为10-50 nm,其中生长的GaN缓冲层的厚度不同,最终形成的外延层的质量也会不同,若GaN缓冲层的厚度过薄,则会导致GaN缓冲层的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,起不到使蓝宝石衬底与GaN外延层晶格匹配的作用;而随着GaN缓冲层厚度的增加,GaN缓冲层的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若GaN缓冲层的厚度过厚,则会导致GaN缓冲层的表面过于致密,使得GaN缓冲层中累积的压应力过大,会导致外延片的波长均匀性较差,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷,作为本发明的一个示例,GaN缓冲层的厚度具体为12nm。
进一步的,在本发明的一个实施例中,该三维成核层3为GaN层,三维成核层3的厚度为600nm;二维恢复层4为GaN层,二维恢复层4的厚度为700nm;未掺杂的GaN层5的厚度为1.2um,其中未掺杂的GaN层5作为二维恢复层4和N型GaN层6间的过渡层;N型GaN层6为利用SiH4作为N型掺杂剂所沉积生长成的掺Si的N型GaN层6,N型GaN层6的厚度为2um,其中通过适量浓度的Si掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错,阻断位错的进一步延伸。作为本发明的一个示例,Si的掺杂浓度为4.5×E18 atoms/cm3
进一步的,在本发明的一个实施例中,多量子阱层7包括x个周期性交替排布的混合极性量子阱层71和量子垒层72,具体的参照图1所示,混合极性量子阱层71先排布在N型GaN层6上,量子垒层72再排布在混合极性量子阱层71上,然后周期性的交替排布混合极性量子阱层71和量子垒层72,使得最终组合成多量子阱层7。具体的,量子垒层72和混合极性量子阱层71交替排布的周期x取值范围为:8≤x≤12;作为本发明的一个示例,其x可以为10,也即是说,多量子阱层7由混合极性量子阱层71和量子垒层72交替排布10次组合构成。
进一步的,混合极性量子阱层71包括y个周期性交替排布的N极性面量子阱层711和Ga极性面量子阱层712。其中在混合极性量子阱层71中,遵循N极性面量子阱层711、Ga极性面量子阱层712的顺序依次层叠,其具体如图1所示,也即是N型GaN层6上首先排布N极性面量子阱层711,再排布Ga极性面量子阱层712,进一步的交替排布N极性面量子阱层711和Ga极性面量子阱层712使得组合构成混合极性量子阱层71,其中由于量子阱层具有混合极性,而N极性面量子阱层711和Ga极性面量子阱层712的自发极化电场以及压电极化电场相反,使得两种极性交替生长的量子阱结构能有效的缓解量子阱层中的极化效应,改善量子阱中能带的弯曲和倾斜现象,从而提高量子阱中电子和空穴的波函数交叠,提升电子和空穴复合效率,提高发光二极管的发光效率。
具体的,N极性面量子阱层711和Ga极性面量子阱层712交替排布的周期y取值范围为:1≤y≤10;作为本发明的一个示例,其y取值可为3,此时参照图1所示,混合极性量子阱层71包括3个周期性交替排布的N极性面量子阱层711和Ga极性面量子阱层712。进一步的,在本发明的一个实施例中,N极性面量子阱层711为InaAlbGaN层,其中0≤a≤1,0≤b≤1 ,且a,b不同时为0;Ga极性面量子阱层712为InαAlβGaN层,其中0≤α≤1,0≤β≤1,且α,β不同时为0。量子垒层72可为GaN层或AlGaN层,具体本实施例中量子垒层72为GaN层。
进一步的,在本发明的一个优选实施例中,N极性面量子阱层711的厚度与Ga极性面量子阱层712的厚度相同。此时两种极性相反的N极性面量子阱层711与Ga极性面量子阱层712在厚度相同时能更好的抵消产生的极化电场。
进一步的,在本发明的一个优选实施例中,N极性面量子阱层711的厚度为0.1-5nm,Ga极性面量子阱层712的厚度为0.1-5nm。作为本发明的一个示例,N极性面量子阱层711厚度为0.5nm,Ga极性面量子阱层712厚度为0.5nm。此时在这一厚度范围内,能带倾斜的问题能够得到较好的改善,并且极化电场也能够被明显减弱,有利于进一步提高发光二极管的发光效率。
进一步的,在本发明的一个实施例中,P型层8包括在多量子阱层7上依次层叠的P型电子阻挡层81、P型非掺杂GaN层82、P型Mg掺杂GaN层83和P型接触层84。具体的,该P型电子阻挡层81为AlInGaN层,P型电子阻挡层81的厚度为20nm。P型非掺杂GaN层82的厚度为10nm。P型Mg掺杂GaN层83为利用二茂镁(CP2Mg)作为P型掺杂剂所沉积生长成的掺Mg的P型GaN层,P型Mg掺杂GaN层83的厚度为4nm,作为本发明的一个示例,Mg的掺杂浓度为1.7×E19atoms/cm3。P型接触层84为利用二茂镁(CP2Mg)作为P型掺杂剂所沉积生长成的重掺Mg的GaN层,重掺Mg的GaN层厚度为5nm,Mg的掺杂浓度为5.5×E20 atoms/cm3
综上,本发明上述实施例当中的发光二极管外延片,通过将量子阱层由现有单一Ga极性面量子阱层转变成具有周期性排布的N极性面量子阱层和Ga极性面量子阱层组合成的混合极性量子阱,由于量子阱层具有混合极性,而N极性面量子阱层和Ga极性面量子阱层的自发极化电场以及压电极化电场相反,使得两种极性交替排布的量子阱结构能有效的缓解量子阱层中的极化效应,改善量子阱中能带的弯曲和倾斜现象,从而提高量子阱中电子和空穴的波函数交叠,提升电子和空穴复合效率,提高发光二极管的发光效率,解决了现有量子阱中因极化电场而导致的能带弯曲和倾斜所带来的降低了LED外延片的发光效率的问题。
实施例二
请参阅图2,所示为本发明第二实施例中的发光二极管外延片制备方法,所述方法具体包括步骤S11至步骤S18。
步骤S11,提供一衬底。
其中,在本发明实施例中,所选衬底可为蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底中的任意一种,具体的,在本实施例中采用蓝宝石作为外延层生长衬底。
进一步的,本发明采用金属有机化学气相沉积(MOCVD)设备生长外延片。其中采用高纯氨气(NH3)作为N(氮)源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga(镓)源,三甲基铟(TMIn)为In(铟)源,三甲基铝(TMAl)作为Al(铝)源,其中硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂。同时采用高纯H2(氢气)或N2(氮气)作为载气。
步骤S12,在衬底上沉积缓冲层。
其中,在本实施例中,缓冲层可选的为AlN缓冲层、GaN缓冲层、或AlGaN缓冲层中的任意一种,具体本发明实施例中,缓冲层为GaN缓冲层,其具体沉积工艺为:将反应室的温度控制在780-820 ℃,压力控制在100-200 torr,石墨基座转速控制在800-1200转/min,通入流量为20-70 slm 的NH3作为N(氮)源,通入流量为20-100 sccm的TMGa作为Ga(镓)源,使得生长出GaN缓冲层,并控制所沉积的GaN缓冲层厚度为12nm。作为本发明的一个示例,其可以具体通入流量为40 slm的NH3,及通入流量为30 sccm的TMGa。
步骤S13,在缓冲层上沉积三维成核层;
其中,在本实施例中,三维成核层为GaN层,其具体沉积工艺为:将反应室温度升高至1090 ℃,压力控制在150-250 torr,石墨基座转速降低至500-900转/min,通入流量为10-60 slm的NH3作为N(氮)源,通入流量为200-500 sccm的TMGa作为Ga(镓)源,使得生长出GaN三维成核层,并控制所沉积的GaN三维成核层厚度为600nm。
步骤S14,在三维成核层上沉积二维恢复层。
其中,在本实施例中,二维恢复层为GaN层,其具体沉积工艺为,将反应室温度升高至1120 ℃,压力控制在150-250 torr,石墨基座转速控制在800-1200转/min,通入流量为40-90 slm的NH3作为N(氮)源,通入流量为300-600 sccm的TMGa作为Ga(镓)源,使得生长出GaN二维恢复层,并控制所沉积的GaN二维恢复层厚度为700nm。
步骤S15,在二维恢复层上沉积未掺杂的GaN层。
其中,在本实施例中,其具体沉积工艺为:将反应室温度升高至1130℃,压力控制在150-250 torr,石墨基座转速控制在800-1200转/min,通入流量为40-90 slm的NH3作为N(氮)源,通入流量为400-700 sccm的TMGa作为Ga(镓)源,使得生长出未掺杂的GaN层,并控制所沉积的未掺杂的GaN层厚度为1.2 um。其中,未掺杂的GaN层是二维恢复层和N型GaN层间的过渡层,其通入的气体流量和二维恢复层相差不大,生长温度要略高,厚度要更厚。
步骤S16,在未掺杂的GaN层上沉积N型GaN层。
其中,在本实施例中,其具体沉积工艺为:将反应室温度降低至1100 ℃,压力控制在150-250 torr,石墨基座转速控制在400-800转/min,通入流量为30-80 slm的NH3做为N(氮)源,通入流量为200-500 sccm的TMGa作为Ga(镓)源,通入流量为100-300 sccm的SiH4作为N型掺杂剂,同时Si(硅)的掺杂浓度为4.5×E18 atoms/cm3,使得生长出掺Si的N型GaN层,并控制所沉积的N型GaN层厚度为2um。其中该层是作为提供电子的主要外延层,所以会在生长的GaN时通入SiH4提供Si元素,其中Si为四价元素,而GaN中Ga为三价元素,此时Si原子替换Ga原子时会提供电子,从而形成提供电子的N型GaN层。
步骤S17,在N型GaN层上沉积多量子阱层,多量子阱层由x个周期性的混合极性量子阱层和量子垒层交替生长制得,混合极性量子阱层由y个周期性的N极性面量子阱层和Ga极性面量子阱层交替生长制得。
其中,在本实施例中,量子垒层和混合极性量子阱层交替生长的周期x取值范围为:8≤x≤12。作为本发明的一个示例,其x可以为10,也即是说,多量子阱层由混合极性量子阱层和量子垒层交替生长10次得到,此时需要指出的是,参照图1所示,N型GaN层上首先沉积混合极性量子阱层,再沉积量子垒层,进一步的交替沉积混合极性量子阱层和量子垒层使得制得多量子阱层。
进一步的,N极性面量子阱层和Ga极性面量子阱层交替排布的周期y取值范围为:1≤y≤10。作为本发明的一个示例,其y可以为3,也即是说,混合极性量子阱层由N极性面量子阱层和Ga极性面量子阱层交替生长3次得到,此时需要指出的是,混合极性量子阱层中,遵循N极性面量子阱层、Ga极性面量子阱层的顺序依次层叠,具体参照图1所示,N型GaN层上首先沉积N极性面量子阱层,再沉积Ga极性面量子阱层,进一步的交替沉积N极性面量子阱层和Ga极性面量子阱层使得制得混合极性量子阱层。其中由于量子阱层具有混合极性,而N极性面量子阱层和Ga极性面量子阱层的自发极化电场以及压电极化电场相反,使得两种极性交替生长的量子阱结构能有效的缓解量子阱层中的极化效应,改善量子阱中能带的弯曲和倾斜现象,从而提高量子阱中电子和空穴的波函数交叠,提升电子和空穴复合效率,提高发光二极管的发光效率。
进一步的,N极性面量子阱为InaAlbGaN层,其中0≤a≤1,0≤b≤1 ,且a,b不同时为0;Ga极性面量子阱层为InαAlβGaN层,其中0≤α≤1,0≤β≤1,且α,β不同时为0。量子垒层可为GaN层或AlGaN层,具体本实施例中量子垒层为GaN层。
具体的,生长混合极性量子阱层的反应室生长温度为800 ℃,压力为150-250torr,承载衬底的石墨基座转速为600-1000转/min,其中生长的1个周期性的混合极性量子阱层厚度为0.2-10 nm,其中N极性面量子阱层的厚度为0.1-5 nm,Ga极性面量子阱层的厚度为0.1-5 nm。进一步的,在本发明的优选实施例中,N极性面量子阱层的厚度与Ga极性面量子阱层的厚度相同,使得能更好的抵消产生的极化电场。作为本发明的一个示例,生长的1个周期性的混合极性量子阱层厚度为1nm,其中N极性面量子阱层厚度为0.5 nm,Ga极性面量子阱层厚度为0.5 nm。
进一步的,生长N极性面量子阱层前,通入N(氮)源对其生长表面进行氮化处理。具体可通入120-220 slm 的NH3作为N(氮)源进行氮化处理。
进一步的,生长N极性面量子阱层时保持相对高的V/III比,具体的,N(氮)为第Ⅴ主族元素,Ga(镓)为第Ⅲ主族元素,其将外延片生长时通入的N(氮)源与通入的Ga(镓)源的流量的摩尔质量的比值称为V/Ⅲ比。此时N(氮)源可为NH3,流量可为160-220 slm,Ga(镓)源可为TEGa,流量可为60-110 sccm,In(铟)源可为TMIn,流量可为1500-2500 sccm。
进一步的,生长Ga极性面量子阱层时保持相对低的V/III比,其中N(氮)源可为NH3,流量可为50-100 slm,Ga(镓)源可为TEGa,流量可为300-500 sccm,In(铟)源可为TMIn,流量可为1500-2500 sccm。也即是说,生长N极性面量子阱层时的V/III比相较生长Ga极性面量子阱层时的V/III比高。
进一步的,生长量子垒层的反应室温度为880℃,压力为150-250 torr,承载衬底的石墨基座转速为600-1000转/min,通入流量为50-100slm的NH3作为N(氮)源,通入流量为500-800 sccm的TEGa作为Ga(镓)源,使得生长出GaN量子垒层,并控制所沉积的GaN量子垒层厚度为10nm。
步骤S18,在多量子阱层上沉积P型层。
其中,在本实施例中,P型层包括在多量子阱层上依次层叠的P型电子阻挡层、P型非掺杂GaN层、P型Mg掺杂GaN层和P型接触层。
因此上述步骤S18具体包括:
在多量子阱层上沉积P型电子阻挡层;
在P型电子阻挡层上沉积P型非掺杂GaN层;
在P型非掺杂GaN层上沉积P型Mg掺杂GaN层;
在P型Mg掺杂GaN层沉积P型接触层。
具体的,其在多量子阱层上沉积P型电子阻挡层具体沉积工艺为,将反应室温度升高至950℃,压力控制在150-250 torr,承载衬底的石墨盘转速控制在800-1200转/min,通入流量为40-90 slm的NH3做为N(氮)源,流量为600-1100 sccm的TEGa作为Ga(镓)源,流量为10-300 sccm的TMAl作Al(铝)源,流量为100-300 sccm的TMIn作In(铟)源,使得生长出具体为AlInGaN层的P型电子阻挡层,并控制所沉积的P型电子阻挡层厚度为20nm。
进一步的,在P型电子阻挡层上沉积P型非掺杂GaN层具体沉积工艺为,将反应室温度升高至970℃,压力控制在150-250 torr,承载衬底的石墨盘转速控制在800-1200转/min,通入流量为40-90 slm的NH3做为N(氮)源,流量为600-1100 sccm的TEGa作为Ga(镓)源,使得生长出P型非掺杂GaN层,并控制所沉积的P型非掺杂GaN层厚度为10nm。
进一步的,在P型非掺杂GaN层上沉积P型Mg掺杂GaN层具体沉积工艺为:将反应室温度控制为970℃,压力控制在150-250 torr,承载衬底的石墨盘转速控制在800-1200转/min,通入流量为40-90 slm的NH3做为N(氮)源,流量为600-1100 sccm的TEGa作为Ga(镓)源,通入二茂镁(CP2Mg)作为P型掺杂剂,其中Mg的掺杂浓度为1.7×E19 atoms/cm3,使得生长出掺Mg的GaN层,并控制所沉积的掺Mg的GaN层厚度为4nm。
进一步的,在P型Mg掺杂GaN层沉积P型接触层具体沉积工艺为:将反应室温度降低为880 ℃,压力控制在150-250 torr,承载衬底的石墨盘转速控制在1000-1400转/min,通入流量为30-80 slm的NH3做为N(氮)源,流量为200-400 sccm的TEGa作为Ga(镓)源,通入二茂镁(CP2Mg)作为掺杂剂,其中Mg的掺杂浓度为5.5×E20 atoms/cm3,使得生长出重掺Mg的GaN层,并控制所沉积的重掺Mg的GaN层厚度为5nm。
综上,本发明上述实施例当中的发光二极管外延片制备方法,通过沉积具有周期性排布的N极性面量子阱层和Ga极性面量子阱层组合成的混合极性量子阱,由于量子阱层具有混合极性,而N极性面量子阱层和Ga极性面量子阱层的自发极化电场以及压电极化电场相反,使得两种极性交替排布的量子阱结构能有效的缓解量子阱层中的极化效应,改善量子阱中能带的弯曲和倾斜现象,从而提高量子阱中电子和空穴的波函数交叠,提升电子和空穴复合效率,提高发光二极管的发光效率,解决了现有量子阱中因极化电场而导致的能带弯曲和倾斜所带来的降低了LED外延片的发光效率的问题。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种发光二极管外延片,其特征在于,包括:
衬底,以及在所述衬底上依次层叠的缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、多量子阱层和P型层;
所述多量子阱层包括x个周期性交替排布的混合极性量子阱层和量子垒层,所述量子垒层和所述混合极性量子阱层交替排布的周期x取值范围为:8≤x≤12;
所述混合极性量子阱层包括y个周期性交替排布的N极性面量子阱层和Ga极性面量子阱层,所述N极性面量子阱层和所述Ga极性面量子阱层交替排布的周期y取值范围为:1≤y≤10。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述N极性面量子阱层为InaAlbGaN层,其中0≤a≤1,0≤b≤1 ,且a,b不同时为0;
所述Ga极性面量子阱层为InαAlβGaN层,其中0≤α≤1,0≤β≤1,且α,β不同时为0。
3.根据权利要求1所述的发光二极管外延片,其特征在于,所述N极性面量子阱层的厚度与所述Ga极性面量子阱层的厚度相同。
4.根据权利要求1所述的发光二极管外延片,其特征在于,所述N极性面量子阱层的厚度为0.1-5nm,所述Ga极性面量子阱层的厚度为0.1-5nm。
5.根据权利要求1所述的发光二极管外延片,其特征在于,所述P型层包括在所述多量子阱层上依次层叠的P型电子阻挡层、P型非掺杂GaN层、P型Mg掺杂GaN层和P型接触层。
6.一种发光二极管外延片制备方法,其特征在于,所述方法包括:
提供一衬底;
在所述衬底上沉积缓冲层;
在所述缓冲层上沉积三维成核层;
在所述三维成核层上沉积二维恢复层;
在所述二维恢复层上沉积未掺杂的GaN层;
在所述未掺杂的GaN层上沉积N型GaN层;
在所述N型GaN层上沉积多量子阱层,所述多量子阱层由x个周期性的混合极性量子阱层和量子垒层交替生长制得,所述量子垒层和所述混合极性量子阱层交替排布的周期x取值范围为:8≤x≤12,所述混合极性量子阱层由y个周期性的N极性面量子阱层和Ga极性面量子阱层交替生长制得,所述N极性面量子阱层和所述Ga极性面量子阱层交替排布的周期y取值范围为:1≤y≤10;
在所述多量子阱层上沉积P型层。
7.根据权利要求6所述的发光二极管外延片制备方法,其特征在于,生长所述混合极性量子阱层的反应室生长温度为800 ℃,压力为150-250 torr,承载所述衬底的石墨基座转速为600-1000转/min,其中生长的1个周期性的所述混合极性量子阱层厚度为0.2-10 nm,其中所述N极性面量子阱层的厚度为0.1-5 nm,所述Ga极性面量子阱层的厚度为0.1-5 nm。
8.根据权利要求7所述的发光二极管外延片制备方法,其特征在于,生长所述N极性面量子阱层时的V/III比相较生长所述Ga极性面量子阱层时的V/III比高,所述V/Ⅲ比为通入的N源与通入的Ga源的流量的摩尔质量的比值;
所述N极性面量子阱为InaAlbGaN层,其中0≤a≤1,0≤b≤1 ,且a,b不同时为0;所述Ga极性面量子阱层为InαAlβGaN层,其中0≤α≤1,0≤β≤1,且α,β不同时为0。
9.根据权利要求6所述的发光二极管外延片制备方法,其特征在于,生长所述N极性面量子阱层前,通入N源对生长表面进行氮化处理。
CN202210336307.3A 2022-04-01 2022-04-01 发光二极管外延片及其制备方法 Active CN114420807B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210336307.3A CN114420807B (zh) 2022-04-01 2022-04-01 发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210336307.3A CN114420807B (zh) 2022-04-01 2022-04-01 发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN114420807A CN114420807A (zh) 2022-04-29
CN114420807B true CN114420807B (zh) 2022-08-12

Family

ID=81264377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210336307.3A Active CN114420807B (zh) 2022-04-01 2022-04-01 发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN114420807B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639760B (zh) * 2022-05-19 2022-09-02 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN114759124B (zh) * 2022-06-14 2022-09-02 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN115020558B (zh) * 2022-08-05 2022-10-21 江西兆驰半导体有限公司 一种高复合效率的发光二极管外延片及其制备方法
CN115295697B (zh) * 2022-10-09 2022-12-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115377259B (zh) * 2022-10-26 2023-01-31 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115863501B (zh) * 2023-02-27 2023-05-09 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116093225A (zh) * 2023-04-11 2023-05-09 江西兆驰半导体有限公司 一种多量子阱发光层、发光二极管及其制备方法
CN116111015B (zh) * 2023-04-11 2023-07-18 江西兆驰半导体有限公司 一种多量子阱发光层、发光二极管外延片及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099959A (ja) * 2007-09-28 2009-05-07 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
CN103325903A (zh) * 2013-06-19 2013-09-25 中国科学院半导体研究所 可调控能带的uv led多量子阱结构装置及生长方法
CN105489726A (zh) * 2015-11-24 2016-04-13 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN205790044U (zh) * 2016-05-12 2016-12-07 安徽三安光电有限公司 一种氮化物发光二极管
CN108281514A (zh) * 2017-12-29 2018-07-13 华灿光电(苏州)有限公司 一种发光二极管外延片的制备方法
CN208315588U (zh) * 2018-03-27 2019-01-01 南昌大学 一种可增强空穴注入的发光二极管
CN109742205A (zh) * 2019-01-07 2019-05-10 江西乾照光电有限公司 一种具有极性反转层的led外延结构及制作方法
CN109920889A (zh) * 2019-01-29 2019-06-21 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110808319A (zh) * 2019-11-11 2020-02-18 中国科学院半导体研究所 反极性垂直发光二极管及其制备方法
CN111326611A (zh) * 2018-12-17 2020-06-23 中国科学院宁波材料技术与工程研究所 一种iii族氮化物半导体发光器件台面刻蚀方法
CN111599903A (zh) * 2020-06-23 2020-08-28 东南大学 一种具有极化掺杂复合极性面电子阻挡层的紫外led
CN112951955A (zh) * 2021-01-26 2021-06-11 华灿光电(浙江)有限公司 紫外发光二极管外延片及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106299065B (zh) * 2015-06-25 2018-11-27 光州科学技术院 基板、其制造方法及利用其的发光二极管

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099959A (ja) * 2007-09-28 2009-05-07 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
CN103325903A (zh) * 2013-06-19 2013-09-25 中国科学院半导体研究所 可调控能带的uv led多量子阱结构装置及生长方法
CN105489726A (zh) * 2015-11-24 2016-04-13 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN205790044U (zh) * 2016-05-12 2016-12-07 安徽三安光电有限公司 一种氮化物发光二极管
CN108281514A (zh) * 2017-12-29 2018-07-13 华灿光电(苏州)有限公司 一种发光二极管外延片的制备方法
CN208315588U (zh) * 2018-03-27 2019-01-01 南昌大学 一种可增强空穴注入的发光二极管
CN111326611A (zh) * 2018-12-17 2020-06-23 中国科学院宁波材料技术与工程研究所 一种iii族氮化物半导体发光器件台面刻蚀方法
CN109742205A (zh) * 2019-01-07 2019-05-10 江西乾照光电有限公司 一种具有极性反转层的led外延结构及制作方法
CN109920889A (zh) * 2019-01-29 2019-06-21 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110808319A (zh) * 2019-11-11 2020-02-18 中国科学院半导体研究所 反极性垂直发光二极管及其制备方法
CN111599903A (zh) * 2020-06-23 2020-08-28 东南大学 一种具有极化掺杂复合极性面电子阻挡层的紫外led
CN112951955A (zh) * 2021-01-26 2021-06-11 华灿光电(浙江)有限公司 紫外发光二极管外延片及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Constructive studies on the advantages of using Ga- and N-face polarities in conventional and staggered InGaN/GaN QW LEDs";Anup Gorai;《optical materials》;20200915;全文 *
"Modeling of color-coded III-nitride LED structures with deep quantum wells ";Mikhail V Kisin·Hussein S. El-Ghoroury;《Opt Quant Electron》;20131101;全文 *

Also Published As

Publication number Publication date
CN114420807A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
CN114420807B (zh) 发光二极管外延片及其制备方法
CN109904288B (zh) 氮化镓基发光二极管外延片及其制造方法
CN109980056B (zh) 氮化镓基发光二极管外延片及其制造方法
CN114975704B (zh) 一种led外延片及制备方法
CN109920896B (zh) 氮化镓基发光二极管外延片及其制造方法
CN109768133B (zh) 氮化镓基发光二极管外延片及其制造方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN114864770A (zh) 一种硅基氮化镓外延片及其制作方法
CN116072780A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
CN109786513B (zh) 发光二极管的外延片及其制作方法
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN113644172A (zh) 具有插入层的发光二极管外延片及其制备方法
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116314510B (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN113644174B (zh) 具有p型复合层的发光二极管外延片制备方法
CN113113518B (zh) 发光二极管外延片及其制备方法
CN112864285B (zh) 发光二极管外延片制备方法
CN112864286B (zh) 发光二极管外延片制备方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN113488567A (zh) 具有复合过渡层的发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant