JP3369304B2 - 化合物半導体結晶層の成長方法 - Google Patents
化合物半導体結晶層の成長方法Info
- Publication number
- JP3369304B2 JP3369304B2 JP11516894A JP11516894A JP3369304B2 JP 3369304 B2 JP3369304 B2 JP 3369304B2 JP 11516894 A JP11516894 A JP 11516894A JP 11516894 A JP11516894 A JP 11516894A JP 3369304 B2 JP3369304 B2 JP 3369304B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- crystal layer
- compound semiconductor
- single crystal
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、IV族の半導体単結晶基
板上に、II−VI族またはIII−Ｖ族の化合物半導体層を
エピタキシャル成長する化合物半導体結晶層の成長方法
に関する。
板上に、II−VI族またはIII−Ｖ族の化合物半導体層を
エピタキシャル成長する化合物半導体結晶層の成長方法
に関する。
【０００２】
【従来の技術】近年、化合物半導体集積回路の市場拡大
に伴い、その生産性を向上するために大口径基板が必要
とされている。しかし、化合物半導体基板は硬度が低
く、また大きな結晶を得にくいため、基板の大口径化は
容易ではない。このため、IV族半導体基板上に化合物半
導体の結晶層をエピタキシャル成長させる結晶成長技術
の研究開発が盛んに行われている。
に伴い、その生産性を向上するために大口径基板が必要
とされている。しかし、化合物半導体基板は硬度が低
く、また大きな結晶を得にくいため、基板の大口径化は
容易ではない。このため、IV族半導体基板上に化合物半
導体の結晶層をエピタキシャル成長させる結晶成長技術
の研究開発が盛んに行われている。
【０００３】IV族半導体基板であるシリコン基板は製造
コストが低く大口径基板を容易に製造することができ、
また強度的にも優れているので、このシリコン基板上に
良質な化合物半導体層を形成した大口径の半導体基板を
形成することができれば、この半導体基板に化合物半導
体素子を大量に形成できるようになる。シリコン基板上
にIII−Ｖ族化合物半導体結晶を成長させる従来の方法
としては、還元性ガスとＶ族系ガスの雰囲気中でシリコ
ン基板を熱処理した後に、低温でIII−Ｖ族化合物半導
体の低温成長層をまず形成し、続いて、この低温成長層
上にIII−Ｖ族化合物半導体をエピタキシャル成長させ
る方法が知られている。しかしながら、この従来の方法
により（１００）面から［０１１］方向にオフセットし
たシリコン基板上にIII−Ｖ族化合物半導体層を成長さ
せた場合、成長された化合物半導体層をＫＯＨ処理する
と、ＫＯＨ処理により発生したエッチピットの長軸方向
がオフセットの方向に垂直になる。このようにオフセッ
トしたシリコン基板上に形成された化合物半導体層のエ
ッチピットの長軸の方向が、オフセットの方向に垂直に
なると、成長された化合物半導体層が表面モホロジーと
結晶の点で劣っていることが現象的に知られている。こ
のように、従来の方法では表面モホロジーと結晶性の点
で優れた化合物半導体層を形成することができない。
コストが低く大口径基板を容易に製造することができ、
また強度的にも優れているので、このシリコン基板上に
良質な化合物半導体層を形成した大口径の半導体基板を
形成することができれば、この半導体基板に化合物半導
体素子を大量に形成できるようになる。シリコン基板上
にIII−Ｖ族化合物半導体結晶を成長させる従来の方法
としては、還元性ガスとＶ族系ガスの雰囲気中でシリコ
ン基板を熱処理した後に、低温でIII−Ｖ族化合物半導
体の低温成長層をまず形成し、続いて、この低温成長層
上にIII−Ｖ族化合物半導体をエピタキシャル成長させ
る方法が知られている。しかしながら、この従来の方法
により（１００）面から［０１１］方向にオフセットし
たシリコン基板上にIII−Ｖ族化合物半導体層を成長さ
せた場合、成長された化合物半導体層をＫＯＨ処理する
と、ＫＯＨ処理により発生したエッチピットの長軸方向
がオフセットの方向に垂直になる。このようにオフセッ
トしたシリコン基板上に形成された化合物半導体層のエ
ッチピットの長軸の方向が、オフセットの方向に垂直に
なると、成長された化合物半導体層が表面モホロジーと
結晶の点で劣っていることが現象的に知られている。こ
のように、従来の方法では表面モホロジーと結晶性の点
で優れた化合物半導体層を形成することができない。
【０００４】このような従来の方法の問題点を解決する
ものとして、特開平２−１７５６９０号公報に記載され
た方法がある。この方法は、還元性ガス雰囲気中でシリ
コン基板を熱処理した後に、低温で初めてＶ族系ガスを
導入してIII−Ｖ族化合物半導体の低温成長層をまず形
成し、続いて、この低温成長層上にIII−Ｖ族化合物半
導体層をエピタキシャル成長させるものである。
ものとして、特開平２−１７５６９０号公報に記載され
た方法がある。この方法は、還元性ガス雰囲気中でシリ
コン基板を熱処理した後に、低温で初めてＶ族系ガスを
導入してIII−Ｖ族化合物半導体の低温成長層をまず形
成し、続いて、この低温成長層上にIII−Ｖ族化合物半
導体層をエピタキシャル成長させるものである。
【０００５】また、結晶性を改善する他の方法として
は、成膜途中で一時成膜を中断し、成膜温度より高い温
度における熱処理を行い、その後に再度追加して化合物
半導体層を成膜する方法が提案されている。例えば特開
平１−２４６８１８号公報では、化合物半導体層の成長
を中断した後、加熱工程と冷却工程からなる熱処理を少
なくとも１サイクル行う、熱サイクル成長法を提案して
いる。
は、成膜途中で一時成膜を中断し、成膜温度より高い温
度における熱処理を行い、その後に再度追加して化合物
半導体層を成膜する方法が提案されている。例えば特開
平１−２４６８１８号公報では、化合物半導体層の成長
を中断した後、加熱工程と冷却工程からなる熱処理を少
なくとも１サイクル行う、熱サイクル成長法を提案して
いる。
【０００６】また、特開平１−２５６１１３号公報に記
載された方法は、化合物半導体の成長を数百ｎｍ行うご
とに成膜を中断し、成長温度より１００〜３００℃程度
高い温度による熱処理を施し、成長した膜の転位密度を
減少するものである。また、特開平２−１７８９１６号
公報に記載された方法は、低温にてアモルファス状態の
化合物半導体層を成膜する工程と、高温熱処理によりア
モルファス状態の化合物半導体層を結晶化する工程とを
繰り返し、単結晶化合物半導体をシリコン基板上にエピ
タキシャル成長するものである。
載された方法は、化合物半導体の成長を数百ｎｍ行うご
とに成膜を中断し、成長温度より１００〜３００℃程度
高い温度による熱処理を施し、成長した膜の転位密度を
減少するものである。また、特開平２−１７８９１６号
公報に記載された方法は、低温にてアモルファス状態の
化合物半導体層を成膜する工程と、高温熱処理によりア
モルファス状態の化合物半導体層を結晶化する工程とを
繰り返し、単結晶化合物半導体をシリコン基板上にエピ
タキシャル成長するものである。
【０００７】これらの方法によれば、従来の方法に比べ
て成長される化合物半導体層の結晶性が改善されてい
る。
て成長される化合物半導体層の結晶性が改善されてい
る。
【０００８】
【発明が解決しようとする課題】しかしながら、特開平
２−１７５６９０号公報に記載された方法では、成長さ
れる化合物半導体層の結晶性が改善されるものの、還元
性ガス雰囲気中でシリコン基板を熱処理した後、低温成
長層が形成される前にシリコン基板表面が汚染され、成
長される化合物半導体層の表面モホロジーが悪化すると
いう問題があった。
２−１７５６９０号公報に記載された方法では、成長さ
れる化合物半導体層の結晶性が改善されるものの、還元
性ガス雰囲気中でシリコン基板を熱処理した後、低温成
長層が形成される前にシリコン基板表面が汚染され、成
長される化合物半導体層の表面モホロジーが悪化すると
いう問題があった。
【０００９】また、特開平１−２４６８１８号公報、特
開平１−２５６１１３号公報、特開平２−１７８９１６
号公報に記載された方法では膜中の転位密度を大幅に低
減でき、結晶性は改善することが示されているが、成長
した膜の表面の平坦性向上やピット密度の減少などに関
する効果は全く報告されていなかった。本発明の目的
は、シリコン基板上に結晶性の点でも表面モホロジーの
点でも優れた化合物半導体層を形成することができる化
合物半導体結晶層の成長方法を提供することにある。
開平１−２５６１１３号公報、特開平２−１７８９１６
号公報に記載された方法では膜中の転位密度を大幅に低
減でき、結晶性は改善することが示されているが、成長
した膜の表面の平坦性向上やピット密度の減少などに関
する効果は全く報告されていなかった。本発明の目的
は、シリコン基板上に結晶性の点でも表面モホロジーの
点でも優れた化合物半導体層を形成することができる化
合物半導体結晶層の成長方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的は、IV族半導体
基板上に化合物半導体の結晶層を形成する化合物半導体
結晶層の成長方法において、第１の温度で前記IV族半導
体基板の表面の酸化膜を除去する酸化膜除去工程と、前
記第１の温度より低い第２の温度で、成長する前記化合
物半導体の構成元素をそれぞれ含有する複数の原料ガス
を導入しながら、前記IV族半導体基板上に前記化合物半
導体の低温成長層を形成する低温成長層形成工程と、前
記第２の温度より高く、前記第１の温度よりも低い第３
の温度で、前記原料ガスを導入しながら、前記低温成長
層上に前記化合物半導体の第１の単結晶層を成長する第
１の単結晶層成長工程と、前記第３の温度より高く、前
記第１の温度よりも低い第４の温度で、前記原料ガスを
導入しながら、前記第１の単結晶層上に前記化合物半導
体の第２の単結晶層を成長する第２の単結晶層成長工程
と、前記第２の温度より高く、前記第４の温度よりも低
い第５の温度で、前記原料ガスを導入しながら、前記第
２の単結晶層上に前記化合物半導体の第３の単結晶層を
成長する第３の単結晶層成長工程と、前記第１の単結晶
層成長工程より後に、前記第４の温度より高い温度にお
ける加熱工程と、前記第２の温度より低い温度まで降温
する冷却工程とを有する熱処理サイクルを少なくとも１
回繰り返す熱サイクルアニール工程とを有することを特
徴とする化合物半導体結晶層の成長方法により達成され
る。
基板上に化合物半導体の結晶層を形成する化合物半導体
結晶層の成長方法において、第１の温度で前記IV族半導
体基板の表面の酸化膜を除去する酸化膜除去工程と、前
記第１の温度より低い第２の温度で、成長する前記化合
物半導体の構成元素をそれぞれ含有する複数の原料ガス
を導入しながら、前記IV族半導体基板上に前記化合物半
導体の低温成長層を形成する低温成長層形成工程と、前
記第２の温度より高く、前記第１の温度よりも低い第３
の温度で、前記原料ガスを導入しながら、前記低温成長
層上に前記化合物半導体の第１の単結晶層を成長する第
１の単結晶層成長工程と、前記第３の温度より高く、前
記第１の温度よりも低い第４の温度で、前記原料ガスを
導入しながら、前記第１の単結晶層上に前記化合物半導
体の第２の単結晶層を成長する第２の単結晶層成長工程
と、前記第２の温度より高く、前記第４の温度よりも低
い第５の温度で、前記原料ガスを導入しながら、前記第
２の単結晶層上に前記化合物半導体の第３の単結晶層を
成長する第３の単結晶層成長工程と、前記第１の単結晶
層成長工程より後に、前記第４の温度より高い温度にお
ける加熱工程と、前記第２の温度より低い温度まで降温
する冷却工程とを有する熱処理サイクルを少なくとも１
回繰り返す熱サイクルアニール工程とを有することを特
徴とする化合物半導体結晶層の成長方法により達成され
る。
【００１１】また、上述した化合物半導体結晶層の成長
方法において、前記熱サイクルアニール工程は、前記第
２の単結晶層成長工程において、前記第２の単結晶層の
成長開始から成長終了までの間に行うことを特徴とする
化合物半導体結晶層の成長方法により達成される。
方法において、前記熱サイクルアニール工程は、前記第
２の単結晶層成長工程において、前記第２の単結晶層の
成長開始から成長終了までの間に行うことを特徴とする
化合物半導体結晶層の成長方法により達成される。
【００１２】また、上述した化合物半導体結晶層の成長
方法において、前記熱サイクルアニール工程は、前記第
３の単結晶層成長工程において、前記第３の単結晶層の
成長開始から成長終了までの間に行うことを特徴とする
化合物半導体結晶層の成長方法により達成される。ま
た、上述した化合物半導体結晶層の成長方法において、
前記熱サイクルアニール工程は、前記IV族半導体基板上
に成膜した化合物半導体層の膜厚が１．５μｍ以上に達
した後に行うことを特徴とする化合物半導体結晶層の成
長方法により達成される。
方法において、前記熱サイクルアニール工程は、前記第
３の単結晶層成長工程において、前記第３の単結晶層の
成長開始から成長終了までの間に行うことを特徴とする
化合物半導体結晶層の成長方法により達成される。ま
た、上述した化合物半導体結晶層の成長方法において、
前記熱サイクルアニール工程は、前記IV族半導体基板上
に成膜した化合物半導体層の膜厚が１．５μｍ以上に達
した後に行うことを特徴とする化合物半導体結晶層の成
長方法により達成される。
【００１３】また、上述した化合物半導体結晶層の成長
方法において、前記化合物半導体はIII−Ｖ族化合物半
導体であり、前記原料ガスはIII族元素を含有するIII族
系ガス及びＶ族元素を含有するＶ族系ガスであることを
特徴とする化合物半導体結晶層の成長方法により達成さ
れる。また、上述した化合物半導体結晶層の成長方法に
おいて、前記Ｖ族系ガスはＶ族ハイドライド系ガスであ
ることを特徴とする化合物半導体結晶層の成長方法によ
り達成される。
方法において、前記化合物半導体はIII−Ｖ族化合物半
導体であり、前記原料ガスはIII族元素を含有するIII族
系ガス及びＶ族元素を含有するＶ族系ガスであることを
特徴とする化合物半導体結晶層の成長方法により達成さ
れる。また、上述した化合物半導体結晶層の成長方法に
おいて、前記Ｖ族系ガスはＶ族ハイドライド系ガスであ
ることを特徴とする化合物半導体結晶層の成長方法によ
り達成される。
【００１４】また、上述した化合物半導体結晶層の成長
方法において、前記Ｖ族系ガスはＶ族ハライド系ガスで
あることを特徴とする化合物半導体結晶層の成長方法に
より達成される。また、上述した化合物半導体結晶層の
成長方法において、前記Ｖ族系ガスは固体Ｖ族の蒸気で
あることを特徴とする化合物半導体結晶層の成長方法に
より達成される。
方法において、前記Ｖ族系ガスはＶ族ハライド系ガスで
あることを特徴とする化合物半導体結晶層の成長方法に
より達成される。また、上述した化合物半導体結晶層の
成長方法において、前記Ｖ族系ガスは固体Ｖ族の蒸気で
あることを特徴とする化合物半導体結晶層の成長方法に
より達成される。
【００１５】また、上述した化合物半導体結晶層の成長
方法において、前記化合物半導体はII−VI族化合物半導
体であり、前記原料ガスはII族元素を含有するII族系ガ
ス及びVI族元素を含有するVI族系ガスであることを特徴
とする化合物半導体結晶層の成長方法により達成され
る。
方法において、前記化合物半導体はII−VI族化合物半導
体であり、前記原料ガスはII族元素を含有するII族系ガ
ス及びVI族元素を含有するVI族系ガスであることを特徴
とする化合物半導体結晶層の成長方法により達成され
る。
【００１６】
【作用】本発明によれば、第１の温度でIV族半導体基板
の表面の酸化膜を除去し、第１の温度より低い第２の温
度で、成長する化合物半導体の構成元素を含有するガス
を導入しながら化合物半導体の低温成長層を形成し、第
２の温度より高く第１の温度よりも低い第３の温度で、
成長する化合物半導体の構成元素を含有するガスを導入
しながら低温成長層上に化合物半導体の第１の単結晶層
を成長し、第３の温度より高く第１の温度よりも低い第
４の温度で、成長する化合物半導体の構成元素を含有す
るガスを導入しながら第１の単結晶層上に化合物半導体
の第２の単結晶層を成長し、第２の温度より高く第４の
温度よりも低い第５の温度で、成長する化合物半導体の
構成元素を含有するガスを導入しながら第２の単結晶層
上に化合物半導体の第３の単結晶層を成長し、化合物半
導体成長途中または成長後に、第４の温度より高い温度
における加熱工程と第２の温度より低い温度まで降温す
る冷却工程を有する熱処理サイクルを少なくとも１回繰
り返す熱サイクルアニールを行うので、IV族半導体基板
上に、結晶性の点でも表面モホロジーの点でも優れた化
合物半導体層を形成することができる。
の表面の酸化膜を除去し、第１の温度より低い第２の温
度で、成長する化合物半導体の構成元素を含有するガス
を導入しながら化合物半導体の低温成長層を形成し、第
２の温度より高く第１の温度よりも低い第３の温度で、
成長する化合物半導体の構成元素を含有するガスを導入
しながら低温成長層上に化合物半導体の第１の単結晶層
を成長し、第３の温度より高く第１の温度よりも低い第
４の温度で、成長する化合物半導体の構成元素を含有す
るガスを導入しながら第１の単結晶層上に化合物半導体
の第２の単結晶層を成長し、第２の温度より高く第４の
温度よりも低い第５の温度で、成長する化合物半導体の
構成元素を含有するガスを導入しながら第２の単結晶層
上に化合物半導体の第３の単結晶層を成長し、化合物半
導体成長途中または成長後に、第４の温度より高い温度
における加熱工程と第２の温度より低い温度まで降温す
る冷却工程を有する熱処理サイクルを少なくとも１回繰
り返す熱サイクルアニールを行うので、IV族半導体基板
上に、結晶性の点でも表面モホロジーの点でも優れた化
合物半導体層を形成することができる。
【００１７】
１．第１の実施例
本発明の第１の実施例による化合物半導体結晶層の成長
方法を図１及び図２を用いて説明する。本実施例におい
ては、（１００）面から［０１１］方向に２°オフセッ
トした４インチのシリコン基板１０を用い、ＭＯＣＶＤ
装置によりシリコン基板１０上にIII−Ｖ族化合物半導
体としてＧａＡｓの低温成長層１２と３層のＧａＡｓ単
結晶層１４ａ、１４ｂ、１４ｃを形成した。このよう
に、本実施例では、シリコン基板１０上に４段階の工程
によりＧａＡｓ層１２、１４ａ、１４ｂ、１４ｃを形成
するので、４段階成長法と称する。なお、従来の方法の
ように、シリコン基板１０上にＧａＡｓの低温成長層１
２と１層のＧａＡｓ単結晶層１４を形成する方法を、２
段階成長法と称する。
方法を図１及び図２を用いて説明する。本実施例におい
ては、（１００）面から［０１１］方向に２°オフセッ
トした４インチのシリコン基板１０を用い、ＭＯＣＶＤ
装置によりシリコン基板１０上にIII−Ｖ族化合物半導
体としてＧａＡｓの低温成長層１２と３層のＧａＡｓ単
結晶層１４ａ、１４ｂ、１４ｃを形成した。このよう
に、本実施例では、シリコン基板１０上に４段階の工程
によりＧａＡｓ層１２、１４ａ、１４ｂ、１４ｃを形成
するので、４段階成長法と称する。なお、従来の方法の
ように、シリコン基板１０上にＧａＡｓの低温成長層１
２と１層のＧａＡｓ単結晶層１４を形成する方法を、２
段階成長法と称する。
【００１８】本実施例の化合物半導体結晶層の成長中に
おいて、反応器内にガス流量１５．６ｓｌｍの水素ガス
を常に流し、圧力を７６Ｔｏｒｒとした。まず、シリコ
ン基板１０を１０００℃まで昇温する。続いて、温度を
１０００℃に維持したまま、水素ガスのような還元性ガ
ス雰囲気中で約１０分間熱処理する。これによりシリコ
ン基板１０表面の酸化膜が除去される（酸化膜除去工
程）。
おいて、反応器内にガス流量１５．６ｓｌｍの水素ガス
を常に流し、圧力を７６Ｔｏｒｒとした。まず、シリコ
ン基板１０を１０００℃まで昇温する。続いて、温度を
１０００℃に維持したまま、水素ガスのような還元性ガ
ス雰囲気中で約１０分間熱処理する。これによりシリコ
ン基板１０表面の酸化膜が除去される（酸化膜除去工
程）。
【００１９】次に、温度を１０００℃から、低温成長層
形成工程の処理温度である４００℃まで降温する。降温
後、Ｖ族系ガスであるＡｓＨ3をガス流量だけ４００ｓ
ｃｃｍ流し、III族系ガスであるＴＭＧをガス流量だけ
１００ｓｃｃｍ流す。Ｖ／III比は１５となる。温度を
４５０℃に維持したまま、約１．２分間だけＡｓＨ3と
ＴＭＧを導入し、シリコン基板１０上に約１０ｎｍ厚の
ＧａＡｓの低温成長層１２を形成する。
形成工程の処理温度である４００℃まで降温する。降温
後、Ｖ族系ガスであるＡｓＨ3をガス流量だけ４００ｓ
ｃｃｍ流し、III族系ガスであるＴＭＧをガス流量だけ
１００ｓｃｃｍ流す。Ｖ／III比は１５となる。温度を
４５０℃に維持したまま、約１．２分間だけＡｓＨ3と
ＴＭＧを導入し、シリコン基板１０上に約１０ｎｍ厚の
ＧａＡｓの低温成長層１２を形成する。
【００２０】次に、６５０℃に昇温して、ＡｓＨ3のガ
ス流量を５０ｓｃｃｍとし、ＴＭＧのガス流量を１４ｓ
ｃｃｍとすることにより、Ｖ／III比を１３にする。温
度を６５０℃に維持したまま、約１０分間だけＡｓＨ3
とＴＭＧを導入し、ＧａＡｓの低温成長層１２上に、厚
さ０．５μｍの第１のＧａＡｓ単結晶層１４ａをエピタ
キシャル成長させる。
ス流量を５０ｓｃｃｍとし、ＴＭＧのガス流量を１４ｓ
ｃｃｍとすることにより、Ｖ／III比を１３にする。温
度を６５０℃に維持したまま、約１０分間だけＡｓＨ3
とＴＭＧを導入し、ＧａＡｓの低温成長層１２上に、厚
さ０．５μｍの第１のＧａＡｓ単結晶層１４ａをエピタ
キシャル成長させる。
【００２１】約６００〜７００℃の範囲内である６５０
℃で第１のＧａＡｓ単結晶層１４ａを形成することによ
り、コアレッセンスを抑制して平坦性を改善することが
できる。次に、７００℃に昇温して、ＡｓＨ3のガス流
量を１００ｓｃｃｍとし、ＴＭＧのガス流量を１４ｓｃ
ｃｍとすることにより、Ｖ／III比を２７に上昇させ
る。温度を７００℃に維持したまま、約４０分間だけＡ
ｓＨ3とＴＭＧを導入し、第１のＧａＡｓ単結晶層１４
ａ上に、厚さ２．０μｍの第２のＧａＡｓ単結晶層１４
ｂをエピタキシャル成長させる。
℃で第１のＧａＡｓ単結晶層１４ａを形成することによ
り、コアレッセンスを抑制して平坦性を改善することが
できる。次に、７００℃に昇温して、ＡｓＨ3のガス流
量を１００ｓｃｃｍとし、ＴＭＧのガス流量を１４ｓｃ
ｃｍとすることにより、Ｖ／III比を２７に上昇させ
る。温度を７００℃に維持したまま、約４０分間だけＡ
ｓＨ3とＴＭＧを導入し、第１のＧａＡｓ単結晶層１４
ａ上に、厚さ２．０μｍの第２のＧａＡｓ単結晶層１４
ｂをエピタキシャル成長させる。
【００２２】約７００℃以上の温度で第２のＧａＡｓ単
結晶層１４ｂを形成することにより、ピットを低減する
ことができる。次に、温度を６５０℃に降温して、Ａｓ
Ｈ3とＴＭＧのガス流量を維持したまま、約１０分間だ
け導入し、第２のＧａＡｓ単結晶層１４ｂ上に、厚さ
０．５μｍの第３のＧａＡｓ単結晶層１４ｃをエピタキ
シャル成長させる。
結晶層１４ｂを形成することにより、ピットを低減する
ことができる。次に、温度を６５０℃に降温して、Ａｓ
Ｈ3とＴＭＧのガス流量を維持したまま、約１０分間だ
け導入し、第２のＧａＡｓ単結晶層１４ｂ上に、厚さ
０．５μｍの第３のＧａＡｓ単結晶層１４ｃをエピタキ
シャル成長させる。
【００２３】次に、ＴＭＧの導入を停止した後に処理温
度を降温し、ある程度温度が降下した後にＡｓＨ3の導
入を停止して、シリコン基板１０上へのＧａＡｓ層１
２、１４ａ，１４ｂ，１４ｃの形成を終了する。本実施
例の４段階成長法により形成されたＧａＡｓ層表面を原
子間力顕微鏡で観察した結果を図３として示す。比較の
ため、従来の２段階成長法により形成したＧａＡｓ層表
面を原子間力顕微鏡で観察した結果を図４として示す。
図３（本発明）の写真には僅かに４個のピットが観察さ
れるだけであるのに対し、図４（従来）の写真には２０
個ものピットが観察される。
度を降温し、ある程度温度が降下した後にＡｓＨ3の導
入を停止して、シリコン基板１０上へのＧａＡｓ層１
２、１４ａ，１４ｂ，１４ｃの形成を終了する。本実施
例の４段階成長法により形成されたＧａＡｓ層表面を原
子間力顕微鏡で観察した結果を図３として示す。比較の
ため、従来の２段階成長法により形成したＧａＡｓ層表
面を原子間力顕微鏡で観察した結果を図４として示す。
図３（本発明）の写真には僅かに４個のピットが観察さ
れるだけであるのに対し、図４（従来）の写真には２０
個ものピットが観察される。
【００２４】本実施例の４段階成長法により形成された
ＧａＡｓ層表面の平坦性について測定した。図５乃至図
７は、（ａ）従来の２段階成長法（成長温度６５０
℃）、（ｂ）従来の２段階成長法（成長温度７００
℃）、（ｃ）本実施例の４段階成長法における、ＧａＡ
ｓ層の表面の平坦性を比較して示したものである。
ＧａＡｓ層表面の平坦性について測定した。図５乃至図
７は、（ａ）従来の２段階成長法（成長温度６５０
℃）、（ｂ）従来の２段階成長法（成長温度７００
℃）、（ｃ）本実施例の４段階成長法における、ＧａＡ
ｓ層の表面の平坦性を比較して示したものである。
【００２５】図５はＧａＡｓ層表面のピット密度を示し
ている。従来の方法（ａ）でのピット密度は３０×１０
5ｃｍ-2であるのに対し、従来方法（ｂ）でのピット密
度は１０×１０5ｃｍ-2と改善されたが、本実施例
（ｃ）では６×１０5ｃｍ-2と更に改善された。図６は
原子間力顕微鏡によって測定したＧａＡｓ層表面の凹凸
の値を示している。従来の方法（ａ）での凹凸は５４ｎ
ｍ，従来方法（ｂ）での凹凸は６０ｎｍであるのに対
し、本実施例（ｃ）での凹凸は２５ｎｍと飛躍的に改善
された。図７は原子間力顕微鏡によって測定したＧａＡ
ｓ層表面の凹凸の標準偏差を示している。従来の方法
（ａ）での凹凸の標準偏差は４．１ｎｍ，従来方法
（ｂ）での凹凸の標準偏差は４．０ｎｍであるのに対
し、本実施例（ｃ）での凹凸の標準偏差は３．１ｎｍと
改善された。
ている。従来の方法（ａ）でのピット密度は３０×１０
5ｃｍ-2であるのに対し、従来方法（ｂ）でのピット密
度は１０×１０5ｃｍ-2と改善されたが、本実施例
（ｃ）では６×１０5ｃｍ-2と更に改善された。図６は
原子間力顕微鏡によって測定したＧａＡｓ層表面の凹凸
の値を示している。従来の方法（ａ）での凹凸は５４ｎ
ｍ，従来方法（ｂ）での凹凸は６０ｎｍであるのに対
し、本実施例（ｃ）での凹凸は２５ｎｍと飛躍的に改善
された。図７は原子間力顕微鏡によって測定したＧａＡ
ｓ層表面の凹凸の標準偏差を示している。従来の方法
（ａ）での凹凸の標準偏差は４．１ｎｍ，従来方法
（ｂ）での凹凸の標準偏差は４．０ｎｍであるのに対
し、本実施例（ｃ）での凹凸の標準偏差は３．１ｎｍと
改善された。
【００２６】このように、従来方法（ａ）によるＧａＡ
ｓ層は平坦性が悪く、従来方法（ｂ）によりやや改善さ
れるているが、本実施例（ｃ）によればＧａＡｓ層の平
坦性が更に顕著に改善されていることがわかる。次に、
本実施例の４段階成長法において、最上層の第３のＧａ
Ａｓ単結晶層１４ｃの成長温度を変化させた場合のＧａ
Ａｓ層表面のピット数について測定した。測定結果を図
８に示す。
ｓ層は平坦性が悪く、従来方法（ｂ）によりやや改善さ
れるているが、本実施例（ｃ）によればＧａＡｓ層の平
坦性が更に顕著に改善されていることがわかる。次に、
本実施例の４段階成長法において、最上層の第３のＧａ
Ａｓ単結晶層１４ｃの成長温度を変化させた場合のＧａ
Ａｓ層表面のピット数について測定した。測定結果を図
８に示す。
【００２７】図８から明らかなように、最上層である第
３のＧａＡｓ単結晶層の成長温度を低くするほどピット
数が減少し、特に７００℃未満でピット数が大幅に減少
することが観察された。したがって、最上層である第３
のＧａＡｓ単結晶層の成長温度を低くすることが望まし
い。次に、本実施例の４段階成長法においては、図１に
示すように。低温成長層１２直上に第１のＧａＡｓ単結
晶層１４ａを形成する際に、第２のＧａＡｓ単結晶層１
４ｂ、第３のＧａＡｓ単結晶層１４ｃを形成する場合よ
り、Ｖ／III比を低くして表面モホロジーを改善してい
る。第１のＧａＡｓ単結晶層１４ａを形成する際のＶ／
III比を変化させた場合のＧａＡｓ層の表面粗さとピッ
ト密度について測定した。測定結果を図９に示す。
３のＧａＡｓ単結晶層の成長温度を低くするほどピット
数が減少し、特に７００℃未満でピット数が大幅に減少
することが観察された。したがって、最上層である第３
のＧａＡｓ単結晶層の成長温度を低くすることが望まし
い。次に、本実施例の４段階成長法においては、図１に
示すように。低温成長層１２直上に第１のＧａＡｓ単結
晶層１４ａを形成する際に、第２のＧａＡｓ単結晶層１
４ｂ、第３のＧａＡｓ単結晶層１４ｃを形成する場合よ
り、Ｖ／III比を低くして表面モホロジーを改善してい
る。第１のＧａＡｓ単結晶層１４ａを形成する際のＶ／
III比を変化させた場合のＧａＡｓ層の表面粗さとピッ
ト密度について測定した。測定結果を図９に示す。
【００２８】図９から明らかなように、Ｖ／III比が低
い方が表面粗さ二乗平均もピット密度も改善しているこ
とがわかる。Ｖ／III比を低くすることにより、これ
は、下層の低温成長層１２の凝集を防ぐことができるた
めであると考えられている。なお、シリコン基板上にＧ
ａＡｓ単結晶層を形成する際のＶ／III比については、
従来、Ｖ／III比を低くして成長すると表面モホロジー
が悪化するという報告がある（S.Nozaki, N.Noto, T.Eg
awa, A.T.Wu, T.Soga, and T.Jimbo, JapaneseJournal
of Applied Physics, vol.29, No.1, January 1990, p
p.138-144）。しかし、本願発明者によれば、上述した
ように、第１のＧａＡｓ単結晶層１４ａを形成する際の
Ｖ／III比を低くするとが表面モホロジーが改善される
ことがわかった。
い方が表面粗さ二乗平均もピット密度も改善しているこ
とがわかる。Ｖ／III比を低くすることにより、これ
は、下層の低温成長層１２の凝集を防ぐことができるた
めであると考えられている。なお、シリコン基板上にＧ
ａＡｓ単結晶層を形成する際のＶ／III比については、
従来、Ｖ／III比を低くして成長すると表面モホロジー
が悪化するという報告がある（S.Nozaki, N.Noto, T.Eg
awa, A.T.Wu, T.Soga, and T.Jimbo, JapaneseJournal
of Applied Physics, vol.29, No.1, January 1990, p
p.138-144）。しかし、本願発明者によれば、上述した
ように、第１のＧａＡｓ単結晶層１４ａを形成する際の
Ｖ／III比を低くするとが表面モホロジーが改善される
ことがわかった。
【００２９】このように本実施例によれば、ピットが少
なく、かつ、表面平坦性がよく、キャリア濃度が低い化
合物半導体ヘテロエピタキシャル層を表面に有する成長
用基板を提供することができ、化合物半導体を用いた高
速半導体装置の実用化に寄与するところが大きい。 ２．第２の実施例 本発明の第２の実施例による化合物半導体結晶層の成長
方法を図１０を用いて説明する。
なく、かつ、表面平坦性がよく、キャリア濃度が低い化
合物半導体ヘテロエピタキシャル層を表面に有する成長
用基板を提供することができ、化合物半導体を用いた高
速半導体装置の実用化に寄与するところが大きい。 ２．第２の実施例 本発明の第２の実施例による化合物半導体結晶層の成長
方法を図１０を用いて説明する。
【００３０】本実施例は、ＭＯＣＶＤ法を用いてシリコ
ン基板上にＧａＡｓ層を成長させる場合である。シリコ
ン基板は（００１）面から〔１１０〕方向へ２度オフし
たものを用い、III族原料にはトリメチルガリウム（Ｔ
ＭＧ）、Ｖ族原料にはアルシン（ＡｓＨ3）あるいはタ
ーシャリブチルアルシン（ＴＢＡｓ，（ＣＨ3）3ＣＡｓ
Ｈ2）を用いる。
ン基板上にＧａＡｓ層を成長させる場合である。シリコ
ン基板は（００１）面から〔１１０〕方向へ２度オフし
たものを用い、III族原料にはトリメチルガリウム（Ｔ
ＭＧ）、Ｖ族原料にはアルシン（ＡｓＨ3）あるいはタ
ーシャリブチルアルシン（ＴＢＡｓ，（ＣＨ3）3ＣＡｓ
Ｈ2）を用いる。
【００３１】本実施例では、図１０に示すように、シリ
コン基板上へＧａＡｓの低温成長層を形成した後にＧａ
Ａｓの単結晶層を成長する、いわゆる二段階成長法によ
る行った。まず、第１の反応室内に水素ガスを１２ｓｌ
ｍ程度導入して水素ガス雰囲気にするとともに、シリコ
ン基板を１０００℃程度の高温まで昇温し、この１００
０℃程度の高温下でシリコン基板を１０分間高温熱処理
することにより、シリコン基板表面に生じている自然酸
化膜等を除去する。この時の反応室内雰囲気は、Ｈ 2ガ
スのみとし、Ｖ族源ガスの供給は行わない。
コン基板上へＧａＡｓの低温成長層を形成した後にＧａ
Ａｓの単結晶層を成長する、いわゆる二段階成長法によ
る行った。まず、第１の反応室内に水素ガスを１２ｓｌ
ｍ程度導入して水素ガス雰囲気にするとともに、シリコ
ン基板を１０００℃程度の高温まで昇温し、この１００
０℃程度の高温下でシリコン基板を１０分間高温熱処理
することにより、シリコン基板表面に生じている自然酸
化膜等を除去する。この時の反応室内雰囲気は、Ｈ 2ガ
スのみとし、Ｖ族源ガスの供給は行わない。
【００３２】次いで、シリコン基板を３５０〜４５０℃
の低温まで降温したところで、シリコン基板を第１の反
応室から第２の反応室に搬送する。続いて、第２の反応
室内にＶ族源ガスを５０ｓｃｃｍ程度導入し、５〜１５
分後よりＶ族源ガスを４００ｓｃｃｍ程度まで増加させ
るとともにＴＭＧを１８ｓｃｃｍ程度更に供給して、厚
さ５〜２０ｎｍ程度のＧａＡｓ初期層を低温成長させ
る。
の低温まで降温したところで、シリコン基板を第１の反
応室から第２の反応室に搬送する。続いて、第２の反応
室内にＶ族源ガスを５０ｓｃｃｍ程度導入し、５〜１５
分後よりＶ族源ガスを４００ｓｃｃｍ程度まで増加させ
るとともにＴＭＧを１８ｓｃｃｍ程度更に供給して、厚
さ５〜２０ｎｍ程度のＧａＡｓ初期層を低温成長させ
る。
【００３３】続いて、ＴＭＧの供給を停止するとともに
Ｖ族源ガスを５０ｓｃｃｍ程度まで減らしシリコン基板
を６５０℃程度まで昇温したところで、Ｖ族源ガスを２
００ｓｃｃｍ程度まで増加させるとともに、ＴＭＧを
２．５ｓｃｃｍ程度供給して、厚さ３μｍのＧａＡｓ単
結晶層をエピタキシャル成長させる。次に、本実施例と
比較例において、Ｖ族源ガス種を変化させ、Ｖ族源ガス
種の導入温度及び低温初期層の成長温度を変化させた場
合のおける、ＧａＡｓ層の結晶性及び表面平坦性につい
て測定した。測定結果を表１、図１１、図１２に示す。
Ｖ族源ガスを５０ｓｃｃｍ程度まで減らしシリコン基板
を６５０℃程度まで昇温したところで、Ｖ族源ガスを２
００ｓｃｃｍ程度まで増加させるとともに、ＴＭＧを
２．５ｓｃｃｍ程度供給して、厚さ３μｍのＧａＡｓ単
結晶層をエピタキシャル成長させる。次に、本実施例と
比較例において、Ｖ族源ガス種を変化させ、Ｖ族源ガス
種の導入温度及び低温初期層の成長温度を変化させた場
合のおける、ＧａＡｓ層の結晶性及び表面平坦性につい
て測定した。測定結果を表１、図１１、図１２に示す。
【００３４】
【表１】
結晶性はＸ線二結晶法によるＸ線ロッキングカーブの半
値幅（ＦＷＨＭ）で評価し、その値が小さい程結晶性が
良いことを示す。表面平坦性は原子間力顕微鏡（ＡＦ
Ｍ）による二乗平均粗さ（視野５０μｍ）で評価し、そ
の値が小さい程表面平坦性が良いことを示す。
値幅（ＦＷＨＭ）で評価し、その値が小さい程結晶性が
良いことを示す。表面平坦性は原子間力顕微鏡（ＡＦ
Ｍ）による二乗平均粗さ（視野５０μｍ）で評価し、そ
の値が小さい程表面平坦性が良いことを示す。
【００３５】表１は測定結果を一覧する表であり、図１
１は低温初期層の成長温度に対する結晶性を示すグラフ
であり、図１２は低温初期層の成長温度に対する平坦性
を示すグラフである。図１１及び図１２において、曲線
（ａ）はＶ族ガスとしてＡｓＨ3を用いた場合であり、
曲線（ｂ）はＶ族ガスとしてＴＢＡｓを用いた場合であ
る。
１は低温初期層の成長温度に対する結晶性を示すグラフ
であり、図１２は低温初期層の成長温度に対する平坦性
を示すグラフである。図１１及び図１２において、曲線
（ａ）はＶ族ガスとしてＡｓＨ3を用いた場合であり、
曲線（ｂ）はＶ族ガスとしてＴＢＡｓを用いた場合であ
る。
【００３６】表１、図１１、図１２から明らかなよう
に、４５０℃で低温初期層を成長する比較例１、比較例
２では、Ｖ族源ガス導入温度を従来の２段階成長法にお
ける１０００℃から４５０℃に下げることにより、結晶
性は向上するものの、表面平坦性は悪化している。これ
に対し、実施例１乃至３では、低温初期層を４００℃以
下の低温で成長するとともに、Ｖ族ガスの導入温度も４
００℃以下の低温にすることで、結晶性を向上させつ
つ、表面平坦性も十分良好なものにすることができるこ
とが判った。
に、４５０℃で低温初期層を成長する比較例１、比較例
２では、Ｖ族源ガス導入温度を従来の２段階成長法にお
ける１０００℃から４５０℃に下げることにより、結晶
性は向上するものの、表面平坦性は悪化している。これ
に対し、実施例１乃至３では、低温初期層を４００℃以
下の低温で成長するとともに、Ｖ族ガスの導入温度も４
００℃以下の低温にすることで、結晶性を向上させつ
つ、表面平坦性も十分良好なものにすることができるこ
とが判った。
【００３７】使用するＶ族源ガスとしては、ＡｓＨ3よ
りはＴＢＡｓにする方が結晶性及び表面平坦性を更に良
好にすることができ、好ましいことがわかった。なお、
本実施例では、ＧａＡｓ単結晶層をエピタキシャル成長
させる温度よりも低い温度でＶ族源ガス種を導入してい
るにもかかわらず、従来の化合物半導体結晶層の成長方
法における場合のように表面モホロジーが悪化していな
い。これは、シリコン基板を１０００℃程度の高温にし
て自然酸化膜等を除去する工程と、シリコン基板上にＧ
ａＡｓ低温初期層とＧａＡｓ単結晶層を成長させる工程
とで、反応器を分離したからである。自然酸化膜除去工
程により浮遊した汚染物がシリコン基板上に付着する虞
れがないからである。
りはＴＢＡｓにする方が結晶性及び表面平坦性を更に良
好にすることができ、好ましいことがわかった。なお、
本実施例では、ＧａＡｓ単結晶層をエピタキシャル成長
させる温度よりも低い温度でＶ族源ガス種を導入してい
るにもかかわらず、従来の化合物半導体結晶層の成長方
法における場合のように表面モホロジーが悪化していな
い。これは、シリコン基板を１０００℃程度の高温にし
て自然酸化膜等を除去する工程と、シリコン基板上にＧ
ａＡｓ低温初期層とＧａＡｓ単結晶層を成長させる工程
とで、反応器を分離したからである。自然酸化膜除去工
程により浮遊した汚染物がシリコン基板上に付着する虞
れがないからである。
【００３８】本実施例によれば、シリコン基板上にIII
−Ｖ族化合物半導体薄層を成長する際、結晶性及び表面
モホロジーに十分優れた膜質のIII−Ｖ族化合物半導体
薄層を得ることができるという効果がある。 ３．第３の実施例 本発明の第３の実施例による化合物半導体結晶層の成長
方法を、図１３乃至図２４を用いて説明する。
−Ｖ族化合物半導体薄層を成長する際、結晶性及び表面
モホロジーに十分優れた膜質のIII−Ｖ族化合物半導体
薄層を得ることができるという効果がある。 ３．第３の実施例 本発明の第３の実施例による化合物半導体結晶層の成長
方法を、図１３乃至図２４を用いて説明する。
【００３９】本実施例では、第１の実施例にて示した４
段階成長法に熱サイクルアニールを付加した化合物半導
体結晶層の成長方法を示す。 ［実施例４］本発明の実施例４による化合物半導体結晶
層の成長方法を図１３、図１９、図２０を用いて説明す
る。
段階成長法に熱サイクルアニールを付加した化合物半導
体結晶層の成長方法を示す。 ［実施例４］本発明の実施例４による化合物半導体結晶
層の成長方法を図１３、図１９、図２０を用いて説明す
る。
【００４０】本実施例では、有機金属化学気相成長（Ｍ
ＯＣＶＤ）装置を用い、IV族半導体基板であるシリコン
基板１０上にIII−Ｖ族化合物半導体のＧａＡｓ層１
２、１４ａ、１４ｂ、１４ｃを形成した。なお、シリコ
ン基板１０は４インチ口径で、（１００）面から［０１
１］方向に２゜オフセットされたものを用いた。まず、
シリコン基板１０を１０００℃まで昇温する。続いて、
温度を１０００℃に維持したまま、水素ガスのような還
元性ガス雰囲気中で約１０分間熱処理する。これにより
シリコン基板表面の自然酸化膜を除去する（酸化膜除去
工程）。このときには、III族系ガスであるＴＭＧ（ト
リメチルガリウム）もＶ族系ガスであるＡｓＨ3（アル
シン）も導入されていない。
ＯＣＶＤ）装置を用い、IV族半導体基板であるシリコン
基板１０上にIII−Ｖ族化合物半導体のＧａＡｓ層１
２、１４ａ、１４ｂ、１４ｃを形成した。なお、シリコ
ン基板１０は４インチ口径で、（１００）面から［０１
１］方向に２゜オフセットされたものを用いた。まず、
シリコン基板１０を１０００℃まで昇温する。続いて、
温度を１０００℃に維持したまま、水素ガスのような還
元性ガス雰囲気中で約１０分間熱処理する。これにより
シリコン基板表面の自然酸化膜を除去する（酸化膜除去
工程）。このときには、III族系ガスであるＴＭＧ（ト
リメチルガリウム）もＶ族系ガスであるＡｓＨ3（アル
シン）も導入されていない。
【００４１】次に、温度を１０００℃から低温成長層形
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板上にＧａＡｓの低温成長層１２
の形成を開始する。温度を４００℃に維持したまま、約
５分間成膜することにより約１０ｎｍのＧａＡｓ低温成
長層１２が形成される。
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板上にＧａＡｓの低温成長層１２
の形成を開始する。温度を４００℃に維持したまま、約
５分間成膜することにより約１０ｎｍのＧａＡｓ低温成
長層１２が形成される。
【００４２】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
上にＧａＡｓ単結晶層をエピタキシャル成長させる。温
度を６５０℃に維持したまま、約１０分間成膜すること
により、シリコン基板１０上に約０．５μｍの単結晶Ｇ
ａＡｓ層（第１の単結晶層１４ａ）がエピタキシャル成
長される。
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
上にＧａＡｓ単結晶層をエピタキシャル成長させる。温
度を６５０℃に維持したまま、約１０分間成膜すること
により、シリコン基板１０上に約０．５μｍの単結晶Ｇ
ａＡｓ層（第１の単結晶層１４ａ）がエピタキシャル成
長される。
【００４３】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま約１０
分間成膜し、第１の単結晶層１４ａ上に約０．５μｍの
単結晶ＧａＡｓ層がエピタキシャル成長したところで、
ＡｓＨ3を導入したままＴＭＧの導入を停止してＧａＡ
ｓ層の成長を一時中断し、加熱と冷却との連続からなる
熱サイクルアニールを行う。熱サイクルアニールでは、
まず処理温度を９００℃に昇温する。温度を９００℃に
維持したまま、約５分間のアニールを行い、その後、自
然冷却により約３００℃まで降温する。温度が３００℃
に達したら、再度９００℃まで昇温する。９００℃への
昇温及びアニールと３００℃への降温を１つのサイクル
として、計３サイクルを繰り返す。
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま約１０
分間成膜し、第１の単結晶層１４ａ上に約０．５μｍの
単結晶ＧａＡｓ層がエピタキシャル成長したところで、
ＡｓＨ3を導入したままＴＭＧの導入を停止してＧａＡ
ｓ層の成長を一時中断し、加熱と冷却との連続からなる
熱サイクルアニールを行う。熱サイクルアニールでは、
まず処理温度を９００℃に昇温する。温度を９００℃に
維持したまま、約５分間のアニールを行い、その後、自
然冷却により約３００℃まで降温する。温度が３００℃
に達したら、再度９００℃まで昇温する。９００℃への
昇温及びアニールと３００℃への降温を１つのサイクル
として、計３サイクルを繰り返す。
【００４４】熱サイクルアニールが終了して温度が３０
０℃まで達したら、再度第２の単結晶成長工程の処理温
度まで昇温する。温度が第２の単結晶成長工程の処理温
度である７００℃に達すると、III族系ガスであるＴＭ
Ｇを導入し、ＧａＡｓ単結晶層のエピタキシャル成長を
再開する。温度を７００℃に維持したまま、約１０分間
成膜することにより、第１の単結晶層１４ａ上にトータ
ル約１．０μｍの単結晶ＧａＡｓ層（第２の単結晶層１
４ｂ）がエピタキシャル成長される。
０℃まで達したら、再度第２の単結晶成長工程の処理温
度まで昇温する。温度が第２の単結晶成長工程の処理温
度である７００℃に達すると、III族系ガスであるＴＭ
Ｇを導入し、ＧａＡｓ単結晶層のエピタキシャル成長を
再開する。温度を７００℃に維持したまま、約１０分間
成膜することにより、第１の単結晶層１４ａ上にトータ
ル約１．０μｍの単結晶ＧａＡｓ層（第２の単結晶層１
４ｂ）がエピタキシャル成長される。
【００４５】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を降温する。温度が第３の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、第２の単結
晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシャル
成長させる。温度を６５０℃に維持したまま、約１０分
間成膜することにより、第２の単結晶層１４ｂ上に約
０．５μｍの単結晶ＧａＡｓ層がエピタキシャル成長さ
れる（第３の単結晶層１４ｃ）。
導入を停止した後、処理温度を降温する。温度が第３の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、第２の単結
晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシャル
成長させる。温度を６５０℃に維持したまま、約１０分
間成膜することにより、第２の単結晶層１４ｂ上に約
０．５μｍの単結晶ＧａＡｓ層がエピタキシャル成長さ
れる（第３の単結晶層１４ｃ）。
【００４６】このようにして約２μｍのＧａＡｓ層１４
をエピタキシャル成長した後、ＴＭＧの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にＡｓ
Ｈ3の導入を停止してシリコン基板１０上へのＧａＡｓ
層１４の形成を終了する。本実施例により成長したＧａ
Ａｓ層１４の表面状態を表す原子間力顕微鏡（ＡＦＭ）
像を図２０（ａ）に示す。この結果から、表面粗さ自乗
平均は約４．１０ｎｍ、ピット密度は検出限界以下であ
った。
をエピタキシャル成長した後、ＴＭＧの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にＡｓ
Ｈ3の導入を停止してシリコン基板１０上へのＧａＡｓ
層１４の形成を終了する。本実施例により成長したＧａ
Ａｓ層１４の表面状態を表す原子間力顕微鏡（ＡＦＭ）
像を図２０（ａ）に示す。この結果から、表面粗さ自乗
平均は約４．１０ｎｍ、ピット密度は検出限界以下であ
った。
【００４７】なおピットとは、図２１（ｂ）に示したも
のをいう。ピットが存在しないＧａＡｓ層表面の場合に
は（図２１（ａ））、画像の明暗により表面に段差があ
ることがわかるが、横方向に縞状に延びる”テラス”は
途切れていない。これに対し、図２１（ｂ）に示すよう
にＧａＡｓ表面にピットがある場合には、”テラス”が
途切れていることがわかる。このような表面状態を有す
る場所がピットと呼ばれているものである。 ［実施例５］本発明の実施例５による化合物半導体結晶
層の成長方法を図１４、図１９、図２０を用いて説明す
る。
のをいう。ピットが存在しないＧａＡｓ層表面の場合に
は（図２１（ａ））、画像の明暗により表面に段差があ
ることがわかるが、横方向に縞状に延びる”テラス”は
途切れていない。これに対し、図２１（ｂ）に示すよう
にＧａＡｓ表面にピットがある場合には、”テラス”が
途切れていることがわかる。このような表面状態を有す
る場所がピットと呼ばれているものである。 ［実施例５］本発明の実施例５による化合物半導体結晶
層の成長方法を図１４、図１９、図２０を用いて説明す
る。
【００４８】本実施例では、ＭＯＣＶＤ装置を用いてシ
リコン基板１０上にＧａＡｓ層１２、１４ａ、１４ｂ、
１４ｃを形成した。なお、シリコン基板１０は４インチ
口径で、（１００）面から［０１１］方向に２゜オフセ
ットされたものを用いた。まず、シリコン基板１０を１
０００℃まで昇温する。続いて、温度を１０００℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
１０分間熱処理する。これによりシリコン基板１０の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるＴＭＧもＶ族系ガスであるＡｓＨ3も導入され
ていない。
リコン基板１０上にＧａＡｓ層１２、１４ａ、１４ｂ、
１４ｃを形成した。なお、シリコン基板１０は４インチ
口径で、（１００）面から［０１１］方向に２゜オフセ
ットされたものを用いた。まず、シリコン基板１０を１
０００℃まで昇温する。続いて、温度を１０００℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
１０分間熱処理する。これによりシリコン基板１０の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるＴＭＧもＶ族系ガスであるＡｓＨ3も導入され
ていない。
【００４９】次に、温度を１０００℃から低温成長層形
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板１０上にＧａＡｓの低温成長層
１２の形成を開始する。温度を４００℃に維持したま
ま、約５分間成膜することにより約１０ｎｍのＧａＡｓ
低温成長層１２が形成される。
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板１０上にＧａＡｓの低温成長層
１２の形成を開始する。温度を４００℃に維持したま
ま、約５分間成膜することにより約１０ｎｍのＧａＡｓ
低温成長層１２が形成される。
【００５０】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約１０分間成膜す
ることにより、シリコン基板１０上に約０．５μｍの単
結晶ＧａＡｓ層（第１の単結晶層１４ａ）がエピタキシ
ャル成長される。
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約１０分間成膜す
ることにより、シリコン基板１０上に約０．５μｍの単
結晶ＧａＡｓ層（第１の単結晶層１４ａ）がエピタキシ
ャル成長される。
【００５１】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま、約２
０分間成膜することにより、第１の単結晶層１４ａ上に
約１μｍの単結晶ＧａＡｓ層（第２の単結晶層１４ｂ）
がエピタキシャル成長される。
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま、約２
０分間成膜することにより、第１の単結晶層１４ａ上に
約１μｍの単結晶ＧａＡｓ層（第２の単結晶層１４ｂ）
がエピタキシャル成長される。
【００５２】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、加熱と冷却との連続からなる熱サイ
クルアニールを行う。熱サイクルアニールでは、まず処
理温度を９００℃に昇温する。温度を９００℃に維持し
たまま、約５分間のアニールを行い、その後、自然冷却
により約３００℃まで降温する。温度が３００℃に達し
たら、再度９００℃まで昇温する。９００℃への昇温及
びアニールと３００℃への降温を１つのサイクルとし
て、計３サイクルを繰り返す。
導入を停止した後、加熱と冷却との連続からなる熱サイ
クルアニールを行う。熱サイクルアニールでは、まず処
理温度を９００℃に昇温する。温度を９００℃に維持し
たまま、約５分間のアニールを行い、その後、自然冷却
により約３００℃まで降温する。温度が３００℃に達し
たら、再度９００℃まで昇温する。９００℃への昇温及
びアニールと３００℃への降温を１つのサイクルとし
て、計３サイクルを繰り返す。
【００５３】熱サイクルアニールが終了して温度が３０
０℃まで達したら、再度処理温度を昇温する。温度が第
３の単結晶成長工程の処理温度である６５０℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第２の
単結晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を６５０℃に維持したまま、約１
０分間成膜することにより、第２の単結晶層１４ｂ上に
約０．５μｍの単結晶ＧａＡｓ層（第３の単結晶層１４
ｃ）がエピタキシャル成長される。
０℃まで達したら、再度処理温度を昇温する。温度が第
３の単結晶成長工程の処理温度である６５０℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第２の
単結晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を６５０℃に維持したまま、約１
０分間成膜することにより、第２の単結晶層１４ｂ上に
約０．５μｍの単結晶ＧａＡｓ層（第３の単結晶層１４
ｃ）がエピタキシャル成長される。
【００５４】このようにして約２μｍのＧａＡｓ層１４
をエピタキシャル成長した後、ＴＭＧの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にＡｓ
Ｈ3の導入を停止してシリコン基板１０上へのＧａＡｓ
層１４の形成を終了する。本実施例により成長したＧａ
Ａｓ層１４の表面状態を表すＡＦＭ像を図２０（ｂ）に
示す。この結果から、表面粗さ自乗平均は約３．１０ｎ
ｍ、ピット密度は検出限界以下であった。 ［実施例６］本発明の実施例６による化合物半導体結晶
層の成長方法を図１５、図１９、図２０を用いて説明す
る。
をエピタキシャル成長した後、ＴＭＧの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にＡｓ
Ｈ3の導入を停止してシリコン基板１０上へのＧａＡｓ
層１４の形成を終了する。本実施例により成長したＧａ
Ａｓ層１４の表面状態を表すＡＦＭ像を図２０（ｂ）に
示す。この結果から、表面粗さ自乗平均は約３．１０ｎ
ｍ、ピット密度は検出限界以下であった。 ［実施例６］本発明の実施例６による化合物半導体結晶
層の成長方法を図１５、図１９、図２０を用いて説明す
る。
【００５５】本実施例では、ＭＯＣＶＤ装置を用いてシ
リコン基板１０上にＧａＡｓ層１２、１４ａ、１４ｂ、
１４ｃを形成した。なお、シリコン基板１０は４インチ
口径で、（１００）面から［０１１］方向に２゜オフセ
ットされたものを用いた。まず、シリコン基板１０を１
０００℃まで昇温する。続いて、温度を１０００℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
１０分間熱処理する。これによりシリコン基板１０の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるＴＭＧもＶ族系ガスであるＡｓＨ3も導入され
ていない。
リコン基板１０上にＧａＡｓ層１２、１４ａ、１４ｂ、
１４ｃを形成した。なお、シリコン基板１０は４インチ
口径で、（１００）面から［０１１］方向に２゜オフセ
ットされたものを用いた。まず、シリコン基板１０を１
０００℃まで昇温する。続いて、温度を１０００℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
１０分間熱処理する。これによりシリコン基板１０の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるＴＭＧもＶ族系ガスであるＡｓＨ3も導入され
ていない。
【００５６】次に、温度を１０００℃から低温成長層形
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板１０上にＧａＡｓの低温成長層
１２の形成を開始する。温度を４００℃に維持したま
ま、約５分間成膜することにより約１０ｎｍのＧａＡｓ
低温成長層１２が形成される。
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板１０上にＧａＡｓの低温成長層
１２の形成を開始する。温度を４００℃に維持したま
ま、約５分間成膜することにより約１０ｎｍのＧａＡｓ
低温成長層１２が形成される。
【００５７】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約１０分間成膜す
ることにより、シリコン基板１０上に約０．５μｍの単
結晶ＧａＡｓ層（第１の単結晶層１４ａ）がエピタキシ
ャル成長される。
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約１０分間成膜す
ることにより、シリコン基板１０上に約０．５μｍの単
結晶ＧａＡｓ層（第１の単結晶層１４ａ）がエピタキシ
ャル成長される。
【００５８】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま、約２
０分間成膜することにより、第１の単結晶層１４ａ上に
約１μｍの単結晶ＧａＡｓ層（第２の単結晶層１４ｂ）
がエピタキシャル成長される。
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま、約２
０分間成膜することにより、第１の単結晶層１４ａ上に
約１μｍの単結晶ＧａＡｓ層（第２の単結晶層１４ｂ）
がエピタキシャル成長される。
【００５９】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を降温する。温度が第３の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、第２の単結
晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシャル
成長させる。温度を６５０℃に維持したまま、約５分間
成膜し、第２の単結晶層１４ｂ上に約０．２５μｍの単
結晶ＧａＡｓ層がエピタキシャル成長したところで、Ａ
ｓＨ3を導入したままＴＭＧの導入を停止してＧａＡｓ
層の成長を一時中断し、加熱と冷却との連続からなる熱
サイクルアニールを行う。熱サイクルアニールでは、ま
ず処理温度を９００℃に昇温する。温度を９００℃に維
持したまま、約５分間のアニールを行い、その後、自然
冷却により約３００℃まで降温する。温度が３００℃に
達したら、再度９００℃まで昇温する。９００℃への昇
温及びアニールと３００℃への降温を１つのサイクルと
して、計３サイクルを繰り返す。
導入を停止した後、処理温度を降温する。温度が第３の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、第２の単結
晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシャル
成長させる。温度を６５０℃に維持したまま、約５分間
成膜し、第２の単結晶層１４ｂ上に約０．２５μｍの単
結晶ＧａＡｓ層がエピタキシャル成長したところで、Ａ
ｓＨ3を導入したままＴＭＧの導入を停止してＧａＡｓ
層の成長を一時中断し、加熱と冷却との連続からなる熱
サイクルアニールを行う。熱サイクルアニールでは、ま
ず処理温度を９００℃に昇温する。温度を９００℃に維
持したまま、約５分間のアニールを行い、その後、自然
冷却により約３００℃まで降温する。温度が３００℃に
達したら、再度９００℃まで昇温する。９００℃への昇
温及びアニールと３００℃への降温を１つのサイクルと
して、計３サイクルを繰り返す。
【００６０】熱サイクルアニールが終了して温度が３０
０℃まで達したら、再度第３の単結晶成長工程の処理温
度まで昇温する。温度が第３の単結晶成長工程の処理温
度である６５０℃に達すると、III族系ガスであるＴＭ
Ｇを導入し、ＧａＡｓ単結晶層のエピタキシャル成長を
再開する。温度を６５０℃に維持したまま、約５分間成
膜することにより、第２の単結晶層上にトータル約０．
５μｍの単結晶ＧａＡｓ層（第３の単結晶層１４ｃ）が
エピタキシャル成長される。
０℃まで達したら、再度第３の単結晶成長工程の処理温
度まで昇温する。温度が第３の単結晶成長工程の処理温
度である６５０℃に達すると、III族系ガスであるＴＭ
Ｇを導入し、ＧａＡｓ単結晶層のエピタキシャル成長を
再開する。温度を６５０℃に維持したまま、約５分間成
膜することにより、第２の単結晶層上にトータル約０．
５μｍの単結晶ＧａＡｓ層（第３の単結晶層１４ｃ）が
エピタキシャル成長される。
【００６１】このようにして約２μｍのＧａＡｓ層１４
をエピタキシャル成長した後、ＴＭＧの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にＡｓ
Ｈ3の導入を停止してシリコン基板１０上へのＧａＡｓ
層１４の形成を終了する。本実施例により成長したＧａ
Ａｓ層１４の表面状態を表すＡＦＭ像を図２０（ｃ）に
示す。この結果から、表面粗さ自乗平均は約２．７６ｎ
ｍ、ピット密度は検出限界以下であった。 ［実施例７］本発明の実施例７による化合物半導体結晶
層の成長方法を図１６、図１９、図２０を用いて説明す
る。
をエピタキシャル成長した後、ＴＭＧの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にＡｓ
Ｈ3の導入を停止してシリコン基板１０上へのＧａＡｓ
層１４の形成を終了する。本実施例により成長したＧａ
Ａｓ層１４の表面状態を表すＡＦＭ像を図２０（ｃ）に
示す。この結果から、表面粗さ自乗平均は約２．７６ｎ
ｍ、ピット密度は検出限界以下であった。 ［実施例７］本発明の実施例７による化合物半導体結晶
層の成長方法を図１６、図１９、図２０を用いて説明す
る。
【００６２】本実施例では、ＭＯＣＶＤ装置を用いてシ
リコン基板１０上にＧａＡｓ層１２、１４ａ、１４ｂ、
１４ｃを形成した。なお、シリコン基板１０は４インチ
口径で、（１００）面から［０１１］方向に２゜オフセ
ットされたものを用いた。まず、シリコン基板１０を１
０００℃まで昇温する。続いて、温度を１０００℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
１０分間熱処理する。これによりシリコン基板１０の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるＴＭＧもＶ族系ガスであるＡｓＨ3も導入され
ていない。次に、温度を１０００℃から低温成長層形成
工程の処理温度である４００℃まで降温し、III族系ガ
スであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入を
開始し、シリコン基板１０上にＧａＡｓの低温成長層１
２の形成を開始する。温度を４００℃に維持したまま、
約５分間成膜することにより約１０ｎｍのＧａＡｓ低温
成長層１２が形成される。
リコン基板１０上にＧａＡｓ層１２、１４ａ、１４ｂ、
１４ｃを形成した。なお、シリコン基板１０は４インチ
口径で、（１００）面から［０１１］方向に２゜オフセ
ットされたものを用いた。まず、シリコン基板１０を１
０００℃まで昇温する。続いて、温度を１０００℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
１０分間熱処理する。これによりシリコン基板１０の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるＴＭＧもＶ族系ガスであるＡｓＨ3も導入され
ていない。次に、温度を１０００℃から低温成長層形成
工程の処理温度である４００℃まで降温し、III族系ガ
スであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入を
開始し、シリコン基板１０上にＧａＡｓの低温成長層１
２の形成を開始する。温度を４００℃に維持したまま、
約５分間成膜することにより約１０ｎｍのＧａＡｓ低温
成長層１２が形成される。
【００６３】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約１０分間成膜す
ることにより、シリコン基板１０上に約０．５μｍの単
結晶ＧａＡｓ層（第１の単結晶層１４ａ）がエピタキシ
ャル成長される。
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約１０分間成膜す
ることにより、シリコン基板１０上に約０．５μｍの単
結晶ＧａＡｓ層（第１の単結晶層１４ａ）がエピタキシ
ャル成長される。
【００６４】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま、約２
０分間成膜することにより、第１の単結晶層１４ａ上に
約１μｍの単結晶ＧａＡｓ層（第２の単結晶層１４ｂ）
がエピタキシャル成長される。
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま、約２
０分間成膜することにより、第１の単結晶層１４ａ上に
約１μｍの単結晶ＧａＡｓ層（第２の単結晶層１４ｂ）
がエピタキシャル成長される。
【００６５】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を降温する。温度が第３の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、第２の単結
晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシャル
成長させる。温度を６５０℃に維持したまま、約１０分
間成膜することにより、第２の単結晶層１４ｂ上に約
０．５μｍの単結晶ＧａＡｓ層（第３の単結晶層１４
ｃ）がエピタキシャル成長される。
導入を停止した後、処理温度を降温する。温度が第３の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、第２の単結
晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシャル
成長させる。温度を６５０℃に維持したまま、約１０分
間成膜することにより、第２の単結晶層１４ｂ上に約
０．５μｍの単結晶ＧａＡｓ層（第３の単結晶層１４
ｃ）がエピタキシャル成長される。
【００６６】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、加熱と冷却との連続からなる熱サイ
クルアニールを行う。熱サイクルアニールでは、まず処
理温度を９００℃に昇温する。温度を９００℃に維持し
たまま、約５分間のアニールを行い、その後、自然冷却
により約３００℃まで降温する。温度が３００℃に達し
たら、再度９００℃まで昇温する。９００℃への昇温及
びアニールと３００℃への降温を１つのサイクルとし
て、計３サイクルを繰り返す。
導入を停止した後、加熱と冷却との連続からなる熱サイ
クルアニールを行う。熱サイクルアニールでは、まず処
理温度を９００℃に昇温する。温度を９００℃に維持し
たまま、約５分間のアニールを行い、その後、自然冷却
により約３００℃まで降温する。温度が３００℃に達し
たら、再度９００℃まで昇温する。９００℃への昇温及
びアニールと３００℃への降温を１つのサイクルとし
て、計３サイクルを繰り返す。
【００６７】熱サイクルアニールが終了後、処理温度を
降温し、ある程度の温度が降下した後にＡｓＨ3の導入
を停止して、シリコン基板１０上へのＧａＡｓ層１４の
形成を終了する。このようにして約２μｍのＧａＡｓ層
１４をエピタキシャル成長する。本実施例により成長し
たＧａＡｓ層１４の表面状態を表すＡＦＭ像を図２０
（ｄ）に示す。この結果から、表面粗さ自乗平均は約
２．９０ｎｍ、ピット密度は検出限界以下であった。 ［比較例３］比較例３として、２段階成長法による化合
物半導体結晶層の成長方法を図１７及び図１９を用いて
説明する。
降温し、ある程度の温度が降下した後にＡｓＨ3の導入
を停止して、シリコン基板１０上へのＧａＡｓ層１４の
形成を終了する。このようにして約２μｍのＧａＡｓ層
１４をエピタキシャル成長する。本実施例により成長し
たＧａＡｓ層１４の表面状態を表すＡＦＭ像を図２０
（ｄ）に示す。この結果から、表面粗さ自乗平均は約
２．９０ｎｍ、ピット密度は検出限界以下であった。 ［比較例３］比較例３として、２段階成長法による化合
物半導体結晶層の成長方法を図１７及び図１９を用いて
説明する。
【００６８】本比較例では、ＭＯＣＶＤ装置を用いてシ
リコン基板１０上にＧａＡｓ層１２、１４を形成した。
なお、シリコン基板１０は４インチ口径で、（１００）
面から［０１１］方向に２゜オフセットされたものを用
いた。まず、シリコン基板１０を１０００℃まで昇温す
る。続いて、温度を１０００℃に維持したまま、水素ガ
スのような還元性ガス雰囲気中で約１０分間熱処理す
る。これによりシリコン基板１０の表面の自然酸化膜を
除去する。このときには、III族系ガスであるＴＭＧも
Ｖ族系ガスであるＡｓＨ3も導入されていない。
リコン基板１０上にＧａＡｓ層１２、１４を形成した。
なお、シリコン基板１０は４インチ口径で、（１００）
面から［０１１］方向に２゜オフセットされたものを用
いた。まず、シリコン基板１０を１０００℃まで昇温す
る。続いて、温度を１０００℃に維持したまま、水素ガ
スのような還元性ガス雰囲気中で約１０分間熱処理す
る。これによりシリコン基板１０の表面の自然酸化膜を
除去する。このときには、III族系ガスであるＴＭＧも
Ｖ族系ガスであるＡｓＨ3も導入されていない。
【００６９】次に、温度を１０００℃から低温成長層形
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板１０上にＧａＡｓの低温成長層
１２の形成を開始する。温度を４００℃に維持したま
ま、約５分間成膜することにより約１０ｎｍのＧａＡｓ
低温成長層１２が形成される。
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板１０上にＧａＡｓの低温成長層
１２の形成を開始する。温度を４００℃に維持したま
ま、約５分間成膜することにより約１０ｎｍのＧａＡｓ
低温成長層１２が形成される。
【００７０】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約４０分間成膜す
ることにより、シリコン基板１０上に約２μｍの単結晶
ＧａＡｓ層１４がエピタキシャル成長される。
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約４０分間成膜す
ることにより、シリコン基板１０上に約２μｍの単結晶
ＧａＡｓ層１４がエピタキシャル成長される。
【００７１】このようにして約２μｍのＧａＡｓ層をエ
ピタキシャル成長した後、ＴＭＧの導入を停止し、処理
温度を降温し、ある程度の温度が降下した後にＡｓＨ3
の導入を停止してシリコン基板１０上へのＧａＡｓ層１
４の形成を終了する。本比較例により成長したＧａＡｓ
層の表面粗さ自乗平均は約４．１０ｎｍ、ピット密度は
約１×１０6ｃｍー2程度であった。 ［比較例４］比較例４として、４段階成長法による化合
物半導体結晶層の成長方法を図１８、図１９、図２４を
用いて説明する。
ピタキシャル成長した後、ＴＭＧの導入を停止し、処理
温度を降温し、ある程度の温度が降下した後にＡｓＨ3
の導入を停止してシリコン基板１０上へのＧａＡｓ層１
４の形成を終了する。本比較例により成長したＧａＡｓ
層の表面粗さ自乗平均は約４．１０ｎｍ、ピット密度は
約１×１０6ｃｍー2程度であった。 ［比較例４］比較例４として、４段階成長法による化合
物半導体結晶層の成長方法を図１８、図１９、図２４を
用いて説明する。
【００７２】本比較例では、ＭＯＣＶＤ装置を用いてシ
リコン基板１０上にＧａＡｓ層１２、１４ａ、１４ｂ、
１４ｃを形成した。なお、シリコン基板１０は４インチ
口径で、（１００）面から［０１１］方向に２゜オフセ
ットされたものを用いた。まず、シリコン基板１０を１
０００℃まで昇温する。続いて、温度を１０００℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
１０分間熱処理する。これによりシリコン基板１０の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるＴＭＧもＶ族系ガスであるＡｓＨ3も導入され
ていない。
リコン基板１０上にＧａＡｓ層１２、１４ａ、１４ｂ、
１４ｃを形成した。なお、シリコン基板１０は４インチ
口径で、（１００）面から［０１１］方向に２゜オフセ
ットされたものを用いた。まず、シリコン基板１０を１
０００℃まで昇温する。続いて、温度を１０００℃に維
持したまま、水素ガスのような還元性ガス雰囲気中で約
１０分間熱処理する。これによりシリコン基板１０の表
面の自然酸化膜を除去する。このときには、III族系ガ
スであるＴＭＧもＶ族系ガスであるＡｓＨ3も導入され
ていない。
【００７３】次に、温度を１０００℃から低温成長層形
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板上にＧａＡｓの低温成長層１２
の形成を開始する。温度を４００℃に維持したまま、約
５分間成膜することにより約１０ｎｍのＧａＡｓ低温成
長層１２が形成される。
成工程の処理温度である４００℃まで降温し、III族系
ガスであるＴＭＧ及びＶ族系ガスであるＡｓＨ3の導入
を開始し、シリコン基板上にＧａＡｓの低温成長層１２
の形成を開始する。温度を４００℃に維持したまま、約
５分間成膜することにより約１０ｎｍのＧａＡｓ低温成
長層１２が形成される。
【００７４】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約１０分間成膜す
ることにより、シリコン基板１０上に約０．５μｍの単
結晶ＧａＡｓ層（第１の単結晶層１４ａ）がエピタキシ
ャル成長される。
導入を停止した後、処理温度を昇温する。温度が第１の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、低温成長層
１２上にＧａＡｓ単結晶層をエピタキシャル成長させ
る。温度を６５０℃に維持したまま、約１０分間成膜す
ることにより、シリコン基板１０上に約０．５μｍの単
結晶ＧａＡｓ層（第１の単結晶層１４ａ）がエピタキシ
ャル成長される。
【００７５】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま、約２
０分間成膜することにより、第１の単結晶層１４ａ上に
約１μｍの単結晶ＧａＡｓ層（第２の単結晶層１４ｂ）
がエピタキシャル成長される。
導入を停止した後、処理温度を更に昇温する。温度が第
２の単結晶成長工程の処理温度である７００℃に達する
と、III族系ガスであるＴＭＧの導入を再開し、第１の
単結晶層１４ａ上に更にＧａＡｓ単結晶層をエピタキシ
ャル成長させる。温度を７００℃に維持したまま、約２
０分間成膜することにより、第１の単結晶層１４ａ上に
約１μｍの単結晶ＧａＡｓ層（第２の単結晶層１４ｂ）
がエピタキシャル成長される。
【００７６】次に、ＡｓＨ3を導入したままでＴＭＧの
導入を停止した後、処理温度を降温する。温度が第３の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、第２の単結
晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシャル
成長させる。温度を６５０℃に維持したまま、約１０分
間成膜することにより、第２の単結晶層１４ｂ上に約
０．５μｍの単結晶ＧａＡｓ層（第３の単結晶層１４
ｃ）がエピタキシャル成長される。
導入を停止した後、処理温度を降温する。温度が第３の
単結晶成長工程の処理温度である６５０℃に達すると、
III族系ガスであるＴＭＧの導入を再開し、第２の単結
晶層１４ｂ上に更にＧａＡｓ単結晶層をエピタキシャル
成長させる。温度を６５０℃に維持したまま、約１０分
間成膜することにより、第２の単結晶層１４ｂ上に約
０．５μｍの単結晶ＧａＡｓ層（第３の単結晶層１４
ｃ）がエピタキシャル成長される。
【００７７】このようにして約２μｍのＧａＡｓ層１４
をエピタキシャル成長した後、ＴＭＧの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にＡｓ
Ｈ3の導入を停止してシリコン基板１０上へのＧａＡｓ
層１４の形成を終了する。本比較例により成長したＧａ
Ａｓ層１４の表面状態を表すＡＦＭ像を図２４に示す。
この結果から、表面粗さ自乗平均は約４．１０ｎｍ、ピ
ット密度は約３×１０5ｃｍー2程度であった。
をエピタキシャル成長した後、ＴＭＧの導入を停止し、
処理温度を降温し、ある程度の温度が降下した後にＡｓ
Ｈ3の導入を停止してシリコン基板１０上へのＧａＡｓ
層１４の形成を終了する。本比較例により成長したＧａ
Ａｓ層１４の表面状態を表すＡＦＭ像を図２４に示す。
この結果から、表面粗さ自乗平均は約４．１０ｎｍ、ピ
ット密度は約３×１０5ｃｍー2程度であった。
【００７８】以上の方法により成長したＧａＡｓ層１４
における表面粗さの自乗平均及び、表面ピット密度を表
２にまとめる。また、成膜条件と表面粗さ自乗平均との
関係を図２２に、表面粗さ自乗平均と熱サイクルアニー
ル前までに成長したＧａＡｓ膜厚との関係を図２３に示
す。
における表面粗さの自乗平均及び、表面ピット密度を表
２にまとめる。また、成膜条件と表面粗さ自乗平均との
関係を図２２に、表面粗さ自乗平均と熱サイクルアニー
ル前までに成長したＧａＡｓ膜厚との関係を図２３に示
す。
【００７９】
【表２】
このように、熱サイクルアニールを行わない、比較例３
に示した２段階成長法や、比較例４に示した４段階成長
法では、表面には３×１０5ｃｍー2個以上のピットが残
留している。これに対し、４段階成長法に熱サイクルア
ニールを加た場合には、ピット密度は検出限界以下まで
減少することができた。また、第１の実施例に示した４
段階成長法よりも表面粗さ自乗平均を小さく抑えるため
には、ＧａＡｓ層を１．５μｍ以上成長した段階で熱サ
イクルアニールを行うことが望ましい。
に示した２段階成長法や、比較例４に示した４段階成長
法では、表面には３×１０5ｃｍー2個以上のピットが残
留している。これに対し、４段階成長法に熱サイクルア
ニールを加た場合には、ピット密度は検出限界以下まで
減少することができた。また、第１の実施例に示した４
段階成長法よりも表面粗さ自乗平均を小さく抑えるため
には、ＧａＡｓ層を１．５μｍ以上成長した段階で熱サ
イクルアニールを行うことが望ましい。
【００８０】なお、上記実施例では、熱サイクルアニー
ル工程にて３サイクルの加熱と冷却を繰り返したが、３
サイクルに限らず少なくても多くてもよい。本願発明者
によれば、３サイクルまでは、サイクルを増加するほど
に表面平坦性の改善効果が明瞭にみられるが、４サイク
ル以上の熱サイクルを繰り返しても、それ以上の顕著な
表面平坦性の改善はみられなかった。
ル工程にて３サイクルの加熱と冷却を繰り返したが、３
サイクルに限らず少なくても多くてもよい。本願発明者
によれば、３サイクルまでは、サイクルを増加するほど
に表面平坦性の改善効果が明瞭にみられるが、４サイク
ル以上の熱サイクルを繰り返しても、それ以上の顕著な
表面平坦性の改善はみられなかった。
【００８１】本発明は上記実施例に限らず種々の変形が
可能である。例えば、上記実施例ではIII−Ｖ族化合物
半導体としてＧａＡｓ層をシリコン基板上に形成した
が、本発明の方法を次に示す他のIII−Ｖ族化合物半導
体の形成に適用してもよい。例えば、ＧａＰ、ＧａＳ
ｂ、ＡｌＡｓ、ＡｌＰ、ＡｌＳｂ、ＩｎＡｓ、ＩｎＰ、
ＩｎＳｂ等や、ＡｌXＧａ1-XＡｓ、ＡｌXＧａ1-XＰ、Ａ
ｌ XＧａ1-XＳｂ、ＩｎXＧａ1-XＡｓ、ＩｎXＧａ1-XＰ、
ＩｎXＧａ1-XＳｂ、ＩｎXＡｌ1-XＡｓ、ＩｎXＡｌ
1-XＰ、ＩｎXＡｌ1-XＳｂ、ＧａＡｓXＰ1-X、ＧａＡｓX
Ｓｂ1-X、ＧａＰXＳｂ1-X、ＡｌＡｓXＰ1-X、ＡｌＡｓX
Ｓｂ1-X、ＡｌＰXＳｂ1- X、ＩｎＡｓXＰ1-X、ＩｎＡｓX
Ｓｂ1-X、ＩｎＰXＳｂ1-X等の三元混晶や、Ｇａ1 -XＡｌ
XＡｓ1-YＰY、Ｇａ1-XＡｌXＰ1-YＳｂY、Ｇａ1-XＡｌX
Ａｓ1-YＳｂY、Ｉｎ1-XＡｌXＡｓ1-YＰY、Ｉｎ1-XＡｌX
Ｐ1-YＳｂY、Ｉｎ1-XＡｌXＡｓ1-YＳｂY、Ｉｎ1-XＧａX
Ａｓ1-YＰY、Ｉｎ1-XＧａXＰ1-YＳｂY、Ｉｎ1-XＧａXＡ
ｓ1-YＳｂY、（Ｇａ1-XＡｌX）YＩｎ1-YＰ、（Ｇａ1-X
ＡｌX）YＩｎ1-YＡｓ、（Ｇａ1-XＡｌX）YＩｎ1-YＳ
ｂ、Ａｌ（Ａｓ1-XＰX）YＳｂ1-Y、Ｇａ（Ａｓ1-XＰX）
YＳｂ1- Y、Ｉｎ（Ａｓ1-XＰX）YＳｂ1-Y等の四元混晶等
の形成にも本発明を適用できる。
可能である。例えば、上記実施例ではIII−Ｖ族化合物
半導体としてＧａＡｓ層をシリコン基板上に形成した
が、本発明の方法を次に示す他のIII−Ｖ族化合物半導
体の形成に適用してもよい。例えば、ＧａＰ、ＧａＳ
ｂ、ＡｌＡｓ、ＡｌＰ、ＡｌＳｂ、ＩｎＡｓ、ＩｎＰ、
ＩｎＳｂ等や、ＡｌXＧａ1-XＡｓ、ＡｌXＧａ1-XＰ、Ａ
ｌ XＧａ1-XＳｂ、ＩｎXＧａ1-XＡｓ、ＩｎXＧａ1-XＰ、
ＩｎXＧａ1-XＳｂ、ＩｎXＡｌ1-XＡｓ、ＩｎXＡｌ
1-XＰ、ＩｎXＡｌ1-XＳｂ、ＧａＡｓXＰ1-X、ＧａＡｓX
Ｓｂ1-X、ＧａＰXＳｂ1-X、ＡｌＡｓXＰ1-X、ＡｌＡｓX
Ｓｂ1-X、ＡｌＰXＳｂ1- X、ＩｎＡｓXＰ1-X、ＩｎＡｓX
Ｓｂ1-X、ＩｎＰXＳｂ1-X等の三元混晶や、Ｇａ1 -XＡｌ
XＡｓ1-YＰY、Ｇａ1-XＡｌXＰ1-YＳｂY、Ｇａ1-XＡｌX
Ａｓ1-YＳｂY、Ｉｎ1-XＡｌXＡｓ1-YＰY、Ｉｎ1-XＡｌX
Ｐ1-YＳｂY、Ｉｎ1-XＡｌXＡｓ1-YＳｂY、Ｉｎ1-XＧａX
Ａｓ1-YＰY、Ｉｎ1-XＧａXＰ1-YＳｂY、Ｉｎ1-XＧａXＡ
ｓ1-YＳｂY、（Ｇａ1-XＡｌX）YＩｎ1-YＰ、（Ｇａ1-X
ＡｌX）YＩｎ1-YＡｓ、（Ｇａ1-XＡｌX）YＩｎ1-YＳ
ｂ、Ａｌ（Ａｓ1-XＰX）YＳｂ1-Y、Ｇａ（Ａｓ1-XＰX）
YＳｂ1- Y、Ｉｎ（Ａｓ1-XＰX）YＳｂ1-Y等の四元混晶等
の形成にも本発明を適用できる。
【００８２】また、上記実施例ではＶ族系ガスとしてハ
イドライド系ガスのＡｓＨ3を用いたが、ハライド系ガ
スのＡｓＣｌ3を用いてもよい。Ｐ、ＳｂのＶ族系ガス
として、ハイドライド系ガスのＰＨ3、ＳｂＨ3を用いて
もよいし、ハライド系ガスのＰＣｌ3、ＳｂＣｌ3、Ｓｂ
Ｃｌ4を用いてもよい。さらに、Ｖ族系ガスとして固体
Ａｓ、固体Ｐ、固体Ｓｂの蒸気を用いてもよい。
イドライド系ガスのＡｓＨ3を用いたが、ハライド系ガ
スのＡｓＣｌ3を用いてもよい。Ｐ、ＳｂのＶ族系ガス
として、ハイドライド系ガスのＰＨ3、ＳｂＨ3を用いて
もよいし、ハライド系ガスのＰＣｌ3、ＳｂＣｌ3、Ｓｂ
Ｃｌ4を用いてもよい。さらに、Ｖ族系ガスとして固体
Ａｓ、固体Ｐ、固体Ｓｂの蒸気を用いてもよい。
【００８３】また、上記実施例ではIV族半導体基板上に
III−Ｖ族化合物半導体層を形成する例を示したが、IV
族半導体基板上にII−VI族化合物半導体層を形成する際
にも本発明を適用することができる。例えば、ＺｎＯ、
ＺｎＳ、ＺｎＳｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｈｇ
Ｓｅ、ＨｇＴｅ等や、ＣｄXＺｎ1-XＴｅ、ＣｄXＺｎ1-X
Ｓｅ、ＨｇXＺｎ1-XＴｅ、ＨｇXＺｎ1-XＳｅ、ＨｇXＣ
ｄ1-XＴｅ、ＨｇXＣｄ1-XＳｅ、ＺｎＴｅXＳｅ1-X、Ｃ
ｄＴｅXＳｅ1-X、ＨｇＴｅXＳｅ1-X、等の三元混晶や、
Ｚｎ1-XＣｄXＴｅ1-YＳｅY、Ｈｇ1-XＣｄXＴｅ1-YＳ
ｅY、Ｈｇ1-XＺｎXＴｅ1-YＳｅY、（Ｚｎ1-XＣｄX）YＨ
ｇ1-YＴｅ、（Ｚｎ1-XＣｄX）YＨｇ1-YＳｅ等の四元混
晶等の形成にも本発明を適用できる。
III−Ｖ族化合物半導体層を形成する例を示したが、IV
族半導体基板上にII−VI族化合物半導体層を形成する際
にも本発明を適用することができる。例えば、ＺｎＯ、
ＺｎＳ、ＺｎＳｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｈｇ
Ｓｅ、ＨｇＴｅ等や、ＣｄXＺｎ1-XＴｅ、ＣｄXＺｎ1-X
Ｓｅ、ＨｇXＺｎ1-XＴｅ、ＨｇXＺｎ1-XＳｅ、ＨｇXＣ
ｄ1-XＴｅ、ＨｇXＣｄ1-XＳｅ、ＺｎＴｅXＳｅ1-X、Ｃ
ｄＴｅXＳｅ1-X、ＨｇＴｅXＳｅ1-X、等の三元混晶や、
Ｚｎ1-XＣｄXＴｅ1-YＳｅY、Ｈｇ1-XＣｄXＴｅ1-YＳ
ｅY、Ｈｇ1-XＺｎXＴｅ1-YＳｅY、（Ｚｎ1-XＣｄX）YＨ
ｇ1-YＴｅ、（Ｚｎ1-XＣｄX）YＨｇ1-YＳｅ等の四元混
晶等の形成にも本発明を適用できる。
【００８４】
【発明の効果】以上の通り、本発明によれば、第１の温
度でIV族半導体基板の表面の酸化膜を除去し、第１の温
度より低い第２の温度で、成長する化合物半導体の構成
元素を含有するガスを導入しながら化合物半導体の低温
成長層を形成し、第２の温度より高く第１の温度よりも
低い第３の温度で、成長する化合物半導体の構成元素を
含有するガスを導入しながら低温成長層上に化合物半導
体の第１の単結晶層を成長し、第３の温度より高く第１
の温度よりも低い第４の温度で、成長する化合物半導体
の構成元素を含有するガスを導入しながら第１の単結晶
層上に化合物半導体の第２の単結晶層を成長し、第２の
温度より高く第４の温度よりも低い第５の温度で、成長
する化合物半導体の構成元素を含有するガスを導入しな
がら第２の単結晶層上に化合物半導体の第３の単結晶層
を成長し、化合物半導体成長途中または成長後に、第４
の温度より高い温度における加熱工程と第２の温度より
低い温度まで降温する冷却工程を有する熱処理サイクル
を少なくとも１回繰り返す熱サイクルアニールを行うの
で、IV族半導体基板上に、結晶性の点でも表面モホロジ
ーの点でも優れた化合物半導体層を形成することができ
る。
度でIV族半導体基板の表面の酸化膜を除去し、第１の温
度より低い第２の温度で、成長する化合物半導体の構成
元素を含有するガスを導入しながら化合物半導体の低温
成長層を形成し、第２の温度より高く第１の温度よりも
低い第３の温度で、成長する化合物半導体の構成元素を
含有するガスを導入しながら低温成長層上に化合物半導
体の第１の単結晶層を成長し、第３の温度より高く第１
の温度よりも低い第４の温度で、成長する化合物半導体
の構成元素を含有するガスを導入しながら第１の単結晶
層上に化合物半導体の第２の単結晶層を成長し、第２の
温度より高く第４の温度よりも低い第５の温度で、成長
する化合物半導体の構成元素を含有するガスを導入しな
がら第２の単結晶層上に化合物半導体の第３の単結晶層
を成長し、化合物半導体成長途中または成長後に、第４
の温度より高い温度における加熱工程と第２の温度より
低い温度まで降温する冷却工程を有する熱処理サイクル
を少なくとも１回繰り返す熱サイクルアニールを行うの
で、IV族半導体基板上に、結晶性の点でも表面モホロジ
ーの点でも優れた化合物半導体層を形成することができ
る。
【図１】本発明の第１の実施例による化合物半導体結晶
層の成長方法を示す図である。
層の成長方法を示す図である。
【図２】本発明の第１の実施例による形成される化合物
半導体層の構成を示す図である。
半導体層の構成を示す図である。
【図３】本発明の第１の実施例により形成されたＧａＡ
ｓ層表面を原子間力顕微鏡で観察した結果を示す図であ
る。
ｓ層表面を原子間力顕微鏡で観察した結果を示す図であ
る。
【図４】従来の方法により製造されたＧａＡｓ層表面を
原子間力顕微鏡で観察した結果を示す図である。
原子間力顕微鏡で観察した結果を示す図である。
【図５】本発明の第１の実施例によるＧａＡｓ層と従来
方法によるＧａＡｓ層の表面のピット数を比較するグラ
フである。
方法によるＧａＡｓ層の表面のピット数を比較するグラ
フである。
【図６】本発明の第１の実施例によるＧａＡｓ層と従来
方法によるＧａＡｓ層の表面の凹凸の値を比較するグラ
フである。
方法によるＧａＡｓ層の表面の凹凸の値を比較するグラ
フである。
【図７】本発明の第１の実施例によるＧａＡｓ層と従来
方法によるＧａＡｓ層の表面の凹凸の標準偏差値を比較
するグラフである。
方法によるＧａＡｓ層の表面の凹凸の標準偏差値を比較
するグラフである。
【図８】本発明の第１の実施例において、第３のＧａＡ
ｓ単結晶層の成長温度を変化させた場合のＧａＡｓ層表
面のピット数を比較するグラフである。
ｓ単結晶層の成長温度を変化させた場合のＧａＡｓ層表
面のピット数を比較するグラフである。
【図９】本発明の第１の実施例において、第１のＧａＡ
ｓ単結晶層を形成する際のＶ／III比を変化させた場合
のＧａＡｓ層の表面粗さとピット密度を比較するグラフ
である。
ｓ単結晶層を形成する際のＶ／III比を変化させた場合
のＧａＡｓ層の表面粗さとピット密度を比較するグラフ
である。
【図１０】本発明の第２の実施例による化合物半導体結
晶層の成長方法を示す図である。
晶層の成長方法を示す図である。
【図１１】本発明の第２の実施例において、低温初期層
の成長温度に対する結晶性を示すグラフである。
の成長温度に対する結晶性を示すグラフである。
【図１２】本発明の第２の実施例において、低温初期層
の成長温度に対する平坦性を示すグラフである。
の成長温度に対する平坦性を示すグラフである。
【図１３】実施例４による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図１４】実施例５による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図１５】実施例６による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図１６】実施例７による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図１７】比較例３による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図１８】比較例４による化合物半導体結晶層の成長方
法の説明図である。
法の説明図である。
【図１９】本発明の第３の実施例により形成される化合
物半導体層の構成を示す図である。
物半導体層の構成を示す図である。
【図２０】本発明の第３の実施例により形成されたＧａ
Ａｓ層の表面状態を示す図である。
Ａｓ層の表面状態を示す図である。
【図２１】ＧａＡｓ層の表面に形成されたピットを説明
するための図である。
するための図である。
【図２２】本発明の第３の実施例により形成されたＧａ
Ａｓ層の表面凹凸を比較するグラフである。
Ａｓ層の表面凹凸を比較するグラフである。
【図２３】本発明の第３の実施例により形成したＧａＡ
ｓ層表面の表面粗さ自乗平均と熱サイクルアニール前ま
でに成長したＧａＡｓ膜厚との関係を示す図である。
ｓ層表面の表面粗さ自乗平均と熱サイクルアニール前ま
でに成長したＧａＡｓ膜厚との関係を示す図である。
【図２４】比較例４の４段階成長法により形成されたＧ
ａＡｓ層の表面状態を示す図である。
ａＡｓ層の表面状態を示す図である。
１０…シリコン基板
１２…ＧａＡｓの低温成長層
１４…ＧａＡｓ単結晶層
１４ａ…ＧａＡｓの第１の単結晶層
１４ｂ…ＧａＡｓの第２の単結晶層
１４ｃ…ＧａＡｓの第３の単結晶層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−106245（ＪＰ，Ａ)
特開 平６−177046（ＪＰ，Ａ)
特開 平４−280898（ＪＰ，Ａ)
特開 平３−116926（ＪＰ，Ａ)
特開 平３−74839（ＪＰ，Ａ)
特開 昭63−276218（ＪＰ，Ａ)
Ｓ．Ｆ．Ｆａｎｇ，Ｋ．Ａｄｏｍｉ,
Ｓ．Ｉｙｅｒ，Ｈ．Ｍｏｒｋｏｃ，Ｈ.
Ｚａｂｅ，Ｃ．Ｃｈｏｉ，Ｎ．Ｏｔｓｕ
ｋａ，”Ｇａｌｌｉｕｍ ａｒｓｅｎｉ
ｄｅ ａｎｄ ｏｔｈｅｒ ｃｏｍｐｏ
ｕｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ
ｏｎ ｓｉｌｉｃｏｎ”，Ｊｏｕｒｎ
ａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓ
ｉｃｓ，1990年10月１日，Ｖｏｌ．68,
Ｎｏ．７，ｐｐ．Ｒ31−Ｒ58
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/20 - 21/205
H01L 21/324
Ｗｅｂ ｏｆ Ｓｃｉｅｎｃｅ
Claims (9)
- 【請求項１】 IV族半導体基板上に化合物半導体の結晶
層を形成する化合物半導体結晶層の成長方法において、 第１の温度で前記IV族半導体基板の表面の酸化膜を除去
する酸化膜除去工程と、 前記第１の温度より低い第２の温度で、成長する前記化
合物半導体の構成元素をそれぞれ含有する複数の原料ガ
スを導入しながら、前記IV族半導体基板上に前記化合物
半導体の低温成長層を形成する低温成長層形成工程と、 前記第２の温度より高く、前記第１の温度よりも低い第
３の温度で、前記原料ガスを導入しながら、前記低温成
長層上に前記化合物半導体の第１の単結晶層を成長する
第１の単結晶層成長工程と、 前記第３の温度より高く、前記第１の温度よりも低い第
４の温度で、前記原料ガスを導入しながら、前記第１の
単結晶層上に前記化合物半導体の第２の単結晶層を成長
する第２の単結晶層成長工程と、 前記第２の温度より高く、前記第４の温度よりも低い第
５の温度で、前記原料ガスを導入しながら、前記第２の
単結晶層上に前記化合物半導体の第３の単結晶層を成長
する第３の単結晶層成長工程と、前記第１の単結晶層成長工程より後に、 前記第４の温度
より高い温度における加熱工程と、前記第２の温度より
低い温度まで降温する冷却工程とを有する熱処理サイク
ルを少なくとも１回繰り返す熱サイクルアニール工程と
を有することを特徴とする化合物半導体結晶層の成長方
法。 - 【請求項２】 請求項１記載の化合物半導体結晶層の成
長方法において、 前記熱サイクルアニール工程は、前記第２の単結晶層成
長工程において、前記第２の単結晶層の成長開始から成
長終了までの間に行うことを特徴とする化合物半導体結
晶層の成長方法。 - 【請求項３】 請求項１記載の化合物半導体結晶層の成
長方法において、 前記熱サイクルアニール工程は、前記第３の単結晶層成
長工程において、前記第３の単結晶層の成長開始から成
長終了までの間に行うことを特徴とする化合物半導体結
晶層の成長方法。 - 【請求項４】 請求項１記載の化合物半導体結晶層の成
長方法において、 前記熱サイクルアニール工程は、前記IV族半導体基板上
に成膜した化合物半導体層の膜厚が１．５μｍ以上に達
した後に行うことを特徴とする化合物半導体結晶層の成
長方法。 - 【請求項５】 請求項１乃至４のいずれかに記載の化合
物半導体結晶層の成長方法において、 前記化合物半導体はIII−Ｖ族化合物半導体であり、 前記原料ガスはIII族元素を含有するIII族系ガス及びＶ
族元素を含有するＶ族系ガスであることを特徴とする化
合物半導体結晶層の成長方法。 - 【請求項６】 請求項５記載の化合物半導体結晶層の成
長方法において、 前記Ｖ族系ガスはＶ族ハイドライド系ガスであることを
特徴とする化合物半導体結晶層の成長方法。 - 【請求項７】 請求項５記載の化合物半導体結晶層の成
長方法において、 前記Ｖ族系ガスはＶ族ハライド系ガスであることを特徴
とする化合物半導体結晶層の成長方法。 - 【請求項８】 請求項５記載の化合物半導体結晶層の成
長方法において、 前記Ｖ族系ガスは固体Ｖ族の蒸気であることを特徴とす
る化合物半導体結晶層の成長方法。 - 【請求項９】 請求項１乃至４のいずれかに記載の化合
物半導体結晶層の成長方法において、 前記化合物半導体はII−VI族化合物半導体であり、 前記原料ガスはII族元素を含有するII族系ガス及びVI族
元素を含有するVI族系ガスであることを特徴とする化合
物半導体結晶層の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11516894A JP3369304B2 (ja) | 1994-05-27 | 1994-05-27 | 化合物半導体結晶層の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11516894A JP3369304B2 (ja) | 1994-05-27 | 1994-05-27 | 化合物半導体結晶層の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321032A JPH07321032A (ja) | 1995-12-08 |
| JP3369304B2 true JP3369304B2 (ja) | 2003-01-20 |
Family
ID=14656031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11516894A Expired - Fee Related JP3369304B2 (ja) | 1994-05-27 | 1994-05-27 | 化合物半導体結晶層の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3369304B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492251B2 (en) | 2011-11-09 | 2013-07-23 | Samsung Electronics Co., Ltd. | Method of forming a thin layer structure |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0864377B1 (en) * | 1997-03-14 | 2003-05-21 | Kajima Corporation | Method for cleaning structural surface |
| WO2009084242A1 (ja) * | 2007-12-28 | 2009-07-09 | Sumitomo Chemical Company, Limited | 半導体基板および半導体基板の製造方法 |
| DE102011016366B4 (de) * | 2011-04-07 | 2018-09-06 | Nasp Iii/V Gmbh | III/V-Si-Template, dessen Verwendung und Verfahren zu dessen Herstellung |
| US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
| JP6050595B2 (ja) * | 2012-03-09 | 2016-12-21 | 旭化成株式会社 | 化合物半導体基板及びその製造方法 |
| CN110828551A (zh) | 2014-07-22 | 2020-02-21 | 株式会社Flosfia | 结晶性半导体膜和板状体以及半导体装置 |
-
1994
- 1994-05-27 JP JP11516894A patent/JP3369304B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｓ．Ｆ．Ｆａｎｇ，Ｋ．Ａｄｏｍｉ，Ｓ．Ｉｙｅｒ，Ｈ．Ｍｏｒｋｏｃ，Ｈ．Ｚａｂｅ，Ｃ．Ｃｈｏｉ，Ｎ．Ｏｔｓｕｋａ，"Ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ ａｎｄ ｏｔｈｅｒ ｃｏｍｐｏｕｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ｏｎ ｓｉｌｉｃｏｎ"，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，１９９０年１０月１日，Ｖｏｌ．６８，Ｎｏ．７，ｐｐ．Ｒ３１−Ｒ５８ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492251B2 (en) | 2011-11-09 | 2013-07-23 | Samsung Electronics Co., Ltd. | Method of forming a thin layer structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321032A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| KR100304664B1 (ko) | ＧａＮ막 제조 방법 | |
| US7732306B2 (en) | Methods for producing improved epitaxial materials | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US5019529A (en) | Heteroepitaxial growth method | |
| TWI521733B (zh) | 用以產生含鎵三族氮化物半導體之方法 | |
| JPH05291140A (ja) | 化合物半導体薄膜の成長方法 | |
| JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| WO2002017369A1 (en) | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| US6339014B1 (en) | Method for growing nitride compound semiconductor | |
| US5492860A (en) | Method for growing compound semiconductor layers | |
| KR20200142482A (ko) | 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| JP2003192496A (ja) | Ｉｉｉ族窒化物半導体基板およびその製造方法 | |
| EP2695180B1 (de) | Verfahren zur herstellung eines iii/v-si-templats | |
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JP2900946B2 (ja) | 半導体装置 | |
| JP3052399B2 (ja) | 化合物半導体膜の製造方法 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JPH047819A (ja) | ＧａＡｓ薄膜 | |
| JP2985413B2 (ja) | 化合物半導体装置の製造方法 | |
| JP4524630B2 (ja) | Ｈｅｍｔ用エピタキシャルウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021029 |
|
| LAPS | Cancellation because of no payment of annual fees |