JP2649928B2 - 半導体ウエハの製造方法 - Google Patents
半導体ウエハの製造方法Info
- Publication number
- JP2649928B2 JP2649928B2 JP253388A JP253388A JP2649928B2 JP 2649928 B2 JP2649928 B2 JP 2649928B2 JP 253388 A JP253388 A JP 253388A JP 253388 A JP253388 A JP 253388A JP 2649928 B2 JP2649928 B2 JP 2649928B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- gaas
- buffer layer
- island
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概要〕 シリコン半導体基板上に単結晶化合物半導体層をエピ
タキシャル成長させてなる半導体ウエハを製造する方法
の改良に関し、 転位密度を充分に低減させ、良質の化合物半導体／シ
リコンからなる半導体ウエハが得られるようにすること
を目的とし、 シリコン半導体基板上に化合物半導体からなる島状の
核を形成する工程と、次いで、該島状の核を形成した再
の温度より低い温度を適用し該島状の核と同じ材質の多
結晶状或いはアモルファス状の化合物半導体バッファ層
を形成する工程と、次いで、前記島状の核及び化合物半
導体バッファ層を形成した際の温度よりも高い温度で該
化合物半導体バッファ層の再結晶化を行う工程とが含ま
れてなるよう構成する。
タキシャル成長させてなる半導体ウエハを製造する方法
の改良に関し、 転位密度を充分に低減させ、良質の化合物半導体／シ
リコンからなる半導体ウエハが得られるようにすること
を目的とし、 シリコン半導体基板上に化合物半導体からなる島状の
核を形成する工程と、次いで、該島状の核を形成した再
の温度より低い温度を適用し該島状の核と同じ材質の多
結晶状或いはアモルファス状の化合物半導体バッファ層
を形成する工程と、次いで、前記島状の核及び化合物半
導体バッファ層を形成した際の温度よりも高い温度で該
化合物半導体バッファ層の再結晶化を行う工程とが含ま
れてなるよう構成する。
本発明は、シリコン半導体基板上に単結晶化合物半導
体層をエピタキシャル成長させてなる半導体ウエハを製
造する方法の改良に関する。
体層をエピタキシャル成長させてなる半導体ウエハを製
造する方法の改良に関する。
近年、シリコン半導体基板上に例えばGaAsなど化合物
半導体をエピタキシャル成長させる試みが盛んである。
半導体をエピタキシャル成長させる試みが盛んである。
これは、現在、シリコン半導体を製造する技術が確立
され、極めて良質且つ大口径の基板が安価に供給され得
る状態にあること、シリコン半導体基板の熱伝導性が良
好であることに起因し放熱効率が改善されること、GaAs
系及びシリコン系のモノリシック集積回路装置を実現で
きることなどが可能となるからである。
され、極めて良質且つ大口径の基板が安価に供給され得
る状態にあること、シリコン半導体基板の熱伝導性が良
好であることに起因し放熱効率が改善されること、GaAs
系及びシリコン系のモノリシック集積回路装置を実現で
きることなどが可能となるからである。
前記したように、シリコン半導体基板上にGaAs層をエ
ピタキシャル成長させたウエハを作成する場合、シリコ
ンとGaAsとは格子定数に４〔％〕の相違が見られること
から、GaAs層中にミスフィット転位が発生する旨の問題
がある。
ピタキシャル成長させたウエハを作成する場合、シリコ
ンとGaAsとは格子定数に４〔％〕の相違が見られること
から、GaAs層中にミスフィット転位が発生する旨の問題
がある。
一般に、ミスフィット転位は、格子不整合を緩和する
為、自然に発生するものであり、格子定数のずれを基に
して単純に転位密度を計算して見ると1012〔cm-2〕にも
達する。
為、自然に発生するものであり、格子定数のずれを基に
して単純に転位密度を計算して見ると1012〔cm-2〕にも
達する。
通常、シリコン半導体基板上にGaAs層をエピタキシャ
ル成長させる際には、有機金属化学気相成長（metalorg
anic chemical vapor deposition:MOCVD）法が多用
されている。
ル成長させる際には、有機金属化学気相成長（metalorg
anic chemical vapor deposition:MOCVD）法が多用
されている。
第２図はMOCVD法を適用してシリコン半導体基板にGaA
s層をエピタキシャル成長させる場合について説明する
為の半導体ウエハの要部切断側面図を表している。
s層をエピタキシャル成長させる場合について説明する
為の半導体ウエハの要部切断側面図を表している。
図示の半導体ウエハを得るには、 1. シリコン半導体基板１上に温度400〔℃〕〜450
〔℃〕の低温で多結晶状或いはアモルファス状のGaAsバ
ッファ層２を厚さ例えば10〔nm〕程度に成長させる。
〔℃〕の低温で多結晶状或いはアモルファス状のGaAsバ
ッファ層２を厚さ例えば10〔nm〕程度に成長させる。
2. 次いで、温度700〔℃〕〜750〔℃〕の高温で熱処理
すると、GaAsバッファ層２は再結晶化されて単結晶とな
る。
すると、GaAsバッファ層２は再結晶化されて単結晶とな
る。
3. 次いで、前記と同じ高温で単結晶のGaAs層３を厚さ
例えば約（μｍ）程度に成長させる。
例えば約（μｍ）程度に成長させる。
なる工程を採っている。
このようにすると格子定数のずれが緩和され、ミスフ
ィット転位の発生が抑制されることは事実であり、現
在、ミスフィット転位の発生を抑制するのに有効とされ
ている他の技術と併用することで、転位密度を106〔cm
-2〕のオーダーまで低減させ得る状態にある。尚、この
程度の転位密度は分子線エピタキシャル成長（molecula
r beam epitaxy:MBE）法を実施する場合に於いても達
成されている。
ィット転位の発生が抑制されることは事実であり、現
在、ミスフィット転位の発生を抑制するのに有効とされ
ている他の技術と併用することで、転位密度を106〔cm
-2〕のオーダーまで低減させ得る状態にある。尚、この
程度の転位密度は分子線エピタキシャル成長（molecula
r beam epitaxy:MBE）法を実施する場合に於いても達
成されている。
現在のところ、前記したようなGaAs/Siの半導体ウエ
ハを用いて作成したGaAs系電界効果トランジスタ及びそ
れを集積化したスタティック・ランダム・アクセス・メ
モリ（static random access memory:SRAM）や高電
子移動度トランジタ（high electron mobility tran
sistor:HEMT）などが動作した旨の報告がなされてい
る。
ハを用いて作成したGaAs系電界効果トランジスタ及びそ
れを集積化したスタティック・ランダム・アクセス・メ
モリ（static random access memory:SRAM）や高電
子移動度トランジタ（high electron mobility tran
sistor:HEMT）などが動作した旨の報告がなされてい
る。
然しながら、転位密度の低減が前記した程度では、光
デバイスやOEIC（optoelectronic integrated circui
t）の製造には用いることができない。
デバイスやOEIC（optoelectronic integrated circui
t）の製造には用いることができない。
本発明は、転位密度を充分に低減させ、良質の化合物
半導体／シリコンからなる半導体ウエハを得ようとす
る。
半導体／シリコンからなる半導体ウエハを得ようとす
る。
前記説明した従来の技術に於ける再結晶化に於いて
は、先ず、GaAs/Siの界面にGaAsの核が生成され、次
に、これを種としてGaAsの単結晶化が進行するものであ
り、この過程は、固相成長と呼ばれているものと似てい
る。
は、先ず、GaAs/Siの界面にGaAsの核が生成され、次
に、これを種としてGaAsの単結晶化が進行するものであ
り、この過程は、固相成長と呼ばれているものと似てい
る。
この場合、転位密度が低い良質のGaAsバッファ層２を
得る為には、前記した過程中で、GaAsの核形成を充分に
制御することが肝要であって、その核は無転位で且つ密
度が揃っていることが望ましい。
得る為には、前記した過程中で、GaAsの核形成を充分に
制御することが肝要であって、その核は無転位で且つ密
度が揃っていることが望ましい。
然しながら、一般に、核の形成は偶発的効果に依存し
ていて、実効ある制御は行われていないのが現状であ
る。
ていて、実効ある制御は行われていないのが現状であ
る。
そこで、本発明に依る半導体ウエハの製造方法に於い
ては、シリコン半導体基板（例えばシリコン半導体基板
１）上に化合物半導体からなる島状の核（例えば島状の
核４）を形成する工程と、次いで、該島状の核を形成し
た際の温度より低い温度を適用し該島状の核と同じ材質
の多結晶状或いはアモルファス状の化合物半導体バッフ
ァ層（例えばGaAsバッファ層２）を形成する工程と、次
いで、前記島状の核及び化合物半導体バッファ層を形成
した際の温度よりも高い温度で核化合物半導体バッファ
層の再結晶化を行う工程とが含まれてなるよう構成す
る。
ては、シリコン半導体基板（例えばシリコン半導体基板
１）上に化合物半導体からなる島状の核（例えば島状の
核４）を形成する工程と、次いで、該島状の核を形成し
た際の温度より低い温度を適用し該島状の核と同じ材質
の多結晶状或いはアモルファス状の化合物半導体バッフ
ァ層（例えばGaAsバッファ層２）を形成する工程と、次
いで、前記島状の核及び化合物半導体バッファ層を形成
した際の温度よりも高い温度で核化合物半導体バッファ
層の再結晶化を行う工程とが含まれてなるよう構成す
る。
前記手段を採ることに依り、無転位の核の存在に起因
して化合物半導体バッファ層の結晶品質を著しく向上さ
せることができ、そして、核の多くはシリコン半導体基
板の面方位を（100）から0.5〜10度の範囲でずらせるこ
とに依って生ずる原子オーダーの段差に形成され、従っ
て、その傾き角度を一定に維持すれば、常に、同じ密度
の核を形成することが可能であって、その結果、エピタ
キシャル成長させた単結晶化合物半導体層の表面に現れ
る転位密度を一桁以上も低減させることができ、半導体
発光装置やヘテロ接合を有するトランジスタなどの製造
が大変容易となる。
して化合物半導体バッファ層の結晶品質を著しく向上さ
せることができ、そして、核の多くはシリコン半導体基
板の面方位を（100）から0.5〜10度の範囲でずらせるこ
とに依って生ずる原子オーダーの段差に形成され、従っ
て、その傾き角度を一定に維持すれば、常に、同じ密度
の核を形成することが可能であって、その結果、エピタ
キシャル成長させた単結晶化合物半導体層の表面に現れ
る転位密度を一桁以上も低減させることができ、半導体
発光装置やヘテロ接合を有するトランジスタなどの製造
が大変容易となる。
第１図は本発明一実施例を解説する為の工程要所に於
ける半導体ウエハの要部切断側面図を表し、以下、図を
参照しつつ説明する。尚、第２図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つものと
し、また、ここでは、半導体結晶成長装置としてMOCVD
装置を利用している。
ける半導体ウエハの要部切断側面図を表し、以下、図を
参照しつつ説明する。尚、第２図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つものと
し、また、ここでは、半導体結晶成長装置としてMOCVD
装置を利用している。
（１） シリコン半導体基板１をフッ酸（HF）溶液中に
浸漬して表面酸化膜を除去し、乾燥後、直ちに成長炉中
に収容する。
浸漬して表面酸化膜を除去し、乾燥後、直ちに成長炉中
に収容する。
（２） シリコン半導体基板１を収容した成長炉内をア
ルシン（AsH3）雰囲気とし、また、温度を900〔℃〕乃
至1000〔℃〕、そして、時間を10〔分〕乃至30〔分〕と
して熱処理を行う。
ルシン（AsH3）雰囲気とし、また、温度を900〔℃〕乃
至1000〔℃〕、そして、時間を10〔分〕乃至30〔分〕と
して熱処理を行う。
その後、温度を低下させて200〔℃〕乃至600〔℃〕と
する。
する。
（３） 温度が安定してから水素（H2）−トリメチルガ
リウム（TMG:（CH3）3Ga）−H2−AsH3の順序で原料ガス
を供給する。
リウム（TMG:（CH3）3Ga）−H2−AsH3の順序で原料ガス
を供給する。
ここで、TMGとAsH3は時間をずらせて別個に流すもの
とする。尚、H2は両者が混合しないようにパージする為
に流しているものである。
とする。尚、H2は両者が混合しないようにパージする為
に流しているものである。
このような技法は、原子層エピタキシャル成長（atom
ic layer epitaxy:ALE）法と同様である。
ic layer epitaxy:ALE）法と同様である。
前記原料ガス供給過程を２〜10回の範囲で繰り返す
と、シリコン半導体基板１上に存在する原子オーダーの
段差に島状の核４が成長される。その核４の高さが２〜
３〔nm〕を越えると転位が発生し始めるので、それを回
避するには、前記原料ガスの供給回数を適宜に制限する
必要がある。
と、シリコン半導体基板１上に存在する原子オーダーの
段差に島状の核４が成長される。その核４の高さが２〜
３〔nm〕を越えると転位が発生し始めるので、それを回
避するには、前記原料ガスの供給回数を適宜に制限する
必要がある。
（４） そのままの温度、或いは、200〔℃〕乃至600
〔℃〕の範囲で適宜に選択した温度に設定し直してか
ら、AsH3とTMGとを原料ガスとして流し、多結晶状或い
はアモルファス状のGaAsバッファ層２を厚さ例えば10
〔nm〕程度に成長させる。
〔℃〕の範囲で適宜に選択した温度に設定し直してか
ら、AsH3とTMGとを原料ガスとして流し、多結晶状或い
はアモルファス状のGaAsバッファ層２を厚さ例えば10
〔nm〕程度に成長させる。
ここで形成したGaAsバッファ層２は、余り厚く成長さ
せると、次の工程に於いて、充分な再結晶化を行うこと
ができず、また、反対に薄くし過ぎた場合にはバッファ
効果が得られない。
せると、次の工程に於いて、充分な再結晶化を行うこと
ができず、また、反対に薄くし過ぎた場合にはバッファ
効果が得られない。
（５） 温度を700〔℃〕〜800〔℃〕の高温にして熱処
理を行い、GaAsバッファ層２を再結晶化する。
理を行い、GaAsバッファ層２を再結晶化する。
その再結晶化が充分に行われるのを待ってから、その
ままの温度を維持し、且つ、原料ガスとして工程（４）
の場合と同じものを選択し、単結晶のGaAs層３を厚さ例
えば0.3〜３〔μｍ〕程度に成長させる。尚、GaAsバッ
ファ層２の充分な再結晶化を待つのは省略することもで
きる。
ままの温度を維持し、且つ、原料ガスとして工程（４）
の場合と同じものを選択し、単結晶のGaAs層３を厚さ例
えば0.3〜３〔μｍ〕程度に成長させる。尚、GaAsバッ
ファ層２の充分な再結晶化を待つのは省略することもで
きる。
前記した製造工程に、従来から有効とされている手
段、例えばシリコン半導体基板１の面を面指数（100）
の面から数度傾ける（要すれば、T.Ueda,S.Nishi,Y.Kaw
arada,M.Akiyama and K.Kaminishi,Jpn,J.Appl.Phys.
25（1986）L789、を参照）、InGaAs/GaAsPの超格子を介
挿する（要すれば、T.Nishimura,K.Mizuguchi,N.Hayafu
ji and T.Murotani,Jpn,J.Appl.Phys.26（1987）L114
1、を参照）、結晶成長途上或いは成長後にアニールす
る（要すれば、J.W.Lee,H.Schichijo,H.L.Tsai and
R.J.Matyi,Appl.Phys.Lett.50（1987）31、を参照）な
どの技術を併用することで、更に転位密度の低減を図る
ことができる。
段、例えばシリコン半導体基板１の面を面指数（100）
の面から数度傾ける（要すれば、T.Ueda,S.Nishi,Y.Kaw
arada,M.Akiyama and K.Kaminishi,Jpn,J.Appl.Phys.
25（1986）L789、を参照）、InGaAs/GaAsPの超格子を介
挿する（要すれば、T.Nishimura,K.Mizuguchi,N.Hayafu
ji and T.Murotani,Jpn,J.Appl.Phys.26（1987）L114
1、を参照）、結晶成長途上或いは成長後にアニールす
る（要すれば、J.W.Lee,H.Schichijo,H.L.Tsai and
R.J.Matyi,Appl.Phys.Lett.50（1987）31、を参照）な
どの技術を併用することで、更に転位密度の低減を図る
ことができる。
前記したところに関しては、発明の要旨を変更するこ
となく他に種々の改変を施すことができる。
となく他に種々の改変を施すことができる。
例えば、前記MOCVD法を実施する際に用いた原料ガス
は他のそれに代替することが容易であり、例えば、TMG
の代わりにトリエチルガリウム（TEG:（C2H5）3Ga）を
用いた場合にはGaAs層の純度を向上することができる。
は他のそれに代替することが容易であり、例えば、TMG
の代わりにトリエチルガリウム（TEG:（C2H5）3Ga）を
用いた場合にはGaAs層の純度を向上することができる。
また、本発明が開示する技術は、前記説明した実施例
のみならず、MBE法についても適用することができる。
のみならず、MBE法についても適用することができる。
その場合は、 （ａ） シリコン半導体基板１に前記工程（１）と同様
な処理を施してからMBE装置に収容する。
な処理を施してからMBE装置に収容する。
（ｂ） 真空中で、温度を900〔℃〕乃至1000〔℃〕、
また、時間を10〔分〕〜30〔分〕として熱処理を行う。
また、時間を10〔分〕〜30〔分〕として熱処理を行う。
（ｃ） Asビームを照射しながら、温度を室温乃至500
〔℃〕まで低下させる。
〔℃〕まで低下させる。
ここで、GaビームとAsビームとを１原子層分ずつ交互
に照射して成長を行うと、前記実施例と同様に、GaAsか
らなる島状の核４が生成される。
に照射して成長を行うと、前記実施例と同様に、GaAsか
らなる島状の核４が生成される。
（ｄ） そのままの温度、或いは、前記工程（ｃ）に見
られる温度の範囲で適宜に選択した温度に設定し直して
から、多結晶状或いはアモルファス状のGaAsバッファ層
２を厚さ例えば10〔nm〕程度に成長させる。
られる温度の範囲で適宜に選択した温度に設定し直して
から、多結晶状或いはアモルファス状のGaAsバッファ層
２を厚さ例えば10〔nm〕程度に成長させる。
（ｅ） 温度を600〔℃〕乃至700〔℃〕に上昇させ、Ga
Asバッファ層２の再結晶化を行うと共に単結晶のGaAs層
３を厚さ例えば0.3〜３〔μｍ〕程度に成長させる。
Asバッファ層２の再結晶化を行うと共に単結晶のGaAs層
３を厚さ例えば0.3〜３〔μｍ〕程度に成長させる。
なる工程を採ることができる。
ここに説明したMBE法の場合、GaビームとAsビームと
を交互に照射することなく、通常の手段を採っても核４
を生成させることができ、また、この島状の核４は、そ
の高さを２〔nm〕〜３〔nm〕以下に抑えれば、次に形成
されるGaAsバッファ層２に対する種として機能させるこ
とができる。
を交互に照射することなく、通常の手段を採っても核４
を生成させることができ、また、この島状の核４は、そ
の高さを２〔nm〕〜３〔nm〕以下に抑えれば、次に形成
されるGaAsバッファ層２に対する種として機能させるこ
とができる。
前記何れの実施例に於いても、シリコン半導体基板上
に単結晶GaAs層を成長させる場合について説明したが、
他の化合物半導体層、例えば、他のIII−Ｖ族化合物半
導体やII−IV族化合物半導体、或いは、二次系のみなら
ず混晶系にも実施することが可能である。
に単結晶GaAs層を成長させる場合について説明したが、
他の化合物半導体層、例えば、他のIII−Ｖ族化合物半
導体やII−IV族化合物半導体、或いは、二次系のみなら
ず混晶系にも実施することが可能である。
本発明に依る半導体ウエハの製造方法に於いては、シ
リコン半導体基板上に化合物半導体からなる島状の核を
形成し、それと同じ材質の多結晶状或いはアモルファス
状の化合物半導体バッファ層を形成し、その化合物半導
体バッファ層を熱処理して単結晶化する工程が含まれて
いる。
リコン半導体基板上に化合物半導体からなる島状の核を
形成し、それと同じ材質の多結晶状或いはアモルファス
状の化合物半導体バッファ層を形成し、その化合物半導
体バッファ層を熱処理して単結晶化する工程が含まれて
いる。
前記構成を採ることに依り、無転位の核の存在に起因
して化合物半導体バッファ層の結晶品質を著しく向上さ
せることができ、そして、核の多くはシリコン半導体基
板の面方位を（100）から0.5〜10度の範囲でずらせるこ
とに依って生ずる原子オーダーの段差に形成され、従っ
て、その傾き角度を一定に維持すれば、常に、同じ密度
の核を形成することが可能であって、その結果、エピタ
キシャル成長させた単結晶化合物半導体層の表面に現れ
る転位密度を一桁以上も低減させることができ、半導体
発光装置やヘテロ接合を有するトランジスタなどの製造
が大変容易になる。
して化合物半導体バッファ層の結晶品質を著しく向上さ
せることができ、そして、核の多くはシリコン半導体基
板の面方位を（100）から0.5〜10度の範囲でずらせるこ
とに依って生ずる原子オーダーの段差に形成され、従っ
て、その傾き角度を一定に維持すれば、常に、同じ密度
の核を形成することが可能であって、その結果、エピタ
キシャル成長させた単結晶化合物半導体層の表面に現れ
る転位密度を一桁以上も低減させることができ、半導体
発光装置やヘテロ接合を有するトランジスタなどの製造
が大変容易になる。
【図面の簡単な説明】 第１図は本発明一実施例を説明する為の工程要所に於け
る半導体ウエハの要部切断側面図、第２図は従来の技術
を説明する為の工程要所に於ける半導体ウエハの要部切
断側面図をそれぞれ表している。 図に於いて、１はシリコン半導体基板、２は多結晶状或
いはアモルファス状のGaAsバッファ層、３は単結晶GaAs
層、４は島状の核をそれぞれ示している。
る半導体ウエハの要部切断側面図、第２図は従来の技術
を説明する為の工程要所に於ける半導体ウエハの要部切
断側面図をそれぞれ表している。 図に於いて、１はシリコン半導体基板、２は多結晶状或
いはアモルファス状のGaAsバッファ層、３は単結晶GaAs
層、４は島状の核をそれぞれ示している。
Claims (1)
- 【請求項１】シリコン半導体基板上に化合物半導体から
なる島状の核を形成する工程と、 次いで、該島状の核を形成した際の温度より低い温度を
適用し該島状の核と同じ材質の多結晶状或いはアモルフ
ァス状の化合物半導体バッファ層を形成する工程と、 次いで、前記島状の核及び化合物半導体バッファ層を形
成した際の温度よりも高い温度で該化合物半導体バッフ
ァ層の再結晶化を行う工程とが含まれてなることを特徴
とする半導体ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP253388A JP2649928B2 (ja) | 1988-01-11 | 1988-01-11 | 半導体ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP253388A JP2649928B2 (ja) | 1988-01-11 | 1988-01-11 | 半導体ウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181410A JPH01181410A (ja) | 1989-07-19 |
| JP2649928B2 true JP2649928B2 (ja) | 1997-09-03 |
Family
ID=11532019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP253388A Expired - Lifetime JP2649928B2 (ja) | 1988-01-11 | 1988-01-11 | 半導体ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2649928B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2921200B1 (fr) * | 2007-09-18 | 2009-12-18 | Centre Nat Rech Scient | Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication |
-
1988
- 1988-01-11 JP JP253388A patent/JP2649928B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01181410A (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399522A (en) | Method of growing compound semiconductor | |
| JP4249184B2 (ja) | 窒化物半導体成長用基板 | |
| US9437688B2 (en) | High-quality GaN high-voltage HFETs on silicon | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JP2005032823A (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JP4535935B2 (ja) | 窒化物半導体薄膜およびその製造方法 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JP2011216549A (ja) | ＧａＮ系半導体エピタキシャル基板の製造方法 | |
| JPH03132016A (ja) | 結晶の形成方法 | |
| JP2000247798A (ja) | 単結晶薄膜の形成方法 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| US5438951A (en) | Method of growing compound semiconductor on silicon wafer | |
| JP2003192496A (ja) | Ｉｉｉ族窒化物半導体基板およびその製造方法 | |
| JP4421830B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JP7182172B2 (ja) | Ｉｉｉ族窒化物半導体装置 | |
| CN109378368B (zh) | 在PSS衬底上沿半极性面外延生长GaN基片的方法 | |
| JP4507810B2 (ja) | 窒化物半導体基板の製造方法及び窒化物半導体基板 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2009239315A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JPH01215012A (ja) | 半導体結晶層の構造およびその形成方法 |