JPH04315419A - 元素半導体基板上の絶縁膜／化合物半導体積層構造 - Google Patents
元素半導体基板上の絶縁膜／化合物半導体積層構造Info
- Publication number
- JPH04315419A JPH04315419A JP10879391A JP10879391A JPH04315419A JP H04315419 A JPH04315419 A JP H04315419A JP 10879391 A JP10879391 A JP 10879391A JP 10879391 A JP10879391 A JP 10879391A JP H04315419 A JPH04315419 A JP H04315419A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- compound semiconductor
- group
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 150000001875 compounds Chemical class 0.000 title claims abstract description 33
- 238000003475 lamination Methods 0.000 title abstract 2
- 239000013078 crystal Substances 0.000 claims abstract description 43
- 239000010408 film Substances 0.000 claims description 45
- 239000010409 thin film Substances 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052681 coesite Inorganic materials 0.000 abstract description 14
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 14
- 239000000377 silicon dioxide Substances 0.000 abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 14
- 229910052682 stishovite Inorganic materials 0.000 abstract description 14
- 229910052905 tridymite Inorganic materials 0.000 abstract description 14
- 238000000034 method Methods 0.000 description 30
- 238000004943 liquid phase epitaxy Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- KAXRWMOLNJZCEW-UHFFFAOYSA-N 2-amino-4-(2-aminophenyl)-4-oxobutanoic acid;sulfuric acid Chemical compound OS(O)(=O)=O.OC(=O)C(N)CC(=O)C1=CC=CC=C1N KAXRWMOLNJZCEW-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical group [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＶ族半導体単結晶基
板上に形成された高品質、かつ大面積なＩＩＩ−Ｖ族化
合物半導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化
合物半導体積層構造に関する。
板上に形成された高品質、かつ大面積なＩＩＩ−Ｖ族化
合物半導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化
合物半導体積層構造に関する。
【０００２】
【従来の技術】現在、Ｓｉに代表されるＩＶ族半導体単
結晶基板上にＧａＡｓに代表されるＩＩＩ−Ｖ族化合物
半導体単結晶薄膜を形成する試みが活発に行われている
。これは、このような薄膜構造が形成できると、ＩＩＩ
−Ｖ族化合物半導体高機能素子を安価なＳｉ基板上に作
製でき、またＳｉの高い熱伝導率によって光素子等の性
能向上が期待できるためである。さらにＳｉ基板上に選
択的にＩＩＩ−Ｖ族化合物半導体単結晶薄膜を形成でき
れば、Ｓｉ超高集積回路とＩＩＩ−Ｖ族化合物半導体超
高速素子や光素子を同一基板上に形成できるため、新し
い高機能素子の開発が予測されるからである。
結晶基板上にＧａＡｓに代表されるＩＩＩ−Ｖ族化合物
半導体単結晶薄膜を形成する試みが活発に行われている
。これは、このような薄膜構造が形成できると、ＩＩＩ
−Ｖ族化合物半導体高機能素子を安価なＳｉ基板上に作
製でき、またＳｉの高い熱伝導率によって光素子等の性
能向上が期待できるためである。さらにＳｉ基板上に選
択的にＩＩＩ−Ｖ族化合物半導体単結晶薄膜を形成でき
れば、Ｓｉ超高集積回路とＩＩＩ−Ｖ族化合物半導体超
高速素子や光素子を同一基板上に形成できるため、新し
い高機能素子の開発が予測されるからである。
【０００３】しかしながら、ＩＩＩ−Ｖ族化合物半導体
結晶はＩＩＩ族とＶ族の２種類の元素からなる有極性結
晶であるのに対し、ＩＶ族半導体単結晶基板は単一元素
からなる無極性結晶である。従って、通常用いられる（
１００）面方位を有するＩＶ族半導体単結晶基板上にＩ
ＩＩ−Ｖ族化合物半導体単結晶薄膜をエピタキシャル成
長させようとする場合、ＩＩＩ族とＶ族の配列の位相が
ずれ、極性が反転した領域、いわゆるアンチ・フェイズ
・ドメインができやすく、全基板面内でＩＩＩ族とＶ族
の配列の位相がそろったいわゆるシングル・ドメイン単
結晶薄膜を確実に得ることはごく最近までは困難であっ
た。
結晶はＩＩＩ族とＶ族の２種類の元素からなる有極性結
晶であるのに対し、ＩＶ族半導体単結晶基板は単一元素
からなる無極性結晶である。従って、通常用いられる（
１００）面方位を有するＩＶ族半導体単結晶基板上にＩ
ＩＩ−Ｖ族化合物半導体単結晶薄膜をエピタキシャル成
長させようとする場合、ＩＩＩ族とＶ族の配列の位相が
ずれ、極性が反転した領域、いわゆるアンチ・フェイズ
・ドメインができやすく、全基板面内でＩＩＩ族とＶ族
の配列の位相がそろったいわゆるシングル・ドメイン単
結晶薄膜を確実に得ることはごく最近までは困難であっ
た。
【０００４】この問題を解決するために考えられたのが
雑誌「ジャパニーズ・ジャーナル・オブ・アプライド・
フィジクス（Ｊａｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第
２４巻第６号（１９８５年）の第Ｌ３９１−３９３頁に
説明されている「二段階成長法」と呼ばれる方法である
。すなわち、Ｓｉ単結晶基板の温度を４５０℃以下の低
温として、まず２０ｎｍ程度の微細な多結晶もしくは非
晶質状のＧａＡｓバッファ層を堆積した後、Ｓｉ単結晶
基板の温度を通常の成長温度、上記文献の場合は６００
℃としてＧａＡｓ単結晶薄膜を成長させる方法である。 この方法によってシングル・ドメイン単結晶薄膜を確実
に得ることができるようになった。微細な多結晶もしく
は非晶質状のＧａＡｓ薄膜は、温度を６００℃に昇温す
る間にアニールされて単結晶化する。上記文献の結果は
ＭＯＣＶＤ法によるものであったが、以後ＭＢＥ法でも
同様に二段階成長法が有効であることが確認された。
雑誌「ジャパニーズ・ジャーナル・オブ・アプライド・
フィジクス（Ｊａｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第
２４巻第６号（１９８５年）の第Ｌ３９１−３９３頁に
説明されている「二段階成長法」と呼ばれる方法である
。すなわち、Ｓｉ単結晶基板の温度を４５０℃以下の低
温として、まず２０ｎｍ程度の微細な多結晶もしくは非
晶質状のＧａＡｓバッファ層を堆積した後、Ｓｉ単結晶
基板の温度を通常の成長温度、上記文献の場合は６００
℃としてＧａＡｓ単結晶薄膜を成長させる方法である。 この方法によってシングル・ドメイン単結晶薄膜を確実
に得ることができるようになった。微細な多結晶もしく
は非晶質状のＧａＡｓ薄膜は、温度を６００℃に昇温す
る間にアニールされて単結晶化する。上記文献の結果は
ＭＯＣＶＤ法によるものであったが、以後ＭＢＥ法でも
同様に二段階成長法が有効であることが確認された。
【０００５】ところで、半導体薄膜の素子応用の観点か
らは、シングル・ドメイン化とともに結晶品質の向上が
重要である。しかし、通常Ｓｉ基板上にＧａＡｓなどの
ＩＩＩ−Ｖ族化合物半導体を成長すると、ＳｉとＧａＡ
ｓの界面には基板と成長層との格子不整合から予想され
るよりはるかに多くの転位や積層欠陥が発生し、さらに
その一部は容易に上層まで伸びて貫通転位となる。二段
階成長法で成長したＧａＡｓ層の転位密度は数μｍ厚の
成長表面で約１０８ｃｍ−２にも達する。その後、歪超
格子層の挿入や熱サイクルアニールの導入で約１０６ｃ
ｍ−２まで転位密度は急速に改善された。しかし、この
１０６ｃｍ−２を大きな壁としてその後は進展が見られ
ない状態にある。
らは、シングル・ドメイン化とともに結晶品質の向上が
重要である。しかし、通常Ｓｉ基板上にＧａＡｓなどの
ＩＩＩ−Ｖ族化合物半導体を成長すると、ＳｉとＧａＡ
ｓの界面には基板と成長層との格子不整合から予想され
るよりはるかに多くの転位や積層欠陥が発生し、さらに
その一部は容易に上層まで伸びて貫通転位となる。二段
階成長法で成長したＧａＡｓ層の転位密度は数μｍ厚の
成長表面で約１０８ｃｍ−２にも達する。その後、歪超
格子層の挿入や熱サイクルアニールの導入で約１０６ｃ
ｍ−２まで転位密度は急速に改善された。しかし、この
１０６ｃｍ−２を大きな壁としてその後は進展が見られ
ない状態にある。
【０００６】この貫通転位の問題を回避する１つの方法
として注目されるのがＧａＡｓ／絶縁膜／Ｓｉ基板構造
の採用である。このような構造は、基板の露出したシー
ド部分から絶縁膜マスク上へ横方向成長を行うことで形
成することができる。たとえば雑誌「ジャパニーズ・ジ
ャーナル・オブ・アプライド・フィジクス（Ｊａｎ．Ｊ
．Ａｐｐｌ．Ｐｈｙｓ．）」第２８巻第３号（１９８９
年）の第Ｌ３３７−Ｌ３３９頁に説明されているように
、液相成長法（ＬＰＥ法）でマスク上へ横方向成長して
形成したＧａＡｓ／絶縁膜／Ｓｉ構造部分のＧａＡｓ膜
はほぼ無転位となることが報告されている。ＧａＡｓ／
Ｓｉ界面で発生した転位は主にシート部分の上方のみに
伸び、横方向には伸びないためである。
として注目されるのがＧａＡｓ／絶縁膜／Ｓｉ基板構造
の採用である。このような構造は、基板の露出したシー
ド部分から絶縁膜マスク上へ横方向成長を行うことで形
成することができる。たとえば雑誌「ジャパニーズ・ジ
ャーナル・オブ・アプライド・フィジクス（Ｊａｎ．Ｊ
．Ａｐｐｌ．Ｐｈｙｓ．）」第２８巻第３号（１９８９
年）の第Ｌ３３７−Ｌ３３９頁に説明されているように
、液相成長法（ＬＰＥ法）でマスク上へ横方向成長して
形成したＧａＡｓ／絶縁膜／Ｓｉ構造部分のＧａＡｓ膜
はほぼ無転位となることが報告されている。ＧａＡｓ／
Ｓｉ界面で発生した転位は主にシート部分の上方のみに
伸び、横方向には伸びないためである。
【０００７】
【発明が解決しようとする課題】Ｓｉ基板上に良質のＩ
ＩＩ−Ｖ族化合物半導体薄膜を得るために採用された上
記従来構造の問題点を考えてみる。
ＩＩ−Ｖ族化合物半導体薄膜を得るために採用された上
記従来構造の問題点を考えてみる。
【０００８】ＧａＡｓ／絶縁膜／Ｓｉ構造を形成するた
めには基板に対して垂直方向の成長が十分に抑えられた
横方向成長が必要であり、そのため熱平衡に極めて近い
条件で成長を行うＬＰＥ法が使われた。しかしＬＰＥ法
では、成長温度が約７５０℃と高い。そのため基板及び
絶縁膜と成長膜との熱膨張係数差のために成長膜にクラ
ックが入ったり歪が残ってしまい問題となる。またＬＰ
Ｅ法では、扱うことができる基板の大きさと枚数に制限
がある。その点、横方向成長にハロゲン輸送法や有機金
属気相成長法（ＭＯＣＶＤ法）など気相成長法（ＶＰＥ
法）を用いることができるならば、より低い温度で成長
でき、量産性にも優れており、またデバイス性能の向上
に必要な薄膜構造の成長も可能であるため有利である。 しかしＶＰＥ法では基板面方位が特に（１１１）面であ
る場合を除くと、デバイス作製に重要な（１００）面な
どでの十分な横方向成長は得られない。
めには基板に対して垂直方向の成長が十分に抑えられた
横方向成長が必要であり、そのため熱平衡に極めて近い
条件で成長を行うＬＰＥ法が使われた。しかしＬＰＥ法
では、成長温度が約７５０℃と高い。そのため基板及び
絶縁膜と成長膜との熱膨張係数差のために成長膜にクラ
ックが入ったり歪が残ってしまい問題となる。またＬＰ
Ｅ法では、扱うことができる基板の大きさと枚数に制限
がある。その点、横方向成長にハロゲン輸送法や有機金
属気相成長法（ＭＯＣＶＤ法）など気相成長法（ＶＰＥ
法）を用いることができるならば、より低い温度で成長
でき、量産性にも優れており、またデバイス性能の向上
に必要な薄膜構造の成長も可能であるため有利である。 しかしＶＰＥ法では基板面方位が特に（１１１）面であ
る場合を除くと、デバイス作製に重要な（１００）面な
どでの十分な横方向成長は得られない。
【０００９】またマスク上への横方向成長速度には限界
があるので、大きな面積を得るにはたとえばシート部分
を近接して多数配置し横方向成長する必要がある。それ
ぞれのシードからの成長部分はいずれ合体するので一応
大面積化できる。しかしこの構造では転位密度の高いシ
ート領域が表面に周期的に残ってしまう。
があるので、大きな面積を得るにはたとえばシート部分
を近接して多数配置し横方向成長する必要がある。それ
ぞれのシードからの成長部分はいずれ合体するので一応
大面積化できる。しかしこの構造では転位密度の高いシ
ート領域が表面に周期的に残ってしまう。
【００１０】本発明の目的はこのような従来技術の欠点
を克服し、ＩＶ族半導体単結晶基板上に高品質なＩＩＩ
−Ｖ族化合物半導体単結晶表面を有する絶縁膜／ＩＩＩ
−Ｖ族化合物半導体積層構造を提供することにある。
を克服し、ＩＶ族半導体単結晶基板上に高品質なＩＩＩ
−Ｖ族化合物半導体単結晶表面を有する絶縁膜／ＩＩＩ
−Ｖ族化合物半導体積層構造を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
、本発明に係る元素半導体基板上の絶縁膜／化合物半導
体積層構造においては、ＩＶ族単結晶基板上に非晶質絶
縁膜及びＩＩＩ−Ｖ族化合物半導体単結晶薄膜が交互に
積層され、表面はＩＩＩ−Ｖ族化合物半導体単結晶であ
ることを基本とする構造であって、前記積層体は、上下
に貫通する穴を近接して複数有する非晶質絶縁膜層をＩ
Ｖ族基板／ＩＩＩ−Ｖ族化合物半導体界面より上方に少
なくとも１層以上含み、これらの穴を通して上下のＩＩ
Ｉ−Ｖ族化合物半導体単結晶層又はＩＶ族単結晶基板は
互いに接続されており、さらに前記非晶質絶縁膜層に開
けられた前記穴の面内方向の大きさは、非晶質絶縁膜層
の厚みより小さいものである。
、本発明に係る元素半導体基板上の絶縁膜／化合物半導
体積層構造においては、ＩＶ族単結晶基板上に非晶質絶
縁膜及びＩＩＩ−Ｖ族化合物半導体単結晶薄膜が交互に
積層され、表面はＩＩＩ−Ｖ族化合物半導体単結晶であ
ることを基本とする構造であって、前記積層体は、上下
に貫通する穴を近接して複数有する非晶質絶縁膜層をＩ
Ｖ族基板／ＩＩＩ−Ｖ族化合物半導体界面より上方に少
なくとも１層以上含み、これらの穴を通して上下のＩＩ
Ｉ−Ｖ族化合物半導体単結晶層又はＩＶ族単結晶基板は
互いに接続されており、さらに前記非晶質絶縁膜層に開
けられた前記穴の面内方向の大きさは、非晶質絶縁膜層
の厚みより小さいものである。
【００１２】また、非晶質絶縁膜層に開けられた穴の面
内方向の大きさが、基板面方位が（１００）面近傍では
非晶質絶縁膜層の厚みの７０％より小さく、（１１１）
面近傍では３５％より小さいものである。
内方向の大きさが、基板面方位が（１００）面近傍では
非晶質絶縁膜層の厚みの７０％より小さく、（１１１）
面近傍では３５％より小さいものである。
【００１３】
【作用】従来のＧａＡｓ／絶縁膜／Ｓｉ構造の利点はＧ
ａＡｓ／Ｓｉ界面で発生した転位が主にシート部分の上
方のみに伸び、横方向には伸びないことであった。
ａＡｓ／Ｓｉ界面で発生した転位が主にシート部分の上
方のみに伸び、横方向には伸びないことであった。
【００１４】ところで、ダイヤモンド構造を持つＳｉや
、閃亜鉛鉱型構造をもつＧａＡｓなどの半導体結晶では
｛１１１｝面上の転位が他の転位に比べて極めて導入さ
れやすい。すなわちＧａＡｓ／Ｓｉ界面で発生し容易に
上層まで伸びて貫通転位となるのは６０°転位や３０°
転位など｛１１１｝すべり面上に存在する転位である。 また転位のこのような性質に加え、非晶質、即ち原子配
列に周期性のない絶縁膜中へは転位の貫通が起こらない
という性質も考慮することで本発明の積層構造が得られ
た。
、閃亜鉛鉱型構造をもつＧａＡｓなどの半導体結晶では
｛１１１｝面上の転位が他の転位に比べて極めて導入さ
れやすい。すなわちＧａＡｓ／Ｓｉ界面で発生し容易に
上層まで伸びて貫通転位となるのは６０°転位や３０°
転位など｛１１１｝すべり面上に存在する転位である。 また転位のこのような性質に加え、非晶質、即ち原子配
列に周期性のない絶縁膜中へは転位の貫通が起こらない
という性質も考慮することで本発明の積層構造が得られ
た。
【００１５】すなわち図１（ａ）に示すように、Ｓｉ基
板の上に設けられたＳｉＯ２膜２にはＳｉ基板１まで貫
通する複数の開口部が近接して設けられており、ＳｉＯ
２膜２はこれら開口部をシードとして成長したＧａＡｓ
層３中に埋め込まれている。このときＧａＡｓ／Ｓｉ界
面で発生した転位４は｛１１１｝すべり面上を上昇する
から転位線と基板面がなす角度にはある最大値θが存在
することになる。従ってこのような構造では、開口部の
面内方向の大きさをＳｉＯ２膜２の厚みより十分に小さ
く設定しておくことでＧａＡｓ／Ｓｉ界面で発生した転
位の上昇をＳｉＯ２膜２の開口部側壁によって阻止する
ことができ、ＧａＡｓ成長層３の表面まで転位が貫通す
ることがない。
板の上に設けられたＳｉＯ２膜２にはＳｉ基板１まで貫
通する複数の開口部が近接して設けられており、ＳｉＯ
２膜２はこれら開口部をシードとして成長したＧａＡｓ
層３中に埋め込まれている。このときＧａＡｓ／Ｓｉ界
面で発生した転位４は｛１１１｝すべり面上を上昇する
から転位線と基板面がなす角度にはある最大値θが存在
することになる。従ってこのような構造では、開口部の
面内方向の大きさをＳｉＯ２膜２の厚みより十分に小さ
く設定しておくことでＧａＡｓ／Ｓｉ界面で発生した転
位の上昇をＳｉＯ２膜２の開口部側壁によって阻止する
ことができ、ＧａＡｓ成長層３の表面まで転位が貫通す
ることがない。
【００１６】このような構造の形成法としては、ＬＰＥ
法に限定する必要はなくなり、選択成長が可能でさえあ
れば熱歪が少なく量産性にも優れた気相成長法を適用す
ることが可能となる。また特に大きな横方向成長の必要
もないため真空中で成長を行う有機金属分子線エピタキ
シャル成長法（ＭＯＭＢＥ法）などを適用することも可
能となる。
法に限定する必要はなくなり、選択成長が可能でさえあ
れば熱歪が少なく量産性にも優れた気相成長法を適用す
ることが可能となる。また特に大きな横方向成長の必要
もないため真空中で成長を行う有機金属分子線エピタキ
シャル成長法（ＭＯＭＢＥ法）などを適用することも可
能となる。
【００１７】さて基板結晶が特定の面方位を持つ個々の
場合について、通常用いられる｛１００｝面と｛１１１
｝面の場合について考える。図１（ｂ）に示すように、
例えば［１１０］方向に走る６０°転位と［１２１］方
向に走る３０°転位を考え、これらが共通のバーガース
ベクトル（Ｂｕｒｇｅｒｓ ｖｅｃｔｏｒ）、ｂ＝（
ａ／２）［０１１］を持つとする。これら６０°転位又
は３０°転位が基板面となす角度の最大値を求めればＳ
ｉＯ２膜の厚みに対して許される開口部の最大値を見積
もることができる。図１（ｂ）での基板面方位として、
｛１００｝面では例えば（１００），（０１０）及び（
００１）の３つを、また｛１１１｝面では例えば、（１
１１），（１−１１１）及び（１１−１１）の３つを考
えればよい。簡単な計算によって、この最大角度は求ま
り、｛１００｝面では６０°転位で４５度，３０°転位
では５４．７度。また｛１１１｝では、６０°転位で５
４．７度，３０°転位では７０．５度となる。従って、
｛１００｝面では３０°転位の方を最大値として１／ｔ
ａｎ（５４．７°）＝０．７１、すなわち開口部の大き
さをＳｉＯ２膜の厚みの０．７１倍より小さくすればよ
い。また｛１１１｝面では、３０°転位での７０．５度
を最大値として１／ｔａｎ（７０．５°）＝０．３５４
、すなわち開口部の大きさをＳｉＯ２膜の厚みの０．３
５４倍より小さくすればよいことになる。
場合について、通常用いられる｛１００｝面と｛１１１
｝面の場合について考える。図１（ｂ）に示すように、
例えば［１１０］方向に走る６０°転位と［１２１］方
向に走る３０°転位を考え、これらが共通のバーガース
ベクトル（Ｂｕｒｇｅｒｓ ｖｅｃｔｏｒ）、ｂ＝（
ａ／２）［０１１］を持つとする。これら６０°転位又
は３０°転位が基板面となす角度の最大値を求めればＳ
ｉＯ２膜の厚みに対して許される開口部の最大値を見積
もることができる。図１（ｂ）での基板面方位として、
｛１００｝面では例えば（１００），（０１０）及び（
００１）の３つを、また｛１１１｝面では例えば、（１
１１），（１−１１１）及び（１１−１１）の３つを考
えればよい。簡単な計算によって、この最大角度は求ま
り、｛１００｝面では６０°転位で４５度，３０°転位
では５４．７度。また｛１１１｝では、６０°転位で５
４．７度，３０°転位では７０．５度となる。従って、
｛１００｝面では３０°転位の方を最大値として１／ｔ
ａｎ（５４．７°）＝０．７１、すなわち開口部の大き
さをＳｉＯ２膜の厚みの０．７１倍より小さくすればよ
い。また｛１１１｝面では、３０°転位での７０．５度
を最大値として１／ｔａｎ（７０．５°）＝０．３５４
、すなわち開口部の大きさをＳｉＯ２膜の厚みの０．３
５４倍より小さくすればよいことになる。
【００１８】これ以外の面方位を基板結晶とした場合も
同様に見積もることができる。たとえば、（００１）面
から［１１１］方向に基板面方位を傾けていったときに
許される開口部の最大値は、まず減少して（１１２）面
で極小（ゼロ）となり、再び増加して（１１１）で極大
、今度は（１１０）で極小（ゼロ）−−−と周期的に変
化する。また（００１）面から［０１１］方向に傾けた
場合は（０１１）で極小（ゼロ）、（０１０）で極大−
−−と変化する。
同様に見積もることができる。たとえば、（００１）面
から［１１１］方向に基板面方位を傾けていったときに
許される開口部の最大値は、まず減少して（１１２）面
で極小（ゼロ）となり、再び増加して（１１１）で極大
、今度は（１１０）で極小（ゼロ）−−−と周期的に変
化する。また（００１）面から［０１１］方向に傾けた
場合は（０１１）で極小（ゼロ）、（０１０）で極大−
−−と変化する。
【００１９】以上の原理によってＩＶ族半導体単結晶基
板上に高品質、かつ大面積なＩＩＩ−Ｖ族化合物半導体
単結晶表面を有する絶縁膜／化合物半導体積層構造が実
現できる。
板上に高品質、かつ大面積なＩＩＩ−Ｖ族化合物半導体
単結晶表面を有する絶縁膜／化合物半導体積層構造が実
現できる。
【００２０】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００２１】図２（ａ）〜（ｄ）は、本発明の構造を得
るための一例としての製造工程の各階段における断面図
である。
るための一例としての製造工程の各階段における断面図
である。
【００２２】図２（ａ）に示すように、まず（１００）
面方位を有するＳｉ基板１の全表面にＧａＡｓ初期成長
層２１を形成する。ＧａＡｓの成長には、例えばＩＩＩ
族有機金属原料としてジエチルガリウムクロライド（Ｄ
ＥＧａＣｌ）、Ｖ族原料としては、アルシン（ＡｓＨ３
）を用いたＭＯＣＶＤ法を用いることができる。この方
法は、以下でＧａＡｓを選択成長する場合にも適用する
ことができる。
面方位を有するＳｉ基板１の全表面にＧａＡｓ初期成長
層２１を形成する。ＧａＡｓの成長には、例えばＩＩＩ
族有機金属原料としてジエチルガリウムクロライド（Ｄ
ＥＧａＣｌ）、Ｖ族原料としては、アルシン（ＡｓＨ３
）を用いたＭＯＣＶＤ法を用いることができる。この方
法は、以下でＧａＡｓを選択成長する場合にも適用する
ことができる。
【００２３】次に、図２（ｂ）に示すように、ＧａＡｓ
成長層２１の全表面に例えば０．６ｎｍ厚のＳｉＯ２膜
２を形成する。
成長層２１の全表面に例えば０．６ｎｍ厚のＳｉＯ２膜
２を形成する。
【００２４】次に、図２（ｃ）に示すように、ＧａＡｓ
成長層２１まで貫通する、例えば最大径０．３μｍの開
口部を例えば０．５μｍピッチで等間隔に複数設ける。 開口部の最大径は、ＳｉＯ２膜２の厚みの少なくとも７
０％以下に設定する必要がある。
成長層２１まで貫通する、例えば最大径０．３μｍの開
口部を例えば０．５μｍピッチで等間隔に複数設ける。 開口部の最大径は、ＳｉＯ２膜２の厚みの少なくとも７
０％以下に設定する必要がある。
【００２５】次に、図２（ｄ）に示すように、開口部に
露出したＧａＡｓ成長層２１の表面からＧａＡｓを選択
成長し、最終的にはＳｉＯ２膜２を埋め込むことでＧａ
Ａｓ成長層３を形成する。
露出したＧａＡｓ成長層２１の表面からＧａＡｓを選択
成長し、最終的にはＳｉＯ２膜２を埋め込むことでＧａ
Ａｓ成長層３を形成する。
【００２６】得られたＧａＡｓ層の結晶品質を調べるた
め、図２の工程終了後さらにＧａＡｓ層を全面に約３μ
ｍ成長した。成長表面でのエッチピットはほとんど観測
されず、また平面ＴＥＭ観察の結果からも転位密度は多
くても１０３〜１０４ｃｍ−２と極めて良好な結晶品質
が得られた。
め、図２の工程終了後さらにＧａＡｓ層を全面に約３μ
ｍ成長した。成長表面でのエッチピットはほとんど観測
されず、また平面ＴＥＭ観察の結果からも転位密度は多
くても１０３〜１０４ｃｍ−２と極めて良好な結晶品質
が得られた。
【００２７】以上の実施例では絶縁膜としてＳｉＯ２膜
を用いたが、これ以外の例えばＡｌＮやＳｉ３Ｎ４など
の非晶質膜を用いても良い。
を用いたが、これ以外の例えばＡｌＮやＳｉ３Ｎ４など
の非晶質膜を用いても良い。
【００２８】また実施例ではＧａＡｓ選択成長法として
塩素系原料であるＤＥＧａＣｌを用いたＭＯＣＶＤを用
いた。これは塩素系原料を用いた方が通常のトリメチル
ガリウム（ＴＭＧ）を用いた場合より選択性が良いため
である。同様の理由から選択成長にはハロゲン輸送法も
適している。また真空中で成長を行う有機金属分子線エ
ピタキシャル成長法（ＭＯＭＢＥ法）などを適用するこ
ともできる。
塩素系原料であるＤＥＧａＣｌを用いたＭＯＣＶＤを用
いた。これは塩素系原料を用いた方が通常のトリメチル
ガリウム（ＴＭＧ）を用いた場合より選択性が良いため
である。同様の理由から選択成長にはハロゲン輸送法も
適している。また真空中で成長を行う有機金属分子線エ
ピタキシャル成長法（ＭＯＭＢＥ法）などを適用するこ
ともできる。
【００２９】さらに実施例ではＳｉ基板上の絶縁膜／Ｇ
ａＡｓ積層構造を例に説明したが、ＩＶ族単結晶基板が
Ｇｅの場合、またＩＩＩ−Ｖ族化合物半導体型のＧａＰ
やＩｎＰ，ＩｎＧａＡｓなどの混晶の場合、さらに積層
構造中に複数種類のＩＩＩ−Ｖ族化合物半導体層が混在
する場合にも広く本発明を適用することができる。
ａＡｓ積層構造を例に説明したが、ＩＶ族単結晶基板が
Ｇｅの場合、またＩＩＩ−Ｖ族化合物半導体型のＧａＰ
やＩｎＰ，ＩｎＧａＡｓなどの混晶の場合、さらに積層
構造中に複数種類のＩＩＩ−Ｖ族化合物半導体層が混在
する場合にも広く本発明を適用することができる。
【００３０】
【発明の効果】以上のように本発明によれば、ＩＶ族単
結晶基板とＩＩＩ−Ｖ族エピタキシャル界面で発生した
転位が成長表面まで上昇してこないため、ＩＶ族半導体
単結晶基板上に高品質、かつ大面積なＩＩＩ−Ｖ族化合
物半導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化合
物半導体積層構造が実現でき、発明の効果が示された。
結晶基板とＩＩＩ−Ｖ族エピタキシャル界面で発生した
転位が成長表面まで上昇してこないため、ＩＶ族半導体
単結晶基板上に高品質、かつ大面積なＩＩＩ−Ｖ族化合
物半導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化合
物半導体積層構造が実現でき、発明の効果が示された。
【図１】本発明の原理を示す模式図である。
【図２】本発明の実施例に係る一例としての工程を示す
断面図である。
断面図である。
１ Ｓｉ基板
２ ＳｉＯ２膜
３ ＧａＡｓ成長層
４ 転位
２１ ＧａＡｓ初期成長層
Claims (2)
- 【請求項１】 ＩＶ族単結晶基板上に非晶質絶縁膜及
びＩＩＩ−Ｖ族化合物半導体単結晶薄膜が交互に積層さ
れ、表面はＩＩＩ−Ｖ族化合物半導体単結晶であること
を基本とする構造であって、前記積層体は、上下に貫通
する穴を近接して複数有する非晶質絶縁膜層をＩＶ族基
板／ＩＩＩ−Ｖ族化合物半導体界面より上方に少なくと
も１層以上含み、これらの穴を通して上下のＩＩＩ−Ｖ
族化合物半導体単結晶層又はＩＶ族単結晶基板は互いに
接続されており、さらに前記非晶質絶縁膜層に開けられ
た前記穴の面内方向の大きさは、非晶質絶縁膜層の厚み
より小さいことを特徴とする元素半導体基板上の絶縁膜
／化合物半導体積層構造。 - 【請求項２】 非晶質絶縁膜層に開けられた穴の面内
方向の大きさが、基板面方位が（１００）面近傍では非
晶質絶縁膜層の厚みの７０％より小さく、（１１１）面
近傍では３５％より小さいことを特徴とする請求項１に
記載の元素半導体基板上の絶縁膜／化合物半導体積層構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10879391A JPH04315419A (ja) | 1991-04-12 | 1991-04-12 | 元素半導体基板上の絶縁膜／化合物半導体積層構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10879391A JPH04315419A (ja) | 1991-04-12 | 1991-04-12 | 元素半導体基板上の絶縁膜／化合物半導体積層構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04315419A true JPH04315419A (ja) | 1992-11-06 |
Family
ID=14493624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10879391A Pending JPH04315419A (ja) | 1991-04-12 | 1991-04-12 | 元素半導体基板上の絶縁膜／化合物半導体積層構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04315419A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277863A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | 半導体発光素子およびその製造方法 |
| JP2004153102A (ja) * | 2002-10-31 | 2004-05-27 | Furukawa Electric Co Ltd:The | 半導体材料の積層構造とその製造方法 |
| JP2005537672A (ja) * | 2002-09-03 | 2005-12-08 | ユニバーシティー オブ ワーウィク | 格子調整半導体基板の形成 |
| JP2007513499A (ja) * | 2003-11-12 | 2007-05-24 | アドヴァンスシズ リミテッド | 格子チューニング半導体基板の形成 |
| JP2008546181A (ja) * | 2005-05-17 | 2008-12-18 | アンバーウェーブ システムズ コーポレイション | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 |
| JP2009177168A (ja) * | 2007-12-28 | 2009-08-06 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法および電子デバイス |
| JP2010538495A (ja) * | 2007-09-07 | 2010-12-09 | アンバーウェーブ・システムズ・コーポレーション | 多接合太陽電池 |
| JP2011066410A (ja) * | 2009-09-18 | 2011-03-31 | Taiwan Semiconductor Manufacturing Co Ltd | ハニカムヘテロエピタキシーを含む半導体装置 |
| JP2011091354A (ja) * | 2009-09-24 | 2011-05-06 | Taiwan Semiconductor Manufacturing Co Ltd | センサ、方法、および半導体センサ |
| JP2011142293A (ja) * | 2010-01-08 | 2011-07-21 | Taiwan Semiconductor Manufacturing Co Ltd | ダイオードベースのデバイスとその製造方法 |
| WO2013121926A1 (ja) * | 2012-02-13 | 2013-08-22 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
| JP2015130530A (ja) * | 2010-01-08 | 2015-07-16 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 光デバイス |
-
1991
- 1991-04-12 JP JP10879391A patent/JPH04315419A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277863A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | 半導体発光素子およびその製造方法 |
| JP2005537672A (ja) * | 2002-09-03 | 2005-12-08 | ユニバーシティー オブ ワーウィク | 格子調整半導体基板の形成 |
| JP4593067B2 (ja) * | 2002-10-31 | 2010-12-08 | 古河電気工業株式会社 | 半導体材料の積層構造の製造方法 |
| JP2004153102A (ja) * | 2002-10-31 | 2004-05-27 | Furukawa Electric Co Ltd:The | 半導体材料の積層構造とその製造方法 |
| JP2007513499A (ja) * | 2003-11-12 | 2007-05-24 | アドヴァンスシズ リミテッド | 格子チューニング半導体基板の形成 |
| EP2595175A3 (en) * | 2005-05-17 | 2013-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication |
| JP2008546181A (ja) * | 2005-05-17 | 2008-12-18 | アンバーウェーブ システムズ コーポレイション | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 |
| JP2010538495A (ja) * | 2007-09-07 | 2010-12-09 | アンバーウェーブ・システムズ・コーポレーション | 多接合太陽電池 |
| JP2013030798A (ja) * | 2007-09-07 | 2013-02-07 | Amberwave Systems Corp | 多接合太陽電池 |
| JP2009177168A (ja) * | 2007-12-28 | 2009-08-06 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法および電子デバイス |
| US8772830B2 (en) | 2007-12-28 | 2014-07-08 | Sumitomo Chemical Company, Limited | Semiconductor wafer including lattice matched or pseudo-lattice matched buffer and GE layers, and electronic device |
| JP2011066410A (ja) * | 2009-09-18 | 2011-03-31 | Taiwan Semiconductor Manufacturing Co Ltd | ハニカムヘテロエピタキシーを含む半導体装置 |
| JP2011091354A (ja) * | 2009-09-24 | 2011-05-06 | Taiwan Semiconductor Manufacturing Co Ltd | センサ、方法、および半導体センサ |
| JP2013157631A (ja) * | 2009-09-24 | 2013-08-15 | Taiwan Semiconductor Manufacturing Co Ltd | センサ、方法、および半導体センサ |
| JP2011142293A (ja) * | 2010-01-08 | 2011-07-21 | Taiwan Semiconductor Manufacturing Co Ltd | ダイオードベースのデバイスとその製造方法 |
| JP2015130530A (ja) * | 2010-01-08 | 2015-07-16 | 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． | 光デバイス |
| WO2013121926A1 (ja) * | 2012-02-13 | 2013-08-22 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
| JPWO2013121926A1 (ja) * | 2012-02-13 | 2015-05-11 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095062B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| WO2017077988A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| TW201732871A (zh) | 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構 | |
| JP2002334845A (ja) | サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体 | |
| WO2017077989A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| JPH04303920A (ja) | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 | |
| JPH033364A (ja) | 半導体装置 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| US11916111B2 (en) | Single crystal semiconductor structure and method of fabricating the same | |
| KR101021775B1 (ko) | 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조 | |
| US20060130745A1 (en) | Domain epitaxy for thin film growth | |
| Eaglesham et al. | Defects in MBE and MOCVD-grown GaAs on Si | |
| CN116666196A (zh) | 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法 | |
| KR102288586B1 (ko) | 연속적으로 감소된 결정학적 전위 밀도 영역을 갖는 iii족-질화물 구조체 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| JPH04314326A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| KR101517808B1 (ko) | 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법 | |
| WO2023223375A1 (ja) | 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| Linthicum et al. | Process routes for low defect-density GaN on various substrates employing pendeo-epitaxial growth techniques | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| CN111052306B (zh) | 衬底及其制备方法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH05291156A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 |