JP2009177168A - 半導体基板、半導体基板の製造方法および電子デバイス - Google Patents
半導体基板、半導体基板の製造方法および電子デバイス Download PDFInfo
- Publication number
- JP2009177168A JP2009177168A JP2008334930A JP2008334930A JP2009177168A JP 2009177168 A JP2009177168 A JP 2009177168A JP 2008334930 A JP2008334930 A JP 2008334930A JP 2008334930 A JP2008334930 A JP 2008334930A JP 2009177168 A JP2009177168 A JP 2009177168A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- opening
- inhibition
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 464
- 239000004065 semiconductor Substances 0.000 title claims abstract description 256
- 238000004519 manufacturing process Methods 0.000 title claims description 69
- 239000010410 layer Substances 0.000 claims abstract description 937
- 230000005764 inhibitory process Effects 0.000 claims abstract description 215
- 239000013078 crystal Substances 0.000 claims abstract description 212
- 239000002346 layers by function Substances 0.000 claims abstract description 161
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 102
- 238000000137 annealing Methods 0.000 claims abstract description 54
- 150000001875 compounds Chemical class 0.000 claims abstract description 49
- 230000007547 defect Effects 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 127
- 238000000034 method Methods 0.000 claims description 65
- 230000002401 inhibitory effect Effects 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 229910021478 group 5 element Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 abstract description 13
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 55
- 239000007789 gas Substances 0.000 description 45
- 239000002994 raw material Substances 0.000 description 34
- 238000001179 sorption measurement Methods 0.000 description 25
- 239000000543 intermediate Substances 0.000 description 22
- 239000011248 coating agent Substances 0.000 description 18
- 238000000576 coating method Methods 0.000 description 18
- 238000000635 electron micrograph Methods 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 239000012298 atmosphere Substances 0.000 description 14
- 239000002243 precursor Substances 0.000 description 9
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 7
- 229910052787 antimony Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052736 halogen Inorganic materials 0.000 description 6
- 150000002367 halogens Chemical class 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001000 micrograph Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000007806 chemical reaction intermediate Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Abstract
【解決手段】Siの基板と、基板の上に形成され、結晶成長を阻害する阻害層とを備え、阻害層は、基板の一部を覆う被覆領域と、被覆領域の内部に基板を覆わない開口領域とを有し、さらに開口領域に結晶成長されたGe層と、Ge層の上に結晶成長され、Pを含む3−5族化合物半導体層からなるバッファ層と、バッファ層の上に結晶成長された機能層と、を備える半導体基板を提供する。当該半導体基板において、Ge層は、結晶欠陥が移動できる温度および時間でアニールされることにより形成されてよい。
【選択図】図3
Description
Hsin−Chiao Luan et.al.、「High−quality Ge epilayers on Si with low threading−dislocation densities」、APPLIED PHYSICS LETTERS、VOLUME 75, NUMBER 19、8 NOVEMBER 1999.
Siウェハ102と、阻害層104と、Ge層120と、素子形成層124とを備えた半導体基板を作製して、阻害層104に形成した開口の内部に成長する結晶の成長速度と、被覆領域の大きさおよび開口の大きさとの関係を調べた。実験は、阻害層104に形成される被覆領域の平面形状および開口の底面形状を変えて、一定時間の間に成長する素子形成層124の膜厚を測定することで実施した。
被覆領域の一辺の長さを200μm、500μm、700μm、1000μm、1500μm、2000μm、3000μmまたは4250μmに設定して、それぞれの場合について、実施例1の場合と同様の手順で半導体基板を作製して、開口の内部に形成された素子形成層124の膜厚を測定した。本実施例では、Siウェハ102の上に同一の大きさのSiO2層が複数配されるように、当該SiO2層を形成した。また、上記複数のSiO2層が互いに離間するよう、当該SiO2層を形成した。開口の底面形状は、実施例1と同様に、一辺が10μmの正方形の場合、一辺が20μmの正方形の場合、短辺が30μmで長辺が40μmの長方形である場合の3通りについて実験した。Ge層120および素子形成層124の成長条件は実施例1と同一の条件に設定した。
トリメチルガリウムの供給量を半分にして、素子形成層124の成長速度を約半分にした以外は実施例2の場合と同様にして、開口の内部に形成された素子形成層124の膜厚を測定した。なお、実施例3では、被覆領域の一辺の長さを200μm、500μm、1000μm、2000μm、3000μmまたは4250μmに設定して、開口の底面形状が一辺が10μmの正方形の場合について、実験を実施した。
実施例1と同様にして、Siウェハ102と、阻害層104と、Ge層120と、素子形成層124の一例としてのGaAs結晶とを備えた半導体基板を作製した。本実施例では、Siウェハ102の表面の(100)面に阻害層104を形成した。図39から図41に、上記半導体基板に形成されたGaAs結晶の表面の電子顕微鏡写真を示す。
実施例1と同様にして、Siウェハ102と、阻害層104と、Ge層120と、素子形成層124の一例としてのGaAs層とを備えた半導体基板を作製した。本実施例においては、Ge層120と、素子形成層124との間に中間層を形成した。本実施例において、被覆領域の平面形状は、一辺の長さが200μmの正方形であった。開口の底面形状は、一辺が10μmの正方形であった。CVD法により、開口の内部に、膜厚が850nmのGe層120を形成した後、800℃でアニール処理を実施した。
実施例5と同様にして、Siウェハ102と、阻害層104と、Ge層120と、中間層と、素子形成層124の一例としてのGaAs層とを備えた半導体基板を作製した後、得られた半導体基板を用いてHBT素子構造を作製した。HBT素子構造は、以下の手順で作製した。まず、実施例5の場合と同様にして、半導体基板を作製した。なお、本実施例では、被覆領域の平面形状は、一辺の長さが50μmの正方形であった。開口の底面形状は、一辺が20μmの正方形であった。それ以外の条件については、実施例5の場合と同一の条件で半導体基板をした。
実施例6と同様にして、実施例6と同様の構造を有するHBT素子を3つ作製した。作製した3つのHBT素子を並列接続した。本実施例では、被覆領域の平面形状は、長辺が100μm、短辺が50μmの長方形であった。また、上記被覆領域の内部に、3つの開口を設けた。開口の底面形状は、すべて、一辺が15μmの正方形であった。それ以外の条件については、実施例6の場合と同一の条件でHBT素子を作製した。
開口の底面積を変えてHBT素子を作製して、開口の底面積と、得られたHBT素子の電気特性との関係を調べた。実施例6と同様にして、HBT素子を作製した。HBT素子の電気特性として、ベースシート抵抗値Rb[Ω/□]および電流増幅率βを測定した。電流増幅率βは、コレクタ電流の値をベース電流の値で除して求めた。本実施例では、開口の底面形状が、一辺が20μmの正方形、短辺が20μmで長辺が40μmの長方形、一辺が30μmの正方形、短辺が30μmで長辺が40μmの長方形、または、短辺が20μmで長辺が80μmの長方形の場合のそれぞれについて、HBT素子を作製した。
(1)
Siの基板と、
前記基板の上に形成され、結晶成長を阻害する阻害層とを備え、
前記阻害層は、前記基板の一部を覆う被覆領域と、前記被覆領域の内部に前記基板を覆わない開口領域とを有し、
さらに前記開口領域に結晶成長されたGe層と、
前記Ge層の上に結晶成長され、Pを含む3−5族化合物半導体層からなるバッファ層と、
前記バッファ層の上に結晶成長された機能層と、
を備える半導体基板。
(2)
Siの基板と、
前記基板の上に形成され、結晶成長を阻害する阻害層とを備え、
前記阻害層は、前記基板の一部を覆う被覆領域と、前記被覆領域の内部に前記基板を覆わない開口領域とを有し、
さらに前記阻害層の前記開口領域に500℃以下の温度で結晶成長されたGaAs層からなるバッファ層と、
前記バッファ層の上に結晶成長された機能層と、
を備える半導体基板。
(3)
Siの基板と、
前記基板の上に形成され、結晶成長を阻害する阻害層とを備え、
前記阻害層は、前記基板の一部を覆う被覆領域と、前記被覆領域の内部に前記基板を覆わない開口領域とを有し、
さらに前記阻害層の前記開口領域に結晶成長された機能層と、
を備え、
前記阻害層の前記開口領域における前記基板の表面は、Pを含むガスにより表面処理された、半導体基板。
(4)
前記Ge層は、結晶欠陥が移動できる温度および時間でアニールされることにより形成された、
(1)に記載の半導体基板。
(5)
前記アニールは、複数回繰り返される、
(4)に記載の半導体基板。
(6)
前記機能層は、Geに格子整合または擬格子整合する、3−5族化合物層または2−6族化合物層である、
(1)、(4)または(5)の何れか一項に記載の半導体基板。
(7)
前記機能層は、Geに格子整合または擬格子整合する、3−5族化合物層であり、3族元素としてAl、Ga、Inのうち少なくとも1つを含み、5族元素としてN、P、As、Sbのうち少なくとも1つを含む、
(1)、(4)または(5)の何れか一項に記載の半導体基板。
(8)
前記阻害層は、電気的に絶縁性である、
(1)から(7)までの何れか一項に記載の半導体基板。
(9)
前記阻害層は、酸化シリコン層、窒化シリコン層、酸窒化シリコン層もしくは酸化アルミニウム層またはこれらを積層した層である、
(8)に記載の半導体基板。
(10)
前記開口領域の面積は、1mm2以下である、
(1)から(9)までの何れか一項に記載の半導体基板。
(11)
Siの基板の主面に結晶成長を阻害する阻害層を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記阻害層に形成し、
前記開口の内部の前記基板に接してGe層を結晶成長させ、
前記Ge層の上にPを含む3−5族化合物半導体層からなるバッファ層を結晶成長させ、
前記バッファ層の上に機能層を結晶成長させて、
得られる、半導体基板。
(12)
Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成されたGe層と、
前記Ge層が形成された後に形成されるバッファ層と、
前記バッファ層が形成された後に形成される機能層と、
を含む半導体基板。
(13)
前記バッファ層は、Pを含む3−5族化合物半導体層を含む、
(12)に記載の半導体基板。
(14)
前記バッファ層は、前記Ge層に格子整合または擬格子整合し,
前記機能層は、前記バッファ層に格子整合または擬格子整合している、
(11)から(13)までの何れか一項に記載の半導体基板。
(15)
前記バッファ層は、前記開口内に形成されている、
(11)から(14)までの何れか一項に記載の半導体基板。
(16)
前記機能層は、前記開口内に形成されている、
(11)から(15)までの何れか一項に記載の半導体基板。
(17)
前記Ge層は、水素を含む雰囲気中でアニールされてなる、
(11)から(16)までの何れか一項に記載の半導体基板。
(18)
前記Ge層は、ハロゲン元素を含むガスを原料ガスに含む雰囲気中でCVD法により、前記開口に選択的に結晶成長されてなる、
(11)から(17)までの何れか一項に記載の半導体基板。
(19)
Siの基板の主面に結晶成長を阻害する阻害層を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記阻害層に形成し、
前記開口の内部の前記基板に接して、600℃以下の温度で結晶成長させたGaAs層を形成し、
前記バッファ層の上に機能層を結晶成長させて、
得られる、半導体基板。
(20)
Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成されたGaAs層を含むバッファ層と、
前記バッファ層の形成後に形成された機能層と、
を含む半導体基板。
(21)
前記機能層は、前記バッファ層に格子整合または擬格子整合している、
(20)に記載の半導体基板。
(22)
前記機能層は、前記開口内に形成された、
(20)または(21)に記載の半導体基板。
(23)
前記GaAs層は、600℃以下の温度で結晶成長されてなる、
(20)から(22)までの何れか一項に記載の半導体基板。
(24)
Siの基板の主面に結晶成長を阻害する阻害層を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記阻害層に形成し、
前記開口の内部の前記基板の表面を、Pを含むガスにより表面処理し、
前記開口の内部の前記基板に接して機能層を結晶成長させて、
得られる、半導体基板。
(25)
Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成された機能層と、を含み、
前記開口内の前記基板の表面は、前記機能層の形成前に、Pを含むガスにより表面処理されている、半導体基板。
(26)
前記機能層は、3−5族化合物層または2−6族化合物層である、
(11)から(25)までの何れか一項に記載の半導体基板。
(27)
前記機能層は、3−5族化合物層であり、3族元素としてAl、GaおよびInからなる群から選択された1以上の元素を含み、5族元素としてN、P、AsおよびSbからなる群から選択された1以上の元素を含む、
(11)から(25)までの何れか一項に記載の半導体基板。
(28)
前記機能層の算術平均粗さは、0.02μm以下である、
(27)に記載の半導体基板。
(29)
前記阻害層は、電気的に絶縁性である、
(11)から(28)までの何れか一項に記載の半導体基板。
(30)
前記阻害層は、酸化シリコン層、窒化シリコン層、酸窒化シリコン層および酸化アルミニウム層からなる群から選択された1以上の層である、
(29)に記載の半導体基板。
(31)
前記阻害層は、前記開口を複数有し、
複数の開口のうち一の開口と、前記一の開口に隣接する他の開口との間に、前記阻害層の上面よりも高い吸着速度で前記機能層の原料を吸着する原料吸着部を含む、
(11)から(30)までの何れか一項に記載の半導体基板。
(32)
前記阻害層を複数有し、
前記複数の阻害層のうち一の阻害層と、前記一の阻害層に隣接する他の阻害層との間に、前記複数の阻害層の何れの上面よりも高い吸着速度で前記機能層の原料を吸着する原料吸着部を含む、
(11)から(31)までの何れか一項に記載の半導体基板。
(33)
前記原料吸着部は、前記基板に達する溝である、
(31)または(32)に記載の半導体基板。
(34)
前記溝の幅は、20μm以上、500μm以下である、
(33)に記載の半導体基板。
(35)
前記原料吸着部を複数有し、
前記複数の原料吸着部の各々は、等間隔に配置されている、
(31)から(34)までの何れか一項に記載の半導体基板。
(36)
前記開口の底面積は、1mm2以下である、
(11)から(35)までの何れか一項に記載の半導体基板。
(37)
前記開口の底面積は、1600μm2以下である、
(36)に記載の半導体基板。
(38)
前記開口の底面積は、900μm2以下である、
(37)に記載の半導体基板。
(39)
前記開口の底面は、長方形であり、
前記長方形の長辺は、80μm以下である、
(36)に記載の半導体基板。
(40)
前記開口の底面は、長方形であり、
前記長方形の長辺は、40μm以下である、
(37)に記載の半導体基板。
(41)
前記基板の主面が(100)面であり、
前記開口の底面は、正方形または長方形であり、
前記正方形または前記長方形の少なくとも1辺の方向は、前記主面における<010>方向、<0−10>方向、<001>方向および<00−1>方向からなる群から選択された何れか一つの方向と実質的に平行である、
(11)から(40)までの何れか一項に記載の半導体基板。
(42)
前記基板の主面が(111)面であり、
前記開口の底面は、六角形であり、
前記六角形の少なくとも1辺の方向は、前記主面における<1−10>方向、<−110>方向、<0−11>方向、<01−1>方向、<10−1>方向および<−101>方向からなる群から選択された何れか一つの方向と実質的に平行である、
(11)から(40)までの何れか一項に記載の半導体基板。
(43)
Siの基板の上に、結晶成長を阻害する阻害層を形成する段階と、
前記阻害層をパターニングして、前記基板の一部を覆う被覆領域および前記被覆領域の内部に前記基板を覆わない開口領域を形成する段階と、
少なくとも前記阻害層の前記開口領域に、Ge層を結晶成長する段階と、
前記Ge層の上に、Pを含む3−5族化合物半導体層からなるバッファ層を結晶成長する段階と、
前記バッファ層の上に機能層を結晶成長する段階と、
を備えた半導体基板の製造方法。
(44)
結晶成長された前記Ge層を、結晶欠陥が移動できる温度および時間でアニールする段階、
をさらに備える(43)に記載の半導体基板の製造方法。
(45)
前記アニールを、複数回繰り返す段階、
をさらに備える(44)に記載の半導体基板の製造方法。
(46)
Siの基板の主面に結晶成長を阻害する阻害層を形成する段階と、
前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を、前記阻害層に形成する段階と、
少なくとも前記阻害層の前記開口の内部に、Ge層を結晶成長する段階と、
前記Ge層の上に、Pを含む3−5族化合物半導体層からなるバッファ層を結晶成長する段階と、
前記バッファ層の上に機能層を結晶成長する段階と、
を含む半導体基板の製造方法。
(47)
Siの基板の上に、開口を有し、結晶成長を阻害する阻害層を形成する段階と、
前記開口内に、Ge層を形成する段階と、
前記Ge層を形成した後に、バッファ層を形成する段階と、
前記バッファ層を形成した後に、機能層を形成する段階と、
を含む半導体基板の製造方法。
(48)
前記バッファ層は、Pを含む3−5族化合物半導体層を含む、
(47)に記載の半導体基板の製造方法。
(49)
前記バッファ層を形成する段階において、前記バッファ層を前記Ge層に格子整合または擬格子整合させ、
前記機能層を形成する段階において、前記機能層を前記バッファ層に格子整合または擬格子整合させる、
(46)から(48)までの何れか一項に記載の半導体基板の製造方法。
(50)
前記バッファ層を形成する段階は、前記バッファ層を、前記開口内に形成する、
(46)から(49)までの何れか一項に記載の半導体基板の製造方法。
(51)
前記機能層を形成する段階は、前記機能層を、前記開口内に形成する、
(46)から(49)までの何れか一項に記載の半導体基板の製造方法。
(52)
前記Ge層を、結晶欠陥が移動できる温度および時間でアニールする段階、をさらに含む、
(46)から(51)までの何れか一項に記載の半導体基板の製造方法。
(53)
前記アニールする段階は、前記Ge層を、680℃以上900℃未満の温度でアニールする、
(52)に記載の半導体基板の製造方法。
(54)
前記アニールする段階は、前記Ge層を、水素を含む雰囲気中でアニールする、
(52)または(53)に記載の半導体基板の製造方法。
(55)
前記アニールする段階を、複数含む、
(52)から(54)までの何れか一項に記載の半導体基板の製造方法。
(56)
前記Ge層を形成する段階は、前記Ge層を、0.1Pa以上100Pa以下の圧力下でCVD法により、前記開口に選択的に結晶成長させる、
(46)から(55)までの何れか一項に記載の半導体基板の製造方法。
(57)
前記Ge層を形成する段階は、前記Ge層を、ハロゲン元素を含むガスを原料ガスに含む雰囲気中でCVD法により、前記開口に選択的に結晶成長させる、
(46)から(56)までの何れか一項に記載の半導体基板の製造方法。
(58)
前記Ge層を形成した後、前記機能層を形成するまでの間に、600℃以下の温度でGaAs層を形成する段階、をさらに含む、
(46)から(57)までの何れか一項に記載の半導体基板の製造方法。
(59)
前記Ge層を形成した後、前記機能層を形成するまでの間に、前記Ge層の表面を、Pを含むガスにより処理する段階、をさらに含む、
(46)から(58)までの何れか一項に記載の半導体基板。
(60)
Siの基板の上に、開口を有し、結晶成長を阻害する阻害層を形成する段階と、
前記開口内に、GaAs層を含むバッファ層を形成する段階と、
前記バッファ層が形成された後に、機能層を形成する段階と、
を含む半導体基板の製造方法。
(61)
前記機能層を形成する段階において、前記機能層を前記バッファ層に格子整合または擬格子整合させる、
(60)に記載の半導体基板の製造方法。
(62)
前記機能層を形成する段階は、前記機能層を、前記開口内に形成する、
(60)または(61)に記載の半導体基板の製造方法。
(63)
Siの基板の上に、開口を有し、結晶成長を阻害する阻害層を形成する段階と、
前記開口内の前記基板の表面を、Pを含むガスにより表面処理する段階と、
前記開口内に機能層を形成する段階と、
を含む半導体基板の製造方法。
(64)
前記機能層は、3−5族化合物層であり、3族元素としてAl、GaおよびInからなる群から選択された1以上の元素を含み、5族元素としてN、P、AsおよびSbからなる群から選択された1以上の元素を含み、
前記機能層を形成する段階は、前記機能層を、1nm/min以上、300nm/min以下の成長速度で結晶成長させる、
(46)から(63)までの何れか一項に記載の半導体基板の製造方法。
(65)
Siの基板と、
前記基板の上に形成され、結晶成長を阻害する阻害層とを備え、
前記阻害層は、前記基板の一部を覆う被覆領域と、前記被覆領域の内部に前記基板を覆わない開口領域とを有し、
さらに前記開口領域に結晶成長されたGe層と、
前記Ge層の上に結晶成長され、Pを含む3−5族化合物半導体層からなるバッファ層と、
前記バッファ層の上に結晶成長された機能層と、
前記機能層に形成された電子素子と、
を備える電子デバイス。
(66)
前記電子素子は、前記開口領域ごとに一つ形成されている、
(65)に記載の電子デバイス。
(67)
前記電子素子に接続する配線または前記配線のボンディングパッドが、前記被覆領域に形成される、
(65)または(66)に記載の電子デバイス。
(68)
前記被覆領域および前記開口領域は、前記基板の上に複数形成され、複数の前記被覆領域および前記開口領域は、等間隔に配置される、
(65)から(67)までの何れか一項に記載の電子デバイス。
(69)
Siの基板の主面に結晶成長を阻害する阻害層を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記阻害層に形成し、
前記開口の内部の前記基板に接してGe層を結晶成長させ、
前記Ge層の上にPを含む3−5族化合物半導体層からなるバッファ層を結晶成長させ、
前記バッファ層の上に機能層を結晶成長させ、
前記機能層に電子素子を形成して、
得られる、電子デバイス。
(70)
Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成されたGe層と、
前記Ge層が形成された後に形成されるバッファ層と、
前記バッファ層が形成された後に形成される機能層と、
前記機能層に形成された電子素子と、
を含む電子デバイス。
(71)
前記バッファ層は、Pを含む3−5族化合物半導体層を含む、
(70)に記載の電子デバイス。
(72)
前記バッファ層は、前記Ge層に格子整合または擬格子整合しており、
前記機能層は、前記バッファ層に格子整合または擬格子整合している、
(69)から(71)までの何れか一項に記載の電子デバイス。
(73)
前記バッファ層は、前記開口内に形成されている、
(69)から(72)までの何れか一項に記載の電子デバイス。
(74)
前記機能層は、前記開口内に形成されている、
(69)から(73)までの何れか一項に記載の電子デバイス。
(75)
Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成され、GaAs層を含むバッファ層と、
前記バッファ層の形成後に形成された機能層と、
前記機能層に形成された電子素子と、
を含む電子デバイス。
(76)
前記機能層は、前記バッファ層に格子整合または擬格子整合している、
(73)に記載の電子デバイス。
(77)
前記機能層は、前記開口内に形成されている、
(75)または(76)に記載の電子デバイス。
(78)
前記GaAs層は、600℃以下の温度で結晶成長されてなる、
(75)から(77)までの何れか一項に記載の電子デバイス。
(79)
Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成された機能層と、
前記機能層に形成された電子素子と、を含み、
前記開口内の前記基板の表面は、前記機能層の形成前に、Pを含むガスにより表面処理されている、電子デバイス。
(80)
前記阻害層は、前記開口を複数有し、
前記電子素子は、前記開口毎に一つずつ形成されている、
(69)から(79)までの何れか一項に記載の電子デバイス。
(81)
前記電子素子は、配線またはボンディングパッドに接続され、
前記配線または前記ボンディングパッドが、前記阻害層の上に形成されている、
(69)から(80)までの何れか一項に記載の電子デバイス。
(82)
前記阻害層を複数有し、
前記複数の阻害層の各々は、互いに等間隔に配置されている、
(69)から(81)までの何れか一項に記載の電子デバイス。
(83)
前記電子素子は、ヘテロジャンクションバイポーラトランジスタである、
(65)から(82)までの何れか一項に記載の電子デバイス。
(84)
前記電子素子を複数有し、
複数の電子素子の各々が、相互に接続されている、
(65)から(83)までの何れか一項に記載の電子デバイス。
(85)
前記電子素子を複数有し、
複数の電子素子の各々が、並列に接続されている、
(65)から(84)までの何れか一項に記載の電子デバイス。
102 Siウェハ
103 領域
104 阻害層
106 開口領域
108 コレクタ電極
110 エミッタ電極
112 ベース電極
120 Ge層
122 バッファ層
124 素子形成層
130 酸化シリコン膜
140 領域
142 括弧書
201 半導体基板
202 バッファ層
204 形成物
301 半導体基板
302 Ge層
Claims (31)
- Siの基板と、
前記基板の上に形成され、結晶成長を阻害する阻害層とを備え、
前記阻害層は、前記基板の一部を覆う被覆領域と、前記被覆領域の内部に前記基板を覆わない開口領域とを有し、
さらに前記開口領域に結晶成長されたGe層と、
前記Ge層の上に結晶成長され、Pを含む3−5族化合物半導体層からなるバッファ層と、
前記バッファ層の上に結晶成長された機能層と、
を備える半導体基板。 - Siの基板と、
前記基板の上に形成され、結晶成長を阻害する阻害層とを備え、
前記阻害層は、前記基板の一部を覆う被覆領域と、前記被覆領域の内部に前記基板を覆わない開口領域とを有し、
さらに前記阻害層の前記開口領域に500℃以下の温度で結晶成長されたGaAs層からなるバッファ層と、
前記バッファ層の上に結晶成長された機能層と、
を備える半導体基板。 - Siの基板と、
前記基板の上に形成され、結晶成長を阻害する阻害層とを備え、
前記阻害層は、前記基板の一部を覆う被覆領域と、前記被覆領域の内部に前記基板を覆わない開口領域とを有し、
さらに前記阻害層の前記開口領域に結晶成長された機能層と、
を備え、
前記阻害層の前記開口領域における前記基板の表面は、Pを含むガスにより表面処理された、半導体基板。 - 前記Ge層は、結晶欠陥が移動できる温度および時間でアニールされることにより形成された、
請求項1に記載の半導体基板。 - 前記アニールは、複数回繰り返される、
請求項4に記載の半導体基板。 - 前記機能層は、Geに格子整合または擬格子整合する、3−5族化合物層または2−6族化合物層である、
請求項1、請求項4または請求項5の何れか一項に記載の半導体基板。 - 前記機能層は、Geに格子整合または擬格子整合する、3−5族化合物層であり、3族元素としてAl、Ga、Inのうち少なくとも1つを含み、5族元素としてN、P、As、Sbのうち少なくとも1つを含む、
請求項1、請求項4または請求項5の何れか一項に記載の半導体基板。 - 前記阻害層は、電気的に絶縁性である、
請求項1から請求項7までの何れか一項に記載の半導体基板。 - 前記阻害層は、酸化シリコン層、窒化シリコン層、酸窒化シリコン層もしくは酸化アルミニウム層またはこれらを積層した層である、
請求項8に記載の半導体基板。 - 前記開口領域の面積は、1mm2以下である、
請求項1から請求項9までの何れか一項に記載の半導体基板。 - Siの基板の主面に結晶成長を阻害する阻害層を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記阻害層に形成し、
前記開口の内部の前記基板に接してGe層を結晶成長させ、
前記Ge層の上にPを含む3−5族化合物半導体層からなるバッファ層を結晶成長させ、
前記バッファ層の上に機能層を結晶成長させて、
得られる、半導体基板。 - Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成されたGe層と、
前記Ge層が形成された後に形成されるバッファ層と、
前記バッファ層が形成された後に形成される機能層と、
を含む半導体基板。 - Siの基板の主面に結晶成長を阻害する阻害層を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記阻害層に形成し、
前記開口の内部の前記基板に接して、600℃以下の温度で結晶成長させたGaAs層を形成し、
前記バッファ層の上に機能層を結晶成長させて、
得られる、半導体基板。 - Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成されたGaAs層を含むバッファ層と、
前記バッファ層の形成後に形成された機能層と、
を含む半導体基板。 - Siの基板の主面に結晶成長を阻害する阻害層を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記阻害層に形成し、
前記開口の内部の前記基板の表面を、Pを含むガスにより表面処理し、
前記開口の内部の前記基板に接して機能層を結晶成長させて、
得られる、半導体基板。 - Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成された機能層と、を含み、
前記開口内の前記基板の表面は、前記機能層の形成前に、Pを含むガスにより表面処理されている、半導体基板。 - Siの基板の上に、結晶成長を阻害する阻害層を形成する段階と、
前記阻害層をパターニングして、前記基板の一部を覆う被覆領域および前記被覆領域の内部に前記基板を覆わない開口領域を形成する段階と、
少なくとも前記阻害層の前記開口領域に、Ge層を結晶成長する段階と、
前記Ge層の上に、Pを含む3−5族化合物半導体層からなるバッファ層を結晶成長する段階と、
前記バッファ層の上に機能層を結晶成長する段階と、
を備えた半導体基板の製造方法。 - 結晶成長された前記Ge層を、結晶欠陥が移動できる温度および時間でアニールする段階、
をさらに備える請求項17に記載の半導体基板の製造方法。 - 前記アニールを、複数回繰り返す段階、
をさらに備える請求項18に記載の半導体基板の製造方法。 - Siの基板の主面に結晶成長を阻害する阻害層を形成する段階と、
前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を、前記阻害層に形成する段階と、
少なくとも前記阻害層の前記開口の内部に、Ge層を結晶成長する段階と、
前記Ge層の上に、Pを含む3−5族化合物半導体層からなるバッファ層を結晶成長する段階と、
前記バッファ層の上に機能層を結晶成長する段階と、
を含む半導体基板の製造方法。 - Siの基板の上に、開口を有し、結晶成長を阻害する阻害層を形成する段階と、
前記開口内に、Ge層を形成する段階と、
前記Ge層を形成した後に、バッファ層を形成する段階と、
前記バッファ層を形成した後に、機能層を形成する段階と、
を含む半導体基板の製造方法。 - Siの基板の上に、開口を有し、結晶成長を阻害する阻害層を形成する段階と、
前記開口内に、GaAs層を含むバッファ層を形成する段階と、
前記バッファ層が形成された後に、機能層を形成する段階と、
を含む半導体基板の製造方法。 - Siの基板の上に、開口を有し、結晶成長を阻害する阻害層を形成する段階と、
前記開口内の前記基板の表面を、Pを含むガスにより表面処理する段階と、
前記開口内に機能層を形成する段階と、
を含む半導体基板の製造方法。 - Siの基板と、
前記基板の上に形成され、結晶成長を阻害する阻害層とを備え、
前記阻害層は、前記基板の一部を覆う被覆領域と、前記被覆領域の内部に前記基板を覆わない開口領域とを有し、
さらに前記開口領域に結晶成長されたGe層と、
前記Ge層の上に結晶成長され、Pを含む3−5族化合物半導体層からなるバッファ層と、
前記バッファ層の上に結晶成長された機能層と、
前記機能層に形成された電子素子と、
を備える電子デバイス。 - 前記電子素子は、前記開口領域ごとに一つ形成されている、
請求項24に記載の電子デバイス。 - 前記電子素子に接続する配線または前記配線のボンディングパッドが、前記被覆領域に形成される、
請求項24または請求項25に記載の電子デバイス。 - 前記被覆領域および前記開口領域は、前記基板の上に複数形成され、複数の前記被覆領域および前記開口領域は、等間隔に配置される、
請求項24から請求項26までの何れか一項に記載の電子デバイス。 - Siの基板の主面に結晶成長を阻害する阻害層を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記阻害層に形成し、
前記開口の内部の前記基板に接してGe層を結晶成長させ、
前記Ge層の上にPを含む3−5族化合物半導体層からなるバッファ層を結晶成長させ、
前記バッファ層の上に機能層を結晶成長させ、
前記機能層に電子素子を形成して、
得られる、電子デバイス。 - Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成されたGe層と、
前記Ge層が形成された後に形成されるバッファ層と、
前記バッファ層が形成された後に形成される機能層と、
前記機能層に形成された電子素子と、
を含む電子デバイス。 - Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成され、GaAs層を含むバッファ層と、
前記バッファ層の形成後に形成された機能層と、
前記機能層に形成された電子素子と、
を含む電子デバイス。 - Siの基板と、
前記基板の上に設けられ、開口を有し、結晶成長を阻害する阻害層と、
前記開口内に形成された機能層と、
前記機能層に形成された電子素子と、を含み、
前記開口内の前記基板の表面は、前記機能層の形成前に、Pを含むガスにより表面処理されている、電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334930A JP2009177168A (ja) | 2007-12-28 | 2008-12-26 | 半導体基板、半導体基板の製造方法および電子デバイス |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007341290 | 2007-12-28 | ||
JP2008334930A JP2009177168A (ja) | 2007-12-28 | 2008-12-26 | 半導体基板、半導体基板の製造方法および電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009177168A true JP2009177168A (ja) | 2009-08-06 |
Family
ID=40823977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008334930A Pending JP2009177168A (ja) | 2007-12-28 | 2008-12-26 | 半導体基板、半導体基板の製造方法および電子デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US8772830B2 (ja) |
JP (1) | JP2009177168A (ja) |
KR (1) | KR20100096084A (ja) |
CN (1) | CN101896998B (ja) |
TW (1) | TWI484538B (ja) |
WO (1) | WO2009084241A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110186816A1 (en) * | 2008-10-02 | 2011-08-04 | Sumitomo Chemical Company, Limited | Semiconductor device wafer, semiconductor device, design system, manufacturing method and design method |
WO2011105056A1 (ja) * | 2010-02-26 | 2011-09-01 | 住友化学株式会社 | 電子デバイスおよび電子デバイスの製造方法 |
JP2012039115A (ja) * | 2010-08-05 | 2012-02-23 | Imec | 半導体基板上での逆相境界の無いiii−v化合物半導体材料およびその製造方法 |
US8686472B2 (en) | 2008-10-02 | 2014-04-01 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
JP2014229900A (ja) * | 2013-05-17 | 2014-12-08 | アイメックImec | Iii−v族デバイスおよびその製造方法 |
JP2016529731A (ja) * | 2013-08-27 | 2016-09-23 | レイセオン カンパニー | 誘電体ウィンドウ内へのiii−v族成長中の不均一性の成長及びオートドーピングを抑制する方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201025426A (en) * | 2008-10-02 | 2010-07-01 | Sumitomo Chemical Co | Semiconductor wafer, electronic device and method for making a semiconductor wafer |
US20110227199A1 (en) * | 2008-11-28 | 2011-09-22 | Sumitomo Chemical Company, Limited | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus |
US8709904B2 (en) * | 2008-11-28 | 2014-04-29 | Sumitomo Chemical Company, Limited | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus |
WO2010103792A1 (ja) | 2009-03-11 | 2010-09-16 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法 |
CN102439696A (zh) | 2009-05-22 | 2012-05-02 | 住友化学株式会社 | 半导体基板及其制造方法、电子器件及其制造方法 |
KR101643021B1 (ko) | 2009-06-05 | 2016-07-26 | 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 | 반도체 기판, 광전 변환 디바이스, 반도체 기판의 제조 방법 및 광전 변환 디바이스의 제조 방법 |
WO2010140373A1 (ja) | 2009-06-05 | 2010-12-09 | 住友化学株式会社 | センサ、半導体基板、および半導体基板の製造方法 |
CN102449785A (zh) | 2009-06-05 | 2012-05-09 | 住友化学株式会社 | 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法 |
JP5943645B2 (ja) | 2011-03-07 | 2016-07-05 | 住友化学株式会社 | 半導体基板、半導体装置および半導体基板の製造方法 |
CN105355563A (zh) * | 2015-11-26 | 2016-02-24 | 上海集成电路研发中心有限公司 | 一种柔性半导体器件的制备方法 |
US10319830B2 (en) * | 2017-01-24 | 2019-06-11 | Qualcomm Incorporated | Heterojunction bipolar transistor power amplifier with backside thermal heatsink |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60210832A (ja) * | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
JPS6194318A (ja) * | 1984-10-16 | 1986-05-13 | Matsushita Electric Ind Co Ltd | 半導体基板及びその製造方法 |
JPS61135115A (ja) * | 1984-12-04 | 1986-06-23 | アメリカ合衆国 | 半導体基板上にエピタキシヤル膜成長を選択的にパターン化する方法 |
JPH0258322A (ja) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | 半導体ウエハの製造方法 |
JPH02150020A (ja) * | 1988-11-30 | 1990-06-08 | Kyocera Corp | 半導体素子およびその製造方法 |
JPH02161718A (ja) * | 1988-07-25 | 1990-06-21 | Texas Instr Inc <Ti> | エピタキシャル層を形成する方法 |
JPH0469922A (ja) * | 1990-07-10 | 1992-03-05 | Kyocera Corp | 半導体装置 |
JPH0484418A (ja) * | 1990-07-27 | 1992-03-17 | Nec Corp | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 |
JPH04241413A (ja) * | 1991-01-16 | 1992-08-28 | Fujitsu Ltd | 半導体基板及びその製造方法並びに半導体装置 |
JPH04315419A (ja) * | 1991-04-12 | 1992-11-06 | Nec Corp | 元素半導体基板上の絶縁膜/化合物半導体積層構造 |
JPH05251339A (ja) * | 1991-08-14 | 1993-09-28 | Fujitsu Ltd | 半導体基板およびその製造方法 |
JPH09298205A (ja) * | 1996-05-02 | 1997-11-18 | Lg Semicon Co Ltd | バイポーラトランジスタ及びその製造方法 |
JPH10135140A (ja) * | 1996-10-28 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 |
JPH11329971A (ja) * | 1998-05-18 | 1999-11-30 | Sharp Corp | 結晶基板およびGaN系結晶膜の製造方法 |
JP2000012467A (ja) * | 1998-06-24 | 2000-01-14 | Oki Electric Ind Co Ltd | GaAs層の形成方法 |
JP2000017409A (ja) * | 1998-07-01 | 2000-01-18 | Furukawa Electric Co Ltd:The | 熱交換器用薄肉フィン材の製造方法 |
JP2003234294A (ja) * | 2002-02-06 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体薄膜製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60210831A (ja) | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
US5158907A (en) * | 1990-08-02 | 1992-10-27 | At&T Bell Laboratories | Method for making semiconductor devices with low dislocation defects |
US5646073A (en) * | 1995-01-18 | 1997-07-08 | Lsi Logic Corporation | Process for selective deposition of polysilicon over single crystal silicon substrate and resulting product |
JPH08316152A (ja) * | 1995-05-23 | 1996-11-29 | Matsushita Electric Works Ltd | 化合物半導体の結晶成長方法 |
EP1965431A2 (en) * | 1999-06-22 | 2008-09-03 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
US20020175370A1 (en) * | 2001-05-22 | 2002-11-28 | Motorola, Inc. | Hybrid semiconductor field effect structures and methods |
US6646293B2 (en) * | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
JP2005019472A (ja) | 2003-06-23 | 2005-01-20 | Hamamatsu Photonics Kk | 半導体装置、テラヘルツ波発生装置、及びそれらの製造方法 |
US7329593B2 (en) | 2004-02-27 | 2008-02-12 | Asm America, Inc. | Germanium deposition |
-
2008
- 2008-12-26 CN CN200880119969.3A patent/CN101896998B/zh not_active Expired - Fee Related
- 2008-12-26 WO PCT/JP2008/004040 patent/WO2009084241A1/ja active Application Filing
- 2008-12-26 US US12/811,074 patent/US8772830B2/en not_active Expired - Fee Related
- 2008-12-26 JP JP2008334930A patent/JP2009177168A/ja active Pending
- 2008-12-26 KR KR1020107010297A patent/KR20100096084A/ko not_active Application Discontinuation
- 2008-12-29 TW TW097151176A patent/TWI484538B/zh not_active IP Right Cessation
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60210832A (ja) * | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
JPS6194318A (ja) * | 1984-10-16 | 1986-05-13 | Matsushita Electric Ind Co Ltd | 半導体基板及びその製造方法 |
JPS61135115A (ja) * | 1984-12-04 | 1986-06-23 | アメリカ合衆国 | 半導体基板上にエピタキシヤル膜成長を選択的にパターン化する方法 |
JPH02161718A (ja) * | 1988-07-25 | 1990-06-21 | Texas Instr Inc <Ti> | エピタキシャル層を形成する方法 |
JPH0258322A (ja) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | 半導体ウエハの製造方法 |
JPH02150020A (ja) * | 1988-11-30 | 1990-06-08 | Kyocera Corp | 半導体素子およびその製造方法 |
JPH0469922A (ja) * | 1990-07-10 | 1992-03-05 | Kyocera Corp | 半導体装置 |
JPH0484418A (ja) * | 1990-07-27 | 1992-03-17 | Nec Corp | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 |
JPH04241413A (ja) * | 1991-01-16 | 1992-08-28 | Fujitsu Ltd | 半導体基板及びその製造方法並びに半導体装置 |
JPH04315419A (ja) * | 1991-04-12 | 1992-11-06 | Nec Corp | 元素半導体基板上の絶縁膜/化合物半導体積層構造 |
JPH05251339A (ja) * | 1991-08-14 | 1993-09-28 | Fujitsu Ltd | 半導体基板およびその製造方法 |
JPH09298205A (ja) * | 1996-05-02 | 1997-11-18 | Lg Semicon Co Ltd | バイポーラトランジスタ及びその製造方法 |
JPH10135140A (ja) * | 1996-10-28 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 |
JPH11329971A (ja) * | 1998-05-18 | 1999-11-30 | Sharp Corp | 結晶基板およびGaN系結晶膜の製造方法 |
JP2000012467A (ja) * | 1998-06-24 | 2000-01-14 | Oki Electric Ind Co Ltd | GaAs層の形成方法 |
JP2000017409A (ja) * | 1998-07-01 | 2000-01-18 | Furukawa Electric Co Ltd:The | 熱交換器用薄肉フィン材の製造方法 |
JP2003234294A (ja) * | 2002-02-06 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体薄膜製造方法 |
Non-Patent Citations (4)
Title |
---|
JPN6009015042; Luan HC, et al.: '"High-quality Ge epilayers on Si with low threading-dislocation densities"' APPLIED PHYSICS LETTERS Vol. 75, No. 19, 19991108, pp. 2909-2911 * |
JPN6009015044; Kim KS, et al.: '"Quality-enhanced GaAs layers grown on Ge/Si substrates by metalorganic chemical vapor deposition"' JOURNAL OF CRYSTAL GROWTH Vol. 179, No. 3-4, 199708, pp. 427-432 * |
JPN6009015048; KIPP L, et al.: '"PHOSPHINE ADSORPTION AND DECOMPOSITION ON SI(100) 2X1 STUDIED BY STM"' PHYSICAL REVIEW B Vol. 52, No. 8, 19950815, pp. 5843-5850 * |
JPN6009015052; McMahon WE, et al.: '"An STM and LEED study of MOCVD-prepared P/Ge (100) to (111) surfaces"' SURFACE SCIENCE Vol. 571, No. 1-3, 20041101, pp. 146-156 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110186816A1 (en) * | 2008-10-02 | 2011-08-04 | Sumitomo Chemical Company, Limited | Semiconductor device wafer, semiconductor device, design system, manufacturing method and design method |
US8686472B2 (en) | 2008-10-02 | 2014-04-01 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
WO2011105056A1 (ja) * | 2010-02-26 | 2011-09-01 | 住友化学株式会社 | 電子デバイスおよび電子デバイスの製造方法 |
US8878250B2 (en) | 2010-02-26 | 2014-11-04 | Sumitomo Chemical Company, Limited | Electronic device and method for producing electronic device |
JP2012039115A (ja) * | 2010-08-05 | 2012-02-23 | Imec | 半導体基板上での逆相境界の無いiii−v化合物半導体材料およびその製造方法 |
JP2014229900A (ja) * | 2013-05-17 | 2014-12-08 | アイメックImec | Iii−v族デバイスおよびその製造方法 |
JP2016529731A (ja) * | 2013-08-27 | 2016-09-23 | レイセオン カンパニー | 誘電体ウィンドウ内へのiii−v族成長中の不均一性の成長及びオートドーピングを抑制する方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009084241A1 (ja) | 2009-07-09 |
TWI484538B (zh) | 2015-05-11 |
US20110018030A1 (en) | 2011-01-27 |
CN101896998B (zh) | 2013-03-27 |
US8772830B2 (en) | 2014-07-08 |
KR20100096084A (ko) | 2010-09-01 |
CN101896998A (zh) | 2010-11-24 |
TW200943391A (en) | 2009-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543711B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
WO2009084241A1 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
WO2009084242A1 (ja) | 半導体基板および半導体基板の製造方法 | |
JP5543103B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
JP5543710B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
KR100690413B1 (ko) | 질화물 반도체 성장용 기판 | |
JP5583943B2 (ja) | 半導体基板、電子デバイス、および半導体基板の製造方法 | |
JP5378128B2 (ja) | 電子デバイス用エピタキシャル基板およびiii族窒化物電子デバイス用エピタキシャル基板 | |
WO2012137309A1 (ja) | 窒化物電子デバイスを作製する方法 | |
JP2023096845A (ja) | 窒化物半導体膜を作製するためのテンプレート及びその製造方法 | |
JP6527667B2 (ja) | 窒化物半導体基板の製造方法 | |
TWI728498B (zh) | 氮化物半導體基板 | |
WO2011105066A1 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
JP5614057B2 (ja) | 窒化物電子デバイスを作製する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090827 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |