CN102449784B - 传感器、半导体基板、和半导体基板的制造方法 - Google Patents

传感器、半导体基板、和半导体基板的制造方法 Download PDF

Info

Publication number
CN102449784B
CN102449784B CN201080022788.6A CN201080022788A CN102449784B CN 102449784 B CN102449784 B CN 102449784B CN 201080022788 A CN201080022788 A CN 201080022788A CN 102449784 B CN102449784 B CN 102449784B
Authority
CN
China
Prior art keywords
photo
layer
thermal absorber
crystal seed
seed body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080022788.6A
Other languages
English (en)
Other versions
CN102449784A (zh
Inventor
秦雅彦
高田朋幸
山中贞则
板谷太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN102449784A publication Critical patent/CN102449784A/zh
Application granted granted Critical
Publication of CN102449784B publication Critical patent/CN102449784B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0543—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the refractive type, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/055—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means where light is absorbed and re-emitted at a different wavelength by the optical element directly associated or integrated with the PV cell, e.g. by using luminescent material, fluorescent concentrators or up-conversion arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种传感器，具有：含硅的基底基板，在基底基板的上方设置的晶种体、以及，与晶种体晶格匹配或准晶格匹配，且由吸收光或热生成载流子的3至5族化合物半导体组成的光热吸收体，光热吸收体，按照入射到光热吸收体的入射光或施加到光热吸收体的热度而输出电信号。同时，提供半导体基板，具有：含硅的基底基板、在基底基板的上方形成，具有露出基底基板表面的开口，阻碍结晶生长的阻碍体、在开口内部设置的晶种体、与晶种体晶格匹配或准晶格匹配，由吸收光或热度而生成载流子的3-5族化合物半导体构成的光热吸收体。

Description

传感器、半导体基板、和半导体基板的制造方法
技术领域
本发明涉及传感器、半导体基板、和半导体基板的制造方法。
背景技术
专利文献1，公开了在形成了信号转送电路的信号转送电路基板(硅基板)的上方，设置有光电变换部的固体摄像元件。  比如通过进行以下的层叠构成光电变换部，即由在440到480nm中具有带隙的InAlP组成的第1光电变换层、由在从520到580nm中具有带隙的InGaAlP构成的第2光电变换层、和由在比600nm更长波长侧具有带隙的GaAs组成的第3光电变换层层叠构成光电变换部。
(专利文献1)日本特开2006-66456号公报
发明内容
【发明打算解决的课题】
直接跃迁型的化合物半导体，因为在光吸收中的量子效率高，所以适合于作为传感器材料。可是，在硅基板上使之外延生长化合物半导体时，则有时会形成起因于硅基板和外延生长层的晶格常数的差异的贯通结晶层的缺陷。如果形成传感器的化合物半导体上有贯通缺陷，则传感器的性能将下降所以不为优选。
为了解决上述课题，在本发明的第1方式中，提供一种传感器，该传感器具有：硅的基底基板、在基底基板上设置的晶种体、与晶种体晶格匹配或准晶格匹配，且由吸收光或热生成载流子的3-5族化合物半导体构成的光热吸收体；其中光热吸收体，根据光热吸收体入射的入射光或对光热吸收体施加的热，输出电信号。
在本发明的第2方式中，提供半导体基板，其具有：含硅的基底基板、、在基底基板的上方形成且具有露出基底基板表面的开口的阻碍结晶生长的阻碍体、在开口内部设置的晶种体、以及与晶种体晶格匹配或准晶格匹配且由吸收光或热度而生成载流子的3-5族化合物半导体构成的光热吸收体。
上述的传感器或半导体基板，还具有被形成于基底基板的上方，有露出基底基板的至少一部分的区域的开口，阻碍结晶生长的阻碍体，晶种体也可以在开口内部形成。也可以该阻碍体有多个开口，该传感器，具备被形成在多个开口内的多个光热吸收体。
在该传感器或半导体基板中，比如，光热吸收体具有Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)，晶种体由Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1)，或，Gax3In1-x3Ny3Pz3Asw2Sb1-y3-z3-w2(0≤x3≤1，0≤y3≤1，0≤z3≤1，0≤w2≤1，且0≤y3+z3+w2≤1)组成。该光热吸收体可以为将由Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)组成的第1层和，由Gax4In1-x4Ny4Pz4Asw3Sb1-y4-z4-w3(0≤x4≤1，0≤y4≤1，0≤z4≤1，0≤w3≤1，且0≤y1+z1+w1≤1)组成，且带隙比第1层带隙更大的第2层层叠而成的超晶格构造体。
同时，晶种体由Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1)组成，接触于基板和晶种体的界面，在基板内，还可以包括组成是Cx2Siy2’Gez2Sn1-x2-y2-z2(0≤x2＜1，0＜y2’≤1，0≤z2≤1，0＜x2+y2+z2≤1，且y2＜y2’＜1)的界面区域。
上述的传感器或半导体基板，比如，还具有接触光热吸收体的侧壁被形成，具有比光热吸收体更大的带隙的半导体或比光热吸收体更大带隙的电介质，抑制在侧壁中的载流子的再结合的再结合抑制体。光热吸收体，在距与基底基板的平行的面的中心的距离更大的位置处，具有形成更大的带隙的组成分布。光热吸收体，在x1≠1时，在距离上述中心的距离更大的位置处，具有In的比例变的更小的组成分布。
在该传感器或半导体基板中，基底基板，比如，具有包含与硅的本体区域所具有的杂质相反的传导型的杂质的杂质区域，光热吸收体，通过晶种体与杂质区域电性结合。同时，基底基板具有包含杂质的杂质区域，晶种体接触杂质区域被设置，多个光热吸收体内的至少2个光热吸收体，可以介由晶种体杂质区域电性结合。
并且，该传感器，还可以具有将入射光的至少一部聚光后入射到光热吸收体的聚光部。该聚光部，相对于基底基板，在与设置光热吸收体的一侧相反的一侧设置，将入射光聚光，并介由基底基板对光热吸收体入射该传感器，还可以具有被配置在入射光入射到光热吸收体的路径上的光学滤波器。
该传感器，具有在基底基板的上方形成且具有露出基底基板的至少一部分的区域的多个开口的阻碍结晶生长的阻碍体、被设置在多个开口的多个晶种体、以及设置于各对应的多个晶种体的与所对应的晶种体分别晶格匹配或准晶格匹配的多个光热吸收体。聚光部，对多个光热吸收体各自入射入射光的至少一部即可。
同时，该传感器，比如，还具有与多个光热吸收体的各自对应的在基底基板形成的多个放大元件，和连接多个放大元件及多个光热吸收体且被形成在阻碍体的上方的配线。上述的晶种体可以根据入射光发生电信号。
在本发明的第3方式中，提供一种半导体基板的制造方法，包括：在含硅的基底基板的上方形成阻碍体的步骤；在阻碍体中形成露出基底基板表面的开口的步骤；在开口内部形成晶种体的步骤；加热晶种体的步骤；以及在被加热的晶种体的上方，让由吸收光或热生成载流子的3-5族化合物半导体组成的光热吸收体与晶种体晶格匹配或准晶格匹配使之外延生长的步骤。
该制造方法，还具有：加热上述晶种体的步骤；在形成光热吸收体的步骤中，使光热吸收体在被加热后的晶种体的上方外延生长。同时，在形成晶种体的步骤中，形成由Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1)，或，Gax3In1-x3Ny3Pz3Asw2Sb1-y3-z3-w2(0≤x3≤1，0≤y3≤1，0≤z3≤1，0≤w2≤1，0≤y3+z3+w2≤1)组成的晶种体，在加热晶种体的步骤中，接触基底基板和晶种体的界面，在基底基板内，形成组成为Cx2Siy2’Gez2Sn1-x2-y2-z2(0≤x2＜1，0＜y2’≤1，0≤z2≤1，0＜x2+y2+z2≤1，且y2＜y2’＜1)的界面区域，在形成光热吸收体的步骤中，可以使由Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，0≤y1+z1+w1≤1)组成的光热吸收体外延生长。
在加热晶种体的步骤中，可以照射晶种体的吸收系数比阻碍体的吸收系数大的电磁波。该电磁波，比如是激光。
附图说明
图1A是表示半导体基板100剖面的一个例子的图。
图1B是表示传感器150剖面的一个例子的图。
图2是表示传感器200剖面的一个例子的图。
图3是表示在传感器200制造过程中的剖面例的图。
图4是表示在传感器200制造过程中的剖面例子的图。
图5是表示在传感器200制造过程中的剖面例的图。
图6是表示传感器300剖面的一个例子的图。
图7是表示传感器400剖面的一个例子的图。
图8是表示在半导体基板100的光热吸收体的能带的一个例子的图。
图9是表示传感器900剖面的一个例子的图。
图10是表示传感器1000剖面的一个例子的图。
图11是表示传感器1100剖面的一个例子的图。
图12是表示传感器1200剖面的一个例子的图。
图13是概略性地表示传感器1300的剖面的图。
图14是从表面一侧观察的传感器1300的激光显微镜照片。
图15是显示传感器1300的光电流-电压特性及暗电流-电压特性的图。
图16是表示在Si基板和Ge结晶层界面近侧的剖面SEM照片。
图17是表示在图16分析区域的能量分散型荧光X射线分析的结果的图。
图18是表示由于InGaP结晶的室温阴极场致发光而得的650nm发光像。
图19是表示由于InGaP结晶的室温阴极场致发光而得的700nm发光像。
图20是概略性地表示传感器1400剖面的一个例子的图。
图21是表示在传感器1500制造过程中的剖面例的图。
图22是表示在传感器1500制造过程中的剖面例的图。
图23是表示在传感器1500制造过程中的剖面例的图。
图24是表示在传感器1500制造过程中的剖面例的图。
图25是概略性地表示传感器1500剖面的一个例子的图。
具体实施方式
图1A表示半导体基板100剖面的一个例子。半导体基板100，具有基底基板102、阻碍体104、晶种体110、和光热吸收体120。
基底基板102含硅。作为含硅的基板可以例举表面是硅的基板。比如，基底基板102是基板全体为硅的Si基板(Wafer)，或，基板的一部分为硅的SOI(silicon-on-insulator)基板。基底基板102，比如是B掺杂量是2.0×1019cm-3的Si基板。
阻碍体104，在基底基板102的上方被形成。阻碍体104，具有露出基底基板102表面的开口106。阻碍体104，阻碍结晶的生长。具体，在由外延生长法使半导体结晶生长的情况中，在阻碍体104的表面，半导体结晶的外延生长被阻碍。其结果，半导体结晶，在开口106的内部选择性地外延生长。
阻碍体104的厚度，比如是0.05μm以上5μm以下。开口106大小，优选为能以无错位的状态在开口106内部形成选择生长的半导体的大小。阻碍体104，比如，是氧化硅层、氮化硅层、氮氧化硅层等，或将这些层叠后的层。阻碍体104，比如，通过热氧化法及CVD法等形成。
晶种体110，被形成在开口106内部。晶种体110，比如，是对基底基板102晶格匹配或准晶格匹配的半导体。比如，晶种体110是，Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1)。即，晶种体110，比如是Si、Ge的一元系半导体或是金属。晶种体110，可以是如SiC、SiGe、SiSn、GeSn一样的二元系化合物半导体。晶种体110可以是如CSiGe、SiGeSn一样的三元系化合物。晶种体110，可以是如CSiGeSn一样的四元系化合物。
在本说明书中，所谓的“准晶格匹配”，是指虽然不是完全的晶格匹配，但相互相接的2个半导体的晶格常数之差小，且晶格失配引起的缺陷的发生在不显著的范围，能够层叠相互邻接的2个半导体的状态。此时，各半导体的晶体晶格由于在可弹性变形的范围内进行变形而吸收上述晶格常数的差。比如，Ge和GaAs、InGaAs、或与InGaP的层叠状态，是准晶格匹配的状态。
同时，晶种体110，也可以是Gax3In1-x3Ny3Pz3Asw2Sb1-y3-z3-w2(0≤x3≤1，0≤y3≤1，0≤z3≤1，0≤w2≤1，且0≤y3+z3+w2≤1)。比如，晶种体110是GaAs。
晶种体110由，Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1)组成，在比基底基板102和晶种体110界面更靠近基底基板102的一侧，还可以包含由Cx2Siy2’Gez2Sn1-x2-y2-z2(0≤x2≤1，0＜y2’≤1，0≤z2≤1，且0≤x2+y2+z2≤1)组成的结晶层。
晶种体110，可以包含多个层。晶种体110，提供适合于光热吸收体120结晶生长的结晶晶种面。晶种体110，抑制在基底基板102表面存在的杂质带给光热吸收体120结晶性的不良影响。晶种体110在开口106内部接触露出表面的基底基板102，比如通过外延生长被形成。
光热吸收体120，是吸收光或热生成载流子的3-5族化合物半导体。比如，光热吸收体120，吸收光时即生成电子及空穴，输出电信号。光热吸收体120，也可以具有作为热传感器的功能，输出对应于由于受热而增加的电子及空穴的量的电信号。
光热吸收体120，作为一个例子，是对晶种体110晶格匹配或准晶格匹配的Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)。光热吸收体120，可以有多个层。光热吸收体120，可以有异质结连接。光热吸收体120，可以有PN结。
光热吸收体120，比如，接触晶种体110，通过外延生长而形成。半导体基板100，在晶种体110和光热吸收体120之间，可以具有其他的半导体。比如，光热吸收体120，可以在晶种体110和光热吸收体120间形成的缓冲层上通过外延生长被形成。
图1B，表示传感器150剖面的一个例子。传感器150，具有基底基板102，晶种体110，和光热吸收体120。传感器150，通过从半导体基板100去掉阻碍体104而形成。在传感器150中，和半导体基板100同样，具有阻碍体104，在阻碍体104形成的开口106内部可以形成晶种体110。
图2，表示传感器200剖面的一个例子。传感器200，比如，检测出入射的光。传感器200，具有基底基板202、势阱203、阻碍体204、第1晶种体212、第2晶种体214、阳极层216、漂移层218、阴极层220、接触层222、钝化层224、绝缘膜226、上部电极层228、和配线230。
传感器200，具有在阻碍体204形成的多个开口206内部被形成的多个光热吸收体。在图2中，示例光热吸收体C1及光热吸收体光热吸收体C2两个，不过，传感器200，还可以具有更多的光热吸收体。同时，光热吸收体C1及光热吸收体C2，可以有同样的构成。因此，在以下的说明中以光热吸收体C1为中心，进行了说明，不过，除了特别增加光热吸收体C2的说明以外，关于光热吸收体C1的说明也能适用于光热吸收体C2。
基底基板202，与图1A中的基底基板102对应。基底基板202，比如，杂质原子的掺杂量是1×1015cm-3以上1×1021cm-3以下的P型Si基板。作为一个例子，基底基板202，为B的掺杂量是2×1019cm-3的P型Si基板。
阻碍体204与阻碍体104对应。阻碍体204，比如具有多个开口206。传感器200，在阻碍体204中设置二个开口206，通过在各开口206内部，使第1晶种体212等选择生长而形成。
传感器200具有的晶种体，可以有2层构造。比如，光热吸收体C1，有第1晶种体212及第2晶种体214。第1晶种体212及第2晶种体214，与图1A的晶种体110对应。
第1晶种体212及第2晶种体214，可以有各自不同的组成。比如，在基底基板202是Si基板，阳极层216为GaAs的情况时，第1晶种体212是SiGe结晶，第2晶种体214是具有接近GaAs的晶格常数的Ge结晶。由于光热吸收体C1有上述的组成，能更有效地缓和Si和GaAs的晶格常数的差异造成的内部应力，能抑制结晶缺陷的形成。
再者，在本实施方式中，对从基底基板202一侧按阳极层216、漂移层218、和阴极层220的顺序层叠构成光敏传感器的例子进行说明，不过，阳极层216、漂移层218、和阴极层220被层叠的顺序可以逆反。比如，可以按阴极层220、漂移层218、阳极层216的顺序从基底基板202一侧层叠。该情况下，阴极层220，可以是对第2晶种体214晶格匹配或准晶格匹配的Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)。在以下将要说明的实施方式及实施例中，以基底基板作为基准的阳极层、漂移层及阴极层的层叠顺序，也可以是阳极层、漂移层、阴极层的顺序或阴极层、漂移层、阳极层的顺序的任何一个。
第1晶种体212，是杂质原子的掺杂量为1×1015cm-3以上1×1021cm-3以下的P型SiGe。作为一个例子，第1晶种体212为Ga、Al、或B的掺杂量是2×1019cm-3的P型Si0.1Ge。第1晶种体212，比如有0.001μm以上1μm以下的厚度。作为一个例子，第1晶种体212，有0.02μm的厚度。
第2晶种体214，比如是Ge。第2晶种体214，比如有0.05μm以上5μm以下的厚度。作为一个例子，第2晶种体214有2.0μm的厚度。
阳极层216、漂移层218、和阴极层220，与图1A所表示的光热吸收体120对应。阳极层216，是对第2晶种体214晶格匹配或准晶格匹配的Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)。
阳极层216是杂质原子的掺杂量为5×1017cm-3以上1×1021cm-3以下的P型InGaAs。作为一个例子，阳极层216是Zn的掺杂量为5×1018cm-3以上的P型In0.03Ga0.97As。阳极层216，比如有0.05μm以上1μm以下的厚度。作为一个例子，阳极层216有0.5μm的厚度。
阳极层216，接触第2晶种体214通过外延生长而形成。光热吸收体C1，在阳极层216和第2晶种体214之间可以具有其他的半导体层。比如，光热吸收体C1具有在阳极层216和第2晶种体214之间设置的缓冲层。在这种情况下，阳极层216，可以在该缓冲层上由外延生长而形成。
漂移层218，是与阳极层216晶格匹配或准晶格匹配的Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)。漂移层218，比如，接触阳极层216，通过外延生长而形成。
漂移层218，可以是I型InGaAs，或杂质原子的掺杂量是不满2×1016cm-3的P型InGaAs。作为一个例子，漂移层218，是P型In0.03Ga0.97As。漂移层218，比如有0.3μm以上10μm以下的厚度。作为一个例子，漂移层218，有1.5μm的厚度。
阴极层220，是与漂移层218晶格匹配或准晶格匹配的Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)。阴极层220，接触漂移层218，比如通过外延生长而形成。
阴极层220，杂质原子的掺杂量是5×1017cm-3以上1×1021cm-3以下的N型InGaAs。作为其一个例子，阴极层220，是Si的掺杂量为2×1018cm-3以下的N型In0.03Ga0.97As。阴极层220，比如具有0.05μm以上1μm以下的厚度。作为一个例子，阴极层220，有0.1μm的厚度。
当阳极层216、漂移层218、和阴极层220由In0.03Ga0.97As构成时，比如有1.35eV的带隙。传感器200，能吸收检测可见光及近红外线。
接触层222，是为了确保在其上方形成的上部电极层228和阴极层220的导电性而设置的半导体。接触层222，比如，有和阴极层220同样的传导型。接触层222，是与阴极层220晶格匹配或准晶格匹配的半导体。接触层222，比如，通过外延生长法形成在阴极层220上面。
接触层222，比如，杂质原子的掺杂量是1×1018cm-3以上1×1021cm-3以下的N型GaAs。作为一个例子，接触层222是Si的掺杂量是6×1018cm-3N型GaAs。接触层222，比如有0.02μm以上1μm以下的厚度。作为一个例子，接触层222，有0.05μm的厚度。
接触层222，比如，接触阴极层220，通过外延生长而形成。光热吸收体C1，在阴极层和接触层222之间，还可以具有其他的半导体层。光热吸收体C1，在阴极层和接触层222之间，比如具有窗口层。
第1晶种体212、第2晶种体214、阳极层216、漂移层218、阴极层220、和接触层222，能通过外延生长法形成。作为外延生长法，能例示化学气相沉淀法(称CVD法)、有机金属气相生长法(称MOCVD法)、分子射线外延法(称MBE法)及原子层生长法(称ALD法)等。
比如，基底基板202的上方通过热氧化法形成阻碍体204，根据蚀刻法等的光刻法，在阻碍体204上形成露出基底基板202表面的开口206。并且，根据MOCVD法，在该开口206内部使第1晶种体212选择生长。继续，使第2晶种体214、阳极层216、漂移层218、阴极层220及接触层222依次选择生长。
通过在开口206内部使之选择生长第1晶种体212，能抑制由于第1晶种体212和基底基板202的晶格常数的不同而生成晶格缺陷。其结果，得到结晶性高的第2晶种体214、阳极层216、漂移层218、阴极层220、和接触层222，从而提高传感器200的灵敏度。第1晶种体212、第2晶种体214、阳极层216、漂移层218、阴极层220、和接触层222，可以在阻碍体204的开口206内部形成，也可以从开口206露出，在阻碍体204的上方形成其一部分。
上部电极层228，比如与接触层222接触而形成。上部电极层228，对外部输出光热吸收体C1发生的电力。上部电极层228，具有导电性，具有不遮断光热吸收体C1入射的光的材料。作为上部电极层228的材料，能例示ITO(Indium Tin Oxide)及ZnO等。作为上部电极层228形成方法，能例示溅射法等。
势阱203，是包含在基底基板202中的硅形成的低电阻硅结晶层。光热吸收体C1及光热吸收体C2，经由第1晶种体212、势阱203、和第2晶种体214，被电性结合。作为一个例子，势阱203从该硅的本体(日文原文：バルク)区域被电分离。比如，势阱203，如果有与该硅不同的传导型时，在势阱203与该硅之间形成PN结，因此势阱203从该硅的本体区域被电性分离。能从势阱203及上部电极层228间取出光热吸收体C1及光热吸收体C2所发生的电信号。
势阱203，能通过离子注入法形成。比如，通过蚀刻法等光刻法，在基底基板202的上方，形成在预定形成势阱203的位置设置了开口的掩膜之后离子注入，能够形成势阱203。比如，在N型Si基底基板202注入B而形成P型势阱203。
钝化层224，形成在光热吸收体C1侧壁，抑制在该侧壁中的电荷的再结合。钝化层224，可以有比阳极层216、漂移层218、和阴极层220等构成光热吸收体的半导体更大的带隙度。作为钝化层224材料，能例示电介质。作为钝化层224形成方法，能例示等离子CVD法、离子镀法、溅射法、CVD法、MOCVD法、MBE法、和ALD法等。
绝缘膜226，电性地分离各光热吸收体。作为绝缘膜226的材料，能例示Al2O3、SiO2、和ZrO2等。绝缘膜226，能够通过等离子CVD法、离子镀法、溅射法、CVD法，和MOCVD法等形成。
对上部电极层228连接配线230。配线230，借助上部电极层228，取出光热吸收体C1发生的电力。作为配线230材料，能例示Cu、Ag、Al等。作为配线230的形成方法，能例示CVD法、真空蒸发法、和溅射法等。
从图3到图5，表示在传感器200制造过程中的剖面例。传感器200，通过具有形成势阱的步骤、形成阻碍体的步骤、形成晶种体的步骤、加热晶种体的步骤、形成光热吸收体的步骤、和钝化处理的步骤的半导体基板的制造方法实施了半导体基板制造之后，通过连接光热吸收体的来制造。
在形成势阱的步骤中，在基底基板202上形成势阱203。比如，在N型硅基板的基底基板202上形成P型势阱203时，通过蚀刻法等的光刻法，在基底基板202的上方，形成在势阱203的预定位置具有开口的掩膜之后，通过注入B离子能够形成势阱203。
在形成阻碍体的步骤中，如图3所示，在基底基板202的上方，形成具有达到基底基板202的开口206的阻碍体204。阻碍体204的形成，比如，由热氧化法，首先在基底基板202全面形成氧化硅膜。通过蚀刻法等的光刻法，在氧化硅膜上，形成露出基底基板202表面的多个开口206，由此能形成阻碍体204。
在形成晶种体的步骤中，如图4所示，在开口206内部，通过选择外延生长法形成由：Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1)，或，Gax3In1-x3Ny3Pz3Asw2Sb1-y3-z3-w2(0≤x3≤1，0≤y3≤1，0≤z3≤1，0≤w2≤1，且0≤y3+z3+w2≤1)构成的第1晶种体212及第2晶种体214。比如，用MOCVD法，能使P型SiGe的第1晶种体212和P型Ge的第2晶种体214外延生长。
具体而言，在减压桶型MOCVD炉的加热台载置形成了具有开口206的阻碍体204的Si基底基板202。用高纯度氢充分地置换了炉内之后，开始基底基板202的加热。结晶生长的时候的基板温度，比如是从500℃至800℃。也可以使基底基板202稳定在恰当的温度中，向炉内导入Si原料，继续导入Ge原料，使之外延生长P型SiGe的第1晶种体212。另外，还可以在第1晶种体212的上方使P型Ge的第2晶种体214外延生长。
作为Si的原料，能例示氯硅烷、二氯甲硅烷、三氯硅烷、四氯硅烷、硅烷或乙硅烷。作为Ge的原料，能例示锗烷、四甲基锗((CH3)4Ge)等。可以用受体杂质原子为Ga，三甲基镓(TMG)作为含有表示P型的传导型的杂质原子的化合物。
作为外延生长条件的一个例子，能举出反应炉内压力为0.1atm，生长温度650℃，生长速度1～3μm/hr。作为原料的载气，能使用高纯度氢。如果在形成后述的各半导体中，用同样的MOCVD法，能通过调整原料气体，炉内压力，生长温度，生长时间等的参数，而使之外延生长。
在加热晶种体的步骤中，对第1晶种体212及第2晶种体214加热。通过加热第1晶种体212及第2晶种体214，能够降低因为基底基板202第1晶种体212及第2晶种体214的晶格常数的差异等而在第1晶种体212及第2晶种体214内部发生的错位等晶格缺陷，提高第1晶种体212及第2晶种体214的结晶性。上述加热，可以分开数次实施。比如，在实施了以不达到第1晶种体212及第2晶种体214熔点的温度的高温退火之后，实施比高温退火的温度低的温度的低温退火。可以重复多次这样的2段的退火。
在加热晶种体的步骤中，在更靠近基底基板202和第1晶种体212的界面的基底基板202一侧，形成由Cx2Siy2Gez2Sn1-x2-y2-z2(0≤x2＜1，0＜y2′≤1，0≤z2≤1，0≤x2+y2+z2≤1，且y2＜y2’＜1)组成的结晶层。在加热晶种体的步骤中，比如选择性地对晶种体照射晶种体的吸收系数比阻碍体的吸收系数大的电磁波。上述电磁波，比如是激光。
可以在第1晶种体212及第2晶种体214全部形成之后，将第1晶种体212及第2晶种体214加热。在只形成了P型SiGe的第1晶种体212之后，可以施给上述加热。在该情况下，高温退火的温度及时间，比如，是在850～900℃下进行2～10分钟。低温退火的温度及时间，比如，是在650～780℃下进行2～10分钟。
在形成光热吸收体的步骤中，如图4所述，通过外延生长法，在第2晶种体214的上方，依次形成与第2晶种体214晶格匹配或准晶格匹配，由Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)组成的阳极层216、漂移层218、和阴极层220。比如，采用MOCVD法，首先，接触第2晶种体214，使P型In0.03Ga0.97As的阳极层216外延生长。此后，在阳极层216的上方，依次使P型In0.03Ga0.97As的漂移层218及N型In0.03Ga0.97As的阴极层220外延生长即可。进而，使N型GaAs的接触层222外延生长即可。
作为As的原料，能例示三氢化砷(AsH3)。作为In的原料，能例示三甲基铟(TMI)。作为受体杂质原子，还能够例示C、Zn等。作为施主杂质原子，能例示P、Si、Se、Ge、Sn、Te及S等。
在钝化处理的步骤中，如图5所述，在光热吸收体C1及光热吸收体C2侧壁形成钝化层224及绝缘膜226，形成上部电极层228。比如，采用MOCVD法，在光热吸收体C1及光热吸收体C2侧面，外延形成InGaP的钝化层224。绝缘膜226，比如，由溅射法形成Al2O3膜、SiO2膜、ZrO2膜。
其次，根据蚀刻法等的光刻法，部分除去形成上部电极层228的位置的绝缘膜226而设置开口，露出接触层222。接下来，形成在形成上部电极层228的位置被设置了开口的掩模之后，根据溅射法，形成比如由ITO组成的上部电极层228。此后，通过剥离掩膜，如图5所述，形成上部电极层228。
在连接光热吸收体的步骤中，如图2所述，形成配线230连接光热吸收体C1和光热吸收体C2。比如，形成在配线230形成的位置设置了开口的掩膜之后，由真空蒸镀法，比如蒸镀由Al组成的金属膜。此后，通过剥离掩膜能形成配线230。
在图2中，光热吸收体C1阳极层216和光热吸收体C2阳极层216，经由势阱203电性连接。因此，如果通过配线230连接各自的阴极层220，则能并联连接光热吸收体C1和光热吸收体C2。
图6，表示传感器300剖面的一个例子。传感器300，具有：基底基板302、势阱303、阻碍体304、晶种体312、缓冲层314、阳极层316、漂移层318、阴极层320、窗口321、接触层322、钝化层324、绝缘膜326、上部电极层328、和配线330。
基底基板302，与图2的基底基板202对应。势阱303，与图2的势阱203对应。阻碍体304，与图2的阻碍体204对应。晶种体312，与图2中的第1晶种体212对应，比如是SiGe。
接触层322，与图2的接触层222对应。钝化层324，与图2的钝化层224对应。绝缘膜326，与图2的绝缘膜226对应。上部电极层328，与图2的上部电极层228对应。配线330，与图2的配线230对应。在传感器300的说明中，有时省略关于传感器200的同样的构成部的说明。
缓冲层314，可以有比阳极层316、漂移层318、和阴极层320大的带隙。缓冲层314，是抑制由于光热吸收体C1及光热吸收体C2的光电效应而生成的电荷的再结合的半导体。缓冲层314，比如，被形成在晶种体312的上方。缓冲层314，是与晶种体312晶格匹配或准晶格匹配的半导体。
缓冲层314，是杂质原子的掺杂量为1×1018cm-3以上5×1019cm-3以下的P型InP。作为其一个例子，缓冲层314，是Zn的掺杂量为5×1018cm-3以上的P型InP。缓冲层314，比如有0.1μm以上5μm以下的厚度。作为一个例子，缓冲层314，有0.5μm的厚度。
缓冲层314，接触晶种体312，比如通过外延生长被形成。作为外延生长法，能例示CVD法、MOCVD法、MBE法、和ALD法等。比如，缓冲层314，利用MOCVD法，接触于在阻碍体304开口306的内部选择生长而得到的晶种体312，通过外延生长形成。缓冲层314，也可以形成在阻碍体304开口306的内部，从开口306露出，在阻碍体304的上方形成其一部分。在形成InP的缓冲层314时，作为In的原料，能例示三甲基镓(TMI)。作为P的原料，能例示磷化氢(PH3)。
阳极层316，与图2的阳极层216对应。阳极层316，比如，是与缓冲层314晶格匹配或准晶格匹配的Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)。
阳极层316，是杂质原子的掺杂量为5×1017cm-3以上5×1019cm-3以下的P型InGaAs。作为其一个例子，阳极层316，是Zn的掺杂量为5×1018cm-3以上的P型In0.5Ga0.5As。阳极层316，比如有0.1μm以上2μm以下的厚度。作为一个例子，阳极层316，有0.2μm的厚度。阳极层316，接触缓冲层314，比如通过外延生长形成。
漂移层318，与图2的漂移层218对应。漂移层318，比如，是对阳极层316晶格匹配或准晶格匹配的Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)。漂移层318，接触阳极层316，比如通过外延生长而形成。
漂移层318，可以是I型InGaAs，或杂质原子的掺杂量可以是小于2×1016cm-3的P型InGaAs。作为一个例子，漂移层318，是P型In0.5Ga0.5As。漂移层318，可以有0.3μm以上10μm以下的厚度。作为一个例子，漂移层318有1.5μm的厚度。
阴极层320，与图2的阴极层220对应。阴极层320，比如是，与漂移层318晶格匹配或准晶格匹配的Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)。阴极层320，接触漂移层318，比如由外延生长形成。
阴极层320，是杂质原子的掺杂量为5×1017cm-3以上，5×1019cm-3以下的N型InGaAs。作为一个例子，阴极层320，是Si的掺杂量为2×1018cm-3的N型In0.5Ga0.5As。阴极层320，有0.1μm以上2μm以下的厚度。作为一个例子，阴极层320，具有0.1μm的厚度。
阳极层316、漂移层318、和阴极层320，在由In0.5Ga0.5As构成时，有0.89eV的带隙。传感器300，能吸收并感知近红外线。
窗口321，是抑制由光热吸收体的光电效应生成的电荷的再结合的半导体。窗口321可以具有比阳极层316、漂移层318、和阴极层320大的带隙。窗口321，比如，在阴极层320的上方形成。窗口321，是与阴极层320晶格匹配或准晶格匹配的半导体。
窗口321，是杂质原子的掺杂量为5×1017cm-3以上5×1019cm-3以下的N型InP。作为一个例子，窗口321是Si的掺杂量为5×1018cm-3N型InP。窗口321，比如有0.05μm以上2μm以下的厚度。作为一个例子，窗口321，有0.1μm的厚度。
窗口321，接触阴极层320，比如由外延生长而形成。作为外延生长法，能例示CVD法、MOCVD法、MBE法、和ALD法等。比如，窗口321，通过MOCVD法，接触选择生长的阴极层320，由外延生长形成。窗口321，也可以在阻碍体304开口306内部形成，从开口306露出，在阻碍体304的上方可以形成其一部分。在形成InP的窗口321时，作为In的原料，能例示三甲基铟(TMI)。作为P的原料，能例示磷化氢(PH3)。
图7，表示传感器400剖面的一个例子。传感器400具有基底基板402、势阱403、阻碍体404、开口406、第1晶种体412、第2晶种体414、阳极层416、漂移层418、阴极层420、接触层422、钝化层424、绝缘膜426、上部电极层428、和配线430。
基底基板402，与图2的基底基板202对应。势阱403，与图2的势阱203对应。阻碍体404及开口406，与图2的阻碍体204及开口206对应。第1晶种体412，与图2中的第1晶种体212对应。第2晶种体414，与图2中的第2晶种体214对应，比如为SiGe或是Ge。
阳极层416，与图2的阳极层216对应。阴极层420，与图2的阴极层220对应。接触层422，与图2的接触层222对应。钝化层424，与图2的钝化层224对应。绝缘膜426，与图2的绝缘膜226对应。
上部电极层428，与图2的上部电极层228对应。配线430，与图2的配线230对应。在传感器400说明中，与传感器200同样的构成部分省略说明。
漂移层418，与图2的漂移层218对应。漂移层418，比如是，将由Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)组成的第1层和，由Gax4In1-x4Ny4Pz4Asw3Sb1-y4-z4-w3(0≤x4≤1，0≤y4≤1，0≤z4≤1，0≤w3≤1，且0≤y1+z1+w1≤1)组成且带隙比第1层带隙大的第2层进行层叠得到的超晶格构造体。
比如，可以将以InGaAs作为第1层，以具有比InGaAs的带隙更大的带隙的GaInP作为第2层的2层构造反复75次后形成超晶格构造体。在该超晶格构造体中，InGaAs的第1层，比如具有0.003μm以上0.02μm以下的厚度。作为一个例子，InGaAs的第1层，具有0.005μm的厚度。GaInP的第2层，可以具有0.01μm以上0.05μm以下的厚度。作为一个例子，GaInP的第2层，具有0.013μm的厚度。
因为漂移层418通过具有超晶格构造而在传导带内形成辅助带，所以通过该辅助带间的电子迁移，而光热吸收体C1及光热吸收体C2能吸收波长较长的光。光热吸收体C1及光热吸收体C2，比如能吸收并检测对应于该带隙的远红外线等的光。
图8，表示在半导体基板100中的光热吸收体的能垒的一个例子。图8上部，表示半导体基板100的剖面。图8下部，表示光热吸收体120能垒。横轴，表示与光热吸收体120的基底基板102平行的表面内位置。纵轴，表示光热吸收体120能垒。下曲线表示价电子带的上端，上曲线表示传导带的下端。上曲线和下曲线的间隔表示带隙。
光热吸收体120，比如，在平行于基底基板102的表面内，在与基底基板102并行的表面的中心距离更大的位置处，具有构成更大的带隙的组成分布。也就是，光热吸收体120，可以具有与中心部位比较在周边部的带隙变大的组成分布。
比如，如图8所述，在光热吸收体120中心部位具有Eg1带隙，周边部有比Eg1大的Eg2带隙。在光热吸收体120为SiGe时，从中心部位向周边部慢慢增加Si的组成，从而光热吸收体120，具有如图8所述变化的带隙。当光热吸收体120为Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1(0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1)的情况下，x1≠1的时候，在距中心的距离更大的位置处，通过设In的比例变为更小的组成分布，光热吸收体120，具有如图8所述变化的带隙。
光热吸收体120的周边部，由于比中心部位具有更宽的带隙Eg2，所以能够抑制因光电变换而发生的载流子在周边部中再结合。在上述的传感器200的阳极层216、漂移层218、和阴极层220的任何层中，在与基底基板202平行的面内中，也可以具有如图8所述变化的带隙。
图9，表示传感器900剖面的一个例子。传感器900，具有基底基板902、上部电极层972、配线978、光学滤波器979、光热吸收体C1、光热吸收体C2、光热吸收体C3、聚光部件982、和密封部件984。
基底基板902，与在传感器200中的基底基板202对应。上部电极层972，与上部电极层228对应。配线978，与配线230对应。光热吸收体C1，光热吸收体C2及光热吸收体C3，与传感器200，传感器300或传感器400中的光热吸收体C1对应。在以下的说明中，以光热吸收体C1为中心进行说明，除了特别增加光热吸收体C2或光热吸收体C3的说明以外，关于光热吸收体C1的说明也适用于光热吸收体C2及光热吸收体C3。
聚光部件982，是对被入射的光进行聚光的聚光部件。聚光部件982，是光学透镜。聚光部件982，比如，像玻璃或塑料等那样，由透过光的材料构成。聚光部件982，是具有能够聚光的透镜效果的部件。
聚光部件982被配置成将聚光之后的光入射到光热吸收体C1、光热吸收体C2、或光热吸收体C3状态。传感器900，可以具有与各光热吸收体的分别对应地配置的多个聚光部件982。能够聚合在各光热吸收体入射的光的多个聚光部件982，如图9所示，可以一体形成。
光学滤波器979，比如被配置在入射光的路径上。光学滤波器979，比如，具有吸收或反射比与光热吸收体C1的带隙相当的波长更长的波长的光的功能。光学滤波器979，含有重金属可以具有耐放射线功能。
如图9所示，可以用密封部件984将传感器900密封为一体。密封部件984，比如，由玻璃或塑料等一类的透明的材料构成。密封部件984可以和聚光部件982一体形成。聚光部件982，也可以由封部件984保持。
传感器900，可以具有分别与各自的光热吸收体对应，形成在基底基板902上的放大元件。该放大元件通过配线978分别与各光热吸收体连接。该放大元件，用于放大各光热吸收体发生的电信号。配线978，比如在阻碍体的上方形成。
图10，表示传感器1000剖面的一个例子。传感器1000，具有基底基板1002、光热吸收体C1、光热吸收体C2、光热吸收体C3、聚光部件1082、和密封部件1084。基底基板1002与在传感器900的基底基板902对应。
传感器1000，检测从与设置了光热吸收体C1、光热吸收体C2、和光热吸收体C3的基底基板1002表面的相反一侧入射的光。比如，作为入射光是透过硅的红外光的光线时，入射光通过基底基板1002入射到光热吸收体C1，光热吸收体C2，和光热吸收体C3中。
聚光部件1082，与在传感器900的聚光部件982对应。聚光部件1082，将入射于光热吸收体C1、光热吸收体C2、和光热吸收体C3的光进行聚光。配置聚光部件1082，以使得将被聚光后的光入射到光热吸收体C1、光热吸收体C2、或光热吸收体C3中。传感器900，可以具有分别与各光热吸收体的各自对应配置的多个聚光部件1082。会聚入射于各光热吸收体的光的多个聚光部件1082，可以如图10所述那样一体形成。
在基底基板1002为Si基板的情况下，聚光部件1082可以是会聚能透过Si基底基板1002的红外线，并入射于光热吸收体C1的透镜。Si基底基板1002，吸收有Si的带隙以上的能量的光，起到一种滤波器的效果。
图11，表示传感器1100的一个例子。传感器1100，具有基底基板1102、势阱1103、阻碍体1104、上部电极层1172、配线1178、光热吸收体C1、光热吸收体C2、和光热吸收体C3。
基底基板1102，与传感器200的基底基板202对应。势阱1103，与势阱203对应。阻碍体1104，与阻碍体204对应。上部电极层1172，与上部电极层228对应。配线1178，与配线230对应。光热吸收体C1、光热吸收体C2、和光热吸收体C3，与传感器200中的光热吸收体C1对应。
如图11所述，在传感器1100中，接触各光热吸收体的底部的势阱1103，互相分离独立。若通过配线1178，在光热吸收体C2的下部形成的势阱1103连接光热吸收体C3的上部电极层1172的同时，在光热吸收体C1的下部形成的势阱1103连接光热吸收体C2上部电极层1172，则能够串联连接光吸收对C1、光吸收对C2和光吸收对C3。传感器1100发生的电信号，比如，从光热吸收体C1中的上部电极层1172和光热吸收体C3中的势阱1103之间输出。
同时，也能够在通过配线1178连接光热吸收体C1上部电极层1172，光热吸收体C2上部电极层1172，和光热吸收体C3上部电极层1172的同时，通过与配线1178有差异的配线连接位于光热吸收体C1下部的势阱1103、位于光热吸收体C2下部的势阱1103，和位于光热吸收体C3下部的势阱1103，并联连接光热吸收体C1，光热吸收体C2，和光热吸收体C3。以上，表示了连接3个光热吸收体的例子，但是传感器1100，可以具有互相被连接的，更多的光热吸收体。
图12，表示传感器1200的一个例子。传感器1200，具有基底基板1202、阻碍体1204、上部电极层1272、配线1278、光热吸收体C1、光热吸收体C2、和光热吸收体C3。
基底基板1202，与传感器200的基底基板202对应。阻碍体1204，与阻碍体204对应。上部电极层1272，与上部电极层228对应。配线1278，与配线230对应。光热吸收体C1、光热吸收体C2及光热吸收体C3，与传感器200中的光热吸收体C1对应。
基底基板1202，基板全体有导电性。光热吸收体C1、光热吸收体C2、和光热吸收体C3的阳极层，比如，借助晶种体，与基底基板1202电性地结合。光热吸收体C1、光热吸收体C2、和光热吸收体C3阳极层，可以通过基底基板1202，互相电性地结合。这种情况下，如果通过配线1278连接光热吸收体C1的上部电极层1272、光热吸收体C2的上部电极层1272、和光热吸收体C3的上部电极层1272，能够并联连接光热吸收体C1、光热吸收体C2、和光热吸收体C3。以上，表示了连接3个光热吸收体的例子，不过，传感器1200，可以具有互相连接的更多的光热吸收体。
在以上的实施方式中，在含Si的基板的上方，形成有开口的阻碍体，该开口内选择性地使晶种体、光热吸收体外延生长。由此，能降低起因于Si和化合物半导体的晶格常数的不同的晶格缺陷，形成结晶性高的光热吸收体。通过提高了光热吸收体的结晶性，而得到具有稳定的特性的传感器。同时，通过组合聚光部件，能够高效率地聚合光，并将光入射至光热吸收体，得以提高传感器的灵敏度。
【实施例】
(实施例1)
制造了图13表示的传感器1300。作为含硅的基底基板1302，准备了基底基板1302全体为硅的p型Si基板。在基底基板1302的表面，作为阻碍体1304，由热氧化法形成了氧化硅层。氧化硅层的厚度的平均值是0.1μm。根据光刻法，阻碍体1304一部分形成露出基底基板1302的多个开口1306。开口1306大小为20μm×20μm。
在反应炉内部配置基底基板1302，作为第1晶种体1312，形成了Ge结晶层。根据CVD法，在开口1306内部选择性地形成Ge结晶层。Ge结晶层，用锗烷作为原料气体，把反应炉内的压力设定成2.6kPa，温度设定成600℃，成膜厚度1μm。
接着，在反应炉中，将Ge结晶层退火处理。以温度为800℃，时间为10分钟实行了退火之后，重复10次温度680℃，时间为10分钟的退火。退火处理，是在形成了Ge结晶层之后，不从反应炉取出基底基板1302地进行了实施。
进行了Ge结晶层退火之后，作为第2晶种体1314通过MOCVD法形成了GaAs结晶层。GaAs结晶层，使用三甲基镓及三氢化砷为原料气体使之结晶生长。GaAs结晶层，首先以550℃的生长温度结晶生长GaAs之后，将生长温度设定为650℃，反应炉内的压力为8.0kPa的条件进行了成膜。GaAs结晶层，在开口1306内部，将Ge结晶层的表面作为晶种面而生长。
通过蚀刻坑法检查了所得到的Ge结晶层和GaAs结晶层的表面，结果在任何一个结晶层的表面均未发现缺陷。用透射式电子显微镜观察了这些结晶层的剖面，也没有发现贯通任何一个结晶层的错位。
在所得到的GaAs结晶层上面，从基底基板1302一侧通过MOCVD法按顺序形成作为阴极层1320的GaAs结晶层及InGaP结晶层、作为漂移层1318的GaAs结晶层，作为阳极层1316的GaAs结晶层。阳极层1316、漂移层1318及阴极层1320，与光热吸收体120对应。GaAs结晶层，用了三甲基镓及三氢化砷为原料气体。InGaP结晶层，用了三甲基镓、三甲基铟及磷化氢为原料气体。如以上所示，完成了半导体基板制。
继续，进行由光刻法的加工，制造了使用阳极层1316、漂移层1318及阴极层1320的传感器1300。对阳极层1316及漂移层1318进行蚀刻形成台面构造，在阳极层1316上面形成了阳极电极1322。并且在阴极层1320上面形成了阴极电极1324。
图14，是从半导体基板表面侧观察所制造的传感器1300的激光显微镜照片。图15，表示关于暗电流Id及光电流Ip测量了阳极电极1322及阴极电极1324间的电流-电压特性的结果。在图15中实线表示暗电流Id，虚线表示光电流Ip。如图15表示的那样，观察到了在逆偏压电压中2位以上的光灵敏度，在暗电流Id及光电流Ip的各自中观察到了正常的二极管特性。即传感器1300的正常动作得到了确认。
同时，在暗电流Id的电流-电压特性中，决定器件质量好坏的理想因子(n值)是1.18。由于n值接近于作为理想价值的1，表现出已经得到了结晶性高的光吸收体。进一步，在光电流Ip的电流-电压特性中，从逆方向偏压到顺方向偏压具有光感度，确认了作为高灵敏度的传感器而工作。再者，所谓理想因子(n值)，是将在没降伏的区域中的PN结二极管的电流-电压特性，代入J＝J0(exp(qV/nkT)-1)公式(其中J为电流，V为电压，J0为逆向饱和电流，q为基本电荷，k为波尔茨曼常数，T为温度。)时的n的值，通过实验而求得。
图16，表示在Si基板和Ge结晶层界面近旁的剖面SEM照片。图17，表示在图16分析区域的能量分散型荧光X射线分析的结果。如图17所述，分析区域无论在Si基板和Ge结晶层的界面还是Si基板侧都检测出了很强的Ge元素的信号。该结果，表示Ge原子在Si基板内扩散，接触作为基底基板1302的Si基板和作为第1晶种体1312的Ge结晶层的界面，在基底基板1302内部含有SiGe的界面区域。
(实施例2)
除设开口1306大小为30μm×30μm以外，与实施例1同样，在作为基底基板1302的p型Si基板上，形成作为阻碍体1304氧化硅层，在阻碍体1304一部分形成露出基底基板1302的多个开口1306。继续，与实施例1和同样，作为第1晶种体1312而形成Ge结晶层，将Ge结晶层退火之后，形成了作为第2晶种体1314GaAs结晶层。
在实施例2中，在作为第2晶种体1314的GaAs结晶层上面，形成了成为光吸收体的InGaP结晶层。通过阴极发光(标记CL)光谱法分析了该InGaP结晶层的带隙附近的电子状态。
图18，表示由于InGaP结晶的室温阴极发光光谱而形成的650nm发光像。图19，表示由于InGaP结晶的室温阴极发光光谱而形成的700nm发光像。图18所表示的650nm发光像，是相当于1.91电子伏(标记eV)的迁移能量的发光像，图19表示的700nm发光像，是相当于1.77eV的迁移能量的发光像。
从图18及图19可以明白，与中心部位的发光强度相比，周边部的发光强度为：在700nm发光像中低，在650nm发光像中高。同时，从InGaP结晶层的室温阴极发光光谱测量的光谱分析可知，在InGaP结晶层中心部位的带隙，是相当于680nm发光的迁移能量的1.82eV左右。
这些结果，可以认为，是因为InGaP结晶层是图8所示的带构造，即周边部具有比中心部位较宽的带隙的能带构造而造成的。因为周边部具有比中心部位宽的带隙，所以可以认为根据光电变换而发生的载流子(电子空穴对)在周边部中的再结合被抑制，如实施例1所示，传感器1300进行了高灵敏度的动作。
(实施例3)
与实施例1同样，在作为基底基板1302的p型Si基板上，作为阻碍体1304而形成氧化硅层，在阻碍体1304一部分上形成露出基底基板1302的多个开口1306。继续，与实施例1同样地，作为第1晶种体1312形成Ge结晶层，对Ge结晶层退火，之后形成GaAs结晶层作为第2晶种体1314。
在实施例3中，在作为第2晶种体1314的GaAs结晶层上面，从基底基板1302一侧按阳极层、漂移层、和阴极层的顺序形成阳极层、漂移层、阴极层。将阳极层形成为GaAs结晶层及InGaP结晶层，将漂移层形成为GaAs结晶层，将阴极层形成为GaAs结晶层。根据MOCVD法形成各层。阳极层、漂移层、和阴极层，与光吸收体对应。
通过光刻法加工阳极层、漂移层、和阴极层，形成台面构造，形成接触阳极层的阳极电极，及接触阴极层的阴极电极。这样，制造出使用了阳极层、漂移层、和阴极层的光敏传感器。测量阴极电极和阳极电极之间的电流-电压特性，实施光敏传感器的动作试验。确认光敏传感器动作正常。
(实施例4)
与实施例1同样，在作为基底基板1302的p型Si基板上，作为阻碍体1304形成氧化硅层，在阻碍体1304一部分上形成露出基底基板1302的多个开口1306。继续，与实施例1同样，在反应炉内部配置基底基板1302，作为晶种体而形成了Ge结晶层。进一步，在反应炉中对Ge结晶层进行退火处理。
退火后，在实施例4中，在Ge结晶层上面从基底基板1302一侧按阳极层、漂移层、阴极层的顺序形成阳极层、漂移层、和阴极层。阳极层制成InGaAs结晶层，漂移层制成InGaAs结晶层，阴极层制成InGaAs结晶层。通过MOCVD法形成各层。阳极层、漂移层及阴极层，与光吸收体对应。在InGaAs结晶层的形成中，将三甲基镓、三甲基铟、和三氢化砷用于原料气体。InGaAs结晶层，在开口1306内部，以Ge结晶层表面作为晶种面而生长。在由InGaAs结晶层组成的阴极层上面，根据MOCVD法形成由GaAs结晶层组成的接触层。
在作为接触层的GaAs结晶层上面，根据CVD法形成作为钝化层的绝缘膜的SiO2层。根据这些，制造半导体基板。通过光刻法加工钝化层、接触层、阳极层、漂移层、和阴极层，并形成台面构造，形成接触阳极层的阳极电极、接触阴极层的阴极电极。这样，制造出了使用阳极层、漂移层及阴极层的光敏传感器。测量阴极电极和阳极电极间的电流-电压特性，实施光敏传感器的动作测试。确认了光敏传感器为正常动作。
(实施例5)
图20，概略性地表示传感器1400剖面的一个例子。作为含硅的基底基板1402，准备基底基板1402的全体为低电阻硅结晶的Si基板。与实施例1同样，在Si基板上面，作为阻碍体1304形成氧化硅层，在阻碍体1304一部分上形成露出基底基板1402的多个开口1306。继续，与实施例1同样，作为第1晶种体1312形成Ge结晶层，将Ge结晶层退火，之后作为第2晶种体1314形成GaAs结晶层。
在作为第2晶种体1314的GaAs结晶层上面，在实施例5中，从基底基板1402一侧按照阳极层1416、漂移层1418及阴极层1420的顺序形成阳极层1416、漂移层1418、阴极层1420。阳极层1416为GaAs结晶层及InGaP结晶层，漂移层1418为GaAs结晶层，阴极层1420作为GaAs结晶层。各层由MOCVD法形成。阳极层1416、漂移层1418及阴极层1420，与光吸收体对应。
通过光刻法加工阳极层1416、漂移层1418、和阴极层1420，形成台面构造，形成接触阳极层1416的阳极电极1422，接触阴极层1420的阴极电极1424。这样，制造出使用了阳极层1416、漂移层1418及阴极层1420的光敏传感器。测量阳极电极1422和阴极电极1424间的电流-电压特性，实施光敏传感器的动作试验。确认光敏传感器动作正常。
同时，在基底基板1402的背面形成背面阳极电极1426，测量阴极电极1424和背面阳极电极1426间的电流-电压特性，实施光敏传感器的动作测试。确认光敏传感器动作正常。从这个结果，得以确认光吸收体和低电阻硅结晶进行了电性结合。
(实施例6)
与实施例1同样，在作为基底基板1302的p型Si基板上，作为阻碍体1304形成氧化硅层，在阻碍体1304一部分上形成用于露出基底基板1302的多个开口1306。接下来，与实施例1同样，作为第1晶种体1312形成Ge结晶层，将Ge结晶层退火，之后作为第2晶种体1314形成GaAs结晶层。
在实施例6中，在作为第2晶种体1314的GaAs结晶层上面，从基底基板1302一侧按阴极层、漂移层及阳极层顺序形成阴极层、漂移层及阳极层。将阴极层制成GaAs结晶层及InGaP结晶层，将漂移层制成由厚度20nm的InGaP结晶层和厚度40nm的GaAs结晶层的层叠重复10周期的构造构成的超晶格构造，阳极层制成GaAs结晶层。通过MOCVD法形成各层。阴极层、漂移层及阳极层，与光吸收体对应。
通过光刻法加工形成阴极层、漂移层及阳极层，形成台面构造，形成接触阳极层的阳极电极，接触阴极层的阴极电极。这样，制造使用阴极层、漂移层及阳极层的光敏传感器。测量阴极电极和阳极电极间的电流-电压特性实施光敏传感器的动作测试。确认了光敏传感器为正常动作。
(实施例7)
从图21到图24，表示在传感器1500制造过程中的剖面例。图25，概略性地表示传感器1500剖面的一个例子。如图21所示，和实施例1同样，在作为基底基板1302的p型Si基板上，作为阻碍体1304而形成氧化硅层，在阻碍体1304的一部分上形成露出基底基板1302的多个开口1306。继续，和实施例1同样，形成Ge结晶层作为第1晶种体1312，将Ge结晶层退火，之后作为第2晶种体1314形成GaAs结晶层。
其次如图22所述，形成覆盖第2晶种体1314的氧化硅层1502，然后在形成光吸收体的区域形成开口1504。在开口1504内部被露出的第2晶种体1314的GaAs结晶层上面，从基底基板1302一侧按照阴极层1506，漂移层1508及阳极层1510的顺序形成阴极层1506、漂移层1508、阳极层1510。将阴极层1506制成GaAs结晶层及InGaP结晶层，漂移层1508制成GaAs结晶层，阳极层1510制成GaAs结晶层。通过MOCVD法形成各层。阴极层1506、漂移层1508及阳极层1510与光吸收体对应。
其次如图23所述，形成覆盖阳极层1510的氧化硅层1512，然后形成放大元件的区域形成开口1514。在开口1514内部被露出的第2晶种体1314的GaAs结晶层上面，通过MOCVD法使作为集电极层1516的GaAs结晶层，作为基极层1518的InGaP结晶层，作为发射极层1520的InGaAs结晶层外延生长。由集电极层1516、基极层1518及发射极层1520组成的外延层叠构造，构成作为放大元件的异质结连接双极晶体管。
其次如图24所述，除去阳极层1510上面的氧化硅层1512，形成开口1522，将阴极层1506、漂移层1508及阳极层1510通过光刻法加工形成台面构造，形成接触阴极层1506的阴极电极1524，接触阳极层1510的阳极电极1526。这样，制造了使用阴极层1506、漂移层1508、和阳极层1510的光敏传感器元件。测量阳极电极1526和阴极电极1524间的电流-电压特性，实施光敏传感器元件的动作试验。被确认光敏传感器正常动作。
并且，通过光刻法加工集电极层1516、基极层1518、和发射极层1520形成台面构造，接触集电极层1516形成集电极电极1528，接触基极层1518形成基极电极1530，接触发射极层1520发射极电极1532，来制造放大元件。
在最后，如图25所述，形成覆盖光敏传感器元件及放大元件的绝缘层1534，对绝缘层1534实施蚀刻法形成通孔。借助该通孔，形成在阴极电极1524、阳极电极1526、集电极电极1528、基极电极1530、和发射极电极1532间互相连接的配线1536。通过以上过程，制造传感器1500。
作为绝缘层1534可以例举出聚酰亚胺膜。作为配线1536，比如有铝、金、钛和金的2层构造，钛、铂、和金的3层构造等的金属膜。配线1536，应该连接夹着阻碍体1304形成光敏传感器元件和放大元件，被形成在阻碍体1304上面。测量集电极电极1528、基极电极1530及测量发射极电极1532间的电特性，实施作为放大元件的异质结连接双极晶体管的动作试验。确认异质结连接双极晶体管为动作正常。
再者，在能够形成配线1536时，不需要绝缘层1534。同时，在阻碍体1304和氧化硅层1502间，或在氧化硅层1502和氧化硅层1512间形成配线，该配线可以在与配线1536的互连上利用。
【符号的说明】
100半导体基板，102基底基板，104阻碍体，106开口，110晶种体，120光热吸收体，150传感器，200传感器，202基底基板，203势阱，204阻碍体，206开口，212第1晶种体，214第2晶种体，216阳极层，218漂移层，220阴极层，222接触层，224钝化层，226绝缘膜，228上部电极层，230配线，300传感器，302基底基板，303势阱，304阻碍体，306开口，312晶种体，314缓冲层，316阳极层，318漂移层，320阴极层，321窗口，322接触层，324钝化层，326绝缘膜，328上部电极层，330配线，400传感器，402基底基板，403势阱，404阻碍体，406开口，412第1晶种体，414第2晶种体，416阳极层，418漂移层，420阴极层，422接触层，424钝化层，426绝缘膜，428上部电极层，430配线，900传感器，902基底基板，972上部电极层，978配线，979光学滤波器，982聚光部件，984密封部件，1000传感器，1002基底基板，1082聚光部件，1084密封部件，1100传感器，1102基底基板，1103势阱，1104阻碍体，1172上部电极层，1178配线，1200传感器，1202基底基板，1204阻碍体，1272上部电极层，1278配线，1300传感器，1302基底基板，1304阻碍体，1306开口，1312第1晶种体，1314第2晶种体，1316阳极层，1318漂移层，1320阴极层，1322阳极电极，1324阴极电极，1400传感器，1402基底基板，1416阳极层，1418漂移层，1420阴极层，1422阳极电极，1424阴极电极，1426背面阳极电极，1500传感器，1502氧化硅层，1504开口，1506阴极层，1508漂移层，1510阳极层，1512氧化硅层，1514开口，1516集电极层，1518基极层，1520发射极层，1522开口，1524阴极电极，1526阳极电极，1528集电极电极，1530基极电极，1532发射极电极，1534绝缘层，1536配线。

Claims (21)

1.一种传感器，具有：
含硅的基底基板、
在所述基底基板的上方设置的晶种体、
与所述晶种体晶格匹配或准晶格匹配，且由吸收光或热生成载流子的III至V族化合物半导体组成的光热吸收体、以及
再结合抑制体，所述再结合抑制体接触于所述光热吸收体的侧壁而形成，且具有带隙比所述光热吸收体更大的半导体或带隙比所述光热吸收体更大的电介质，用于抑制在所述侧壁中的所述载流子的再结合，
所述光热吸收体，按照入射到所述光热吸收体的入射光或施加到所述光热吸收体的热度而输出电信号，
所述光热吸收体为将由Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1组成的第1层和，由Gax4In1-x4Ny4Pz4Asw3Sb1-y4-z4-w3组成，且带隙比所述第1层的带隙更大的第2层层叠而成的超晶格构造体，其中，0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1，0≤x4≤1，0≤y4≤1，0≤z4≤1，0≤w3≤1，且0≤y1+z1+w1≤1，
所述晶种体由Cx2Siy2Gez2Sn1-x2-y2-z2组成，其中，0≤x2＜1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1，
接触于所述基底基板和所述晶种体的界面，在所述基底基板内，还包括组成为Cx2Siy2’Gez2Sn1-x2-y2-z2的界面区域，其中，0＜x2≤1，0＜y2’≤1，0≤z2≤1，0＜x2+y2+z2≤1，且y2＜y2’＜1。
2.根据权利要求1所述的传感器，还具有
形成在所述基底基板的上方，具有露出所述基底基板的至少一部分的区域的开口，并阻碍结晶生长的阻碍体，
所述晶种体，在所述开口内部形成。
3.根据权利要求1所述的传感器，其中，具有，
所述光热吸收体，在距与所述基底基板平行的面的中心的距离较大的位置处，具有成为较大的带隙的组成分布。
4.根据权利要求3所述的传感器，其中，
所述光热吸收体，在x1≠1时，在距离所述中心的距离更大的位置处，具有In的比例变的更小的组成分布。
5.根据权利要求1所述的传感器，其中，
所述基底基板，具有包含与所述硅的本体区域所具有的杂质相反的传导型的杂质的杂质区域，
所述光热吸收体，通过所述晶种体与所述杂质区域电性结合。
6.根据权利要求2所述的传感器，其中，
所述阻碍体具有多个所述开口，具备在所述多个开口内形成的多个所述光热吸收体。
7.根据权利要求6所述的传感器，其中，
所述基底基板具有含杂质的杂质区域；
所述晶种体接触于所述杂质区域而设置；
所述多个光热吸收体中的至少2个光热吸收体，通过所述晶种体与所述杂质区域电性结合。
8.根据权利要求1所述的传感器，其中，
还具备将所述入射光的至少一部进行聚光后入射到所述光热吸收体的聚光部。
9.根据权利要求8所述的传感器，其中，
还具有配置在所述入射光入射到所述光热吸收体的路径上的光学滤波器。
10.根据权利要求8所述的传感器，其中具有，
被形成在所述基底基板的上方，具有使所述基底基板的至少一部分区域露出的多个开口，并阻碍结晶生长的阻碍体、
被设置在所述多个开口中的多个晶种体、
被设置在各对应的所述多个晶种体上，与对应的所述晶种体分别晶格匹配或准晶格匹配的多个光热吸收体；
所述聚光部，是将所述入射光的至少一部分别入射到所述多个光热吸收体中。
11.根据权利要求10所述的传感器，其中，还具有，
与所述多个光热吸收体分别对应地形成在所述基底基板上的多个放大元件、
连接所述多个放大元件及所述多个光热吸收体，在所述阻碍体上形成的配线。
12.根据权利要求9所述的传感器，其中，
所述聚光部，相对于所述基底基板，在与设置有所述光热吸收体的一侧相反的一侧设置，将所述入射光聚光，并经由所述基底基板入射到所述光热吸收体。
13.根据权利要求1所述的传感器，其中，
所述晶种体根据所述入射光而发生电信号。
14.一种半导体基板，具有：
含硅的基底基板、
被设置在所述基底基板的上方的晶种体、
由与所述晶种体晶格匹配或准晶格匹配，且吸收光或热而生成载流子的III至V族化合物半导体组成的光热吸收体、以及
再结合抑制体，所述再结合抑制体接触所述光热吸收体的侧壁而形成，具有带隙比所述光热吸收体更大的半导体或带隙比所述光热吸收体更大的电介质，抑制在所述侧壁的所述载流子的再结合，
所述光热吸收体，为将由Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1组成的第1层和，由Gax4In1-x4Ny4Pz4Asw3Sb1-y4-z4-w3组成，带隙比所述第1层的带隙更大的第2层层叠而成的超晶格构造体，其中，0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1，0≤x4≤1，0≤y4≤1，0≤z4≤1，0≤w3≤1，且0≤y1+z1+w1≤1，
所述晶种体由Cx2Siy2Gez2Sn1-x2-y2-z2组成，其中，0≤x2＜1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1，
接触于所述基板和所述晶种体的界面，在所述基板内还包括组成为Cx2Siy2’Gez2Sn1-x2-y2-z2的界面区域，其中，0＜x2≤1，0＜y2’≤1，0≤z2≤1，0＜x2+y2+z2≤1，且y2＜y2’＜1。
15.根据权利要求14所述的半导体基板，还具有，
形成在所述基底基板的上方，具有露出所述基底基板的至少一部分的区域的开口，阻碍结晶生长的阻碍体；
所述晶种体，被形成在所述开口内部。
16.根据权利要求14所述的半导体基板，
所述光热吸收体，在距与所述基底基板平行的面中心的距离较大的位置处，具有成为较大的带隙的组成分布。
17.根据权利要求16所述的半导体基板，
所述光热吸收体，在x1≠1时，在距所述中心的距离较大的位置处，具有In的比例变得较小的组成分布。
18.根据权利要求14所述的半导体基板，
所述基底基板，具有含与所述硅的本体区域所具有的杂质相反的传导型的杂质的杂质区域，
所述光热吸收体，通过所述晶种体与所述杂质区域电性结合。
19.根据权利要求15所述的半导体基板，
所述阻碍体具有多个所述开口，具有形成在所述多个开口内的多个所述光热吸收体。
20.根据权利要求19所述的半导体基板，
所述基底基板具有包含杂质的杂质区域，
所述晶种体接触所述杂质区域被设置，
所述多个光热吸收体内的至少2个光热吸收体，通过所述晶种体与所述杂质区域电性结合。
21.一种半导体基板的制造方法，包括：
在含硅的基底基板的上方形成阻碍体的步骤；
在所述阻碍体中，形成露出所述基底基板表面的开口的步骤；
在所述开口内部形成晶种体的步骤；
加热所述晶种体的步骤；
在被加热的所述晶种体的上方，使由光或吸收热生成载流子的III至V族化合物半导体组成的光热吸收体与所述晶种体晶格匹配或准晶格匹配使之外延生长的步骤；以及
形成再结合抑制体的步骤，所述再结合抑制体接触所述光热吸收体的侧壁，具有带隙比所述光热吸收体更大的半导体或带隙比所述光热吸收体更大的电介质，抑制在所述侧壁的所述载流子的再结合，
在形成所述光热吸收体的步骤中，使光热吸收体在被加热后的所述晶种体的上方外延生长，
在形成所述晶种体的步骤中，形成由Cx2Siy2Gez2Sn1-x2-y2-z2，或，Gax3In1-x3Ny3Pz3Asw2Sb1-y3-z3-w2组成的所述晶种体，其中，0＜x2≤1，0≤y2≤1，0≤z2≤1，且0＜x2+y2+z2≤1，0≤x3≤1，0≤y3≤1，0≤z3≤1，0≤w2≤1，且0≤y3+z3+w2≤1，
在加热所述晶种体的步骤中，接触于所述基底基板和所述晶种体的界面，在所述基底基板内，形成组成为Cx2Siy2’Gez2Sn1-x2-y2-z2的界面区域，其中，0＜x2≤1，0＜y2’≤1，0≤z2≤1，0＜x2+y2+z2≤1，且y2＜y2’＜1，
在形成所述光热吸收体的步骤中，使由Gax1In1-x1Ny1Pz1Asw1Sb1-y1-z1-w1组成的所述光热吸收体外延生长，其中，0≤x1≤1，0≤y1≤1，0≤z1≤1，0≤w1≤1，且0≤y1+z1+w1≤1。
CN201080022788.6A 2009-06-05 2010-06-03 传感器、半导体基板、和半导体基板的制造方法 Expired - Fee Related CN102449784B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-136666 2009-06-05
JP2009136666 2009-06-05
PCT/JP2010/003723 WO2010140373A1 (ja) 2009-06-05 2010-06-03 センサ、半導体基板、および半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN102449784A CN102449784A (zh) 2012-05-09
CN102449784B true CN102449784B (zh) 2015-06-03

Family

ID=43297516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080022788.6A Expired - Fee Related CN102449784B (zh) 2009-06-05 2010-06-03 传感器、半导体基板、和半导体基板的制造方法

Country Status (6)

Country Link
US (1) US8835906B2 (zh)
JP (1) JP5669254B2 (zh)
KR (1) KR101671552B1 (zh)
CN (1) CN102449784B (zh)
TW (1) TWI523210B (zh)
WO (1) WO2010140373A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943645B2 (ja) * 2011-03-07 2016-07-05 住友化学株式会社 半導体基板、半導体装置および半導体基板の製造方法
KR102104062B1 (ko) * 2013-10-31 2020-04-23 삼성전자 주식회사 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
JP6903896B2 (ja) 2016-01-13 2021-07-14 ソニーグループ株式会社 受光素子の製造方法
WO2017122537A1 (ja) * 2016-01-13 2017-07-20 ソニー株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
JP6720710B2 (ja) * 2016-06-14 2020-07-08 住友電気工業株式会社 赤外線検知素子
JP2019009248A (ja) * 2017-06-23 2019-01-17 日本電信電話株式会社 半導体積層構造
CN109727849B (zh) * 2018-12-17 2020-11-06 浙江大学 一种无串扰瞬时提高基于缺陷态机制的载流子耗尽型硅光功率监测器响应度的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639756A (en) * 1986-05-05 1987-01-27 Santa Barbara Research Center Graded gap inversion layer photodiode array

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210831A (ja) 1984-04-04 1985-10-23 Agency Of Ind Science & Technol 化合物半導体結晶基板の製造方法
JPH073814B2 (ja) 1984-10-16 1995-01-18 松下電器産業株式会社 半導体基板の製造方法
US4614564A (en) 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JPS61188927A (ja) 1985-02-15 1986-08-22 Sharp Corp 化合物半導体装置
JPS61294877A (ja) * 1985-06-24 1986-12-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS62230066A (ja) * 1986-03-31 1987-10-08 Shimadzu Corp 半導体受光素子
JPS637672A (ja) * 1986-06-27 1988-01-13 Mitsubishi Electric Corp 半導体装置
JPS6314418A (ja) * 1986-07-04 1988-01-21 Mitsubishi Electric Corp 半導体基板
JPS63108709A (ja) 1986-10-25 1988-05-13 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
JPH01149444A (ja) * 1987-12-06 1989-06-12 Canon Inc 多層構造体
JPH03210433A (ja) * 1990-01-12 1991-09-13 Nissan Motor Co Ltd 前景輝度検出装置
JPH0529643A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 赤外線検知装置
JP3425185B2 (ja) * 1993-03-26 2003-07-07 日本オプネクスト株式会社 半導体素子
JPH06326029A (ja) * 1993-05-13 1994-11-25 Nippon Sheet Glass Co Ltd 多結晶半導体膜の製造方法
JPH07321357A (ja) * 1994-05-27 1995-12-08 Sanyo Electric Co Ltd 光起電力装置
US5621227A (en) * 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
JP3911647B2 (ja) * 1997-02-13 2007-05-09 富士通株式会社 量子井戸型光検知器
JPH10290051A (ja) * 1997-04-16 1998-10-27 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
JP4054480B2 (ja) * 1999-05-18 2008-02-27 キヤノン株式会社 Ｓｉ基板上の光電融合デバイス構造、その製造方法、及び成膜方法
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
JP2006066456A (ja) 2004-08-24 2006-03-09 Fuji Photo Film Co Ltd 固体撮像素子
JP2007081185A (ja) * 2005-09-15 2007-03-29 Fujifilm Corp 光検出素子
JP2007281266A (ja) * 2006-04-10 2007-10-25 Sumitomo Electric Ind Ltd 裏面入射型フォトダイオードアレイおよびセンサ
WO2008036256A1 (en) 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
KR20100096084A (ko) 2007-12-28 2010-09-01 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US20110012175A1 (en) 2007-12-28 2011-01-20 Sumitomo Chemical Company, Limited Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
US8809908B2 (en) 2007-12-28 2014-08-19 Sumitomo Chemical Company, Limited Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
US8716836B2 (en) 2007-12-28 2014-05-06 Sumitomo Chemical Company, Limited Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
CN101897004B (zh) 2007-12-28 2012-02-15 住友化学株式会社 半导体基板以及半导体基板的制造方法
KR20100123680A (ko) 2008-03-01 2010-11-24 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조방법 및 전자 디바이스
CN101946307B (zh) 2008-03-01 2012-12-19 住友化学株式会社 半导体基板、半导体基板的制造方法及电子装置
DE102008029306A1 (de) 2008-06-20 2009-12-24 Bayer Technology Services Gmbh Schneckenelemente mit reduziertem Energieeintrag beim Druckaufbau
US20110186911A1 (en) 2008-10-02 2011-08-04 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
US20110180903A1 (en) 2008-10-02 2011-07-28 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
WO2010038461A1 (ja) 2008-10-02 2010-04-08 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639756A (en) * 1986-05-05 1987-01-27 Santa Barbara Research Center Graded gap inversion layer photodiode array

Also Published As

Publication number Publication date
JP2011014898A (ja) 2011-01-20
WO2010140373A1 (ja) 2010-12-09
TWI523210B (zh) 2016-02-21
US8835906B2 (en) 2014-09-16
CN102449784A (zh) 2012-05-09
US20120138898A1 (en) 2012-06-07
TW201104855A (en) 2011-02-01
JP5669254B2 (ja) 2015-02-12
KR101671552B1 (ko) 2016-11-01
KR20120036801A (ko) 2012-04-18

Similar Documents

Publication Publication Date Title
CN102449784B (zh) 传感器、半导体基板、和半导体基板的制造方法
CN102449775B (zh) 半导体基板、光电转换器件、半导体基板的制造方法和光电转换器件的制造方法
JP2010512664A (ja) 酸化亜鉛多接合光電池及び光電子装置
JP5975417B2 (ja) 受光素子の製造方法
KR20090057435A (ko) 박막 ｓｏｉ를 이용한 이미지센서
US9773932B2 (en) Epitaxial wafer and method for manufacturing same
KR20130136980A (ko) 웨이퍼 직접 접합
TW201143052A (en) Solid-state imaging device, method for producing the same, and imaging apparatus
KR20150033943A (ko) 반도체 광 검출 소자
KR20120088719A (ko) 개선된 광전지
TW201332137A (zh) 用於光活性裝置及相關結構之稀釋氮化物半導體材料之製造方法
JP2016129225A (ja) 半導体受光装置、半導体受光素子
US10886425B2 (en) Tandem photovoltaic cell
KR20150003181A (ko) 실리콘 태양광발전을 위한 정공 차단 실리콘/티탄 산화물 헤테로접합
US11851785B2 (en) Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device
US20210210646A1 (en) Broadband uv-to-swir photodetectors, sensors and systems
US11069825B2 (en) Optoelectronic devices formed over a buffer
CN110137277B (zh) 非极性自支撑GaN基pin紫外光电探测器及制备方法
JP6613923B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP2009272543A (ja) フォトダイオード
WO2012073934A1 (ja) 受光素子、半導体エピタキシャルウエハ、これらの製造方法および検出装置
JPH11177119A (ja) フォトダイオードおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INDUSTRIAL COMPREHANSIVE TECHNOLOGLES INST.

Free format text: FORMER OWNER: SUMITOMO CHEMICAL CO., LTD.

Effective date: 20140117

Free format text: FORMER OWNER: INDUSTRIAL COMPREHANSIVE TECHNOLOGLES INST.

Effective date: 20140117

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140117

Address after: Tokyo, Japan

Applicant after: Independent Administrative Corporation Industrial Comprehansive Technologles Institute

Address before: Tokyo, Japan

Applicant before: Sumitomo Chemical Co., Ltd.

Applicant before: Independent Administrative Corporation Industrial Comprehansive Technologles Institute

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150603

Termination date: 20210603