JPH073814B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH073814B2 JPH073814B2 JP21663084A JP21663084A JPH073814B2 JP H073814 B2 JPH073814 B2 JP H073814B2 JP 21663084 A JP21663084 A JP 21663084A JP 21663084 A JP21663084 A JP 21663084A JP H073814 B2 JPH073814 B2 JP H073814B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- single crystal
- opening
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Description
【発明の詳細な説明】 産業上の利用分野 本発明の基板の製造法は、いわゆる半導体装置の製造、
特に、高遠用や光応用の分野に適用される。
特に、高遠用や光応用の分野に適用される。
従来例の構成とその問題点 化合物半導体基板は極く最近125mmφの大型結晶が無転
位で引き上げられるようになってきたが、それでも機械
的強度が非常に小さく、割れ易く、又、従って、ちょっ
とした応力によってスリップや欠陥が生じ易すい。従っ
て、その取り扱いは非常に難しく歩留りの低いものであ
った。
位で引き上げられるようになってきたが、それでも機械
的強度が非常に小さく、割れ易く、又、従って、ちょっ
とした応力によってスリップや欠陥が生じ易すい。従っ
て、その取り扱いは非常に難しく歩留りの低いものであ
った。
この状態を改良すべく、且つ、Siとの混載をも考えて、
Si基板上へのエピ成長が考えられている。しかし、熱膨
膨係数や格子定数の差から直接のエピ成長はできない。
そのため、第１図に示すようにSi基板１上に緩衝膜とし
て、Geの単結晶薄膜層２を介在させ、その上にGaAs単結
晶層３を形成することが試みられている。しかし、実際
には、それでも、格子定数の差をうめきれず、10〜50μ
ｍ位の大きさで亀の甲状にヒビ割れしたり、又、スリッ
プなどが非常に多い。又、Si基板１のそりも非常に大き
く、100mmφの径では５μｍ以上あり、場合によって
は、30μｍに及ぶ場合がみられた。
Si基板上へのエピ成長が考えられている。しかし、熱膨
膨係数や格子定数の差から直接のエピ成長はできない。
そのため、第１図に示すようにSi基板１上に緩衝膜とし
て、Geの単結晶薄膜層２を介在させ、その上にGaAs単結
晶層３を形成することが試みられている。しかし、実際
には、それでも、格子定数の差をうめきれず、10〜50μ
ｍ位の大きさで亀の甲状にヒビ割れしたり、又、スリッ
プなどが非常に多い。又、Si基板１のそりも非常に大き
く、100mmφの径では５μｍ以上あり、場合によって
は、30μｍに及ぶ場合がみられた。
発明の目的 本発明は、以上のような化合物単結晶基板の機械的強度
の悪さを改善し、大口径で安定に取り扱うことができソ
リやハクリが生じないとともに欠陥の少ないシリコン化
合物半導体基板の製造方法を提供する。
の悪さを改善し、大口径で安定に取り扱うことができソ
リやハクリが生じないとともに欠陥の少ないシリコン化
合物半導体基板の製造方法を提供する。
発明の構成 本発明の半導体基板の製造方法は、Si単結晶基板上に、
最大長が240μｍを越えない開口部を有し前記基板とほ
ぼ平坦な絶縁膜を形成し、前記絶縁膜と平坦な前記開口
部の基板上にGe及びSiを含む緩衝層を形成し、さらに前
記開口部内の前記単結晶層上にGaとAsより主として成る
化合物半導体単結晶又はその混晶半導体単結晶を成長せ
しうる方法である。
最大長が240μｍを越えない開口部を有し前記基板とほ
ぼ平坦な絶縁膜を形成し、前記絶縁膜と平坦な前記開口
部の基板上にGe及びSiを含む緩衝層を形成し、さらに前
記開口部内の前記単結晶層上にGaとAsより主として成る
化合物半導体単結晶又はその混晶半導体単結晶を成長せ
しうる方法である。
実施例の説明 まず本発明の比較例を第２図（ａ）に示す。この例は第
２図（ａ）に示すようにSi基板１上に絶縁層２内に形成
した開口部３を設け、MOCVD法やMBE法により、全面に、
まず主にGeより成る緩衝層4,4′を薄く形成し、引き続
きGaAsを主体とする化合物半導体層5,5′を形成する。
なお5,5′は混晶半導体層でもよい。
２図（ａ）に示すようにSi基板１上に絶縁層２内に形成
した開口部３を設け、MOCVD法やMBE法により、全面に、
まず主にGeより成る緩衝層4,4′を薄く形成し、引き続
きGaAsを主体とする化合物半導体層5,5′を形成する。
なお5,5′は混晶半導体層でもよい。
この結果、単結晶層4,5が自己整合的に開口部３上に形
成される。絶縁層２上には多結晶層４′,5′が順次形成
される。なお、湿式エッチングによって選択的に多結晶
層を除去することができるので、単結晶部4,5をメサ状
に残した構造も容易に得ることができる。
成される。絶縁層２上には多結晶層４′,5′が順次形成
される。なお、湿式エッチングによって選択的に多結晶
層を除去することができるので、単結晶部4,5をメサ状
に残した構造も容易に得ることができる。
比較例の具体例を述べると、Ｐ型（111）１ΩcmのSi基
板１を1000℃で湿式酸化を行い、0.4μｍ厚の熱酸化膜
２を基板１の表面より突出形成し、レジストマスクを用
い、開口３を設けた。開口は、巾,10,30,50,100μｍで
長さは10〜350μｍまでの10μｍ毎に形成した。希弗酸
でエッチングした後、弗酸一過酸水素混液で洗浄し、直
ちに、分子線エピ装置内に装填した。先ず、10-9torrの
高真空中、800℃,Siビーム0.3Å/Sを照射する２分間の
加熱処理で表面の自然酸化膜を除去した後、イオン化セ
ルよりGa原子及びイオンを２Å/Sで約350Å被着せしめ
た。基板温度は550℃であった。Ge層4,4′を形成した
後、直ちに、BNルツボに入ったGaAsを加熱蒸発せしめる
クラスタービームガンより（約1.5時間の長時間のエー
ジング処理を施してある。）、Ga,Asよりなる複合クラ
スターを照射し、2.5Å/Sの速度で厚さ1200ÅのGaAs層
5,5′を形成した。この時の基板温度は上記と同じ550℃
であった。この試料を調べた所、開口部３上には単結晶
のGeとGaAs層が形成されていることが、断面透過電子顕
微鏡による電子回折像から判明した。又、エッチング後
の光学顕微鏡による微少欠陥密度も105／cm2程度と少な
かった。なお、ハクリやヒビ割れについては、開口部の
大きさがほぼ300μｍを越えるものに多数認められた。
なお、GaAsの結晶方位は、Siの方位を受けついだ（11
1）面となっていた。
板１を1000℃で湿式酸化を行い、0.4μｍ厚の熱酸化膜
２を基板１の表面より突出形成し、レジストマスクを用
い、開口３を設けた。開口は、巾,10,30,50,100μｍで
長さは10〜350μｍまでの10μｍ毎に形成した。希弗酸
でエッチングした後、弗酸一過酸水素混液で洗浄し、直
ちに、分子線エピ装置内に装填した。先ず、10-9torrの
高真空中、800℃,Siビーム0.3Å/Sを照射する２分間の
加熱処理で表面の自然酸化膜を除去した後、イオン化セ
ルよりGa原子及びイオンを２Å/Sで約350Å被着せしめ
た。基板温度は550℃であった。Ge層4,4′を形成した
後、直ちに、BNルツボに入ったGaAsを加熱蒸発せしめる
クラスタービームガンより（約1.5時間の長時間のエー
ジング処理を施してある。）、Ga,Asよりなる複合クラ
スターを照射し、2.5Å/Sの速度で厚さ1200ÅのGaAs層
5,5′を形成した。この時の基板温度は上記と同じ550℃
であった。この試料を調べた所、開口部３上には単結晶
のGeとGaAs層が形成されていることが、断面透過電子顕
微鏡による電子回折像から判明した。又、エッチング後
の光学顕微鏡による微少欠陥密度も105／cm2程度と少な
かった。なお、ハクリやヒビ割れについては、開口部の
大きさがほぼ300μｍを越えるものに多数認められた。
なお、GaAsの結晶方位は、Siの方位を受けついだ（11
1）面となっていた。
以上の試料を光学顕微鏡で観察した所、時に、開口部３
の周辺部にピット状ないしはスリット状の大きな欠陥が
存在する事が認められた。その個数を開口部の最大長に
対して、図示したのが第３図である。
の周辺部にピット状ないしはスリット状の大きな欠陥が
存在する事が認められた。その個数を開口部の最大長に
対して、図示したのが第３図である。
同図から明らかなように、最大長110μｍを越える点か
ら、急に欠陥個数が増加している。この理由は格子不整
による応力によるものであって、詳細は現在の所、明ら
かではないが、開口部３の周端で歪応力が発生するため
と思われる。
ら、急に欠陥個数が増加している。この理由は格子不整
による応力によるものであって、詳細は現在の所、明ら
かではないが、開口部３の周端で歪応力が発生するため
と思われる。
本発明は、前述した第２図（ａ）の構造よりもさらに欠
陥の少ない開口部すなわち前記最大長の大きな化合物半
導体結晶層を提供するものであって、実施例とともに説
明する。
陥の少ない開口部すなわち前記最大長の大きな化合物半
導体結晶層を提供するものであって、実施例とともに説
明する。
Ｐ型（111）200ΩcmのFz−Si基板をいわゆるLOCOS酸化
による開口部を有する酸化基板を作成し、次にレジスト
を塗布平坦化した後、ドライエッチング法でエッチバッ
クし、第２図（ｂ）に示すような表面の平坦な基板１、
酸化層２（厚さ、1500Å）を得た。この試料を減圧のMO
CVD炉に装填した。炉は真空度10-9torrまで達するもの
であり、一旦10-6torrに減圧した後、10-31050℃で10％
HCl/Arを流し、表面を清浄化後、直ちにGeH4ガス（He:5
0％）に切換え、基板温度を75℃にした。約３分の処理
で約250Å厚の緩衝層としてGe層４を形成した後、さら
にガスをトリメチルガリウムとアルシン（1:1,H2/Hl50
％希釈ガス）に切り換えた。この時基板温度は630℃に
保持し、基板を−50Vに保持し、ガス導入口において、3
00Wのプラズマ化したイオンが効率よく基板に附着す
る、いわゆるPECVD法を併用した。なお、ガス量は、Ga/
Asが1/1であり、圧力は10-2torrとし、ガス流が直角に
基板に衝突するように配置してある。
による開口部を有する酸化基板を作成し、次にレジスト
を塗布平坦化した後、ドライエッチング法でエッチバッ
クし、第２図（ｂ）に示すような表面の平坦な基板１、
酸化層２（厚さ、1500Å）を得た。この試料を減圧のMO
CVD炉に装填した。炉は真空度10-9torrまで達するもの
であり、一旦10-6torrに減圧した後、10-31050℃で10％
HCl/Arを流し、表面を清浄化後、直ちにGeH4ガス（He:5
0％）に切換え、基板温度を75℃にした。約３分の処理
で約250Å厚の緩衝層としてGe層４を形成した後、さら
にガスをトリメチルガリウムとアルシン（1:1,H2/Hl50
％希釈ガス）に切り換えた。この時基板温度は630℃に
保持し、基板を−50Vに保持し、ガス導入口において、3
00Wのプラズマ化したイオンが効率よく基板に附着す
る、いわゆるPECVD法を併用した。なお、ガス量は、Ga/
Asが1/1であり、圧力は10-2torrとし、ガス流が直角に
基板に衝突するように配置してある。
厚さ1800ÅのGaAs層5,5′を形成した所、開口部３上に
やはり、GaAs単結晶層５が（111）面のエピ成長を行っ
ており、絶縁層２上には多結晶層５′が成長していた。
又、エッチング後の欠陥密度も104／cm2程度と一般的に
少なかった。しかしハクリやヒビ割れについては、前述
の例のように開口部の大きさがほぼ250μｍを越すもの
については多数認められた。
やはり、GaAs単結晶層５が（111）面のエピ成長を行っ
ており、絶縁層２上には多結晶層５′が成長していた。
又、エッチング後の欠陥密度も104／cm2程度と一般的に
少なかった。しかしハクリやヒビ割れについては、前述
の例のように開口部の大きさがほぼ250μｍを越すもの
については多数認められた。
次に、第２図（ｂ）の平坦基板をいわゆる分子線エピ装
置に装填し、Ge/Siを交互に形成した。第４図に示すよ
うにSi層43は電子銃により、約３Å/Sの速度で、Ge4Gは
クヌッセンセルを用い、約１Å/Sの速度で各々、10Åと
120Åづつ形成し、最終Ge/Si/Ge（120Å/10Å/120Å）
の三層よりなる緩衝層4,4′を形成した。この後、前述
のMOCVD装置に装填し、同様の操作で界面の清浄化を行
った後、すぐにGaAs層を約1500Å形成した。その結果、
やはり開口部３に相当する部分には、単結晶層が、絶縁
層上には、多結晶層が形成されていた。又、第５図に示
すように、この試料では、ピット状，スリット状の欠陥
密度はさらに少なく、開口部の最大長240μｍまで安定
であることが判明した。
置に装填し、Ge/Siを交互に形成した。第４図に示すよ
うにSi層43は電子銃により、約３Å/Sの速度で、Ge4Gは
クヌッセンセルを用い、約１Å/Sの速度で各々、10Åと
120Åづつ形成し、最終Ge/Si/Ge（120Å/10Å/120Å）
の三層よりなる緩衝層4,4′を形成した。この後、前述
のMOCVD装置に装填し、同様の操作で界面の清浄化を行
った後、すぐにGaAs層を約1500Å形成した。その結果、
やはり開口部３に相当する部分には、単結晶層が、絶縁
層上には、多結晶層が形成されていた。又、第５図に示
すように、この試料では、ピット状，スリット状の欠陥
密度はさらに少なく、開口部の最大長240μｍまで安定
であることが判明した。
以上のように、本発明によれば、ハクリなどの非常に少
ない化合物半導体複合基板が形成される。この安定性の
理由は良く理解されていないが、Geの、ないしはGe/Si
の緩衝作用は、第６図に模式的に示すような機構による
と思われる。即ち、Si基板１上に形成されたGeの薄層２
において、最初の数層のGeはSi原子を含んだ混晶層を形
成し、と同時に殆んどSiの格子に整合した引張り応力を
受けた層を形成する。成長するに従って、Ge本来の格子
定数に近づくと共に、積層欠陥状2aの出現により、格子
定数の不整合分を補償していると考えられる。その直下
のGe層は、いわゆるモザイク構造に類似した単結晶相に
なっていると推定される。従って、2aの出現により格子
歪は解消され、正常なGe単結晶が成長し始め、その上の
GaAs単結晶もすぐれたエピ成長を示すものと推定され
る。
ない化合物半導体複合基板が形成される。この安定性の
理由は良く理解されていないが、Geの、ないしはGe/Si
の緩衝作用は、第６図に模式的に示すような機構による
と思われる。即ち、Si基板１上に形成されたGeの薄層２
において、最初の数層のGeはSi原子を含んだ混晶層を形
成し、と同時に殆んどSiの格子に整合した引張り応力を
受けた層を形成する。成長するに従って、Ge本来の格子
定数に近づくと共に、積層欠陥状2aの出現により、格子
定数の不整合分を補償していると考えられる。その直下
のGe層は、いわゆるモザイク構造に類似した単結晶相に
なっていると推定される。従って、2aの出現により格子
歪は解消され、正常なGe単結晶が成長し始め、その上の
GaAs単結晶もすぐれたエピ成長を示すものと推定され
る。
この時、Ge層の上にさらにSiの薄層を形成した場合に
は、Si原子がGe原子上にエピ成長を始めるため、今度は
逆にSi薄層に圧縮応力がかかり、そのため、Si層にはさ
まれたGe層内での応力勾配が減少し、従って、Geの一薄
層内での欠陥2aの発生が減少すると考えられる。この積
層の繰り返しで、応力が徐々に緩和されるため、さらに
優れた安定性が得られたものと考えられる。
は、Si原子がGe原子上にエピ成長を始めるため、今度は
逆にSi薄層に圧縮応力がかかり、そのため、Si層にはさ
まれたGe層内での応力勾配が減少し、従って、Geの一薄
層内での欠陥2aの発生が減少すると考えられる。この積
層の繰り返しで、応力が徐々に緩和されるため、さらに
優れた安定性が得られたものと考えられる。
以上のことから、Ge/Siの層数や、その膜厚比を調整す
れば、さらによい結果が得られると推定される。
れば、さらによい結果が得られると推定される。
そして、SiとGaAsとのヘテロ構造による不整合歪により
周辺部に歪応力が発生するが、本発明の第２図（ｂ），
第４図のごとく開口部３において、この開口部３が絶縁
膜２とほぼ平坦であると、歪応力が開口部３の周縁部に
おいてより開放されやすく、開口部３の最大長が240μ
ｍの大きさまで、ピット状，スリット状の欠陥の存在が
極めて少ないことが判明した。これは、大面積の主にGa
As半導体単結晶層を作成できることを意味し、高性能半
導体集積回路の実現に好都合となる。
周辺部に歪応力が発生するが、本発明の第２図（ｂ），
第４図のごとく開口部３において、この開口部３が絶縁
膜２とほぼ平坦であると、歪応力が開口部３の周縁部に
おいてより開放されやすく、開口部３の最大長が240μ
ｍの大きさまで、ピット状，スリット状の欠陥の存在が
極めて少ないことが判明した。これは、大面積の主にGa
As半導体単結晶層を作成できることを意味し、高性能半
導体集積回路の実現に好都合となる。
発明の効果 以上の説明で明らかなように、本発明に従えば240μｍ
程度の長さにわたって欠陥の極めて少ない大面積で安定
したGaAs半導体結晶層を有する化合物半導体基板を得る
ことができ、又、半導体基板がいわゆるSOI構造に近い
形に半ばなっているため、特に配線などの容量を減少し
得ることが構造上明らかであり、このために、さらに、
優れた半導体装置の基板となる。
程度の長さにわたって欠陥の極めて少ない大面積で安定
したGaAs半導体結晶層を有する化合物半導体基板を得る
ことができ、又、半導体基板がいわゆるSOI構造に近い
形に半ばなっているため、特に配線などの容量を減少し
得ることが構造上明らかであり、このために、さらに、
優れた半導体装置の基板となる。
第１図は従来の、第２図（ａ）は比較例の、第２図
（ｂ）および第４図は本発明の実施例の基板の断面構造
図、第３図，第５図はそれぞれ比較例、本発明の欠陥数
を示す図、第６図は本発明の原理を模式的に示した原理
図である。 １……Si基板、２……絶縁層、３……開口部、4,4′…
…緩衝層、5,5′……化合物半導体層。
（ｂ）および第４図は本発明の実施例の基板の断面構造
図、第３図，第５図はそれぞれ比較例、本発明の欠陥数
を示す図、第６図は本発明の原理を模式的に示した原理
図である。 １……Si基板、２……絶縁層、３……開口部、4,4′…
…緩衝層、5,5′……化合物半導体層。
Claims (1)
- 【請求項１】Si単結晶基板上に、最大長が240μｍを越
えない開口部を有し前記基板とほぼ平坦な絶縁膜を形成
し、前記絶縁膜と平坦な前記開口部の基板上にGe及びSi
を含む緩衝層を形成し、さらに前記開口部内の前記単結
晶層上にGaとAsより主として成る化合物半導体単結晶又
はその混晶半導体単結晶を成長せしめることを特徴とし
た半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21663084A JPH073814B2 (ja) | 1984-10-16 | 1984-10-16 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21663084A JPH073814B2 (ja) | 1984-10-16 | 1984-10-16 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6194318A JPS6194318A (ja) | 1986-05-13 |
| JPH073814B2 true JPH073814B2 (ja) | 1995-01-18 |
Family
ID=16691441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21663084A Expired - Lifetime JPH073814B2 (ja) | 1984-10-16 | 1984-10-16 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073814B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108709A (ja) * | 1986-10-25 | 1988-05-13 | Toyota Central Res & Dev Lab Inc | 半導体装置およびその製造方法 |
| JPH01315127A (ja) * | 1988-03-18 | 1989-12-20 | Fujitsu Ltd | ガリウムヒ素層の形成方法 |
| JP2847792B2 (ja) * | 1989-09-01 | 1999-01-20 | 株式会社デンソー | 半導体装置 |
| US8288756B2 (en) * | 2007-11-30 | 2012-10-16 | Advanced Micro Devices, Inc. | Hetero-structured, inverted-T field effect transistor |
| CN101896999B (zh) | 2007-12-28 | 2012-08-08 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
| US8716836B2 (en) | 2007-12-28 | 2014-05-06 | Sumitomo Chemical Company, Limited | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device |
| JP2009177169A (ja) * | 2007-12-28 | 2009-08-06 | Sumitomo Chemical Co Ltd | 半導体基板および半導体基板の製造方法 |
| CN101896998B (zh) * | 2007-12-28 | 2013-03-27 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
| JP5593050B2 (ja) | 2008-10-02 | 2014-09-17 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| CN102341889A (zh) | 2009-03-11 | 2012-02-01 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法、电子器件、和电子器件的制造方法 |
| WO2010134334A1 (ja) | 2009-05-22 | 2010-11-25 | 住友化学株式会社 | 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法 |
| KR101671552B1 (ko) | 2009-06-05 | 2016-11-01 | 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 | 센서, 반도체 기판 및 반도체 기판의 제조 방법 |
| WO2010140371A1 (ja) | 2009-06-05 | 2010-12-09 | 住友化学株式会社 | 半導体基板、光電変換デバイス、半導体基板の製造方法、および光電変換デバイスの製造方法 |
| CN102449785A (zh) | 2009-06-05 | 2012-05-09 | 住友化学株式会社 | 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法 |
| JP2011114160A (ja) * | 2009-11-26 | 2011-06-09 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
| JP5667360B2 (ja) * | 2009-12-21 | 2015-02-12 | 住友化学株式会社 | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
| JP5943645B2 (ja) | 2011-03-07 | 2016-07-05 | 住友化学株式会社 | 半導体基板、半導体装置および半導体基板の製造方法 |
-
1984
- 1984-10-16 JP JP21663084A patent/JPH073814B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 第２回新機能素子技術シンポジウム予稿集（１９８３．７．６）Ｐ．１６１〜１７２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6194318A (ja) | 1986-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH073814B2 (ja) | 半導体基板の製造方法 | |
| US20060145186A1 (en) | Buffer structure for modifying a silicon substrate | |
| JPH0766922B2 (ja) | 半導体装置の製造方法 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| EP0352472A2 (en) | Heteroepitaxy of lattice-mismatched semiconductor materials | |
| JPH06105797B2 (ja) | 半導体基板及びその製造方法 | |
| KR101021775B1 (ko) | 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조 | |
| JPH09219540A (ja) | ＧａＮ薄膜の形成方法 | |
| JP3758537B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JPH03235371A (ja) | タンデム型太陽電池の製造方法 | |
| JPS61189621A (ja) | 化合物半導体装置 | |
| JP2003178977A (ja) | 半導体結晶及びその製造方法 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| JPH10303510A (ja) | Ｉｉｉ 族窒化物半導体素子およびその製造方法 | |
| JP4257815B2 (ja) | 半導体装置 | |
| JP3466314B2 (ja) | 単結晶育成用基体 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JPH11233440A (ja) | 半導体装置 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH1032165A (ja) | 化合物半導体層の成長方法 | |
| JPH05175144A (ja) | 半導体装置およびその製造方法 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JPH07107895B2 (ja) | 化合物半導体基板 | |
| WO1987006392A1 (en) | Semiconductor device including an epitaxial layer on a lattice-mismatched single crystal substrate |