JPH07107895B2 - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JPH07107895B2 JPH07107895B2 JP1905787A JP1905787A JPH07107895B2 JP H07107895 B2 JPH07107895 B2 JP H07107895B2 JP 1905787 A JP1905787 A JP 1905787A JP 1905787 A JP1905787 A JP 1905787A JP H07107895 B2 JPH07107895 B2 JP H07107895B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- semiconductor layer
- gaas
- gallium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は化合物半導体層を備えた化合物半導体基板の構
造に関するものであり、特にシリコン基板を用いてこの
基板上に高品質の化合物半導体層を形成した化合物半導
体基板に関するものである。
造に関するものであり、特にシリコン基板を用いてこの
基板上に高品質の化合物半導体層を形成した化合物半導
体基板に関するものである。
＜従来の技術＞ GaAs,InP等の化合物半導体はその優れた特徴を活して高
性能，高機能デバイスに利用されつつある。しかし化合
物半導体結晶は一般に高価であり、大面積の高品質基板
結晶を得にくい等の問題点は解決されていない。このよ
うな問題点を克服するための試みとして、安価で良質，
軽量なシリコンを基板としてこのシリコン基板上に化合
物半導体層を積層し、さらに積層された化合物半導体層
に前述のデバイスを構成して半導体装置を製造すること
が試みられている。
性能，高機能デバイスに利用されつつある。しかし化合
物半導体結晶は一般に高価であり、大面積の高品質基板
結晶を得にくい等の問題点は解決されていない。このよ
うな問題点を克服するための試みとして、安価で良質，
軽量なシリコンを基板としてこのシリコン基板上に化合
物半導体層を積層し、さらに積層された化合物半導体層
に前述のデバイスを構成して半導体装置を製造すること
が試みられている。
このようなシリコン基板を用いて化合物半導体装置を製
造する方法は従来からいくつか提案されているが、未だ
結晶品位等の点でバルク結晶に劣るのが現状である。
造する方法は従来からいくつか提案されているが、未だ
結晶品位等の点でバルク結晶に劣るのが現状である。
例えばシリコン（Si）基板上に単結晶GaAs層を形成する
試みとして、現在次のような方法が試みられている。
試みとして、現在次のような方法が試みられている。
即ち、シリコン（Si）基板上にGaAs層を形成する際に、
あらかじめ予備堆積層を形成しておき、次に通常の成長
条件下でGaAsをエピタキシャル成長するいわゆる二段階
成長法である。予備堆積層としては、通常の成長条件よ
りも低温で形成したGaAs層,Ge層，あるいはGaAsPとGaP
及びGaAsを交互に積層した緩衝層などが用いられてい
る。
あらかじめ予備堆積層を形成しておき、次に通常の成長
条件下でGaAsをエピタキシャル成長するいわゆる二段階
成長法である。予備堆積層としては、通常の成長条件よ
りも低温で形成したGaAs層,Ge層，あるいはGaAsPとGaP
及びGaAsを交互に積層した緩衝層などが用いられてい
る。
その一例としてGaAs層を予備堆積層とした二段階成長法
の成長プロセスを以下に述べる。
の成長プロセスを以下に述べる。
まずシリコン（Si）基板上にMOCVD法あるいはMBE法を用
いて450℃以下の温度で約100ÅのGaAs層を形成しその
後、通常のGaAsのエピタキシャル成長温度（600℃〜750
℃）まで基板を昇温した後、GaAs層を成長する。第２図
は二段階成長法で得られたシリコン（Si）基板11上のGa
As層12の構造を示す模式図であり、13は予備堆積層であ
る。
いて450℃以下の温度で約100ÅのGaAs層を形成しその
後、通常のGaAsのエピタキシャル成長温度（600℃〜750
℃）まで基板を昇温した後、GaAs層を成長する。第２図
は二段階成長法で得られたシリコン（Si）基板11上のGa
As層12の構造を示す模式図であり、13は予備堆積層であ
る。
予備堆積層13として上記したいずれのものを用いた場合
も、SiとGaAsの界面領域では、SiとGaAsの格子定数の差
（〜４％）により高密度の不整合転位が発生し、その一
部は成長中に成長方向に伝播し、成長層を貫通する。特
に成長終了後成長温度から室温への降温中シリコン（S
i）基板11とGaAs層12間の膨張係数の大きな相違による
応力は成長方向への転位の伝播を大きく促進するため、
転位は表面近傍の活性層形成領域まで到達しGaAs層12に
デバイスを作製する場合に最もデバイス性能を左右す
る。
も、SiとGaAsの界面領域では、SiとGaAsの格子定数の差
（〜４％）により高密度の不整合転位が発生し、その一
部は成長中に成長方向に伝播し、成長層を貫通する。特
に成長終了後成長温度から室温への降温中シリコン（S
i）基板11とGaAs層12間の膨張係数の大きな相違による
応力は成長方向への転位の伝播を大きく促進するため、
転位は表面近傍の活性層形成領域まで到達しGaAs層12に
デバイスを作製する場合に最もデバイス性能を左右す
る。
SiとGaAsの界面領域で発生した不整合転位の密度は約10
12cm-2であり、GaAsを３μｍ積層した後のGaAs表面まで
到達した転位の密度は約108cm-2程度の高転位密度であ
ることが透過電子顕微鏡（TEM）による観察と溶融KOHを
用いたエッチピット密度（EPD）の測定結果から判明し
ている。転位は少数キャリアの再結合中心として作用す
るため、高密度転位を有する結晶中では、少数キャリア
寿命の大幅な減少を引き起こす。従って、少数キャリア
を用いる化合物半導体装置では、その性能を著しく低下
させることになる。
12cm-2であり、GaAsを３μｍ積層した後のGaAs表面まで
到達した転位の密度は約108cm-2程度の高転位密度であ
ることが透過電子顕微鏡（TEM）による観察と溶融KOHを
用いたエッチピット密度（EPD）の測定結果から判明し
ている。転位は少数キャリアの再結合中心として作用す
るため、高密度転位を有する結晶中では、少数キャリア
寿命の大幅な減少を引き起こす。従って、少数キャリア
を用いる化合物半導体装置では、その性能を著しく低下
させることになる。
Si基板上に形成したGaAs層の結晶性を高める試みの一つ
として次のような方法が試みられている。
として次のような方法が試みられている。
即ち、表面近傍にまで到達する転位の密度を低減させる
ため、GaAs/Si界面と表面近傍層の間にInGaAs/GaAs歪超
格子を介挿する方法である。歪超格子とは第３図に示す
ように格子定数が異なる２種類の半導体薄膜21及び22を
交互に積層した構造であり、一層毎の層厚が薄いので第
３図に示すように格子は歪みながらも連続的に接続され
る性質を持つ。この不整合により生じる格子の歪み応力
が転位線の伝播を阻止するように作用すると考えられて
いる。即ち、半導体の上に格子定数の異なる半導体を極
く薄く成長させた場合、上層の半導体の格子は歪み応力
を受けながらも、下層の半導体の格子に連続的に接続す
る。この場合、下層の半導体も歪み応力を受けており、
下層の半導体を伝播する転位は、この歪み応力により横
方向に曲げられて上層の半導体に伝播する。そして上層
の半導体の層厚が増すに伴って歪み応力も大きくなり、
転位の曲がりも大きくなり、特に上層の半導体の層厚を
後述するマシューズ（Matthews）らの理論によって規定
される格子不整合転位を発生する臨界層厚以下に制御す
ることによって、相対する転位が繋がる機会が多くな
り、転位が低減する。
ため、GaAs/Si界面と表面近傍層の間にInGaAs/GaAs歪超
格子を介挿する方法である。歪超格子とは第３図に示す
ように格子定数が異なる２種類の半導体薄膜21及び22を
交互に積層した構造であり、一層毎の層厚が薄いので第
３図に示すように格子は歪みながらも連続的に接続され
る性質を持つ。この不整合により生じる格子の歪み応力
が転位線の伝播を阻止するように作用すると考えられて
いる。即ち、半導体の上に格子定数の異なる半導体を極
く薄く成長させた場合、上層の半導体の格子は歪み応力
を受けながらも、下層の半導体の格子に連続的に接続す
る。この場合、下層の半導体も歪み応力を受けており、
下層の半導体を伝播する転位は、この歪み応力により横
方向に曲げられて上層の半導体に伝播する。そして上層
の半導体の層厚が増すに伴って歪み応力も大きくなり、
転位の曲がりも大きくなり、特に上層の半導体の層厚を
後述するマシューズ（Matthews）らの理論によって規定
される格子不整合転位を発生する臨界層厚以下に制御す
ることによって、相対する転位が繋がる機会が多くな
り、転位が低減する。
第４図は、フィッシャー（Fischer）らによって報告（A
PL.Vol.48,P.1223,1986）されているIn0.15Ga0.85As/Ga
As歪超格子を介挿した構造を示す図であり、その成長プ
ロセスを以下に述べる。
PL.Vol.48,P.1223,1986）されているIn0.15Ga0.85As/Ga
As歪超格子を介挿した構造を示す図であり、その成長プ
ロセスを以下に述べる。
まずSi基板31に低温成長GaAs層32を成長する。ついで昇
温し、GaAs層33を成長させる。GaAs層33を成長する途中
に厚さ100ÅのIn0.15Ga0.85As層と厚さ100ÅのGaAs層を
交互に５周期積層したIn0.15Ga0.85As/GaAs歪超格子34
を介挿する。In0.15Ga0.85As/GaAs歪超格子34でGaAs/Si
界面より発生した不整合転位線が止まったり反射したり
するために、In0.15Ga0.85As/GaAs歪超格子34の上側のG
aAs層の転位密度はIn0.15Ga0.85As/GaAs歪超格子下側の
GaAs層の転位密度より低くなることが確認されている。
温し、GaAs層33を成長させる。GaAs層33を成長する途中
に厚さ100ÅのIn0.15Ga0.85As層と厚さ100ÅのGaAs層を
交互に５周期積層したIn0.15Ga0.85As/GaAs歪超格子34
を介挿する。In0.15Ga0.85As/GaAs歪超格子34でGaAs/Si
界面より発生した不整合転位線が止まったり反射したり
するために、In0.15Ga0.85As/GaAs歪超格子34の上側のG
aAs層の転位密度はIn0.15Ga0.85As/GaAs歪超格子下側の
GaAs層の転位密度より低くなることが確認されている。
また、歪超格子を構成するためには、交互に積層する２
種類の半導体薄膜21,22の一層毎の層厚を格子不整合転
位が発生しない層厚に制御することが重要であり、マシ
ューズ（Matthews）らの理論によって規定される格子不
整合転位を発生する臨界層厚（hc）以下にする必要があ
るとされている（J.Cryst.Growth Vol.27,P.118,197
4）。
種類の半導体薄膜21,22の一層毎の層厚を格子不整合転
位が発生しない層厚に制御することが重要であり、マシ
ューズ（Matthews）らの理論によって規定される格子不
整合転位を発生する臨界層厚（hc）以下にする必要があ
るとされている（J.Cryst.Growth Vol.27,P.118,197
4）。
交互に積層する層がIn0.15Ga0.85As層とGaAs層の場合、
マシューズ（Matthews）らの理論によって規定されてい
る臨界層厚は約200Åであり、先に示した厚さ100ÅのIn
0.15Ga0.85As層と厚さ100ÅのGaAs層を交互に積層した
構造はこの条件を満たしている。
マシューズ（Matthews）らの理論によって規定されてい
る臨界層厚は約200Åであり、先に示した厚さ100ÅのIn
0.15Ga0.85As層と厚さ100ÅのGaAs層を交互に積層した
構造はこの条件を満たしている。
＜発明が解決しようとする問題点＞ 上記した従来の方法によれば、格子不整合転位の発生を
抑制して、転位密度をある程度、低減することが出来る
ものの層厚を格子不整合転位発生臨界層厚に制御して成
膜する必要があり、再現性も低いという問題点があっ
た。
抑制して、転位密度をある程度、低減することが出来る
ものの層厚を格子不整合転位発生臨界層厚に制御して成
膜する必要があり、再現性も低いという問題点があっ
た。
本発明は、上記の点に鑑みて創案されたものであり、シ
リコン基板上に成長させた化合物半導体層の品質をより
向上させた構造の化合物半導体基板を提供することを目
的としている。
リコン基板上に成長させた化合物半導体層の品質をより
向上させた構造の化合物半導体基板を提供することを目
的としている。
＜問題点を解決するための手段及び作用＞ 上記の目的を達成するため、本発明の化合物半導体基板
は、 シリコン基板と、 該シリコン基板上に形成された、低温成長層と高温成長
層とからなる第１の化合物半導体層と、 第１の化合物半導体層上に、第２の化合物半導体層とし
てのインジウム・ガリウム・ヒ素化合物半導体層と第３
の化合物半導体層とを交互に、該第２の化合物半導体層
と第３の化合物半導体層の各層を下記式（Ｉ）により規
定される格子不整合転位発生臨界層厚を越えた層厚に積
層形成した交互層と、 該交互層上に形成した第４の化合物半導体層と、 を備えるように構成している。
は、 シリコン基板と、 該シリコン基板上に形成された、低温成長層と高温成長
層とからなる第１の化合物半導体層と、 第１の化合物半導体層上に、第２の化合物半導体層とし
てのインジウム・ガリウム・ヒ素化合物半導体層と第３
の化合物半導体層とを交互に、該第２の化合物半導体層
と第３の化合物半導体層の各層を下記式（Ｉ）により規
定される格子不整合転位発生臨界層厚を越えた層厚に積
層形成した交互層と、 該交互層上に形成した第４の化合物半導体層と、 を備えるように構成している。
ここで、hc:格子不整合転位発生臨界膜厚 b:転位の強さ（バーガース・ベクトルの大きさ） ν：ポワッソン比 α：転位線とバーガース・ベクトルとの成す角 εmax:積層中の最大歪量 λ：すべり方位と、すべり面と積層界面の交線に垂直な
積層面内の方位との成す角 尚、格子不整合転位発生臨界膜厚（hc）はマシューズら
の理論によって規定され、一般に、J.Cryst.Growth Vo
l.27（1974）pp118〜125（以下、文献）の（３）式及び
（４）式を用い、文献p.124左欄下から10行目に記載の
あるように、Ｆεmax＝2Flとおくと、以下のようにhcを
εmaxで表した一般式（Ｉ）によって与えられる。
積層面内の方位との成す角 尚、格子不整合転位発生臨界膜厚（hc）はマシューズら
の理論によって規定され、一般に、J.Cryst.Growth Vo
l.27（1974）pp118〜125（以下、文献）の（３）式及び
（４）式を用い、文献p.124左欄下から10行目に記載の
あるように、Ｆεmax＝2Flとおくと、以下のようにhcを
εmaxで表した一般式（Ｉ）によって与えられる。
（３）式でε＝εmaxのとき、ｈ＝hc、Ｆε＝Ｆεmaxと
してよいから（文献p.124頁左欄22行目）、前述の如く
Ｆεmax＝2F1とおくと、（３）式、（４）式より、次式
が得られる。
してよいから（文献p.124頁左欄22行目）、前述の如く
Ｆεmax＝2F1とおくと、（３）式、（４）式より、次式
が得られる。
両辺に、 を乗じて、次の一般式（Ｉ）が得られる。
又、前記第１の化合物半導体層及び第４の化合物半導体
層が、それぞれガリウム・ヒ素、ガリウム・リン、イン
ジウム・リン、ガリウム・ヒ素・リン、インジウム・ヒ
素・リン、ガリウム・インジウム・リン、ガリウム・イ
ンジウム・ヒ素、及びガリウム・インジウム・ヒ素・リ
ンからなる化合物半導体群から選択された化合物半導体
層であるように構成している。
層が、それぞれガリウム・ヒ素、ガリウム・リン、イン
ジウム・リン、ガリウム・ヒ素・リン、インジウム・ヒ
素・リン、ガリウム・インジウム・リン、ガリウム・イ
ンジウム・ヒ素、及びガリウム・インジウム・ヒ素・リ
ンからなる化合物半導体群から選択された化合物半導体
層であるように構成している。
更に、前記第１、第４の化合物半導体層及び第３の化合
物半導体層が同一組成化合物半導体であるように構成し
ている。
物半導体層が同一組成化合物半導体であるように構成し
ている。
そして、前記第１、第４の化合物半導体層及び第３の化
合物半導体層がガリウム・ヒ素（GaAs）化合物半導体で
あるように構成している。
合物半導体層がガリウム・ヒ素（GaAs）化合物半導体で
あるように構成している。
即ち、本発明の化合物半導体基板は、Si基板と、化合物
半導体表面近傍層との間に２種類の半導体層を交互に、
一層毎の層厚を臨界層厚以上に積層した交互層を介挿す
ることを特徴としており、このような構成により、本発
明は、基板と化合物半導体層間に存在する不整合転位と
熱応力による転位の伝播を、交互層界面で阻止するフィ
ルタとして作用し、上層の化合物半導体装置活性層形成
領域中の転位の低減化がはかられ、この結果高品質，低
価格かつ軽量化を可能とする化合物半導体装置が得られ
る。
半導体表面近傍層との間に２種類の半導体層を交互に、
一層毎の層厚を臨界層厚以上に積層した交互層を介挿す
ることを特徴としており、このような構成により、本発
明は、基板と化合物半導体層間に存在する不整合転位と
熱応力による転位の伝播を、交互層界面で阻止するフィ
ルタとして作用し、上層の化合物半導体装置活性層形成
領域中の転位の低減化がはかられ、この結果高品質，低
価格かつ軽量化を可能とする化合物半導体装置が得られ
る。
また、従来、格子不整合転位を発生させないためには一
層毎の層厚をマシューズ（Matthews）らの理論によって
規定される格子不整合転位を発生する臨界層厚以下にす
る必要があると考えられていたが、本発明においては用
いる交互層の一層毎の層厚を臨界層厚以上とすることに
よって、成長層の結晶性の改善がはかられることが判明
したが、この作用は簡単には次のように理解することが
できる。
層毎の層厚をマシューズ（Matthews）らの理論によって
規定される格子不整合転位を発生する臨界層厚以下にす
る必要があると考えられていたが、本発明においては用
いる交互層の一層毎の層厚を臨界層厚以上とすることに
よって、成長層の結晶性の改善がはかられることが判明
したが、この作用は簡単には次のように理解することが
できる。
即ち、第１（３）または第２の化合物半導体層の上に格
子定数の異なる第２または第３の化合物半導体層を成長
させた場合、各半導体層は歪み応力を受け、この歪み応
力により第１（３）または第２の半導体層から第２また
は第３の半導体層へ伝播する転位も曲げられる。この曲
がりは第２または第３の半導体層の層厚を増すに伴って
大きくなり、マシューズ（Matthews）らの理論によって
規定される格子不整合転位を発生する臨界層厚を越える
と横方向に伝播するようになる。この場合、転位は第１
（３）または第２の半導体層と第２または第３の半導体
層の界面を伝播し、あるものは結晶端を抜け、また相対
する転位は界面で繋がる。また界面で阻止される転位数
は層厚の増加とともに増加し、第２または第３の半導体
層へ伝播する転位数は低減するフィルタとして作用す
る。したがって下層の半導体から上層の半導体に伝播す
る転位を有効に阻止するためには、下層の半導体と上層
の半導体の界面を、界面に平行に転位が伝播しやすい条
件とする必要があり、本発明においては、上層の半導体
の層厚をマシューズ（Matthews）らの理論によって規定
される臨界層厚を越えて厚くすると共に、交互層の積層
構造により、下層の半導体と上層の半導体の多数の界面
を形成することにより、下層の半導体から上層の半導体
に伝播する転位数が低減して、成長層の結晶性が改善さ
れることになる。
子定数の異なる第２または第３の化合物半導体層を成長
させた場合、各半導体層は歪み応力を受け、この歪み応
力により第１（３）または第２の半導体層から第２また
は第３の半導体層へ伝播する転位も曲げられる。この曲
がりは第２または第３の半導体層の層厚を増すに伴って
大きくなり、マシューズ（Matthews）らの理論によって
規定される格子不整合転位を発生する臨界層厚を越える
と横方向に伝播するようになる。この場合、転位は第１
（３）または第２の半導体層と第２または第３の半導体
層の界面を伝播し、あるものは結晶端を抜け、また相対
する転位は界面で繋がる。また界面で阻止される転位数
は層厚の増加とともに増加し、第２または第３の半導体
層へ伝播する転位数は低減するフィルタとして作用す
る。したがって下層の半導体から上層の半導体に伝播す
る転位を有効に阻止するためには、下層の半導体と上層
の半導体の界面を、界面に平行に転位が伝播しやすい条
件とする必要があり、本発明においては、上層の半導体
の層厚をマシューズ（Matthews）らの理論によって規定
される臨界層厚を越えて厚くすると共に、交互層の積層
構造により、下層の半導体と上層の半導体の多数の界面
を形成することにより、下層の半導体から上層の半導体
に伝播する転位数が低減して、成長層の結晶性が改善さ
れることになる。
＜実施例＞ 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、本発明の一実施例の基板構造を模式的に示す
図であり、１はシリコン基板、２はこのシリコン基板１
上に形成した第１の化合物半導体層としてのGaAs層、3,
3,…は第２の化合物半導体層としてのIn0.1Ga0.9As層、
4,4,…は第３の化合物半導体層としてのGaAs層、５はIn
0.1Ga0.9As層3,3,…とGaAs層4,4,…を交互に５周期積層
して形成した交互層、６は交互層５上に形成した第４の
化合物半導体層としてのGaAs層である。
図であり、１はシリコン基板、２はこのシリコン基板１
上に形成した第１の化合物半導体層としてのGaAs層、3,
3,…は第２の化合物半導体層としてのIn0.1Ga0.9As層、
4,4,…は第３の化合物半導体層としてのGaAs層、５はIn
0.1Ga0.9As層3,3,…とGaAs層4,4,…を交互に５周期積層
して形成した交互層、６は交互層５上に形成した第４の
化合物半導体層としてのGaAs層である。
上記GaAs層２はSi基板１上に例えば高周波加熱水冷反応
管を用いたMOCVD2段階成長法により、例えば１〜1.5μ
ｍ厚に形成し、このGaAs層２上にIn0.1Ga0.9As層3,3,…
とGaAs層4,4,…を交互に５周期積層した交互層５を形成
し、更にこの交互層５の上に活性層形成領域を含むGaAs
層６を例えば１μｍ厚に積層する。
管を用いたMOCVD2段階成長法により、例えば１〜1.5μ
ｍ厚に形成し、このGaAs層２上にIn0.1Ga0.9As層3,3,…
とGaAs層4,4,…を交互に５周期積層した交互層５を形成
し、更にこの交互層５の上に活性層形成領域を含むGaAs
層６を例えば１μｍ厚に積層する。
なお、In0.1Ga0.9As層３とGaAs層４を交互に積層した場
合の臨界層厚は約300Åであるので、本発明の実施例に
おいては交互層５の一層毎の層厚を格子不整合転位発生
臨界層厚を越えた層厚の500Åあるいは1000Åとした。
合の臨界層厚は約300Åであるので、本発明の実施例に
おいては交互層５の一層毎の層厚を格子不整合転位発生
臨界層厚を越えた層厚の500Åあるいは1000Åとした。
上記のように構成した本発明の一実施例としての化合物
半導体基板において、GaAs層６の表面近傍の転位密度を
溶融KOHによるEPD側定法により評価した。その結果を次
表に示す。また交互層５を形成しないSi基板上のGaAs層
のEPD測定値及び、一層毎の層厚を従来実施されている
歪超格子を構成する条件である200Åとした試料のEPD測
定値も次表に示す。
半導体基板において、GaAs層６の表面近傍の転位密度を
溶融KOHによるEPD側定法により評価した。その結果を次
表に示す。また交互層５を形成しないSi基板上のGaAs層
のEPD測定値及び、一層毎の層厚を従来実施されている
歪超格子を構成する条件である200Åとした試料のEPD測
定値も次表に示す。
この表より明らかなように、従来例のEPD測定値と本発
明の実施例I,IIのEPD測定値とを比較すると、本発明の
実施例I,IIのEPD値の方が低くなっており、不整合転位
発生臨界層厚を越えた層厚のIn0.1Ga0.9As層３とGaAs層
４を交互に積層した交互層を用いる本発明の有効性が確
認できた。
明の実施例I,IIのEPD測定値とを比較すると、本発明の
実施例I,IIのEPD値の方が低くなっており、不整合転位
発生臨界層厚を越えた層厚のIn0.1Ga0.9As層３とGaAs層
４を交互に積層した交互層を用いる本発明の有効性が確
認できた。
Si基板上に高品質GaAs層を成長できる特徴に加えて本発
明のもう１つの特徴は、交互に積層する一層毎の層厚が
歪超格子となる臨界層厚より厚いため層厚の制御が容易
であり再現性を高くできることである。
明のもう１つの特徴は、交互に積層する一層毎の層厚が
歪超格子となる臨界層厚より厚いため層厚の制御が容易
であり再現性を高くできることである。
なお、本発明は上記実施例に限定されるものではなく、
交互層の１層毎の層厚は臨界層厚以上の任意の値に設定
され、交互層周期数も任意に設定しても良いことは言う
までもない。また交互層を構成する材料としては、In、
Ga、As、Ｐの各元素より２種類、３種類、あるいは４種
類を選んで構成する、化合物半導体を使用することがで
きるが、少なくとも１層には、InGaAs化合物半導体を用
いるのが適している。即ち、InGaAs化合物半導体は、交
互層界面を貫通した転位をInGaAs化合物半導体層内で孤
立化させることにより欠陥を低減する効果を有している
点からして、InGaAs化合物半導体層を用いるのが有利で
ある。また活性層領域の化合物半導体はGaAsに限定され
るものではなく、例えばGaP、InP、GaAsP、InGaAsある
いはInGaAsP等のInGaAsP系化合物半導体層の形成に際し
ても同様に適用することができる。また成長手段につい
てもMOCVD法に限定されるものではなく、MBE法、ハロゲ
ン輸送法等の化合物半導体の成長が可能な手段であれば
適用することができる。
交互層の１層毎の層厚は臨界層厚以上の任意の値に設定
され、交互層周期数も任意に設定しても良いことは言う
までもない。また交互層を構成する材料としては、In、
Ga、As、Ｐの各元素より２種類、３種類、あるいは４種
類を選んで構成する、化合物半導体を使用することがで
きるが、少なくとも１層には、InGaAs化合物半導体を用
いるのが適している。即ち、InGaAs化合物半導体は、交
互層界面を貫通した転位をInGaAs化合物半導体層内で孤
立化させることにより欠陥を低減する効果を有している
点からして、InGaAs化合物半導体層を用いるのが有利で
ある。また活性層領域の化合物半導体はGaAsに限定され
るものではなく、例えばGaP、InP、GaAsP、InGaAsある
いはInGaAsP等のInGaAsP系化合物半導体層の形成に際し
ても同様に適用することができる。また成長手段につい
てもMOCVD法に限定されるものではなく、MBE法、ハロゲ
ン輸送法等の化合物半導体の成長が可能な手段であれば
適用することができる。
上記した本発明のシリコン（Si）基板上に化合物半導体
層を転位密度を低減高品質に形成した構造の化合物半導
体基板は各種電子デバイス，光デバイスの半導体基板と
して利用することができ、特に上記化合物半導体にPN接
合を形成して太陽電池を構成することによりすぐれた効
果を示す。即ち受光面側は光電変換効率の高いGaAs層ま
たはInP層を用いて形成し、この化合物半導体層を支持
する基板を比較的軽く、強度に優れたSi基板を用いて構
成することができ、効率，重量の点で非常に有利な太陽
電池を得ることができる。
層を転位密度を低減高品質に形成した構造の化合物半導
体基板は各種電子デバイス，光デバイスの半導体基板と
して利用することができ、特に上記化合物半導体にPN接
合を形成して太陽電池を構成することによりすぐれた効
果を示す。即ち受光面側は光電変換効率の高いGaAs層ま
たはInP層を用いて形成し、この化合物半導体層を支持
する基板を比較的軽く、強度に優れたSi基板を用いて構
成することができ、効率，重量の点で非常に有利な太陽
電池を得ることができる。
＜発明の効果＞ 以上のように本発明の基板構造によれば、シリコン（S
i）基板上に従来に比べて、高品質の化合物半導体単結
晶層を形成した化合物半導体基板を得ることが出来るよ
うになり、その結果化合物半導体装置の高品質化，高性
能化，低価格化，軽量化に大きく貢献することが出来
る。
i）基板上に従来に比べて、高品質の化合物半導体単結
晶層を形成した化合物半導体基板を得ることが出来るよ
うになり、その結果化合物半導体装置の高品質化，高性
能化，低価格化，軽量化に大きく貢献することが出来
る。
第１図は本発明の一実施例を説明するための基板構造模
式図、第２図はシリコン基板上への化合物半導体層形成
法を説明するための基板構造模式図、第３図は歪超格子
を説明するための模式図、第４図はSi基板上に形成した
GaAs層中にInGaAs/GaAs歪超格子を介挿した基板を説明
するための構造模式図である。 １……シリコン（Si）基板、２……GaAs層（第１の化合
物半導体層）、３……In0.1Ga0.9As層（第２の化合物半
導体層）、４……GaAs層（第３の化合物半導体層）、５
……InGaAs/GaAs交互層、６……GaAs層（第４の化合物
半導体層）。
式図、第２図はシリコン基板上への化合物半導体層形成
法を説明するための基板構造模式図、第３図は歪超格子
を説明するための模式図、第４図はSi基板上に形成した
GaAs層中にInGaAs/GaAs歪超格子を介挿した基板を説明
するための構造模式図である。 １……シリコン（Si）基板、２……GaAs層（第１の化合
物半導体層）、３……In0.1Ga0.9As層（第２の化合物半
導体層）、４……GaAs層（第３の化合物半導体層）、５
……InGaAs/GaAs交互層、６……GaAs層（第４の化合物
半導体層）。
Claims (4)
- 【請求項１】シリコン基板と、 該シリコン基板上に形成された、低温成長層と高温成長
層とからなる第１の化合物半導体層と、 第１の化合物半導体層上に、第２の化合物半導体層とし
てのインジウム・ガリウム・ヒ素化合物半導体層と第３
の化合物半導体層とを交互に、該第２の化合物半導体層
と第３の化合物半導体層の各層を下記式（Ｉ）により規
定される格子不整合転位発生臨界層厚を越えた層厚に積
層形成した交互層と、 該交互層上に形成した第４の化合物半導体層と、 を備えてなることを特徴とする化合物半導体基板。 ここで、hc:格子不整合転位発生臨界膜厚 b:転位の強さ（バーガース・ベクトルの大きさ） ν：ポワッソン比 α：転位線とバーガース・ベクトルとの成す角 εmax:積層中の最大歪量 λ：すべり方位と、すべり面と積層界面の交線に垂直な
積層面内の方位との成す角 - 【請求項２】前記第１の化合物半導体層及び第４の化合
物半導体層が、それぞれガリウム・ヒ素、ガリウム・リ
ン、インジウム・リン、ガリウム・ヒ素・リン、インジ
ウム・ヒ素・リン、ガリウム・インジウム・リン、ガリ
ウム・インジウム・ヒ素、及びガリウム・インジウム・
ヒ素・リンからなる化合物半導体群から選択された化合
物半導体層であることを特徴とする特許請求の範囲第１
項記載の化合物半導体基板。 - 【請求項３】前記第１、第４の化合物半導体層及び第３
の化合物半導体層が同一組成化合物半導体であることを
特徴とする特許請求の範囲第１項もしくは第２項記載の
化合物半導体基板。 - 【請求項４】前記第１、第４の化合物半導体層及び第３
の化合物半導体層がガリウム・ヒ素（GaAs）化合物半導
体であることを特徴とする特許請求の範囲第１項記載の
化合物半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1905787A JPH07107895B2 (ja) | 1987-01-28 | 1987-01-28 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1905787A JPH07107895B2 (ja) | 1987-01-28 | 1987-01-28 | 化合物半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63186416A JPS63186416A (ja) | 1988-08-02 |
| JPH07107895B2 true JPH07107895B2 (ja) | 1995-11-15 |
Family
ID=11988801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1905787A Expired - Lifetime JPH07107895B2 (ja) | 1987-01-28 | 1987-01-28 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107895B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221367A (en) * | 1988-08-03 | 1993-06-22 | International Business Machines, Corp. | Strained defect-free epitaxial mismatched heterostructures and method of fabrication |
| JP3286921B2 (ja) * | 1992-10-09 | 2002-05-27 | 富士通株式会社 | シリコン基板化合物半導体装置 |
| JPH06318606A (ja) * | 1993-05-10 | 1994-11-15 | Mitsubishi Electric Corp | 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子 |
| JP5225586B2 (ja) * | 2007-01-10 | 2013-07-03 | 住友電気工業株式会社 | 受光素子 |
-
1987
- 1987-01-28 JP JP1905787A patent/JPH07107895B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63186416A (ja) | 1988-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0329400B1 (en) | Semiconductor thin film and process for fabricating the same | |
| EP0353423B1 (en) | Unstrained defect-free epitaxial mismatched heterostructures and method of fabrication | |
| JP2669368B2 (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| US4806996A (en) | Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate | |
| JP3114809B2 (ja) | 半導体装置 | |
| US4927471A (en) | Semiconductor substrate comprising wafer substrate and compound semiconductor layer | |
| EP0332329B1 (en) | Method for making a semiconductor substrate including a strained layer superlattice structure | |
| JPH07107895B2 (ja) | 化合物半導体基板 | |
| JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
| JP2854302B2 (ja) | 格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス | |
| JP2000012467A (ja) | ＧａＡｓ層の形成方法 | |
| JPH01227424A (ja) | 化合物半導体基板 | |
| JPS61189620A (ja) | 化合物半導体装置 | |
| JPS63184320A (ja) | 半導体装置 | |
| JP3218582B2 (ja) | ＧａＩｎＡｓフォトダイオード | |
| JP3224118B2 (ja) | エピタキシャル成長法 | |
| JPH05175144A (ja) | 半導体装置およびその製造方法 | |
| WO2023180389A1 (en) | A method of manufacturing group iii-v based semiconductor materials comprising strain relaxed buffers providing possibility for lattice constant adjustment when growing on (111)si substrates | |
| JPH01115116A (ja) | 化合物半導体基板 | |
| JPH0461286A (ja) | 半導体装置 | |
| JPH0620049B2 (ja) | 化合物半導体層の形成方法 | |
| JPS6380527A (ja) | 化合物半導体層の形成方法 | |
| Liliental-Weber et al. | The structure of GaAs/Si (211) heteroepitaxial layers | |
| TWO-WEEK LOAN | Materials & Chemical Sciences Division | |
| JPH081893B2 (ja) | 転位低減層 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |