JPS63184320A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63184320A
JPS63184320A JP1654887A JP1654887A JPS63184320A JP S63184320 A JPS63184320 A JP S63184320A JP 1654887 A JP1654887 A JP 1654887A JP 1654887 A JP1654887 A JP 1654887A JP S63184320 A JPS63184320 A JP S63184320A
Authority
JP
Japan
Prior art keywords
gaas
layer
compound semiconductor
substrate
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1654887A
Other languages
English (en)
Inventor
Kazushi Sugawara
菅原 和士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1654887A priority Critical patent/JPS63184320A/ja
Publication of JPS63184320A publication Critical patent/JPS63184320A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、Si基板上に単結晶化合物半導体を成長させ
た半導体装置の改良に関し、特にSi基板と化合物半導
体との間に中間層を設けて成長層の転位密度の低減を図
った半導体装置に関するものである。
〈従来の技術〉 最近、Si基板上へのGaAs等の化合物半導体成長技
術が非常に注目されており、このような形態の材料が開
発されれば、低価格なGaAsデバイス(レーザー、L
ED等)等の化合物半導体装置を作製できるだけでなく
、GaAs系デバイス等の化合物半導体デバイスとSi
系デバイスを同一基板上に集積することが可能となる。
GaAs等の化合物半導体層の成長法には、有機金属気
相成長法(MOCVD)や分子ビームエピタキシャル成
長法(MBE)等があり、化合物半導体、例えばGaA
sを直接Si基板上に成長する方法として、例えば第2
図に示しだように、Si基板11とGaAs層12の間
に、Ge等の中間層13を狭む場合と、第3図に示すよ
うにSi基板11上に中間層を狭まないで直接GaAs
層12を形成する場合がある。
〈発明が解決しようとする問題点〉 上記のような従来の構成においては、GaAs及びGe
の格子定数及び熱膨張係数はほぼ同等であるが、Siと
異なるため%GaAs層12及びGe層13には、転位
16が発生し、GaAs層12の表面近傍での転位密度
(EPD)は、成長条件によりいく分異なるが、10〜
10 cm  のオーダーとなる。
第2図及び第3図に示したGaAs層12にレーザー素
子等を形成するためには、表面近傍のEPDを〜10 
c+n  以下に抑制する必要がある。
第2図及び第3図に示すように、転位には、発生機構に
より2種類存在する。
第1種の転位14はGaAs (又はGe)とSiの格
子定数の差(〜4q6)に基づくものであり、GaAs
(又はGe)とSiの界面から発生する。
このような転位はGaAs(又はGe)の成長と同時に
発生する(MOCVDによるGaAsの成長温度は〜7
00℃であり、イオンクラスタービーム法によるGeの
成長温度は〜450℃である)第1種の転位14はSi
基板11の表面から発生するが、その密度は、GaAs
層12の中間に、例えば第4図に示したように、厚みが
〜100AのInxGa、−xAs(x”0.15)1
7を複数層形成することにより、GaAs層12の表面
への伝播を抑制することができる。
一方、第2種の転位15の発生機構は第1種の転位14
と異なり、GaAs層12の成長後、温度を減少させる
過程で発生する。
GaAs(又はGe)とSiO熱膨張係数は異なるので
、冷却に伴ない、GaAs層12(又はGe層13)に
内部応力が発生し、転位が発生する。
本発明者は、このような点について不純物を添加しない
GaAsを用い、内部応力と転位置の関係を調べた。
厚みが〜400μm程度のGaAs基板に曲げ応力を与
え、GaAsのEPDを測定した。GaAs基板の曲げ
の曲率半径から、内部応力は計算できる。
このようにして測定したGaAs基板表面に発生したE
PDと内部応力の関係を第5図に示す。
次に、Si基板上にGaAsを成長し、その後、室温に
戻しだ場合、GaAs内部の応力(σ)はで与えられる
。ここで、EはGaAsのヤング率でαGaAs(T’
)及びα51(T′)は温度T′でのGaAs及びSi
O熱膨張係数である。[11式を用いて、σを求め、さ
らに成長温度とσとの関係を第6図に示している(なお
、第6図に示した結果は第5図にリプロットしている)
。この第5図及び第6図から明らかなように、例えば7
00 ’CでSi基板上に成長したGaAsを室温に戻
すと、〜3.5×1o9dyn/cJのオーダーの内部
応力が発生する。この応力を緩和するためには、〜5X
106cm−2のEPDの発生が必要である。現実的に
は、内部応力はEPDにより常に緩和されるとは限らな
いし、又、EPDは成長条件により微妙に異なるので、
第5図は単にEPDのオーダーを与えるものである。
以上の検討結果より、仮りに、GaAs表面での第1種
の転位密度を無くしても、〜106cm−2のオーダー
の第2種の転位が残ることになる。
この第2種の転位密度を低減することが特に重要である
が、現時点では、転位密度の少ない(例えば10 cm
  以下)GaAs等の化合物半導体の成長技術は確立
されていない。
本発明は上記の点に鑑みて創案されたものであり、Si
基板上へ高品位GaAsあるいはその他の化合物半導体
の成長を可能々らしめる構造の半導体装置を提供するこ
とを目的としている。
〈問題点を解決するだめの手段〉 上記の目的を達成するため、本発明はSi基板上に単結
晶化合物半導体層を成長させた半導体装置において、上
記の単結晶化合物半導体層と上記のSi基板との間にZ
nSe以外の物質よりなる化合物半導体中間層を設け、
この化合物半導体中間層を、この中間層を構成する原子
(又はイオン)間の最大の結合エネルギーが上記の単結
晶化合物半導体層を構成する原子(又はイオン)間の最
大結合エネルギーより小さい物質で構成するように成し
ている。
また、本発明の実施の態様として単結晶化合物半導体層
をGaAsで構成する場合、上記の中間層をGaSb 
、 InAs 、 InSb 、ZnS 、ZnTe 
、CdS 。
CdSe、CdTeのいずれかにより構成するのが好ま
しく、また単結晶化合物半導体層をInPで構成する場
合、上記の中間層をGaAs 、AlSb 、GaP 
GaSb、InAs、InSb、ZnS、ZnTe、C
dS。
CdSe、CdTeのいずれかにより構成するのが好ま
しい。
〈実施例〉 本発明は物質の結合力を利用して成長層の転位密度の低
減を図ったものであり、以下、図面を参照して本発明を
実施例を挙げて詳細に説明する。
第1図は本発明の一実施例を示す断面図であり、1はシ
リコン(Si)基板、2はSi基板1上にMOCVD法
あるいはMBE法等により数百へ〜1μm程度の厚さに
堆積した結合力の弱い中間層であり、上認狼長させる化
合物半導体層がGaA・である場合、GaAs中のGa
イオンとAsイオンの結合力(1,63eV)より小さ
い結合力を有する他の物質を用いる。次にこの中間層2
上に従来公知の方法でGaAs層3を2〜3μm程度の
厚さに成長させ、また必要に応じてGaAs層3中に厚
みが〜100A程度のInxGa1.−xAs(x=0
.15)層4を複数層介在させ、更にGaAs層3上に
GaAs活性層5を形成した構造となしている。
上記のように本発明の一実施例では、GaAs中のGa
イオンとAsイオンの結合力(1,63eV)より小さ
い結合力を有する他の物質よりなる層2を第1図に示す
ように、Si基板1とGaAs層3の中間に挟む。
各物質のボンド当りの結合力を表1に示している0 表1 各物質のボンド当りの結合エネルギー(注1)Z
B=閃亜鉛鉱形 WZ=ウルツ鉱形 結合力の小さい物質は、転位が発生し易いので成長温度
から室温に降温した場合、第2種の転位は第1図に示す
ように、結合力の弱い中間層2に    ゛集中して発
生し、結晶性が乱れる。それに伴ない、GaAs層3の
内部応力は、減少するので、GaAs層3内の第2種の
転位7の密度が低減する。表1に示すように、GaAs
成長の場合、有効な中間層2の材料として、GaSb、
InAs、InSb、ZnS 。
ZnSe、ZnTe、CdS、CdSe、CdTeがあ
る。これらの物質の格子定数はGaAsと異なるので、
これらの中間層2とGaAs層3との界面8から新たに
、第1種の転位が発生するが、これらは、 GaAs層
3内にI nXGa 、−XAs層4等を形成すること
により、GaAs表面への伝播を抑制することができる
次に、上記中間層2の厚みに関しては、材料によりいく
分異なるが、GaAs層3に比べ機械的に弱くするため
、一般には、GaAs層3の厚みより小さくすることが
望ましい。なお、GaAs系デバイスはGaAs層3上
に形成したGaAs活性層5に作製するとよい。
なお、表1より選んだ上記の中間層のうち、ZnSeは
下記理由により、有効でないことが判った。即ち、Zn
Seの成長にはジエチル亜鉛とH2Seの混合ガスを使
用したが、成長温度(> 500℃)では、SeがSi
基板表面に偏析し、高品位GaAsを得ることが出来な
かった。これに対しZnSe以外は良好な結果を与えた
以上の説明では、GaAsを実施例としたが、本発明の
基本原理はGaAs以外の化合物半導体(例えばInP
及び混晶半導体)にも適用できる。InPの場合、有効
な中間層としては表1より明らかなように、GaAs 
、At’Sb 、GaP 、GaSb 、 InAs 
InSb 、ZnS 、ZnTe 、CdS 、CdS
e 、CdTeがおる0 また、本発明の他の実施例としてSi基板の表面にpn
接合を設けた場合も同様の効果がある。
従って、GaAs層(又はInP層)にpn接合を構け
、且つ、Si基板表面にpn接合を有するタンデム型太
陽電池を構成することにより特性の優れた太陽電池を得
ることが出来る。
〈発明の効果〉 以上のように本発明により、低価格のSi基板上に成長
したGaAs層又はInP層等の化合物半導体表面の転
位密度EPDを≦103cI++−2に低減することが
可能となり、低価格のSi基板上に高品位な化合物半導
体を成長することが出来るので、低価格化合物半導体を
提供することが出来る。
【図面の簡単な説明】
第1図は本発明の一実施例装置の構造を示す断面図、第
2図及び第3図はそれぞれ、従来の方法により、Si基
板上に成長したGaAs層内の転位を説明する図、第4
図はGaAs層内に介挿したInGaAs層により、第
1種の転位の伝播を抑制することを説明する図、第5図
は内部応力と第2種転位の密度の関係を示す図、第6図
は成長温度と内部応力の関係を示す図である。 1・・・シリコン(Sl)基板、2・・・結合力の弱い
中間層、3−GaAs層%4−1nxGa 1−xAs
層(X’:: 0.15 )、5・・−GaAs活性層
、6・・・第1種の転位。 7・・・第2種の転位、8・・・中間層2とGaAs層
3との界面。

Claims (1)

  1. 【特許請求の範囲】 1、Si基板上に単結晶化合物半導体層を成長させた半
    導体装置において、 上記単結晶化合物半導体層と上記Si基板との間にZn
    Se以外の物質よりなる化合物半導体中間層を設け、 該化合物半導体中間層を、当該中間層を構成する原子(
    又はイオン)間の最大の結合エネルギーが上記単結晶化
    合物半導体層を構成する原子(又はイオン)間の最大結
    合エネルギーより小さい物質で構成してなることを特徴
    とする半導体装置。 2、前記単結晶化合物半導体層がGaAsで構成されて
    成り、前記中間層がGaSb、InAs、InSb、Z
    nS、ZnTe、CdS、CdSe、CdTeのいずれ
    かより構成されて成ることを特徴とする特許請求の範囲
    第1項記載の半導体装置。 3、前記単結晶化合物半導体層がInPで構成されて成
    り、前記中間層がGaAs、AlSb、GaP、GaS
    b、InAs、InSb、ZnS、ZnTe、CdS、
    CdSe、CdTeのいずれかにより構成されて成るこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    。 4、前記Si基板はpn接合を有してなることを特徴と
    する特許請求の範囲第1項、第2項もしくは第3項記載
    の半導体装置。
JP1654887A 1987-01-27 1987-01-27 半導体装置 Pending JPS63184320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1654887A JPS63184320A (ja) 1987-01-27 1987-01-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1654887A JPS63184320A (ja) 1987-01-27 1987-01-27 半導体装置

Publications (1)

Publication Number Publication Date
JPS63184320A true JPS63184320A (ja) 1988-07-29

Family

ID=11919323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1654887A Pending JPS63184320A (ja) 1987-01-27 1987-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS63184320A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183778A (en) * 1989-11-20 1993-02-02 Fujitsu Limited Method of producing a semiconductor device
US5834362A (en) * 1994-12-14 1998-11-10 Fujitsu Limited Method of making a device having a heteroepitaxial substrate
US6188090B1 (en) 1995-08-31 2001-02-13 Fujitsu Limited Semiconductor device having a heteroepitaxial substrate
JP2011518443A (ja) * 2008-06-19 2011-06-23 インテル・コーポレーション シリコン上にバッファ層構造を形成する方法および当該方法により形成された構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183778A (en) * 1989-11-20 1993-02-02 Fujitsu Limited Method of producing a semiconductor device
US5834362A (en) * 1994-12-14 1998-11-10 Fujitsu Limited Method of making a device having a heteroepitaxial substrate
US6188090B1 (en) 1995-08-31 2001-02-13 Fujitsu Limited Semiconductor device having a heteroepitaxial substrate
JP2011518443A (ja) * 2008-06-19 2011-06-23 インテル・コーポレーション シリコン上にバッファ層構造を形成する方法および当該方法により形成された構造

Similar Documents

Publication Publication Date Title
US5221367A (en) Strained defect-free epitaxial mismatched heterostructures and method of fabrication
US4845044A (en) Producing a compound semiconductor device on an oxygen implanted silicon substrate
US5281283A (en) Group III-V compound crystal article using selective epitaxial growth
KR100319300B1 (ko) 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
JPS63169717A (ja) 半導体素子
JPH033364A (ja) 半導体装置
JPS63184320A (ja) 半導体装置
JPH0294663A (ja) 半導体装置およびその製造方法
JPH0475649B2 (ja)
JPH05275332A (ja) ヘテロエピタキシャル膜の製膜方法
JPS63186416A (ja) 化合物半導体基板
JPS6066811A (ja) 化合物半導体装置の製造方法
JPH01227424A (ja) 化合物半導体基板
JPS60211912A (ja) 低転位半絶縁性基板
JP2802439B2 (ja) 半導体基板
JPH05175144A (ja) 半導体装置およびその製造方法
JP2503255B2 (ja) 化合物半導体基板の製造方法
JPS63186415A (ja) 化合物半導体基板
Haetty et al. Fabrication of flexible monocrystalline ZnSe‐based foils and membranes
JPH0633224B2 (ja) 異種基板上の化合物半導体エピタキシヤル成長方法
JPH02231765A (ja) 半導体装置
JPH0432222A (ja) 格子不整合系のエピタキシャル成長方法
JPS6353913A (ja) 半導体装置の製造方法
JPH04106915A (ja) 半導体基板およびその製造方法
JPS61280609A (ja) ヘテロ接合構造