JPH06318606A - 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子 - Google Patents

半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子

Info

Publication number
JPH06318606A
JPH06318606A JP5107917A JP10791793A JPH06318606A JP H06318606 A JPH06318606 A JP H06318606A JP 5107917 A JP5107917 A JP 5107917A JP 10791793 A JP10791793 A JP 10791793A JP H06318606 A JPH06318606 A JP H06318606A
Authority
JP
Japan
Prior art keywords
layer
ingaas
gaas
thickness
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5107917A
Other languages
English (en)
Inventor
Moichi Izumi
茂一 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5107917A priority Critical patent/JPH06318606A/ja
Priority to US08/190,892 priority patent/US5459331A/en
Priority to EP94106749A priority patent/EP0624907A3/en
Publication of JPH06318606A publication Critical patent/JPH06318606A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 Ａｌy Ｇａ1-y Ａｓ（ｙ：０．３〜０）層３
１ｃ，つまりＧａＡｓ層上にＩｎＧａＡｓエミッタコン
タクト層１３２をその表面モホロジーを低下することな
く高温成長することができ、これにより上記エミッタコ
ンタクト層１３２を、コンタクト抵抗及びシート抵抗、
さらにこれらのウエハ面内でのばらつきを低く抑えた表
面モホロジーの良好なものとする。 【構成】 上記ＩｎＧａＡｓ層１３２の表面側部分３２
ｂを、その内部に、動作電流がトンネル効果によりほと
んど通過するよう１０オングストローム程度の厚さに成
長したＧａＡｓ極薄層１を、９０オングストローム程度
の間隔で４層挿入した超周期構造とした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はヘテロ接合を有するＨ
ＢＴ素子（Hetero Bipolar Transistor)やＨＥＭＴ素子
（High Electron Mobility Transistor)等の半導体装置
に関し、特に、下地半導体材料上にこれとは格子定数の
異なる半導体材料をその臨界膜厚以上の厚さに形成して
なる格子不整合系の結晶構造において、該結晶構造の表
面モホロジーを改善することにより、ＨＢＴ素子やＨＥ
ＭＴ素子等の著しい特性向上とともに、そのプロセス歩
留りの向上を図ったものに関するものである。
【０００２】
【従来の技術】従来からＨＢＴは超高速，高出力デバイ
スとして情報通信用としての利用が期待されている。
【０００３】図１０は従来のＨＢＴの素子構造を模式的
に示しており、図において、２００はＨＢＴ素子で、そ
の液体封止引上げ法（Liquid Encapsulated Czochralsk
i method) により製造されたLEC ＧａＡｓ基板２０１の
上にはコレクタコンタクト層２１１が形成され、また該
コレクタコンタクト層２１１上の中央部分にはコレクタ
層２１２が、その両側にはＡｕＧｅ／Ｎｉ／Ａｕの３層
構造からなるコレクタ電極２１０が形成されている。上
記コレクタコンタクト層２１１は厚さ５００ｎｍ，不純
物濃度５×１０18cm-3のｎ+ −ＧａＡｓ層から、また上
記コレクタ層２１２は厚さ５００ｎｍ，不純物濃度５×
１０16cm-3のｎ−ＧａＡｓ層から構成されている。
【０００４】２２１は上記コレクタ層２１２上に形成さ
れた厚さ１００ｎｍ，不純物濃度１×１０19cm-3のｐ+
−ＡｌＧａＡｓベース層で、その中央部分には不純物濃
度５×１０17cm-3，厚さ１５０ｎｍのｎ−ＡｌＧａＡｓ
エミッタ層２３１が、その両側には該エミッタ層２３１
から所定距離隔ててＴｉ／Ｎｉ／Ａｕの３層構造のベー
ス電極２２０が形成されている。ここで上記ベース層２
２１はＡｌＡｓ混晶比を下面から上面にかけて０から
０．１まで徐々に変化させた構造となっており、また上
記エミッタ層２３１は、ＡｌＡｓ混晶比を一旦０．１か
ら０．３まで徐々に増加させて成長したＡｌＧａＡｓ層
と、その上の所定厚さに成長されたＡｌ0.3 Ｇａ0.7 Ａ
ｓ層と、その上にＡｌＡｓ混晶比を０．３から０まで徐
々に減少させて成長したＡｌＧａＡｓ層とから構成され
ている。
【０００５】また、２３２は上記エミッタ層２３１上に
形成された厚さ１００ｎｍ，不純物濃度２×１０19cm-3
のｎ+ −ＩｎＧａＡｓエミッタコンタクト層、２３０は
該エミッタコンタクト層２３２上に形成された、Ｔｉ／
Ｍｏ／Ａｕの３層構造のエミッタ電極であり、上記エミ
ッタコンタクト層２３２は、ＩｎＡｓ混晶比を下面から
上面にかけて０から０．５まで徐々に増加させた構造と
なっている。このエミッタコンタクト層２３２は、エミ
ッタ層２３１とエミッタ電極２３０とのコンタクト抵抗
を低減させるものであるため、構成材料として、エミッ
タ電極２３０との接触抵抗が低く、しかもシート抵抗の
低いＩｎＧａＡｓが用いられている。なお２０２は上記
基板２０１及びコレクタコンタクト層２１１の両側部に
形成された絶縁領域、２０３は上記ベース層２２１及び
コレクタ層２１２の両側部に形成された絶縁領域であ
る。
【０００６】次に製造方法について説明する。図１１
(a) 〜(f) ，図１２(a) 〜(f) は上記ＨＢＴの製造プロ
セスの一例を工程順に示している。まず、ＧａＡｓ基板
２０１上にｎ+ −ＧａＡｓ層２１１及びｎ−ＧａＡｓ層
２１２ａをそれぞれ厚さ５００ｎｍに順次エピタキシャ
ル成長した後、その上にｐ+ −ＡｌＧａＡｓ層２２１ａ
をそのＡｌＡｓ混晶比を０から０．１まで徐々に変化さ
せて厚さ１００ｎｍにエピタキシャル成長する。
【０００７】次に上記ｐ+ −ＡｌＧａＡｓ層２２１ａ上
にＡｌＧａＡｓ層のエピタキシャル成長を、これが所定
の膜厚になるまでは混晶比を０．１から０．３まで徐々
に増加させながら行い、その後さらにＡｌＡｓ混晶比を
０．３に保持したままで所定厚さにエピタキシャル成長
を行い、最後に、ＡｌＡｓ混晶比を０．３から０まで徐
々に減少させてエピタキシャル成長を行って、厚さ１５
０ｎｍのｎ−ＡｌＧａＡｓグレーディッド層２３１ａを
形成する。
【０００８】そしてその上にｎ+ −ＩｎＧａＡｓをＩｎ
Ａｓ混晶比を０から０．５まで徐々に変化させてエピタ
キシャル成長して、厚さ１００ｎｍのｎ+ −ＩｎＧａＡ
ｓグレーディッド層２３２ａを形成する（図１１(a)
）。
【０００９】その後、所定のパターンを有する第１のレ
ジスト膜２０５ａをマスクとしてプロトン等のイオンを
上記ｎ−ＧａＡｓ層２１２ａとｎ+ −ＧａＡｓ層２１１
の境界まで達するよう注入して絶縁領域２０３を形成し
（図１１(b) ）、続いて第２のレジスト膜２０５ｂをマ
スクとして上記絶縁領域２０３の両側部にプロトン等の
イオンを基板２０１に達するよう注入して絶縁領域２０
２を形成する（図１１(c) ）。
【００１０】次に上記ＩｎＧａＡｓ層２３２ａ上の所定
部分に、絶縁膜からなるダミーエミッタ２４１、及びこ
れより幅の広いＷＳｉ又はＡｕからなるリフトオフ用マ
スク２４２を順次形成し（図１１(d) ）、上記ダミーエ
ミッタ２４１をマスクとして上記ｎ+ −ＩｎＧａＡｓ層
２３２ａをエッチングして、エミッタコンタクト層２３
２を形成する（図１１(e) ）。
【００１１】そしてレジストの塗布及びパターニングに
より、上記ダミーエミッタ２４１の配置部分及びその両
側部に対応する部分が開口した第３のレジスト膜２０５
ｃを形成し、該レジスト膜２０５ｃをマスクとして上記
ｎ−ＡｌＧａＡｓ層２３１ａを選択的にエッチングし
て、エミッタ層２３１を形成した後、全面にベースメタ
ル層２２０ａを蒸着し（図１１(f) ）、レジスト膜２０
５ｃの除去によりその上のベースメタル層２２０ａをリ
フトオフして、ベース電極２２０を形成する（図１２
(a) ）。
【００１２】続いて、レジストの全面塗布により、第４
のレジスト膜２０５ｄをその上面が上記リフトオフ用マ
スク２４２の下面近くまで達するよう形成し、該レジス
ト膜２０５ｄをマスクとして上記ダミーエミッタ２４１
を、その上のリフトオフ用マスク２４２及びベースメタ
ル２２０ａとともに除去する（図１２(b) ）。
【００１３】次に全面にエミッタメタル２３０ａを蒸着
し（図１２(c) ）、上記第４のレジスト膜２０５ｄの除
去によりその上のエミッタメタル２３０ａを除去して、
エミッタ電極２３０を形成する（図１２(d) ）。
【００１４】その後、上記ｎ−ＧａＡｓ層２１２ａ及び
ｐ+ −ＡｌＧａＡｓ層２２１の、上ベース電極２２０外
側部分をエッチングして、該エッチング凹部内にコレク
タ電極２１０を形成する（図１２(e) ）。
【００１５】そして最後に全面に表面保護膜２０６を形
成し、そのコレクタ電極２１０上の部分を開口し、さら
に配線層２０７を上記表面保護膜２０６上に形成し、こ
の際上記配線層２０７とコレクタ電極２１０とを上記保
護膜２０６の開口２０６ａを介して接続する（図１２
(f) ）。ここで上記配線層２０７は、コレクタ層２１２
両側の、コレクタ電極２１０との接続部分をエアーブリ
ッジ配線２０７ａにより接続した構造となっている。
【００１６】ところで、ＨＢＴを作製する上での１つの
問題は、ｎ−Ａｌy Ｇａ1-y Ａｓ（ｙ：０．１〜０．３
〜０）からなるエミッタ層２３１上，つまりＧａＡｓ層
上のエミッタコンタクト層２３２となるＩｎy Ｇａ1-y
Ａｓグレーディッド層２３２ａの結晶成長プロセスにあ
り、以下このようなＧａＡｓ結晶上にこれとは格子不整
合なＩｎy Ｇａ1-y Ａｓ結晶（ｙ：０〜１．０）を成長
するプロセスにおける問題点について説明する。
【００１７】図１３(a) 及び(b) はそれぞれＧａＡｓ及
びＩｎＡｓの結晶格子を示す図、また図１３(c) は代表
的なIII-V 族混晶半導体であるＡｌＧａＡｓとＩｎＧａ
Ａｓについて、その格子定数ａとエネルギーバンドギャ
ップＥG との関係を示す図であり、図中１０ａはＡｓ原
子１１とＧａ原子１２とからなる格子定数５．６４オン
グストロームのＧａＡｓの単位結晶格子（以下ＧａＡｓ
結晶という。）、１０ｂはＡｓ原子１１とＩｎ原子１３
とからなる格子定数６．０４オングストロームのＩｎＡ
ｓの単位結晶格子（以下ＩｎＡｓ結晶という。）であ
る。
【００１８】またIII-V 化合物半導体には、上記のよう
な２原子からなるものの他に、３種類の元素からなる、
ＡｌＧａＡｓやＩｎＧａＡｓ等の混晶半導体があり、こ
れらは、そのＡｌＡｓあるいはＩｎＡｓの混晶比によっ
て、バンドギャップＥG を連続的に変えることができる
という特徴を持っており、特にＡｌＧａＡｓについては
ＡｌＡｓ混晶比にかかわらず格子定数が一定で、半導体
デバイスの構成材料としてきわめて有用なものである
が、ＡｌＧａＡｓのバンドギャップはＧａＡｓに比べる
と大きく、素子を構成する半導体層の低抵抗化を図る上
では、バンドギャップがＧａＡｓより小さいＩｎＧａＡ
ｓの方が有利である。
【００１９】ところが、ＩｎＧａＡｓ層については、Ｉ
ｎＡｓ混晶比が１である時の格子定数ａ2 （ＩｎＡｓ結
晶）がＧａＡｓ結晶の格子定数ａ1 とは７．２％も違う
ものであるため、一般的にＧａＡｓ層上にＩｎy Ｇａ1-
y Ａｓ層を成長しても、転位（dislocation)の発生によ
り単結晶を得ることができない。図１４(a) は単結晶Ｉ
ｎ0.5 Ｇａ1-0.5 Ａｓ層（格子定数ａ12）２０ａと単結
晶ＧａＡｓ層（格子定数ａ1 ）２０ｂとを対比してその
結晶構造を概念的に示している。
【００２０】ただし、ＩｎＧａＡｓ層２０ｂの膜厚Ｔ1
が極薄い場合には図１４(b) に示すように、結晶格子の
歪みによって格子不整合が緩和されて、擬似整合（pseu
domorphic)な状態となり、ＧａＡｓ層２０ａ上に単結晶
のＩｎＧａＡｓ層２０ｂを形成することができる。
【００２１】一方、ＩｎＧａＡｓの結晶成長において
は、図１５(a) に示すようにＩｎ原子の偏析（segregat
ion)，つまりＩｎＧａＡｓ結晶中のＩｎ原子が表面側へ
抜け出す現象やＩｎ原子の再脱離が生じ、結晶欠陥が生
じる。このような結晶欠陥は上記転位を発生しやすくし
ていると考えられており、ＧａＡｓと格子不整合なＩｎ
y Ｇａ1-y Ａｓの膜厚が臨界膜厚Ｔ0 を越えると、上記
結晶欠陥が転位の発生源となって転位２２が発生し、Ｇ
ａＡｓ及びＩｎＧａＡｓの結晶が歪み緩和される。この
結果図１５(b) に示すように、ＧａＡｓ層２０ａ上に成
長したＩｎy Ｇａ1-y Ａｓ層２１ｂの臨界膜厚Ｔ0 を越
えた部分２１ｂ1 では、擬似整合な状態がくずれて、Ｉ
ｎＧａＡｓの成長は多結晶あるいは非晶質の状態で行わ
れる。またこのような結晶状態での成長ではＩｎ原子の
偏析やＩｎ原子の再脱離が顕著となり、ＩｎＧａＡｓ層
表面に良好な表面モホロジーを得ることができなくな
る。
【００２２】なお、上記臨界膜厚Ｔ0 は、図１６に示す
ようにＩｎＡｓ混晶比が高いＩｎＧａＡｓ層ほど薄く、
例えばＩｎＡｓ混晶比ｙが０．１５では２５０オングス
トローム，ＩｎＡｓ混晶比ｙが０．２では２００オング
ストローム程度であり、これ以上の膜厚では擬似整合な
状態での結晶成長が不可能となる。
【００２３】従って、ＧａＡｓ層上に臨界膜厚Ｔ0 以上
の厚さに結晶成長したＩｎＧａＡｓ層をＨＢＴに応用し
た場合、ＩｎＧａＡｓ層上にはその表面荒れのため、絶
縁膜や導電性膜の微細パターンを再現性よく形成するこ
とができないという問題がある。
【００２４】次にこの問題を具体的に説明する。例え
ば、上述したＨＢＴの製造プロセスにおける絶縁膜のパ
ターニングによりダミーエミッタを形成する工程で、図
１７(a) に示すように、表面モホロジーが荒れたｎ+ −
ＩｎＧａＡｓ層２３２ａ上に絶縁膜２４１ａ及び金属層
２４２ａを形成した時、上記ｎ+ −ＩｎＧａＡｓ層の表
面モホロジー荒れの影響を受けて、絶縁膜２４１ａ及び
金属層２４２ａの表面モホロジーも荒れた状態となる。
【００２５】このため該金属層２４２ａ上でレジスト膜
のパターニングを行うと、露光用光線の乱反射等により
上記レジスト膜２０５のパターニング側端面２１５は凸
凹形状になる（図１７(a) ）。そしてさらに上記レジス
ト膜２０５をマスクとして、上記金属層２４２ａ及び絶
縁膜２４１ａをパターニングすると、上記レジスト膜２
０５の側面２１５の凸凹や金属層２４２ａ及び絶縁膜２
４１ａそれ自体の表面モホロジーの荒れのため、パター
ニングされたリフトオフ用金属層２４２や絶縁性ダミー
エミッタ２４１の側端面４２，４１も凸凹状態となり
（図１７(b) ）、微細なダミーエミッタが得られず、結
局微細なエミッタの形成が困難となる。
【００２６】また、上記ＨＢＴの製造方法では、図１１
(d) に示すようにダミーエミッタ２４１上に形成された
これより幅の広いリフトオフ用金属膜２４２のひさし部
分の長さにより、エミッタ２３１とベース電極２２０と
の間隔を決めているが、これにはサイドウォールを用い
る方法もあり、この場合はサイドウォールの形成が困難
となる。
【００２７】以下簡単に説明すると、図１８はこのよう
なサイドウォールを用いたＨＢＴの構造を示し、図中図
１０と同一符号は同一または相当部分を示しており、２
３５はＧａＡｓエミッタ層２３１及びＩｎＧａＡｓエミ
ッタコンタクト層２３２を形成した後これらの層の側面
上に形成されたサイドウォールで、これはエミッタ電極
２３０のパターニング時にはマスクとなり、またデバイ
ス完成後は、ベース電極２２０とエミッタ電極２３０と
の間の絶縁部材、ベース層２２１の、エミッタ２３１と
ベース電極２２０との間の露出部分を被覆し、この部分
での表面再結合電流成分を低減する部材となるものであ
る。
【００２８】このようなＨＢＴにおいては、エミッタコ
ンタクト層２３２となるＩｎＧａＡｓ層の表面モホロジ
ーが劣化している場合、その上に形成されたエミッタ層
及びエミッタコンタクト層のパターニング用レジスト膜
は側面が荒れたものとなり、この結果上記エミッタ層や
エミッタコンタクト層の側壁面上にサイドウォールを良
好に形成することが困難となる。
【００２９】
【発明が解決しようとする課題】以上説明したように、
ＧａＡｓ層上にこれとは格子不整合なＩｎＧａＡｓ層を
成長してなる結晶構造では、ＩｎＧａＡｓ層表面に良好
な表面モホロジーを得ることができず、このような結晶
構造をＨＢＴ等の素子に適用した場合、ＩｎＧａＡｓ層
上での微細パターンの形成が困難となるという問題があ
った。
【００３０】ところで、特開平3-280419号公報には、ｎ
形ＧａＡｓ層上にこれとは格子定数の異なるｎ形ＩｎＧ
ａＡｓ層を成長する方法において、ＩｎＧａＡｓ層の表
面モホロジーの劣化を回避するため、ＩｎＧａＡｓを低
温で成長する方法が示されているが、このような表面モ
ホロジーを向上させるための低温成長では、高温成長に
よる結晶性の良い結晶構造を得ることができず、このた
め半導体層と金属層等とのコンタクト抵抗やシート抵抗
が増大し、しかもコンタクト抵抗やシート抵抗のウエハ
面内でのバラツキも増加してしまうという問題がある。
【００３１】また特開平 4-72740号公報には、ＧａＡｓ
基板上に超格子層を介して金属電極を配置してなるオー
ム性電極において、上記超格子層を、ｎ型Ｉｎx Ｇａ1-
x Ａｓ層とｎ型Ｉｎy Ｇａ1-y Ａｓ層とが交互に積層さ
れ、かつインジウム組成比Ｘ及びＹの両方がＸ＜Ｙの関
係を保ちながらＧａＡｓ基板側から表面側に向けて徐々
に増加し、かつ表面にｎ型Ｉｎy Ｇａ1-y Ａｓ層が位置
する構造として、超格子層中での転位発生を抑え、低抵
抗のオーミック接触を実現したものが示されている。し
かしながら、この公報記載の技術では、超格子層を構成
するｎ型ＩｎxＧａ1-x Ａｓ層とｎ型Ｉｎy Ｇａ1-y Ａ
ｓ層の組成を細かく制御する必要があり、しかも超格子
層では組成が徐々に変化しているため、格子定数差の大
きな界面は存在せず、表面モホロジー劣化を引き起こす
Ｉｎ原子の偏析を効果的に阻止することができるものと
は言えない。
【００３２】また特開昭６３−１８６４１６号公報に
は、Ｓｉ基板上にＧａＡｓ等の電子移動度の高い化合物
半導体層を形成してなる化合物半導体基板において、上
記化合物半導体層を、その層中に該層と基板との界面で
発生した転位の伝播を阻止する、二種類の化合物半導体
層，つまりＩｎ0.3 Ｇａ0.7 Ａｓ層とＧａＡｓ層とを交
互に積層してなる交互層を有する構造とし、かつ該交互
層を構成する各化合物半導体層の膜厚を臨界膜厚以上と
し、これにより化合物半導体層の品質向上を図り、しか
も上記膜厚の増大により再現性の向上をも図ったものが
示されている。しかしながら、上記交互層では、Ｉｎ0.
3 Ｇａ0.7 Ａｓ層よりバンドギャップが大きいＧａＡｓ
層の膜厚が５００オングストロームもあり、上記交互層
のシート抵抗はＧａＡｓ層が介在することによりかなり
高いものとなり、素子特性の向上を図る上では不利であ
る。
【００３３】さらに特開昭６３−１５６３５６号公報に
は、ｐｎｐ型バイポーラトランジスタにおいて、エミッ
タ層でのホールの有効質量を軽減して、動作速度をｎｐ
ｎ型トランジスタ並みに速くするため、エミッタ層を、
格子定数が大きくエネルギーバンドギャップが小さいｐ
−ＩｎＧａＡｓ層と、格子定数が小さくエネルギーバン
ドギャップが大きいｐ−ＧａＡｓ層とを交互に積層して
なるひずみ超格子構造としたものが示されている。
【００３４】しかし、上記ｐ−ＩｎＧａＡｓ層とｐ−Ｇ
ａＡｓ層との積層構造は、ひずみ超格子構造、つまり格
子定数の異なる２つの層が擬似整合状態となっており、
この積層構造には格子定数差を有する界面は存在せず、
表面モホロジー劣化を引き起こすＩｎ原子の偏析を効果
的に阻止することができるものとは言えない。
【００３５】以上説明したようにＧａＡｓ層上にＩｎy
Ｇａ1-y Ａｓ層をエピタキシャル成長してなる従来の結
晶構造では、エピタキシャル層の成長をその表面モホロ
ジーが良好なものとなるよう低温で行うと、コンタクト
抵抗の抵抗率及びシート抵抗の増大、さらにこれらの抵
抗のウエハ面内でのばらつきの増大を招くこととなり、
逆にこれらの増大を避けるためエピタキシャル成長を高
温で行うと、Ｉｎ原子の偏析やＩｎ原子の再脱離による
表面モホロジーの悪化を招くこととなり、ＧａＡｓ層上
でのＩｎＧａＡｓ層の結晶成長は、高性能なＨＢＴを実
現する上で１つの問題となっていた。
【００３６】この発明は上記のような問題点を解消する
ためになされたもので、ＧａＡｓ層上でのＩｎy Ｇａ1-
y Ａｓ層の成長温度を下げることなく、Ｉｎy Ｇａ1-y
Ａｓ層の表面モホロジーを向上することができ、これに
よりＩｎy Ｇａ1-y Ａｓ層を、コンタクト抵抗及びシー
ト抵抗、さらにこれらのウエハ面内でのばらつきを低く
抑えた表面モホロジーの良好なものとできる半導体装置
を得ることを目的とする。
【００３７】また、本発明は、ＧａＡｓエミッタ層上の
ＩｎＧａＡｓエミッタコンタクト層を、エミッタ電極と
の間のコンタクト抵抗、シート抵抗、さらにこれらの抵
抗のウエハ面内でのバラツキを低く抑えた、表面モホロ
ジーの良好なものとでき、微細エミッタを再現性よく形
成できる構造の高性能なＨＢＴ素子を得ることを目的と
する。
【００３８】また、本発明は、ＧａＡｓエミッタ層上の
ＩｎＧａＡｓソース，ドレインコンタクト層を、ソー
ス，ドレイン電極との間のコンタクト抵抗、シート抵
抗、さらにこれらの抵抗のウエハ面内でのバラツキを低
く抑えた、表面モホロジーの良好なものとでき、微細な
ソース，ドレインを再現性よく形成できる構造の高性能
なＨＥＭＴ素子を得ることを目的とする。
【００３９】
【課題を解決するための手段】この発明に係る半導体装
置は、ＧａＡｓ層上にＩｎＧａＡｓ層を結晶成長してな
り、動作電流が上記ＩｎＧａＡｓ層の層厚方向に流れる
積層構造を備え、上記ＩｎＧａＡｓ層を、その内部に、
上記動作電流がトンネル効果によりほとんど通過するよ
う極薄く成長したＧａＡｓ極薄層を、ＧａＡｓ結晶上の
ＩｎＧａＡｓ結晶が擬似整合している状態を保持できる
臨界膜厚以上の所定間隔で数層挿入した構造としたもの
である。
【００４０】この発明は上記半導体装置において、上記
構造のＩｎＧａＡｓ層を、ＧａＡｓ層上にＩｎＧａＡｓ
をＩｎＡｓ混晶比を０から所定値まで徐々に増大させて
その臨界膜厚以上の厚さに成長したＩｎＧａＡｓグレー
ディッド層上に形成したものである。
【００４１】この発明は上記半導体装置において、上記
ＩｎＧａＡｓグレーディッド層をＩｎＡｓ混晶比を０か
ら０．５まで変化させた構造とし、上記ＩｎＧａＡｓ表
面層を、その上に電極が配置されるＩｎＡｓ混晶比０．
５のコンタクト層としたものである。
【００４２】この発明に係るＨＢＴ素子は、単結晶Ｇａ
Ａｓエミッタ層上にＩｎＧａＡｓをＩｎＡｓ混晶比を０
から所定値まで徐々に増大させてその臨界膜厚以上の厚
さに成長したＩｎＧａＡｓグレーディッド層と、該グレ
ーディッド層上にＩｎＧａＡｓをＩｎＡｓ混晶比を上記
所定値のまま変化させずにその臨界膜厚以上の厚さに成
長したＩｎＧａＡｓ表面層とからなる積層構造のエミッ
タコンタクト層を備え、上記ＩｎＧａＡｓ表面層を、そ
の内部に、上記動作電流がトンネル効果によりほとんど
通過するよう極薄く成長したＧａＡｓ極薄層をＩｎＧａ
Ａｓの臨界膜厚以上の所定間隔で数層挿入した構造とし
たものである。
【００４３】この発明に係るＨＥＭＴ素子は、ノンドー
プＧａＡｓ層上にｎ−ＡｌＧａＡｓ層を形成してなり、
該ノンドープＧａＡｓ層表面部分に電子層を有する積層
構造と、上記ＡｌＧａＡｓ層上に形成されたゲート電極
と、該ＡｌＧａＡｓ層のゲート電極両側にｎ−ＧａＡｓ
層を介して形成されたｎ−ＩｎＧａＡｓコンタクト層
と、該各コンタクト層上に形成されたソース及びドレイ
ン電極とを備え、上記ｎ−ＩｎＧａＡｓコンタクト層
を、その内部に、上記動作電流がトンネル効果によりほ
とんど通過するよう極薄く成長したＧａＡｓ極薄層を、
ＩｎＧａＡｓの臨界膜厚以上の所定間隔で数層挿入した
構造としたものである。
【００４４】
【作用】この発明においては、ＧａＡｓ層上に形成され
たＩｎＧａＡｓ層を、その内部にＧａＡｓ極薄層をＩｎ
ＧａＡｓの臨界膜厚以上の所定間隔で数層挿入した構造
としたから、ＩｎＧａＡｓ層の高温成長において顕著と
なるＩｎ原子の偏析，つまりＩｎ原子が成長中のＩｎＧ
ａＡｓ結晶内をその表面側に向かって移動する現象やＩ
ｎ原子の再脱離をＧａＡｓ極薄層により抑制することが
でき、これによりＧａＡｓ層上にＩｎＧａＡｓ層をその
表面モホロジーの悪化を招くことなく高温成長すること
ができる。
【００４５】これにより表面モホロジーが良好で、しか
もコンタクト抵抗及びシート抵抗、さらにこれらのウエ
ハ面内でのばらつきの小さいＩｎＧａＡｓ層をＧａＡｓ
層上に得ることができる。
【００４６】また、ＧａＡｓ極薄層はその厚みを素子の
動作電流のほとんどがトンネル効果により通過する程度
にしているため、上記ＧａＡｓ極薄層をＩｎＧａＡｓ層
中に挿入したことによる抵抗増大をほとんどなくすこと
ができる。
【００４７】この発明においては、ＧａＡｓエミッタ層
上に形成されたＩｎＧａＡｓエミッタコンタクト層を、
その内部にＧａＡｓ極薄層を所定間隔で数層挿入した超
周期構造としたので、ＩｎＧａＡｓエミッタコンタクト
層をその表面モホロジーの悪化を招くことなく高温成長
することができる。
【００４８】このようにエミッタコンタクト層の表面モ
ホロジーが良好であるため、該エミッタコンタクト層上
での絶縁膜や導電膜の微細なパターンを再現性良く形成
することが可能となり、しかもエミッタコンタクト層の
コンタクト抵抗及びシート抵抗の増大が低く抑えられて
いるため、優れた動作特性を有するＨＢＴ素子を歩留り
よく得ることができる。
【００４９】この発明においては、二次元電子ガスを供
給するｎ−ＡｌＧａＡｓ層上にｎ−ＧａＡｓ層を介して
形成したＩｎＧａＡｓソース，ドレインコンタクト層
を、その内部にＧａＡｓ極薄層を所定間隔で数層挿入し
た構造としたので、ＩｎＧａＡｓソース，ドレインコン
タクト層をその表面モホロジーの悪化を招くことなく高
温成長することができ、上記と同様優れた動作特性を有
するＨＥＭＴ素子を歩留りよく得ることができる。
【００５０】
【実施例】
実施例１．図１は本発明の第１の実施例によるＨＢＴ素
子を説明するための外観図であり、図において、１００
は本実施例のＨＢＴ素子で、このＨＢＴ素子１００は、
ＧａＡｓエミッタ層２３１上のエミッタコンタクト層１
３１の表面側部分を、１０オングストローム程度のＧａ
Ａｓ極薄層を４層挿入した超周期構造のＩｎ0.5 Ｇａ0.
5 Ａｓ層により構成している点のみ従来のＨＢＴ素子２
００と異なっている。
【００５１】以下詳述すると、図２は該ＨＢＴ素子を構
成する半導体層の積層構造の詳細を示しており、図中、
２０１ａはLEC ＧａＡｓ基板２０１上に形成されたバッ
ファ層で、上記LEC ＧａＡｓ基板２０１上に厚さ５０オ
ングストロームのｉ−ＧａＡｓ層と厚さ１５０オングス
トロームのＡｌ0.3 Ｇａ0.7 Ａｓ層とを交互に４０回繰
り返し積層してなる厚さ８０００オングストロームの超
格子バッファ層２０１ｂと、該超格子バッファ層２０１
ｂ上に成長してなる厚さ２０００オングストロームのｉ
−ＧａＡｓバッファ層２０１ｃとから構成されている。
【００５２】上記バッファ層２０１ａ上には、不純物濃
度５×１０18cm-3のｎ+ −ＧａＡｓ層２１１、及び不純
物濃度５×１０16cm-3のｎ−ＧａＡｓ層２１２が順次５
０００オングストロームづつ、それぞれコレクタコンタ
クト層及びコレクタ層として形成されており、該ｎ−Ｇ
ａＡｓコレクタ層２１２上には、厚さ８００〜１０００
オングストローム程度，不純物濃度４×１０19cm-3のｐ
+ −ＡｌＧａＡｓベース層２２１が形成されており、そ
のＡｌＡｓの混晶比は層成長方向に０から０．１まで徐
々に変化させてある。
【００５３】また、該ベース層２２１上には、ｎ−Ａｌ
ＧａＡｓ下グレーディッド層３１ａ，ｎ−Ａｌ0.3 Ｇａ
0.7 Ａｓ中間層３１ｂ，及びｎ−ＡｌＧａＡｓ上グレー
ディッド層３１ｃからなるエミッタ層２３１が形成され
ており、さらにその上にはｎ−ＩｎＧａＡｓグレーディ
ッド層３２ａ及びｎ−ＩｎＧａＡｓ超周期構造層３２ｂ
からなるエミッタコンタクト層１３２が形成されてい
る。
【００５４】ここで、上記下グレーディッド層３１ａ
は、ＡｌＧａＡｓをＡｌＡｓ混晶比を０．１から０．３
まで徐々に変化させて厚さ３００オングストロームに成
長したもの、中間層３１ｂはＡｌＧａＡｓをＡｌＡｓ混
晶比を０．３として９００オングストロームの厚さに成
長したもの、上記上グレーディッド層３１ｃはＡｌＧａ
ＡｓをＡｌＡｓ混晶比を０．３から０まで徐々に変化さ
せて厚さ５００オングストロームに成長したものであ
り、上記上，下グレーディッド層３１ａ，３１ｃ及び中
間層３１ｂの不純物Ｓｉの濃度はいずれも５×１０17cm
-3である。
【００５５】さらに上記ｎ−ＩｎＧａＡｓグレーディッ
ド層３２ａは、ＩｎＧａＡｓをＩｎＡｓ混晶比を０から
０．５まで徐々に変化させて厚さ５００オングストロー
ムに成長したもので、その不純物Ｓｉの濃度も５×１０
17から５×１０19cm-3まで連続的に変化させてある。
【００５６】そして、上記超周期構造層３２ｂは、厚さ
５００オングストローム，不純物Ｓｉの濃度５×１０19
cm-3のｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓ層中に、厚さ１０オン
グストローム程度のｎ−ＧａＡｓ極薄層１を９０オング
ストロームの間隔で４層挿入したものである。
【００５７】次に、上記超周期構造のＩｎＧａＡｓ層３
２ｂを分子線エピタキシー法により成長する方法につい
て簡単に説明する。図３に示すように、まず成長室１２
０内のウエハ支持台１２１にＨＢＴ形成用ウエハ１００
ｂを載置し、これをヒータ１２２により所定温度に加熱
する。この状態で、シュラウド１２３内に配置されたＩ
ｎ，Ｇａ，及びＡｓのルツボ１２４ａ〜１２４ｃ、及び
ｎ型不純物Ｓｉのルツボ１２４ｄのシャッタ１２５を開
放して、各元素を分子線の形で蒸発させて上記ウエハ１
００ｂ表面のＧａＡｓ層２３１上に不純物濃度５×１０
19cm-3のｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓ層２を約９０オング
ストローム成長する。その後Ｉｎのルツボ１２４ａのシ
ャッタ１２５を閉めて、ｎ−ＧａＡｓ極薄層１を１０オ
ングストローム程度成長する。
【００５８】その後はｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓ層２と
ＧａＡｓ極薄層１とを交互に成長し、第４層目のＧａＡ
ｓ極薄層１上にＩｎ0.5 Ｇａ0.5 Ａｓ層２を成長したと
ころで、すべてのルツボのシャッタ１２５を閉じて、Ｉ
ｎＧａＡｓ超周期構造層３２ｂを形成する。
【００５９】次に作用効果について説明する。図４〜図
６は本発明のＨＢＴにおける超周期構造のＩｎＧａＡｓ
エミッタコンタクト層の諸特性と、従来のＨＢＴにおけ
るＩｎ0.5 Ｇａ0.5 Ａｓエミッタコンタクト層の諸特性
とを比較して示す図であり、図７(a) はＩｎＧａＡｓ超
周期構造層の特性測定に用いたサンプル１００ａの構
造、図７(b) はＩｎ0.5 Ｇａ0.5Ａｓ層の特性測定に用
いたサンプル２００ａの構造を示している。
【００６０】ここで従来のエミッタコンタクト層の特性
測定用サンプル２００ａは、LEC ＧａＡｓ基板２０１上
に厚さ２０００オングストロームのｉ−ＧａＡｓ層２０
１ｂ、厚さ５００オングストロームのＩｎＧａＡｓグレ
ーディッド層（ＩｎＡｓ混晶比：０〜０．５）３２ａ、
及び厚さ５００オングストロームのＩｎ0.5 Ｇａ0.5Ａ
ｓ層３２を順次成長してなるものである。また本発明の
エミッタコンタクト層の特性測定用サンプル１００ａ
は、上記サンプル２００ａにおけるＩｎ0.5 Ｇａ0.5 Ａ
ｓ層３２に代えて、図２に示すＩｎＧａＡｓ超周期構造
層３２ｂを形成したものである。
【００６１】図４は、ＧａＡｓ層上のＩｎＧａＡｓ層の
成長温度に対する、表面モホロジー、シート抵抗及びそ
のバラツキを示しており、表面モホロジーの荒れの程度
を示す値（ＨＡＺＥ）は、入射レーザ光の乱反射率を入
射光に対して規格化した値であり、この値が小さいほど
良い鏡面を示すものである。また、シート抵抗を示す値
（Ｒs ）は、ＩｎＧａＡｓ層の導電度の逆数であり、ま
たそのウエハ面内ばらつきはその面内分布（ρ／／Ｒs
）により示している。
【００６２】図中、□，○，☆はそれぞれ従来構造のＩ
ｎＧａＡｓ層における表面モホロジー，シート抵抗，及
びシート抵抗のばらつきの測定値、黒塗りの□，○，☆
は本発明の超周期構造のＩｎＧａＡｓ層における表面モ
ホロジー，シート抵抗，及びシート抵抗のばらつきの測
定値を示している。
【００６３】この図４から、本発明の超周期構造のＩｎ
ＧａＡｓ層では、かなり良好な鏡面である，実デバイス
に応用するためのＨＡＺＥ≦１００ｐｐｍの条件が実現
され、しかもシート抵抗及びその面内ばらつきに著しい
増大がないことが分かる。また、本発明の超周期構造の
ＩｎＧａＡｓ層は、従来構造のＩｎＧａＡｓ層を５００
℃で成長したものに劣るところがあるように見えるが、
コンタクト抵抗の値を増加させないことが最も重要であ
り、この点をも含んで考えると最良である（図６参
照）。
【００６４】図８はこのように表面モホロジーが改善さ
れるメカニズムを概念的に示している。図８(a) に示す
ようにＩｎＧａＡｓ層２上にはＩｎ原子１３が偏析して
おり、このＩｎＧａＡｓ層２上にＧａＡｓ極薄層１を形
成することにより、図８(b)に示すようにＩｎＧａＡｓ
層２のＩｎ偏析部分ＸがＩｎ元素を含まないＧａＡｓ極
薄層１に被われることとなり、しかもＧａＡｓ極薄層１
の格子定数がＩｎＧａＡｓの格子定数より小さいため、
上記ＧａＡｓ極薄層１によりＩｎ原子の偏析やＩｎ原子
の表面での再脱離が抑止されるものと考えられる。
【００６５】また、図５にはシート抵抗Ｒs の内容をＨ
ａｌｌ測定にて評価した結果を示している。 Ｒs ＝ρC （Ｓ／ｄ） ρC ＝１／ｑｎe μ Ｓ ：面積（area） ｄ ：エミッタコンタクト層の厚さ（thickness ） ρC ：コンタクト抵抗率（Contact Resistivity ratio
） ｑ ：単位電荷（unit electric charge） ｎe ：単位体積当たりの電子密度（electron density p
er unit volume） μ ：キャリア移動度（carrier mobility） 図５におけるＮs は、単位体積当たりの電子密度ｎe を
単位面積当たりに換算した値で、Ｎs をｄ（＝１０００
オングストローム）で割ればｎe になる。厳密に言う
と、上記エミッタコンタクト層１３２にグレーディッド
層３２ａが含まれるので、Ｉｎ組成変化分に対する校正
が必要である。
【００６６】図５から、本発明の構造のＩｎＧａＡｓ層
では、従来構造のＩｎＧａＡｓ層とほとんど電子密度や
電子移動度に変化がないことが分かる。つまり、Ｉｎy
Ｇａ1-y ＡｓはＧａＡｓに対してバンドギャップが小さ
く、真性キャリア密度が高いことからオーミック電極を
形成する場合有利であり、従って、Ｉｎy Ｇａ1-y Ａｓ
層中にＧａＡｓ極薄層を挿入することはオーミック電極
形成に事実上不利になるが、上記ＧａＡｓ極薄層はその
厚さを動作電流のほとんどが通過する程度にしているた
め、抵抗値をほとんど増加させることなく表面モホロジ
ーを向上できたものと考えらえる。
【００６７】また、図６はエミッタコンタクト層を構成
するＩｎＧａＡｓ層のコンタクト抵抗値を本発明の超周
期構造のものと従来構造のものとで比較したものを示
す。
【００６８】上記抵抗値の測定は、実際のＨＢＴで用い
られるエミッタ金属である、Ｔｉ／Ｍｏ／Ａｕの３層構
造と、最も信頼性の高い高融点金属であるＷＳｉの単一
層構造の２通りで実施した。
【００６９】Ｔｉ／Ｍｏ／Ａｕの場合、コンタクト抵抗
率は成長基板温度５５０℃，６００℃では従来のものと
比較して平均値は若干高めにはなっているが、それぞれ
ばらつき内におさまり、面内ばらつきに対しては非常に
小さく抑えられていることが分かる。
【００７０】ＷＳｉの場合、コンタクト抵抗率が本発明
の結晶構造において最も低い値が得られ、面内ばらつき
も従来値程度に抑えられていることが確認された。
【００７１】ＨＢＴの作製では、このように表面モホロ
ジーを良好にした、ＧａＡｓ結晶上のＩｎＧａＡｓ結晶
において、コンタクト抵抗率を低くすることが最重要な
ポイントであり、実際に製品化する時に用いる高信頼，
高融点金属であるＷＳｉに対して最も低いコンタクト抵
抗率が得られたことにも意味がある。
【００７２】このように本実施例では、エミッタコンタ
クト層としてのｎ−Ｉｎy Ｇａ1-yＡｓ層３２ｂを、そ
の内部に、１０オングストローム程度の膜厚のｎ−Ｇａ
Ａｓ極薄層１を、５００オングストローム当たり５周期
程度挿入した超周期構造としたので、上記ＩｎＧａＡｓ
層３２ｂの表面モホロジーを、そのコンタクト抵抗及び
シート抵抗を増加させたり、それらのウエハ面内でのバ
ラツキを増大させたりすることなく、向上することがで
き、これにより上記エミッタコンタクト層上での微細パ
ターンの形成が可能となり、微細なエミッタ及びエミッ
タ電極の製造を高歩留りで行うことができる。
【００７３】また、コンタクト抵抗も従来のものと同等
以上に低くできるのに加えて、そのウエハ面内での均一
性も向上できるので、ＨＢＴによりＭＭＩＣ（Monolith
ic Microwave IC)を作成する上で非常に有利となる。
【００７４】また上記のような超周期構造を用いること
で、電流増幅率が得られなくなる使用周波数の限界値ｆ
T が８０ＧＨｚ以上の高性能なＨＢＴを再現性よく得ら
れることが確認されている。
【００７５】実施例２．図９は本発明の第２の実施例に
よるＨＥＭＴ素子を説明するための断面図であり、図に
おいて、１０２は本実施例のＨＥＭＴ素子で、その半絶
縁性ＧａＡｓ基板１１１上には、ノンドープＧａＡｓ層
１１２及びｎ−ＡｌＧａＡｓ層１１３が形成されてお
り、上記ノンドープＧａＡｓ層表面部分には電子層（二
次元電子ガス層）（図示せず）が形成されている。また
上記ｎ−ＡｌＧａＡｓ層１１３の中央部分にはアルミか
らなるゲート電極１１６が形成されており、上記ＡｌＧ
ａＡｓ層１１３の、ゲート電極両側には、ｉ−ＧａＡｓ
層１１４を介してＩｎＧａＡｓソース，ドレインコンタ
クト層１３２が形成され、その上にＡｕＧｅからなるソ
ース，ドレイン電極１１５ａ，１１５ｂが形成されてい
る。
【００７６】ここで上記ソース，ドレインコンタクト層
１３２は、上記実施例と同様、ｎ−ＩｎＧａＡｓコンタ
クト層の内部に、動作電流がトンネル効果によりほとん
ど通過するよう極薄く成長した厚さ１０オングストロー
ムのＧａＡｓ極薄層を、ＧａＡｓ結晶上のＩｎＧａＡｓ
結晶の擬似整合状態を保持できる臨界膜厚以上の所定間
隔（９０オングストローム）で４層挿入した超周期構造
となっている。
【００７７】このような構成の本発明の第２の実施例に
おいても、上記実施例と同様、ＩｎＧａＡｓソース，ド
レインコンタクト層１３２をその表面モホロジーの悪化
を招くことなく高温成長することができ、優れた動作特
性を有するＨＥＭＴ素子を歩留りよく得ることができる
効果がある。
【００７８】
【発明の効果】以上のように本発明に係る半導体装置に
よれば、ＧａＡｓ層上に形成されたＩｎＧａＡｓ層を、
その内部にＧａＡｓ極薄層をＩｎＧａＡｓの臨界膜厚以
上の所定間隔で数層挿入した構造としたので、ＩｎＧａ
Ａｓ層の高温成長において顕著となるＩｎ原子の偏析や
Ｉｎ原子の再脱離をＧａＡｓ極薄層により抑制すること
ができ、これによりＧａＡｓ層上にＩｎＧａＡｓ層をそ
の表面モホロジーの悪化を招くことなく高温成長するこ
とができる。この結果、ＧａＡｓ層上でのＩｎyＧａ1-y
Ａｓ層の成長温度を下げることなく、Ｉｎy Ｇａ1-y
Ａｓ層の表面モホロジーを向上することができ、Ｉｎy
Ｇａ1-y Ａｓ層を、コンタクト抵抗及びシート抵抗、さ
らにこれらのウエハ面内でのばらつきを低く抑えた表面
モホロジーの良好なものとできる効果がある。
【００７９】また、ＧａＡｓ極薄層はその厚みを素子の
動作電流のほとんどがトンネル効果により通過する程度
にしているため、上記ＧａＡｓ極薄層をＩｎＧａＡｓ層
中に挿入したことによる抵抗増大をほとんどなくすこと
ができる。
【００８０】またこの発明によれば、ＧａＡｓエミッタ
層上に形成されたＩｎＧａＡｓエミッタコンタクト層
を、その内部にＧａＡｓ極薄層を所定間隔で数層挿入し
た構造としたので、ＩｎＧａＡｓエミッタコンタクト層
をその表面モホロジーの悪化を招くことなく高温成長す
ることができ、優れた動作特性を有するＨＢＴ素子を歩
留りよく得ることができる効果がある。
【００８１】またこの発明によれば、二次元電子ガスを
供給するｎ−ＡｌＧａＡｓ層上にｎ−ＧａＡｓ層を介し
て形成したＩｎＧａＡｓソース，ドレインコンタクト層
を、その内部にＧａＡｓ極薄層を所定間隔で数層挿入し
た構造としたので、ＩｎＧａＡｓソース，ドレインコン
タクト層をその表面モホロジーの悪化を招くことなく高
温成長することができ、上記と同様優れた動作特性を有
するＨＥＭＴ素子を歩留りよく得ることができる効果が
ある。
【図面の簡単な説明】
【図１】この発明の第１の実施例によるＨＢＴ素子の外
観を示す斜視図である。
【図２】上記ＨＢＴ素子を構成する半導体層の積層構造
の詳細を示す断面図である。
【図３】上記ＨＢＴ素子のエミッタコンタクト層を形成
する分子線エピタキシャル装置を説明するための模式図
である。
【図４】上記ＨＢＴ素子のエミッタコンタクト層を構成
する超周期構造のＩｎＧａＡｓ層の表面モホロジー，シ
ート抵抗及びその面内分布の成長基板温度依存性を、従
来構造のＩｎＧａＡｓエミッタコンタクト層のものと比
較して示す図である。
【図５】上記ＨＢＴ素子のＩｎＧａＡｓエミッタコンタ
クト層におけるシートキャリア密度Ｎs ，キャリア移動
度μの成長基板温度依存性を、上記シート抵抗Ｒs とと
もに示す図である。
【図６】上記ＨＢＴ素子のＩｎＧａＡｓエミッタコンタ
クト層におけるコンタクト抵抗率ρｃの成長基板温度依
存性を示す図である。
【図７】本発明の超周期構造のＩｎＧａＡｓ層の諸特性
を測定するためのサンプルの構造、及び従来のＩｎＧａ
Ａｓ層の諸特性を測定するためのサンプルの構造を示す
図である。
【図８】上記ＩｎＧａＡｓ超周期構造層の表面モホロジ
ーが改善されるメカニズムを概念的に示す図である。
【図９】本発明の第２の実施例によるＨＥＭＴ素子の構
成を示す断面図である。
【図１０】従来のＨＢＴ素子の構造を示す斜視図であ
る。
【図１１】従来のＨＢＴ素子の製造方法の主要工程の前
半部分を示す図である。
【図１２】従来のＨＢＴ素子の製造方法の主要工程の後
半部分を示す図である。
【図１３】ＧａＡｓ及びＩｎＡｓの結晶格子とともに、
ＡｌＧａＡｓとＩｎＧａＡｓについて、その格子定数ａ
とエネルギーバンドギャップＥG との関係を説明するた
めの図である。
【図１４】Ｉｎ0.5 Ｇａ1-0.5 Ａｓ層及びＧａＡｓ層の
結晶構造、及びＧａＡｓ層とＩｎＧａＡｓ層が擬似整合
している状態を示す図である。
【図１５】Ｉｎ原子の偏析の状態、及び転位の発生状態
を示す図である。
【図１６】ＧａＡｓ層上のＩｎＧａＡｓ層の臨界膜厚と
ＩｎＡｓ混晶比との関係を示す図である。
【図１７】従来のＨＢＴの製造プロセスにおいてダミー
エミッタを形成する工程での問題を説明するための図で
ある。
【図１８】エミッタに対するベース電極の位置決めにサ
イドウォールを用いたＨＢＴの構造を示す図である。
【符号の説明】 １ ｎ−ＧａＡｓ極薄層 ２ ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓ層 ３１ａ ｎ−ＡｌＧａＡｓ下グレーディッド層 ３１ｂ ｎ−Ａｌ0.3 Ｇａ0.7 Ａｓ中間層 ３１ｃ ｎ−ＡｌＧａＡｓ上グレーディッド層 ３２ａ ｎ−ＩｎＧａＡｓグレーディッド層 ３２ｂ ｎ−ＩｎＧａＡｓ超周期構造層 １００ ＨＢＴ素子 １３２ エミッタコンタクト層 ２０１ LEC ＧａＡｓ基板 ２０１ａ バッファ層 ２０１ｂ 超格子バッファ層 ２０１ｃ ｉ−ＧａＡｓバッファ層 ２１１ コレクタコンタクト層 ２１２ コレクタ層 ２２１ ベース層 ２３１ エミッタ層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年８月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】図１０は従来のＨＢＴの素子構造を模式的
に示しており、図において、２００はＨＢＴ素子で、そ
の液体封止引上げ法（Liquid Encapsulated Czochralsk
i method) により製造されたLEC ＧａＡｓ基板２０１の
上には厚さ１μｍ程度のバッファ層２０１ａを介してコ
レクタコンタクト層２１１が形成され、また該コレクタ
コンタクト層２１１上の中央部分にはコレクタ層２１２
が、その両側にはＡｕＧｅ／Ｎｉ／Ａｕの３層構造から
なるコレクタ電極２１０が形成されている。ここで上記
バッファ層２０１ａは、厚さ８００ｎｍのｉ−ＧａＡｓ
／ＡｌＧａＡｓ超格子層とその上の厚さ２００ｎｍのｉ
−ＧａＡｓ層とから構成されており（図２参照）、また
上記コレクタコンタクト層２１１は厚さ５００ｎｍ，不
純物濃度５×１０18cm-3のｎ+ −ＧａＡｓ層から、さら
に上記コレクタ層２１２は厚さ５００ｎｍ，不純物濃度
５×１０16cm-3のｎ−ＧａＡｓ層から構成されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】２２１は上記コレクタ層２１２上に形成さ
れた厚さ１００ｎｍ，不純物濃度１〜４×１０19cm-3の
ｐ+ −ＡｌＧａＡｓベース層で、その中央部分には不純
物濃度５×１０17cm-3，厚さ１５０ｎｍのｎ−ＡｌＧａ
Ａｓエミッタ層２３１が、その両側には該エミッタ層２
３１から所定距離隔ててＴｉ／Ｎｉ／Ａｕの３層構造の
ベース電極２２０が形成されている。ここで上記ベース
層２２１はＡｌＡｓ混晶比を下面から上面にかけて０か
ら０．１まで徐々に変化させた構造となっており、また
上記エミッタ層２３１は、ＡｌＡｓ混晶比を一旦０．１
から０．３まで徐々に増加させて成長したＡｌＧａＡｓ
層と、その上の所定厚さに成長されたＡｌ0.3 Ｇａ0.7
Ａｓ層と、その上にＡｌＡｓ混晶比を０．３から０まで
徐々に減少させて成長したＡｌＧａＡｓ層とから構成さ
れている（図２参照）。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】また、２３２は上記エミッタ層２３１上に
形成された厚さ１００ｎｍ，不純物濃度４×１０19cm-3
のｎ+ −ＩｎＧａＡｓエミッタコンタクト層、２３０は
該エミッタコンタクト層２３２上に形成された、Ｔｉ／
Ｍｏ／Ａｕの３層構造のエミッタ電極であり、上記エミ
ッタコンタクト層２３２は、ＩｎＡｓ混晶比を下面から
上面にかけて０から０．５まで徐々に増加させた構造と
なっている。このエミッタコンタクト層２３２は、エミ
ッタ層２３１とエミッタ電極２３０とのコンタクト抵抗
を低減させるものであるため、構成材料として、エミッ
タ電極２３０との接触抵抗が低く、しかもシート抵抗の
低いＩｎＧａＡｓが用いられている。なお２０２は上記
コレクタコンタクト層２１１の両側部に上記バッファ層
２０１ａの表面部分に達するよう形成された絶縁領域、
２０３は上記ベース層２２１及びコレクタ層２１２の両
側部に形成された絶縁領域である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】次に製造方法について説明する。図１１
(a) 〜(f) ，図１２(a) 〜(f) は上記ＨＢＴの製造プロ
セスの一例を工程順に示している。まず、ＧａＡｓ基板
２０１上に厚さ１μｍ程度のｉ−ＧａＡｓ層２０１ａを
エピタキシャル成長し、さらにｎ+ −ＧａＡｓ層２１１
及びｎ−ＧａＡｓ層２１２ａをそれぞれ厚さ５００ｎｍ
に順次エピタキシャル成長した後、その上にｐ+ −Ａｌ
ＧａＡｓ層２２１ａをそのＡｌＡｓ混晶比を０から０．
１まで徐々に変化させて厚さ１００ｎｍにエピタキシャ
ル成長する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】その後、所定のパターンを有する第１のレ
ジスト膜２０５ａをマスクとしてプロトン等のイオンを
上記ｎ−ＧａＡｓ層２１２ａとｎ+ −ＧａＡｓ層２１１
の境界まで達するよう注入して絶縁領域２０３を形成し
（図１１(b) ）、続いて第２のレジスト膜２０５ｂをマ
スクとして上記絶縁領域２０３の両側部にプロトン等の
イオンを上記バッファ層２０１ａに達するよう注入して
絶縁領域２０２を形成する（図１１(c) ）。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】その後、上記ベース電極２２０外部のｎ−
ＡｌＧａＡｓグレーディッド層２３１ａ，ｐ+ −ＡｌＧ
ａＡｓ層２２１ａ，及びｎ−ＧａＡｓ層２１２ａを部分
的にエッチングして、該エッチング凹部内にコレクタ電
極２１０を形成する（図１２(e) ）。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】そして最後に全面に表面保護膜２０６を形
成し、そのコレクタ電極２１０上の部分を開口し、さら
に配線層２０７を上記表面保護膜２０６上に形成し、こ
の際上記配線層２０７とコレクタ電極２１０とを上記保
護膜２０６の開口２０６ａを介して接続する（図１２
(f) ）。ここで上記配線層２０７は、コレクタ層２１２
両側の、そのコレクタ電極２１０との接続部分をエアー
ブリッジ配線２０７ａにより接続した構造となってい
る。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】ところで、ＨＢＴを作製する上での１つの
問題は、ｎ−Ａｌy Ｇａ1-y Ａｓ（ｙ：０．１〜０．３
〜０）からなるエミッタ層２３１上，つまりＧａＡｓ層
上のエミッタコンタクト層２３２となるＩｎy Ｇａ1-y
Ａｓグレーディッド層２３２ａの結晶成長プロセスにあ
り、以下このようなＧａＡｓ結晶上にこれとは格子不整
合なＩｎy Ｇａ1-y Ａｓ結晶（ｙ：０〜１．０）をコン
タクト抵抗が十分小さくなるよう所定の膜厚以上に厚く
成長するプロセスにおける問題点について説明する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】図１３(a) 及び(b) はそれぞれＧａＡｓ及
びＩｎＡｓの結晶格子の説明図、また図１３(c) は代表
的なIII-V 族混晶半導体であるＡｌＧａＡｓとＩｎＧａ
Ａｓについて、その格子定数ａとエネルギーバンドギャ
ップＥG との関係を示す図であり、図中１０ａはＡｓ原
子１１とＧａ原子１２とからなる格子定数５．６５３５
オングストロームのＧａＡｓの単位結晶格子（以下Ｇａ
Ａｓ結晶という。）、１０ｂはＡｓ原子１１とＩｎ原子
１３とからなる格子定数６．０５８４オングストローム
のＩｎＡｓの単位結晶格子（以下ＩｎＡｓ結晶とい
う。）である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】ところが、ＩｎＧａＡｓ層は、ＩｎＡｓ混
晶比が１である時の格子定数ａ2 （ＩｎＡｓ結晶）がＧ
ａＡｓ結晶の格子定数ａ1 とは７．２％も違うものであ
るため、一般的にＧａＡｓ層上にＩｎy Ｇａ1-y Ａｓ層
を成長しても、転位（dislocation)の発生により単結晶
を得ることができない。図１４(a) は単結晶Ｉｎ0.5Ｇ
ａ1-0.5 Ａｓ層（格子定数ａ12）２０ａと単結晶ＧａＡ
ｓ層（格子定数ａ1 ）２０ｂとを対比してその結晶構造
を概念的に示している。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】一方、ＩｎＧａＡｓの結晶成長において
は、Ｉｎ原子の偏析（segregation)，つまりＩｎＧａＡ
ｓ結晶中のＩｎ原子が表面側へ抜け出す現象（図１５
(a) ）やＩｎ原子の再脱離が生じ、結晶欠陥が生じる。
このような結晶欠陥は上記転位を発生しやすくしている
と考えられており、ＧａＡｓと格子不整合なＩｎy Ｇａ
1-y Ａｓの膜厚が臨界膜厚Ｔ0 を越えると、上記結晶欠
陥が転位の発生源となって転位２２が発生し、ＧａＡｓ
及びＩｎＧａＡｓの結晶が歪み緩和される。この結果図
１５(b) に示すように、ＧａＡｓ層２０ａ上に成長した
Ｉｎy Ｇａ1-y Ａｓ層２１ｂの臨界膜厚Ｔ0 を越えた部
分２１ｂ1 では、擬似整合な状態がくずれて、ＩｎＧａ
Ａｓの成長は多結晶あるいは非晶質の状態で行われる。
またこのような結晶状態での成長ではＩｎ原子の偏析や
Ｉｎ原子の再脱離が顕著となり、ＩｎＧａＡｓ層表面に
良好な表面モホロジーを得ることができなくなる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】次にこの問題を具体的に説明する。例え
ば、上述したＨＢＴの製造プロセスにおける絶縁膜のパ
ターニングによりダミーエミッタを形成する工程で、図
１７(a) に示すように、表面モホロジーが荒れたｎ+ −
ＩｎＧａＡｓ層２３２ａ上に絶縁膜２４１ａ及び金属層
２４２ａを形成した時、上記ｎ+ −ＩｎＧａＡｓ層２３
２ａの表面モホロジー荒れの影響を受けて、絶縁膜２４
１ａ及び金属層２４２ａの表面モホロジーも荒れた状態
となる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】しかし、上記ｐ−ＩｎＧａＡｓ層とｐ−Ｇ
ａＡｓ層との積層構造は、ひずみ超格子構造、つまり格
子定数の異なる２つの層が擬似整合状態となっており、
この積層構造は、格子不整合状態の積層構造における表
面モホロジー劣化を回避できるものではない。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】
【実施例】 実施例１．図１は本発明の第１の実施例によるＨＢＴ素
子を説明するための外観図であり、図において、１００
は本実施例のＨＢＴ素子で、このＨＢＴ素子１００は、
ＧａＡｓエミッタ層２３１上のエミッタコンタクト層１
３２の表面側部分を、１０オングストローム程度のＧａ
Ａｓ極薄層を４層挿入した超周期構造のＩｎ0.5 Ｇａ0.
5 Ａｓ層により構成している点のみ従来のＨＢＴ素子２
００と異なっている。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正内容】
【００５２】上記バッファ層２０１ａ上には、不純物濃
度５×１０18cm-3のｎ+ −ＧａＡｓ層２１１、及び不純
物濃度５×１０16cm-3のｎ−ＧａＡｓ層２１２が順次５
０００オングストロームづつ、それぞれコレクタコンタ
クト層及びコレクタ層として形成されており、該ｎ−Ｇ
ａＡｓコレクタ層２１２上には、厚さ４００〜１０００
オングストローム程度，不純物濃度１〜４×１０19cm-3
のｐ+ −ＡｌＧａＡｓベース層２２１が形成されてお
り、そのＡｌＡｓの混晶比は層成長方向に０から０．１
まで徐々に変化させてある。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正内容】
【００５５】さらに上記ｎ−ＩｎＧａＡｓグレーディッ
ド層３２ａは、ＩｎＧａＡｓをＩｎＡｓ混晶比を０から
０．５まで徐々に変化させて厚さ５００オングストロー
ムに成長したもので、その不純物Ｓｉの濃度も５×１０
17から４×１０19cm-3まで連続的に変化させてある。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】そして、上記超周期構造層３２ｂは、厚さ
５００オングストローム，不純物Ｓｉの濃度５×１０19
cm-3のｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓ層２中に、厚さ１０オ
ングストローム程度のｎ−ＧａＡｓ極薄層１を９０オン
グストロームの間隔で４層挿入したものである。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正内容】
【００５７】次に、上記超周期構造のＩｎＧａＡｓ層３
２ｂを分子線エピタキシー法により成長する方法につい
て簡単に説明する。図３に示すように、まず成長室１２
０内のウエハ支持台１２１にＨＢＴ形成用ウエハ１００
ｂを載置し、これをヒータ１２２により所定温度に加熱
する。そして、上記シュラウド１２３内に配置されたｐ
型不純物Ｂｅのルツボ１２４ｅのシャッタ１２５を閉じ
た状態で、シュラウド１２３内に配置されたＩｎ，Ｇ
ａ，及びＡｓのルツボ１２４ａ〜１２４ｃ、及びｎ型不
純物Ｓｉのルツボ１２４ｄのシャッタ１２５を開放し
て、各元素を分子線の形で蒸発させて上記ウエハ１００
ｂ表面のＧａＡｓ層２３１上に不純物濃度４×１０19cm
-3のｎ−Ｉｎ0.5 Ｇａ0.5Ａｓ層２を約９０オングスト
ローム成長する。その後Ｉｎのルツボ１２４ａのシャッ
タ１２５を閉めて、ｎ−ＧａＡｓ極薄層１を１０オング
ストローム程度成長する。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正内容】
【００５８】その後はｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓ層２と
ＧａＡｓ極薄層１とを交互に成長し、第４層目のＧａＡ
ｓ極薄層１上にＩｎ0.5 Ｇａ0.5 Ａｓ層２を成長したと
ころで、すべてのルツボのシャッタ１２５を閉じて、Ｉ
ｎＧａＡｓ超周期構造層３２ｂを形成する。なお、上記
超周期構造のＩｎＧａＡｓ層３２ｂの成長膜にはこの層
３２ｂがｐ型半導体層を含んでいないため、上記ルツボ
１２４ｅのシャッタは常に閉じた状態としておく。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正内容】
【００５９】次に作用効果について説明する。図４〜図
６は本発明のＨＢＴにおける超周期構造のＩｎＧａＡｓ
エミッタコンタクト層の諸特性と、従来のＨＢＴにおけ
るＩｎ0.5 Ｇａ0.5 Ａｓエミッタコンタクト層の諸特性
とを比較して示す図であり、図７(a) は本発明のエミッ
タコンタクト層の特性測定に用いたサンプル１００ａの
構造、図７(b) は従来のエミッタコンタクト層の特性測
定に用いたサンプル２００ａの構造を示している。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正内容】
【００６１】図４は、ＧａＡｓ層上のＩｎＧａＡｓ層の
成長温度に対する、表面モホロジー、シート抵抗及びそ
のバラツキを示しており、表面モホロジーの荒れの程度
を示す値（ＨＡＺＥ）は、入射レーザ光の乱反射率を入
射光に対して規格化した値であり、この値が小さいほど
良い鏡面を示すものである。また、シート抵抗を示す値
（Ｒs ）は、ＩｎＧａＡｓ層の導電度の逆数であり、ま
たそのウエハ面内ばらつきはその標準偏差のと平均値
（／Ｒs ）とにより、シート抵抗のその面内分布（ρ／
／Ｒs ）として示している。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正内容】
【００６２】図４では、□，○，☆はそれぞれ従来構造
のＩｎＧａＡｓ層における表面モホロジー，シート抵
抗，及びシート抵抗のばらつきの測定値、黒塗りの□，
○，☆は本発明の超周期構造のＩｎＧａＡｓ層における
表面モホロジー，シート抵抗，及びシート抵抗のばらつ
きの測定値を示している。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正内容】
【００６３】この図４から、本発明の超周期構造のＩｎ
ＧａＡｓ層では、かなり良好な鏡面である，実デバイス
に応用するためのＨＡＺＥ≦１００ｐｐｍの条件が成長
温度４５０℃で実現され、しかもシート抵抗及びその面
内ばらつきに著しい増大がないことが分かる。また、本
発明の超周期構造のＩｎＧａＡｓ層は、従来構造のＩｎ
ＧａＡｓ層を４００℃で成長したものに劣るところがあ
るように見えるが、コンタクト抵抗の値を増加させない
ことが最も重要であり、この点をも含んで考えると最良
である（図６参照）。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正内容】
【００６５】また、図５にはシート抵抗Ｒs の内容をＨ
ａｌｌ測定にてＩｎＧａＡｓ層の成長温度別に評価した
結果を示している。図５では、□，☆，○はそれぞれ従
来構造のＩｎＧａＡｓ層における電子密度，キャリア移
動度，シート抵抗、黒塗りの□，☆，○は本発明の超周
期構造のＩｎＧａＡｓ層における電子密度，キャリア移
動度，シート抵抗である。 Ｒs ＝ρC （ｄ／Ｓ） ρC ＝１／ｑ（ｎ e μ e ） Ｓ ：面積（area） ｄ ：エミッタコンタクト層の厚さ（thickness ） ρC ：コンタクト抵抗率（Contact Resistivity ratio
） ｑ ：単位電荷（unit electric charge） ｎ e ：単位体積当たりの電子密度（electron density p
er unit volume） μ e ：キャリア移動度（carrier mobility） 図５におけるＮs は、単位体積当たりの電子密度ｎ e を
単位面積当たりに換算した値である。厳密に言うと、上
記エミッタコンタクト層１３２にグレーディッド層３２
ａが含まれるので、Ｉｎ組成変化分に対する校正が必要
である。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正内容】
【００６７】また、図６はエミッタコンタクト層を構成
するＩｎＧａＡｓ層のコンタクト抵抗値をＩｎＧａＡｓ
層の成長温度別に本発明の超周期構造のものと従来構造
のものとで比較している。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正内容】
【００６８】上記抵抗値の測定は、実際のＨＢＴで用い
られるエミッタ金属である、Ｔｉ／Ｍｏ／Ａｕの３層構
造と、最も信頼性の高い高融点金属であるＷＳｉの単一
層構造の２通りで実施した。図６では、○，□はそれぞ
れ従来構造のＩｎＧａＡｓ層とＷＳｉ層，Ｔｉ／Ｍｏ／
Ａｕ層とのコンタクト抵抗、黒塗りの○，□はそれぞれ
本発明の越周期構造のＩｎＧａＡｓ層とＷＳｉ層，Ｔｉ
／Ｍｏ／Ａｕ層とのコンタクト抵抗を示している。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正内容】
【００６９】Ｔｉ／Ｍｏ／Ａｕの場合、コンタクト抵抗
率は成長基板温度４５０℃，５００℃では従来のものと
比較して平均値は若干高めにはなっているが、それぞれ
ばらつき内におさまり、面内ばらつきに対しては非常に
小さく抑えられていることが分かる。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正内容】
【００７０】ＷＳｉの場合、測定温度の範囲（３００〜
５００℃）内でコンタクト抵抗率が本発明の結晶構造に
おいて最も低い値が得られ、面内ばらつきも従来値程度
に抑えられていることが確認された。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正内容】
【００７５】実施例２．図９は本発明の第２の実施例に
よるＨＥＭＴ素子を説明するための断面図であり、図に
おいて、１０２は本実施例のＨＥＭＴ素子で、その半絶
縁性ＧａＡｓ基板１１１上には、ノンドープＧａＡｓ層
１１２及びｎ−ＡｌＧａＡｓ層１１３が形成されてお
り、上記ノンドープＧａＡｓ層表面部分には電子層（二
次元電子ガス層）（図示せず）が形成されている。また
上記ｎ−ＡｌＧａＡｓ層１１３の中央部分にはアルミか
らなるゲート電極１１６が形成されており、上記ＡｌＧ
ａＡｓ層１１３の、ゲート電極両側には、ｎ−ＧａＡｓ
層１１４を介してＩｎＧａＡｓソース，ドレインコンタ
クト層１３２が形成され、その上にＡｕＧｅからなるソ
ース，ドレイン電極１１５ａ，１１５ｂが形成されてい
る。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正内容】
【００７７】このような構成の本発明の第２の実施例に
おいても、上記実施例と同様、ＩｎＧａＡｓソース，ド
レインコンタクト層１３２をその表面モホロジーの悪化
を招くことなく高温成長することができ、優れた動作特
性を有するＨＥＭＴ素子を歩留りよく得ることができる
効果がある。このようなコンタクト層の構造は、pseudo
morphic 系のＨＥＭＴやＭＥＳＦＥＴ等のオーミックコ
ンタクト層すべてに応用できることは言うまでもない。
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正３６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正３７】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正３８】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正３９】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
【手続補正４０】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
【手続補正４１】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
【手続補正４２】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】
【手続補正４３】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正内容】
【図１５】
【手続補正４４】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正内容】
【図１８】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/06 29/205 21/331 29/73 29/804 7376−4Ｍ Ｈ０１Ｌ 29/80 Ａ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ＧａＡｓ層上にＩｎＧａＡｓ層を成長し
    てなる積層構造を有し、動作電流が上記積層構造中をＩ
    ｎＧａＡｓ層の層厚方向に流れるよう構成した半導体装
    置において、 上記ＩｎＧａＡｓ層を、 その内部に、上記動作電流がトンネル効果によりほとん
    ど通過するよう極薄く成長したＧａＡｓ極薄層を、Ｇａ
    Ａｓ結晶上のＩｎＧａＡｓ結晶が擬似整合な状態を保持
    できる臨界膜厚以上の所定間隔で数層挿入した構造とし
    たものであることを特徴とする半導体装置。
  2. 【請求項２】 ＧａＡｓ層上にＩｎＧａＡｓをＩｎＡｓ
    の混晶比を０から所定値まで徐々に増大させて、ＧａＡ
    ｓ結晶上のＩｎＧａＡｓ結晶が擬似整合な状態を保持で
    きる臨界膜厚以上の所定厚さに成長したＩｎＧａＡｓグ
    レーディッド層と、該グレーディッド層上にＩｎＧａＡ
    ｓをＩｎＡｓの混晶比を上記所定値のまま変化させずに
    上記臨界膜厚以上の所定厚さに成長した、その表面上に
    絶縁性膜あるいは導電性膜が形成されるＩｎＧａＡｓ表
    面層とからなる積層構造を有し、動作電流が上記積層構
    造中をＩｎＧａＡｓ層の層厚方向に流れるよう構成した
    半導体装置において、 上記ＩｎＧａＡｓ表面層を、 その内部に、上記動作電流がトンネル効果によりほとん
    ど通過するよう極薄く成長したＧａＡｓ極薄層を、Ｇａ
    Ａｓ結晶上のＩｎＧａＡｓ結晶が擬似整合な状態を保持
    できる臨界膜厚以上の所定間隔で数層挿入した構造とし
    たことを特徴とする半導体装置。
  3. 【請求項３】 ＧａＡｓエミッタ層上にＩｎＧａＡｓを
    ＩｎＡｓ混晶比を０から所定値まで徐々に増大させて、
    ＧａＡｓ結晶上のＩｎＧａＡｓ結晶が擬似整合な状態を
    保持できる臨界膜厚以上の厚さに成長したＩｎＧａＡｓ
    グレーディッド層と、該グレーディッド層上にＩｎＧａ
    ＡｓをＩｎＡｓ混晶比を上記所定値のまま変化させずに
    上記臨界膜厚以上の厚さに成長したＩｎＧａＡｓ表面層
    とからなる積層構造のエミッタコンタクト層を備えたＨ
    ＢＴ素子において、 上記ＩｎＧａＡｓ表面層を、 その内部に、上記動作電流がトンネル効果によりほとん
    ど通過するよう極薄く成長したＧａＡｓ極薄層を、上記
    臨界膜厚以上の所定間隔で数層挿入した構造としたこと
    を特徴とするＨＢＴ素子。
  4. 【請求項４】 ノンドープＧａＡｓ層上にｎ−ＡｌＧａ
    Ａｓ層を形成してなり、該ノンドープＧａＡｓ層表面部
    分に電子層を有する積層構造と、上記ＡｌＧａＡｓ層上
    に形成されたゲート電極と、該ＡｌＧａＡｓ層のゲート
    電極両側にｎ−ＧａＡｓ層を介して形成されたｎ−Ｉｎ
    ＧａＡｓコンタクト層と、該各コンタクト層上に形成さ
    れたソース及びドレイン電極とを備えたＨＥＭＴ素子に
    おいて、 上記ｎ−ＩｎＧａＡｓコンタクト層を、 その内部に、上記動作電流がトンネル効果によりほとん
    ど通過するよう極薄く成長したＧａＡｓ極薄層を、Ｇａ
    Ａｓ結晶上のＩｎＧａＡｓ結晶が擬似整合状態を保持で
    きる臨界膜厚以上の所定間隔で数層挿入した構造とした
    ことを特徴とするＨＥＭＴ素子。
JP5107917A 1993-05-10 1993-05-10 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子 Pending JPH06318606A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5107917A JPH06318606A (ja) 1993-05-10 1993-05-10 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子
US08/190,892 US5459331A (en) 1993-05-10 1994-02-03 Semiconductor device, heterojunction bipolar transistor, and high electron mobility transistor
EP94106749A EP0624907A3 (en) 1993-05-10 1994-04-29 Semiconductor device heterojunction bipolar transistor and transistor with high electron speed.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5107917A JPH06318606A (ja) 1993-05-10 1993-05-10 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子

Publications (1)

Publication Number Publication Date
JPH06318606A true JPH06318606A (ja) 1994-11-15

Family

ID=14471332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5107917A Pending JPH06318606A (ja) 1993-05-10 1993-05-10 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子

Country Status (3)

Country Link
US (1) US5459331A (ja)
EP (1) EP0624907A3 (ja)
JP (1) JPH06318606A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825796A (en) 1996-09-25 1998-10-20 Picolight Incorporated Extended wavelength strained layer lasers having strain compensated layers
US5719895A (en) * 1996-09-25 1998-02-17 Picolight Incorporated Extended wavelength strained layer lasers having short period superlattices
US5719894A (en) * 1996-09-25 1998-02-17 Picolight Incorporated Extended wavelength strained layer lasers having nitrogen disposed therein
TW365069B (en) * 1997-08-27 1999-07-21 Nat Science Council Syntonic penetrative transistor component of long-period GaInAs/AlInAs superlattice
US6118136A (en) * 1998-07-31 2000-09-12 National Science Council Of Republic Of China Superlatticed negative-differential-resistance functional transistor
US6031256A (en) * 1999-01-05 2000-02-29 National Science Council Of Republic Of China Wide voltage operation regime double heterojunction bipolar transistor
GB2358959B (en) * 1999-10-07 2002-01-16 Win Semiconductors Corp Metamorphic heterojunction bipolar transistor having material structure for low cost fabrication on large size gallium arsenide wafers
CN112803240B (zh) * 2021-01-15 2022-06-21 陕西科技大学 一种InGaAs/AlGaAs阱垒外延层结构的优化方法及其应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2225207B1 (ja) * 1973-04-16 1978-04-21 Ibm
JPS6211221A (ja) * 1985-07-08 1987-01-20 Sharp Corp 分子線エピタキシヤル成長方法
JPS63156356A (ja) * 1986-12-20 1988-06-29 Fujitsu Ltd ｐｎｐ型バイポ−ラトランジスタ
JPH07107895B2 (ja) * 1987-01-28 1995-11-15 シャープ株式会社 化合物半導体基板
JPH01120061A (ja) * 1987-11-02 1989-05-12 Fujitsu Ltd 半導体装置の製造方法
JP2690922B2 (ja) * 1987-12-25 1997-12-17 株式会社日立製作所 共鳴トンネリング素子
US5146295A (en) * 1988-03-29 1992-09-08 Omron Tateisi Electronic Co. Semiconductor light emitting device having a superlattice buffer layer
JPH02199825A (ja) * 1989-01-27 1990-08-08 Nec Corp 電極の製造方法
JP3116954B2 (ja) * 1990-03-28 2000-12-11 株式会社東芝 化合物半導体薄膜の成長方法
JPH0469922A (ja) * 1990-07-10 1992-03-05 Kyocera Corp 半導体装置
JPH0472740A (ja) * 1990-07-13 1992-03-06 Nec Corp オーム性電極
JP2919581B2 (ja) * 1990-08-31 1999-07-12 三洋電機株式会社 速度変調トランジスタ
JPH04177737A (ja) * 1990-11-09 1992-06-24 Sumitomo Electric Ind Ltd 電界効果トランジスタ
US5166766A (en) * 1991-10-15 1992-11-24 United Technologies Corporation Thick transparent semiconductor substrate heterojunction acoustic charge transport multiple quantum well spatial light modulator
US5283444A (en) * 1992-07-24 1994-02-01 United Technologies Corporation Increased well depth hact using a strained layer superlattice

Also Published As

Publication number Publication date
EP0624907A2 (en) 1994-11-17
EP0624907A3 (en) 1995-05-03
US5459331A (en) 1995-10-17

Similar Documents

Publication Publication Date Title
US7531397B2 (en) Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward <1-100> and <11-20> directions relative to {0001} crystal planes
JP3428962B2 (ja) ＧａＮ系高移動度トランジスタ
US6765242B1 (en) Npn double heterostructure bipolar transistor with ingaasn base region
WO2001061733A2 (en) Double recessed transistor
JPH03266439A (ja) ３―５族化合物半導体ヘテロ構造基板および３―５族化合物ヘテロ構造半導体装置
JP3449116B2 (ja) 半導体装置
US5952672A (en) Semiconductor device and method for fabricating the same
US20070029640A1 (en) III- V group compound semiconductor device
JPH11297713A (ja) 電界効果トランジスタ
JPH05160161A (ja) 高電子移動度トランジスタ
US5104825A (en) Method of producing a semiconductor device
JPH06318606A (ja) 半導体装置，並びにｈｂｔ素子及びｈｅｍｔ素子
US7030462B2 (en) Heterojunction bipolar transistor having specified lattice constants
US5773853A (en) Compound semiconductor device
TW202201798A (zh) 半導體結構及具有半導體結構的高電子遷移率電晶體裝置
JPH0793428B2 (ja) 半導体装置及びその製造方法
JP2002043333A (ja) 化合物半導体装置
JP2530496B2 (ja) 半導体ヘテロ構造およびその製造方法
JPH08241896A (ja) ヘテロ接合バイポーラトランジスタ（ｈｂｔ）
JP2808671B2 (ja) 電界効果トランジスタ
JP2980630B2 (ja) 化合物半導体装置
JP4794022B2 (ja) 半導体装置
EP0690511A1 (en) Compound semiconductor device and its manufacturing method
JP3131929B2 (ja) 炭素添加化合物半導体結晶成長方法
JPH08250711A (ja) 化合物半導体装置