JPH08250711A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH08250711A JPH08250711A JP5074195A JP5074195A JPH08250711A JP H08250711 A JPH08250711 A JP H08250711A JP 5074195 A JP5074195 A JP 5074195A JP 5074195 A JP5074195 A JP 5074195A JP H08250711 A JPH08250711 A JP H08250711A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- alloy
- semiconductor
- alloy layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 化合物半導体装置のショットキー電極、オー
ミック電極の信頼性、電気的特性の向上と製造歩留りの
向上を図る。 【構成】 化合物半導体装置において、III −Ｖ族化合
物半導体層からなるショットキーコンタクト層２０３、
あるいはオーミックコンタクト層２０９と電極金属との
界面、すなわち金属・半導体界面に、Ｐｔ等の高融点金
属とＶ族元素の合金層２０２、ＰｔとＰｔ以外の他の高
融点金属との合金層が所定の寸法、所定の組成で形成さ
れている。またこれら界面の合金層の粒径が２０ｎｍ以
上である構造、および単結晶合金層を用いた構造のオー
ミック電極を用いた半導体装置である。
ミック電極の信頼性、電気的特性の向上と製造歩留りの
向上を図る。 【構成】 化合物半導体装置において、III −Ｖ族化合
物半導体層からなるショットキーコンタクト層２０３、
あるいはオーミックコンタクト層２０９と電極金属との
界面、すなわち金属・半導体界面に、Ｐｔ等の高融点金
属とＶ族元素の合金層２０２、ＰｔとＰｔ以外の他の高
融点金属との合金層が所定の寸法、所定の組成で形成さ
れている。またこれら界面の合金層の粒径が２０ｎｍ以
上である構造、および単結晶合金層を用いた構造のオー
ミック電極を用いた半導体装置である。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体装置の構造
に関し、特に化合物半導体装置の電極構造に関する。
に関し、特に化合物半導体装置の電極構造に関する。
【０００２】
【従来の技術】ＧａＡｓを基板結晶としたデバイスに続
いて、ＩｎＰを基板結晶としたデバイス応用の需要の増
大、あるいは新材料の開発により、化合物半導体装置の
構造上に不可欠なメタル／半導体結晶の構造においても
さまざまな材料の組み合わせが試みられている。オーミ
ック電極としては抵抗が低いこと、ショットキー電極と
しては障壁エネルギの高いことが要求されるが、ともに
熱安定性の優れていることが半導体装置の信頼性を含む
特性において、重要な事柄となる。
いて、ＩｎＰを基板結晶としたデバイス応用の需要の増
大、あるいは新材料の開発により、化合物半導体装置の
構造上に不可欠なメタル／半導体結晶の構造においても
さまざまな材料の組み合わせが試みられている。オーミ
ック電極としては抵抗が低いこと、ショットキー電極と
しては障壁エネルギの高いことが要求されるが、ともに
熱安定性の優れていることが半導体装置の信頼性を含む
特性において、重要な事柄となる。
【０００３】高電子移動度トランジスタ（ＨＥＭＴ）や
ＭＥＳＦＥＴなどのように、III −Ｖ族化合物半導体層
とゲート金属材料との間に形成されるショットキー接合
をゲートに用いる電界効果トランジスタにおいては、素
子特性と信頼性の観点から、十分に高いショットキー障
壁を有しかつ熱的ストレスに対して安定なショットキー
ゲートが要求されるが、これを実現するため、図８
（ａ）に示すように２ｎｍから６ｎｍ程度の厚さの薄い
Ｐｔ層３０２をゲート電極３０１の最下層に用い、この
Ｐｔ層３０２を熱処理により半導体層２０内に拡散させ
てゲートを形成するという方法が用いられている。この
場合、図８（ｂ）に示すようにＰｔは熱処理により拡散
前の厚さの約２倍の深さまで拡散し、化合物半導体を構
成しているＶ族元素と熱的に安定な化合物３１２を形成
する。その結果、このＰｔ−Ｖ族化合物（Ｐｔ−Ｖ合金
層）３１２と半導体２０３との間にショットキー接合が
形成されることになり、半導体層２０３の上ではなく半
導体層２０３の中に埋め込まれたショットキーゲートが
できる。すなわちＰｔ−Ｖ合金層３１２の領域は、熱処
理前の金属・半導体界面よりも下に埋め込まれて形成さ
れることとなる。
ＭＥＳＦＥＴなどのように、III −Ｖ族化合物半導体層
とゲート金属材料との間に形成されるショットキー接合
をゲートに用いる電界効果トランジスタにおいては、素
子特性と信頼性の観点から、十分に高いショットキー障
壁を有しかつ熱的ストレスに対して安定なショットキー
ゲートが要求されるが、これを実現するため、図８
（ａ）に示すように２ｎｍから６ｎｍ程度の厚さの薄い
Ｐｔ層３０２をゲート電極３０１の最下層に用い、この
Ｐｔ層３０２を熱処理により半導体層２０内に拡散させ
てゲートを形成するという方法が用いられている。この
場合、図８（ｂ）に示すようにＰｔは熱処理により拡散
前の厚さの約２倍の深さまで拡散し、化合物半導体を構
成しているＶ族元素と熱的に安定な化合物３１２を形成
する。その結果、このＰｔ−Ｖ族化合物（Ｐｔ−Ｖ合金
層）３１２と半導体２０３との間にショットキー接合が
形成されることになり、半導体層２０３の上ではなく半
導体層２０３の中に埋め込まれたショットキーゲートが
できる。すなわちＰｔ−Ｖ合金層３１２の領域は、熱処
理前の金属・半導体界面よりも下に埋め込まれて形成さ
れることとなる。
【０００４】最近の目ざましい開発により、各種の化合
物半導体結晶に対してショットキー電極やオーミック電
極等の有効な電極が提供されてきている。たとえば、Ｉ
ｎＰを基板とするデバイスの多くは、ＩｎＰに格子整合
するＩｎＧａＡｓ、ＩｎＡｌＡｓなど、Ａｓを含む半導
体結晶がＩｎＰ基板の上にエピタキシャル成長により形
成され、このＩｎＧａＡｓやＩｎＡｌＡｓなどが金属と
接触する。図８に示したショットキーゲートの場合で
は、ＩｎＡｌＡｓがショットキーコンタクト層２０３と
して代表的である。またオーミックコンタクト層として
はＩｎＧａＡｓ層が代表的であるが、オーミックコンタ
クトの場合も接合面にＰｔの薄層を用いることにより、
低抵抗で比較的熱的に安定なオーミック電極が供給でき
てきつつある。これは、接合部に形成されるＰｔＡｓ2
という安定な合金層ができるからと考えられる。このＰ
ｔは薄いことが要求される。Ｐｔは半導体層へのオーミ
ック電極材料の不必要な拡散を制御できるためにバリア
メタルとして用いられる。しかし、化合物半導体装置の
高周波化等の高性能化のためにはさらにオーミックコン
タクトの低抵抗化が必要である。またこれら従来のオー
ミック電極は信頼性評価の結果、同じ工程で作成された
ものでも、ロット間のバラツキが生じ、同一ロット内で
もウェハ相互でバラツキが生じることがあった。さらに
同一ウェハ内においても、場所により高抵抗化するなど
のバラツキが存在することがあり、また金属・半導体界
面の不安定に起因する劣化が生じ、結果的に歩留まりが
悪い場合があった。
物半導体結晶に対してショットキー電極やオーミック電
極等の有効な電極が提供されてきている。たとえば、Ｉ
ｎＰを基板とするデバイスの多くは、ＩｎＰに格子整合
するＩｎＧａＡｓ、ＩｎＡｌＡｓなど、Ａｓを含む半導
体結晶がＩｎＰ基板の上にエピタキシャル成長により形
成され、このＩｎＧａＡｓやＩｎＡｌＡｓなどが金属と
接触する。図８に示したショットキーゲートの場合で
は、ＩｎＡｌＡｓがショットキーコンタクト層２０３と
して代表的である。またオーミックコンタクト層として
はＩｎＧａＡｓ層が代表的であるが、オーミックコンタ
クトの場合も接合面にＰｔの薄層を用いることにより、
低抵抗で比較的熱的に安定なオーミック電極が供給でき
てきつつある。これは、接合部に形成されるＰｔＡｓ2
という安定な合金層ができるからと考えられる。このＰ
ｔは薄いことが要求される。Ｐｔは半導体層へのオーミ
ック電極材料の不必要な拡散を制御できるためにバリア
メタルとして用いられる。しかし、化合物半導体装置の
高周波化等の高性能化のためにはさらにオーミックコン
タクトの低抵抗化が必要である。またこれら従来のオー
ミック電極は信頼性評価の結果、同じ工程で作成された
ものでも、ロット間のバラツキが生じ、同一ロット内で
もウェハ相互でバラツキが生じることがあった。さらに
同一ウェハ内においても、場所により高抵抗化するなど
のバラツキが存在することがあり、また金属・半導体界
面の不安定に起因する劣化が生じ、結果的に歩留まりが
悪い場合があった。
【０００５】
【発明が解決しようとする課題】このように金属と半導
体の界面に関しては未開発な問題が多く、各種半導体デ
バイスの設計要求に適合し、かつ信頼性の高いショット
キー電極、オーミック電極を得るのが困難であるという
のが現状である。
体の界面に関しては未開発な問題が多く、各種半導体デ
バイスの設計要求に適合し、かつ信頼性の高いショット
キー電極、オーミック電極を得るのが困難であるという
のが現状である。
【０００６】たとえば、上記図８に示した方法でショッ
トキーゲートを形成する場合、ゲート電極部最下層のＰ
ｔ層３０２の厚さを１ｎｍ以下の精度で制御して形成す
ることは難しく、また、２ｎｍ程度の厚さにしようとす
ると、一様ではなく島状に分布してしまうおそれが非常
に高い。さらには、半導体層へのＰｔの拡散が不均一に
起こることもある。そのため、図８（ｂ）に示すような
Ｐｔ−Ｖ合金層３１２がショットキーコンタクト層２０
３に埋め込みにより形成されたショットキー接合の場
合、その接合深さに大きなばらつきが生じたり、拡散の
行われていない部分や極端に拡散の進んだ部分ができた
りすることになる。ＨＥＭＴやＭＥＳＦＥＴにおいて
は、ショットキー接合と電子走行部の位置関係によって
動作特性（例えば閾値やゲート耐圧等）が左右されるた
め、ショットキー接合の深さのばらつきはそのまま動作
特性のばらつきにつながる。例えば、Ｐｔ拡散に起因し
た閾値電圧Ｖthのばらつきが２００ｍＶ程度になること
もある。このばらつきは、１Ｖ程度の低電圧動作の際に
は誤動作につながるおそれがある。また、スパイク状に
深く拡散した部分が存在した場合には、電界集中による
素子の破壊やゲートリーク電流の増大が生じたりする。
トキーゲートを形成する場合、ゲート電極部最下層のＰ
ｔ層３０２の厚さを１ｎｍ以下の精度で制御して形成す
ることは難しく、また、２ｎｍ程度の厚さにしようとす
ると、一様ではなく島状に分布してしまうおそれが非常
に高い。さらには、半導体層へのＰｔの拡散が不均一に
起こることもある。そのため、図８（ｂ）に示すような
Ｐｔ−Ｖ合金層３１２がショットキーコンタクト層２０
３に埋め込みにより形成されたショットキー接合の場
合、その接合深さに大きなばらつきが生じたり、拡散の
行われていない部分や極端に拡散の進んだ部分ができた
りすることになる。ＨＥＭＴやＭＥＳＦＥＴにおいて
は、ショットキー接合と電子走行部の位置関係によって
動作特性（例えば閾値やゲート耐圧等）が左右されるた
め、ショットキー接合の深さのばらつきはそのまま動作
特性のばらつきにつながる。例えば、Ｐｔ拡散に起因し
た閾値電圧Ｖthのばらつきが２００ｍＶ程度になること
もある。このばらつきは、１Ｖ程度の低電圧動作の際に
は誤動作につながるおそれがある。また、スパイク状に
深く拡散した部分が存在した場合には、電界集中による
素子の破壊やゲートリーク電流の増大が生じたりする。
【０００７】またＨＥＭＴやＭＥＳＦＥＴ、ＨＢＴとい
った超高速デバイスのオーミック電極としては低抵抗化
が必須の要件であるが、このオーミックコンタクトの低
抵抗化の要求と、微細寸法化の要求とは相反する関係が
ある。数百ギガヘルツからテラヘルツ帯で動作するＨＥ
ＭＴ，ＨＢＴにおいては原子層オーダー、あるいはメソ
スコピックスケールの微細寸法が要求され、この寸法の
要求は電極部の寸法においても同様である。すなわち均
一かつ十分浅い金属・半導体接合により十分低いオーミ
ック抵抗を得ることは極めて困難である。
った超高速デバイスのオーミック電極としては低抵抗化
が必須の要件であるが、このオーミックコンタクトの低
抵抗化の要求と、微細寸法化の要求とは相反する関係が
ある。数百ギガヘルツからテラヘルツ帯で動作するＨＥ
ＭＴ，ＨＢＴにおいては原子層オーダー、あるいはメソ
スコピックスケールの微細寸法が要求され、この寸法の
要求は電極部の寸法においても同様である。すなわち均
一かつ十分浅い金属・半導体接合により十分低いオーミ
ック抵抗を得ることは極めて困難である。
【０００８】たとえば、ＩｎＧａＡｓオーミックコンタ
クト層２０９の上にＰｔを蒸着して、従来一般的に広く
用いられている４５０℃６分というアニールをした場
合、図７に示すように粒径が１−２０ｎｍにわたり、大
小さまざまである不均一な合金塊がＴＥＭにより観測さ
れる。図７に示す場合の電極としての特性はコンタクト
抵抗が１０-6Ωｃｍと高抵抗である。また図７のように
粒径が不均一な場合面内のバラツキがあり、部分的には
低抵抗を示す箇所が存在するという問題がある。さらに
図７に示すオーミック電極の長時間の信頼性試験を行う
と徐々に劣化がはじまるという問題を有している。これ
は粒界に沿って金属Ｐｔと半導体構成元素Ｉｎ、Ａｓ、
Ｇａが相互に拡散を促進し局所的な低抵抗化が発生し、
また相互拡散に伴う欠陥発生のため特性劣化をおこすた
めと考えられる。
クト層２０９の上にＰｔを蒸着して、従来一般的に広く
用いられている４５０℃６分というアニールをした場
合、図７に示すように粒径が１−２０ｎｍにわたり、大
小さまざまである不均一な合金塊がＴＥＭにより観測さ
れる。図７に示す場合の電極としての特性はコンタクト
抵抗が１０-6Ωｃｍと高抵抗である。また図７のように
粒径が不均一な場合面内のバラツキがあり、部分的には
低抵抗を示す箇所が存在するという問題がある。さらに
図７に示すオーミック電極の長時間の信頼性試験を行う
と徐々に劣化がはじまるという問題を有している。これ
は粒界に沿って金属Ｐｔと半導体構成元素Ｉｎ、Ａｓ、
Ｇａが相互に拡散を促進し局所的な低抵抗化が発生し、
また相互拡散に伴う欠陥発生のため特性劣化をおこすた
めと考えられる。
【０００９】この点に関しては、各種の化合物半導体層
に対して、適切なオーミック電極材料の組み合わせが検
討されている。各種電極材料の組み合わせによる元素間
の反応を考慮した検討が実験的に求められ、同時に相図
や電気陰性度などから理論的にも議論されてきている。
しかし上述のように場所により、不均一に低抵抗化する
問題、長期の信頼性試験での劣化の問題等は、形成する
合金層の組み合わせの検討だけでは、解決できない要素
がある。
に対して、適切なオーミック電極材料の組み合わせが検
討されている。各種電極材料の組み合わせによる元素間
の反応を考慮した検討が実験的に求められ、同時に相図
や電気陰性度などから理論的にも議論されてきている。
しかし上述のように場所により、不均一に低抵抗化する
問題、長期の信頼性試験での劣化の問題等は、形成する
合金層の組み合わせの検討だけでは、解決できない要素
がある。
【００１０】この発明の目的は、元素間の相互拡散を防
ぐことにより均一性が高く、かつ信頼性を向上させるこ
とが可能なショットキー電極、およびオーミック電極を
有する化合物半導体装置を提供することである。
ぐことにより均一性が高く、かつ信頼性を向上させるこ
とが可能なショットキー電極、およびオーミック電極を
有する化合物半導体装置を提供することである。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１の特徴は図１に示すように、III −Ｖ
族化合物半導体からなる半導体層（電極コンタクト層）
２０３と、電極コンタクト層２０３の少なくとも一部の
上部に形成された白金（Ｐｔ）とＶ族元素からなる合金
層（Ｐｔ−Ｖ合金層）２０２と、Ｐｔ−Ｖ合金層２０２
の上部に形成された金属電極層２２１，２２２，２２３
とから成る電極部を少なくとも具備するＨＥＭＴやＭＥ
ＳＦＥＴ等の化合物半導体装置であることである。好ま
しくはＰｔ−Ｖ合金層はＰｔとＶ族元素のみからなるこ
とである。また、好ましくはＰｔ−Ｖ合金層を構成する
Ｖ族元素と、電極コンタクト層２０３を構成するIII −
Ｖ族化合物半導体を構成するＶ族元素とが同一であるこ
とである。
め、本発明の第１の特徴は図１に示すように、III −Ｖ
族化合物半導体からなる半導体層（電極コンタクト層）
２０３と、電極コンタクト層２０３の少なくとも一部の
上部に形成された白金（Ｐｔ）とＶ族元素からなる合金
層（Ｐｔ−Ｖ合金層）２０２と、Ｐｔ−Ｖ合金層２０２
の上部に形成された金属電極層２２１，２２２，２２３
とから成る電極部を少なくとも具備するＨＥＭＴやＭＥ
ＳＦＥＴ等の化合物半導体装置であることである。好ま
しくはＰｔ−Ｖ合金層はＰｔとＶ族元素のみからなるこ
とである。また、好ましくはＰｔ−Ｖ合金層を構成する
Ｖ族元素と、電極コンタクト層２０３を構成するIII −
Ｖ族化合物半導体を構成するＶ族元素とが同一であるこ
とである。
【００１２】より好ましくは、Ｐｔ−Ｖ合金層は、Ｐｔ
Ａｓ2 層であることである。さらに好ましくは電極金属
層２０３を構成するIII −Ｖ族化合物と半導体層はＩｎ
ＡｌＡｓショットキーコンタクト層であることである。
Ａｓ2 層であることである。さらに好ましくは電極金属
層２０３を構成するIII −Ｖ族化合物と半導体層はＩｎ
ＡｌＡｓショットキーコンタクト層であることである。
【００１３】本発明の第２の特徴は図３に示すように、
III −Ｖ族化合物半導体からなる半導体層（電極コンタ
クト層）２０３と、電極コンタクト層２０３の少なくと
も一部の上部に形成された白金（Ｐｔ）と高融点金属
（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）からなる合金層
（Ｐｔ−Ｒ合金層）２３２と、このＰｔ−Ｒ合金層２３
２の上部に形成された金属電極層２２１，２２２，２２
３とから成る電極部を少なくとも具備するＨＥＭＴやＭ
ＥＳＦＥＴ等の化合物半導体装置であることである。好
ましくはＰｔ−Ｒ合金層はＰｔと高融点金属のみからな
ることである。好ましくはＰｔ−Ｒ合金層２３２のＰｔ
の含有量が重量濃度で１０％以下で、かつＰｔ−Ｒ合金
層２３２の厚みが８ｎｎ以上２０ｎｍ以下であることで
ある。
III −Ｖ族化合物半導体からなる半導体層（電極コンタ
クト層）２０３と、電極コンタクト層２０３の少なくと
も一部の上部に形成された白金（Ｐｔ）と高融点金属
（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）からなる合金層
（Ｐｔ−Ｒ合金層）２３２と、このＰｔ−Ｒ合金層２３
２の上部に形成された金属電極層２２１，２２２，２２
３とから成る電極部を少なくとも具備するＨＥＭＴやＭ
ＥＳＦＥＴ等の化合物半導体装置であることである。好
ましくはＰｔ−Ｒ合金層はＰｔと高融点金属のみからな
ることである。好ましくはＰｔ−Ｒ合金層２３２のＰｔ
の含有量が重量濃度で１０％以下で、かつＰｔ−Ｒ合金
層２３２の厚みが８ｎｎ以上２０ｎｍ以下であることで
ある。
【００１４】より好ましくは電極金属層２０３を構成す
るIII −Ｖ族化合物半導体層はＩｎＡｌＡｓショットキ
ーコンタクト層であることである。
るIII −Ｖ族化合物半導体層はＩｎＡｌＡｓショットキ
ーコンタクト層であることである。
【００１５】本発明の第３の特徴は図５に示すように、
III −Ｖ族化合物半導体からなる半導体層（電極コンタ
クト層）２０９と、この電極コンタクト層２０９の上部
に形成された高融点金属とＶ族元素からなる合金層（Ｒ
−Ｖ合金層）とこのＲ−Ｖ合金層の上部に形成された金
属電極層２１０，２１１とからなる電極部を少なくとも
具備する半導体装置であって、Ｒ−Ｖ合金層の粒径が２
０ｎｍ以上であることである。
III −Ｖ族化合物半導体からなる半導体層（電極コンタ
クト層）２０９と、この電極コンタクト層２０９の上部
に形成された高融点金属とＶ族元素からなる合金層（Ｒ
−Ｖ合金層）とこのＲ−Ｖ合金層の上部に形成された金
属電極層２１０，２１１とからなる電極部を少なくとも
具備する半導体装置であって、Ｒ−Ｖ合金層の粒径が２
０ｎｍ以上であることである。
【００１６】好ましくはＲ−Ｖ合金層は高融点金属とＶ
族元素のみからなることである。また、好ましくは、Ｒ
−Ｖ合金層を構成するＶ族元素と、電極コンタクト層２
０９を構成するIII −Ｖ族化合物を構成するＶ族元素と
が同一であることである。より好ましくは、Ｒ−Ｖ合金
層はＰｔＡｓ2 層であることである。この場合、さらに
好ましくは電極コンタクト層はＩｎＧａＡｓオーミック
コンタクト層２０９であることである。
族元素のみからなることである。また、好ましくは、Ｒ
−Ｖ合金層を構成するＶ族元素と、電極コンタクト層２
０９を構成するIII −Ｖ族化合物を構成するＶ族元素と
が同一であることである。より好ましくは、Ｒ−Ｖ合金
層はＰｔＡｓ2 層であることである。この場合、さらに
好ましくは電極コンタクト層はＩｎＧａＡｓオーミック
コンタクト層２０９であることである。
【００１７】本発明の第４の特徴は図６に示すように、
III −Ｖ族化合物半導体からなる半導体層（電極コンタ
クト層）２０９と、この電極コンタクト層２０９の上部
に形成された高融点金属とＶ族元素からなる合金層（Ｒ
−Ｖ合金層）と、このＲ−Ｖ合金層の上部に形成された
金属電極層２１０，２１１とからなる電極部を少なくと
も具備する半導体装置であって、Ｒ−Ｖ合金層は電極コ
ンタクト層２０９に接して形成された数原子層相当の厚
さを有した単結晶層と、単結晶層の上部に形成された多
結晶層とからなることである。
III −Ｖ族化合物半導体からなる半導体層（電極コンタ
クト層）２０９と、この電極コンタクト層２０９の上部
に形成された高融点金属とＶ族元素からなる合金層（Ｒ
−Ｖ合金層）と、このＲ−Ｖ合金層の上部に形成された
金属電極層２１０，２１１とからなる電極部を少なくと
も具備する半導体装置であって、Ｒ−Ｖ合金層は電極コ
ンタクト層２０９に接して形成された数原子層相当の厚
さを有した単結晶層と、単結晶層の上部に形成された多
結晶層とからなることである。
【００１８】好ましくはＲ−Ｖ合金層は高融点金属とＶ
族元素のみからなることである。また、好ましくは、Ｒ
−Ｖ合金層を構成するＶ族元素と、電極コンタクト層２
０９を構成するIII −Ｖ族化合物を構成するＶ族元素と
が同一であることである。より好ましくは、Ｒ−Ｖ合金
層はＰｔＡｓ2 層であることである。この場合、さらに
好ましくは電極コンタクト層はＩｎＧａＡｓオーミック
コンタクト層２０９であることである。
族元素のみからなることである。また、好ましくは、Ｒ
−Ｖ合金層を構成するＶ族元素と、電極コンタクト層２
０９を構成するIII −Ｖ族化合物を構成するＶ族元素と
が同一であることである。より好ましくは、Ｒ−Ｖ合金
層はＰｔＡｓ2 層であることである。この場合、さらに
好ましくは電極コンタクト層はＩｎＧａＡｓオーミック
コンタクト層２０９であることである。
【００１９】
【作用】本発明の第１の特徴によれば、熱的に安定なＰ
ｔとＶ族元素との化合物（Ｐｔ−Ｖ合金層）をゲート電
極の金属電極層と電極コンタクト層（化合物半導体層）
との間に用いることにより、電極材料がその直下の化合
物半導体層内に拡散したり化合物半導体と反応したりす
ることがなく、電極コンタクト層を構成している化合物
半導体中への電極埋め込みの行われていないショットキ
ーゲートが形成される。従って、ショットキーゲート電
極材料が拡散することがないので、動作特性のばらつき
がなくなる。また、半導体・金属界面の電極材料の厚さ
を薄くする必要がなくなるため、この部分の厚さの精度
が影響を及ぼさない厚さ（１０ｎｍ以上）に設定するこ
とができ、また、ショットキー接合部が島状に分布する
こともない。
ｔとＶ族元素との化合物（Ｐｔ−Ｖ合金層）をゲート電
極の金属電極層と電極コンタクト層（化合物半導体層）
との間に用いることにより、電極材料がその直下の化合
物半導体層内に拡散したり化合物半導体と反応したりす
ることがなく、電極コンタクト層を構成している化合物
半導体中への電極埋め込みの行われていないショットキ
ーゲートが形成される。従って、ショットキーゲート電
極材料が拡散することがないので、動作特性のばらつき
がなくなる。また、半導体・金属界面の電極材料の厚さ
を薄くする必要がなくなるため、この部分の厚さの精度
が影響を及ぼさない厚さ（１０ｎｍ以上）に設定するこ
とができ、また、ショットキー接合部が島状に分布する
こともない。
【００２０】本発明の第２の特徴によれば高融点金属と
Ｐｔとの合金（Ｐｔ−Ｒ合金）をゲート電極の金属電極
層と電極コンタクト層（化合物半導体層）との間に用い
ることにより、熱処理を施した場合、電極コンタクト層
の化合物半導体を構成する元素はゲート電極に拡散する
ことはないが、一方Ｐｔは電極コンタクト層の化合物半
導体へと拡散する。この時、Ｐｔ−Ｒ合金層中のＰｔの
量が少なければ少ないほど、熱処理によるＰｔの化合物
半導体層中への拡散深さは浅くなる。また、Ｐｔ−Ｒ合
金層の厚さが十分厚ければ、ゲート電極蒸着時の厚さの
ばらつきが無視することができるため、その結果、Ｐｔ
の拡散深さのばらつきを無視することができる。すなわ
ち、ゲート電極蒸着時のばらつきに影響されず、Ｐｔの
化合物半導体層中への拡散量が正確に制御されたＰｔ埋
め込み電極を形成することができる。
Ｐｔとの合金（Ｐｔ−Ｒ合金）をゲート電極の金属電極
層と電極コンタクト層（化合物半導体層）との間に用い
ることにより、熱処理を施した場合、電極コンタクト層
の化合物半導体を構成する元素はゲート電極に拡散する
ことはないが、一方Ｐｔは電極コンタクト層の化合物半
導体へと拡散する。この時、Ｐｔ−Ｒ合金層中のＰｔの
量が少なければ少ないほど、熱処理によるＰｔの化合物
半導体層中への拡散深さは浅くなる。また、Ｐｔ−Ｒ合
金層の厚さが十分厚ければ、ゲート電極蒸着時の厚さの
ばらつきが無視することができるため、その結果、Ｐｔ
の拡散深さのばらつきを無視することができる。すなわ
ち、ゲート電極蒸着時のばらつきに影響されず、Ｐｔの
化合物半導体層中への拡散量が正確に制御されたＰｔ埋
め込み電極を形成することができる。
【００２１】本発明の第３の特徴によれば、オーミック
電極における金属と半導体層との接触より形成される安
定な合金層において、合金の粒塊を径で２０ｎｍ以上で
あるように形成することにより、半導体層からの元素の
拡散経路を防ぎ、その結果、半導体結晶での微小欠陥の
発生を抑えられる。このためコンタクト抵抗が低抵抗で
しかも面内のバラツキが小さく信頼性の高いオーミック
電極が得られる。低抵抗のオーミック接触を得るために
は、金属・半導体界面に合金層を形成することが必要で
あるが、この合金形成のために半導体層からＡｓ原子が
金属方向に移動し、そのため半導体層に欠陥を生成した
り、Ｉｎ等の他の半導体構成元素の拡散を促進すること
となる。一般的に単結晶から多結晶へ、さらに非晶質に
移行するとバンドキャップが大きくなり、抵抗は大きく
なる傾向がある。この点については本発明者らは結晶の
粒界に沿って各元素の動きが活発で拡散が促進されてい
ることを各種分析により確認した。つまり、局所的に抵
抗を高め、元素同士の相互拡散による劣化の発生の原因
となっているのは、粒界に存在する非晶質層が不均一に
多く存在するためであると考える。本発明の第３の特徴
によれば、合金の粒径を２０ｎｍ以上とし、粒界の密度
を小さくすることにより、低抵抗化と面内のバラツキや
拡散による劣化を防ぐことが可能となる。
電極における金属と半導体層との接触より形成される安
定な合金層において、合金の粒塊を径で２０ｎｍ以上で
あるように形成することにより、半導体層からの元素の
拡散経路を防ぎ、その結果、半導体結晶での微小欠陥の
発生を抑えられる。このためコンタクト抵抗が低抵抗で
しかも面内のバラツキが小さく信頼性の高いオーミック
電極が得られる。低抵抗のオーミック接触を得るために
は、金属・半導体界面に合金層を形成することが必要で
あるが、この合金形成のために半導体層からＡｓ原子が
金属方向に移動し、そのため半導体層に欠陥を生成した
り、Ｉｎ等の他の半導体構成元素の拡散を促進すること
となる。一般的に単結晶から多結晶へ、さらに非晶質に
移行するとバンドキャップが大きくなり、抵抗は大きく
なる傾向がある。この点については本発明者らは結晶の
粒界に沿って各元素の動きが活発で拡散が促進されてい
ることを各種分析により確認した。つまり、局所的に抵
抗を高め、元素同士の相互拡散による劣化の発生の原因
となっているのは、粒界に存在する非晶質層が不均一に
多く存在するためであると考える。本発明の第３の特徴
によれば、合金の粒径を２０ｎｍ以上とし、粒界の密度
を小さくすることにより、低抵抗化と面内のバラツキや
拡散による劣化を防ぐことが可能となる。
【００２２】本発明の第４の特徴によれば、半導体と接
触している合金層を少なくとも数原子層オーダーの厚さ
で一面に単結晶であるように形成することにより、半導
体層からの元素の拡散経路を防ぎ、その結果、半導体結
晶での微小欠陥の発生が抑えられる。本発明の第４の特
徴の構成により、合金層中の非晶質密度を低下させ金属
・半導体界面に単結晶合金層を挿入してコンタクト抵抗
が低くしかも面内にバラツキの小さいオーミック電極が
得られる。本発明の第４の特徴とは逆に単結晶から多結
晶へさらに非晶質に移行するとバンドキャップが大きく
なり、抵抗は大きくなる。つまり、局所的な高抵抗化や
元素同士の相互拡散による劣化の原因となっているの
は、粒界に存在する非晶質層が不均一に多く存在するた
めと思われる。そのために本発明の第４の特徴では、オ
ーミック接触した面がより広く単結晶化するように構成
し、オーミック接触抵抗の低抵抗化と面内のバラツキや
拡散による劣化を防ぐことを可能とした。本発明の第４
の特徴では電極金属作成過程において、あらかじめ、合
金の単結晶を半導体層と格子の整合をとれるように形成
する。格子整合が全く一致する組み合わせはほとんどな
く、歪を内在して形成され、格子不整合によるミスフィ
ット転位による劣化が心配されるところであるが、本発
明においては数原子層と薄くしているので歪が解放する
ような構造にすることが可能で転位の発生は避けられ
る。
触している合金層を少なくとも数原子層オーダーの厚さ
で一面に単結晶であるように形成することにより、半導
体層からの元素の拡散経路を防ぎ、その結果、半導体結
晶での微小欠陥の発生が抑えられる。本発明の第４の特
徴の構成により、合金層中の非晶質密度を低下させ金属
・半導体界面に単結晶合金層を挿入してコンタクト抵抗
が低くしかも面内にバラツキの小さいオーミック電極が
得られる。本発明の第４の特徴とは逆に単結晶から多結
晶へさらに非晶質に移行するとバンドキャップが大きく
なり、抵抗は大きくなる。つまり、局所的な高抵抗化や
元素同士の相互拡散による劣化の原因となっているの
は、粒界に存在する非晶質層が不均一に多く存在するた
めと思われる。そのために本発明の第４の特徴では、オ
ーミック接触した面がより広く単結晶化するように構成
し、オーミック接触抵抗の低抵抗化と面内のバラツキや
拡散による劣化を防ぐことを可能とした。本発明の第４
の特徴では電極金属作成過程において、あらかじめ、合
金の単結晶を半導体層と格子の整合をとれるように形成
する。格子整合が全く一致する組み合わせはほとんどな
く、歪を内在して形成され、格子不整合によるミスフィ
ット転位による劣化が心配されるところであるが、本発
明においては数原子層と薄くしているので歪が解放する
ような構造にすることが可能で転位の発生は避けられ
る。
【００２３】
【実施例】以下に本発明の実施例を説明する。
【００２４】図１は、本発明の第１の実施例に係るＩｎ
Ｐ系ＨＥＭＴの断面構造である。この構造は、Ｆｅドー
プ半絶縁性ＩｎＰ基板２０４上に、故意には不純物を添
加していない（以下ノンドープという）３００〜５００
ｎｍのＩｎＰバッファ層２０５、厚み１５〜５５ｎｍの
ノンドープＩｎz Ｇａ1-z Ａｓ電子走行層（０．６≦Ｚ
≦０．８）２０６、厚み２〜５ｎｍのノンドープＩｎ
0.52Ａｌ0.48Ａｓスペーサ層２０７、厚み３〜１５ｎ
ｍ、不純物密度８×１０18ｃｍ-3のＳｉドープｎ−Ｉｎ
0.52Ａｌ0.48Ａｓ電子供給層２０８、厚み１０〜２５ｎ
ｍのｎ−Ｉｎ0.52Ａｌ0.48Ａｓショットキーコンタクト
層２０３、厚み５〜１０ｎｍ、不純物密度８×１０18ｃ
ｍ-3のｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト
層２０９が下から順次堆積された構造であり、ｎ−Ｉｎ
0.53Ｇａ0.47Ａｓオーミックコンタクト層２０９の中央
部にｎ−Ｉｎ0.52Ａｌ0.48Ａｓショットキーコンタクト
層２０３に達する溝が形成され、溝の内部のショットキ
ーコンタクト層２０３の上に厚さ２０ｎｍのＰｔＡｓ2
層２０２、厚さ２０ｎｍのＴｉ層２２１、厚さ３０ｎｍ
のＰｔ層２２２、厚さ５００ｎｍのＡｕ層２２３からな
るショットキーゲート電極が形成されている。ショット
キーゲート電極のゲート長ｌはたとえばｌ＝０．２５〜
０．３μｍであり、このゲート電極よりそれぞれ０．２
〜０．３μｍ離れて、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミ
ックコンタクト層２０９がソースオーミックコンタクト
層およびドレインオーミックコンタクト層として両側に
それぞれ形成されている。ゲート電極の位置は必ずしも
ソースオーミックコンタクト層とドレインオーミックコ
ンタクト層の中心である必要はない。さらに各オーミッ
クコンタクト層２０９の上にはＡｕＧｅ／Ｎｉ／Ａｕか
らなるソース電極２１０、およびドレイン電極２１１が
形成されている。
Ｐ系ＨＥＭＴの断面構造である。この構造は、Ｆｅドー
プ半絶縁性ＩｎＰ基板２０４上に、故意には不純物を添
加していない（以下ノンドープという）３００〜５００
ｎｍのＩｎＰバッファ層２０５、厚み１５〜５５ｎｍの
ノンドープＩｎz Ｇａ1-z Ａｓ電子走行層（０．６≦Ｚ
≦０．８）２０６、厚み２〜５ｎｍのノンドープＩｎ
0.52Ａｌ0.48Ａｓスペーサ層２０７、厚み３〜１５ｎ
ｍ、不純物密度８×１０18ｃｍ-3のＳｉドープｎ−Ｉｎ
0.52Ａｌ0.48Ａｓ電子供給層２０８、厚み１０〜２５ｎ
ｍのｎ−Ｉｎ0.52Ａｌ0.48Ａｓショットキーコンタクト
層２０３、厚み５〜１０ｎｍ、不純物密度８×１０18ｃ
ｍ-3のｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト
層２０９が下から順次堆積された構造であり、ｎ−Ｉｎ
0.53Ｇａ0.47Ａｓオーミックコンタクト層２０９の中央
部にｎ−Ｉｎ0.52Ａｌ0.48Ａｓショットキーコンタクト
層２０３に達する溝が形成され、溝の内部のショットキ
ーコンタクト層２０３の上に厚さ２０ｎｍのＰｔＡｓ2
層２０２、厚さ２０ｎｍのＴｉ層２２１、厚さ３０ｎｍ
のＰｔ層２２２、厚さ５００ｎｍのＡｕ層２２３からな
るショットキーゲート電極が形成されている。ショット
キーゲート電極のゲート長ｌはたとえばｌ＝０．２５〜
０．３μｍであり、このゲート電極よりそれぞれ０．２
〜０．３μｍ離れて、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミ
ックコンタクト層２０９がソースオーミックコンタクト
層およびドレインオーミックコンタクト層として両側に
それぞれ形成されている。ゲート電極の位置は必ずしも
ソースオーミックコンタクト層とドレインオーミックコ
ンタクト層の中心である必要はない。さらに各オーミッ
クコンタクト層２０９の上にはＡｕＧｅ／Ｎｉ／Ａｕか
らなるソース電極２１０、およびドレイン電極２１１が
形成されている。
【００２５】図１の構造は図２に示すような製造方法で
製造すればよい。たとえば減圧ＭＯＣＶＤ法を用いて半
絶縁性ＩｎＰ基板上にノンドープＩｎＰバッファ層２０
５、ノンドープＩｎz Ｇａ1-z Ａｓ電子走行層２０６、
ノンドープＩｎ0.52Ａｌ0.48Ａｓスペーサ層２０７、Ｓ
ｉドープｎ−Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層２０８、
Ｉｎ0.52Ａｌ0.48Ａｓショットキーコンタクト層２０
３、Ｓｉドープｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコ
ンタクト層２０９を図２（ａ）に示すように順次エピタ
キシャル成長する。成長はたとえば温度６５０℃、圧力
１×１０4 Ｐａにおいて行う。ＩｎＰの成長はたとえば
ＴＥＩｎ（トリエチルインジウム）とＰＨ3 （フォスフ
ィン）、ＩｎＧａＡｓの成長はＴＥＩｎ、ＴＭＧ（トリ
メチルガリウム）、とＡｓＨ3 （アルシン）、ＩｎＡｌ
Ａs の成長はＴＥＩｎ、ＴＭＡ（トリメチルアルミニウ
ム）、とＡｓＨ3 をソースガスとして用いればよい。Ｍ
ＯＣＶＤ法のかわりにＣＢＥ法、ＭＢＥ法、ＭＬＥ法等
を用いてもよい。この連続エピタキシャル成長層の所定
の部分をエッチング除去し、素子分離を行ない、その後
ＡｕＧｅ／Ｎｉ／Ａｕを蒸着する。そしてソースオーミ
ックコンタクト領域、ドレインオーミックコンタクト領
域の形成予定部分のｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミッ
クコンタクト層２０９の上部に図２（ｂ）に示すように
それぞれソース電極２１０、ドレイン電極２１１をパタ
ーニングし熱処理（アロイ）を行う。ソース電極２１
０、ドレイン電極２１１のパターニングはリフトオフを
用いてもよい。その後、ゲート電極形成部分のｎ−Ｉｎ
0.53Ｇａ0.47Ａｓオーミックコンタクト層７の一部をＨ
3 ＰＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ溶液等を用いてエッチング
除去し、その後、ＰｔＡｓ2 ／Ｔｉ／Ｐｔ／Ａｕ層をス
パッタ蒸着装置により堆積し、リフトオフ法によりゲー
ト電極を形成すれば図１の構造となる。ソース、ドレイ
ン電極２１０，２１１の金属は後述する本発明の第３及
び第４の実施例の構造が望ましいが、その他にもＴｉＷ
Ｓｉx ／ＡｕあるいはＰｄ／Ｇｅを用いてもよい。最後
に、３００℃の窒素雰囲気中で３０分間熱処理を行い、
その後ＳｉＮの保護膜で全体を被覆する。なお、図１で
は簡単化のためＳｉＮ膜の図示を省略している。こうし
て作製したゲート長０．３μｍ、ゲート幅５０μｍのＨ
ＥＭＴにおいて、典型的な特性として、ゲートバイアス
Ｖg ＝０Ｖにおける飽和ドレイン電流Ｉdss ＝５００ｍ
Ａ／ｍｍ、相互コンダクタンスｇm ＝５００ｍＳ／ｍ
ｍ、閾値電圧Ｖth＝−０．７Ｖが得られ、従来と同程度
の特性が保たれており、なおかつそれぞれの値のばらつ
きが改善され、例えばＶthのばらつきΔＶthが２００ｍ
Ｖから２０ｍＶ以下に改善された。また、このＨＥＭＴ
を２５０℃１０００時間の高温放置試験を行ったとこ
ろ、Ｖthに有意な変化は観測されなかった。また、ゲー
トリーク電流を測定したところ、基準値を越えるものの
割合が、従来と比較し１割以下になった。
製造すればよい。たとえば減圧ＭＯＣＶＤ法を用いて半
絶縁性ＩｎＰ基板上にノンドープＩｎＰバッファ層２０
５、ノンドープＩｎz Ｇａ1-z Ａｓ電子走行層２０６、
ノンドープＩｎ0.52Ａｌ0.48Ａｓスペーサ層２０７、Ｓ
ｉドープｎ−Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層２０８、
Ｉｎ0.52Ａｌ0.48Ａｓショットキーコンタクト層２０
３、Ｓｉドープｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコ
ンタクト層２０９を図２（ａ）に示すように順次エピタ
キシャル成長する。成長はたとえば温度６５０℃、圧力
１×１０4 Ｐａにおいて行う。ＩｎＰの成長はたとえば
ＴＥＩｎ（トリエチルインジウム）とＰＨ3 （フォスフ
ィン）、ＩｎＧａＡｓの成長はＴＥＩｎ、ＴＭＧ（トリ
メチルガリウム）、とＡｓＨ3 （アルシン）、ＩｎＡｌ
Ａs の成長はＴＥＩｎ、ＴＭＡ（トリメチルアルミニウ
ム）、とＡｓＨ3 をソースガスとして用いればよい。Ｍ
ＯＣＶＤ法のかわりにＣＢＥ法、ＭＢＥ法、ＭＬＥ法等
を用いてもよい。この連続エピタキシャル成長層の所定
の部分をエッチング除去し、素子分離を行ない、その後
ＡｕＧｅ／Ｎｉ／Ａｕを蒸着する。そしてソースオーミ
ックコンタクト領域、ドレインオーミックコンタクト領
域の形成予定部分のｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミッ
クコンタクト層２０９の上部に図２（ｂ）に示すように
それぞれソース電極２１０、ドレイン電極２１１をパタ
ーニングし熱処理（アロイ）を行う。ソース電極２１
０、ドレイン電極２１１のパターニングはリフトオフを
用いてもよい。その後、ゲート電極形成部分のｎ−Ｉｎ
0.53Ｇａ0.47Ａｓオーミックコンタクト層７の一部をＨ
3 ＰＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ溶液等を用いてエッチング
除去し、その後、ＰｔＡｓ2 ／Ｔｉ／Ｐｔ／Ａｕ層をス
パッタ蒸着装置により堆積し、リフトオフ法によりゲー
ト電極を形成すれば図１の構造となる。ソース、ドレイ
ン電極２１０，２１１の金属は後述する本発明の第３及
び第４の実施例の構造が望ましいが、その他にもＴｉＷ
Ｓｉx ／ＡｕあるいはＰｄ／Ｇｅを用いてもよい。最後
に、３００℃の窒素雰囲気中で３０分間熱処理を行い、
その後ＳｉＮの保護膜で全体を被覆する。なお、図１で
は簡単化のためＳｉＮ膜の図示を省略している。こうし
て作製したゲート長０．３μｍ、ゲート幅５０μｍのＨ
ＥＭＴにおいて、典型的な特性として、ゲートバイアス
Ｖg ＝０Ｖにおける飽和ドレイン電流Ｉdss ＝５００ｍ
Ａ／ｍｍ、相互コンダクタンスｇm ＝５００ｍＳ／ｍ
ｍ、閾値電圧Ｖth＝−０．７Ｖが得られ、従来と同程度
の特性が保たれており、なおかつそれぞれの値のばらつ
きが改善され、例えばＶthのばらつきΔＶthが２００ｍ
Ｖから２０ｍＶ以下に改善された。また、このＨＥＭＴ
を２５０℃１０００時間の高温放置試験を行ったとこ
ろ、Ｖthに有意な変化は観測されなかった。また、ゲー
トリーク電流を測定したところ、基準値を越えるものの
割合が、従来と比較し１割以下になった。
【００２６】なお、上記実施例では、ＩｎＡｌＡｓをシ
ョットキーコンタクト層としたＩｎＰ系ＨＥＭＴについ
て説明したがＡｌＧａＡｓをショットキーコンタクト層
としたＧａＡｓ系ＨＥＭＴに対しても同じゲート電極を
形成したところ同様の試作結果が得られた。また、Ｉｎ
ＧａＰをショットキーコンタクト層としたＨＥＭＴに対
して、ゲート電極最下層にＰｔＰ2 を用いた場合にも、
同様のＶthのばらつきの改善、高温での安定化、ゲート
リーク電流の低減化等の結果が得られた。
ョットキーコンタクト層としたＩｎＰ系ＨＥＭＴについ
て説明したがＡｌＧａＡｓをショットキーコンタクト層
としたＧａＡｓ系ＨＥＭＴに対しても同じゲート電極を
形成したところ同様の試作結果が得られた。また、Ｉｎ
ＧａＰをショットキーコンタクト層としたＨＥＭＴに対
して、ゲート電極最下層にＰｔＰ2 を用いた場合にも、
同様のＶthのばらつきの改善、高温での安定化、ゲート
リーク電流の低減化等の結果が得られた。
【００２７】図３は、本発明の第２の実施例に係るＩｎ
ＡｌＡｓをショットキーコンタクト層としたＩｎＰ系Ｈ
ＥＭＴの断面構造である。この構造は、本発明の第１の
実施例と同様にＦｅドープ半絶縁性ＩｎＰ基板２０４上
に、ノンドープの３００〜５００ｎｍのＩｎＰバッファ
層２０５、厚み１５〜５５ｎｍのノンドープＩｎz Ｇａ
1-z Ａｓ電子走行層（０．６≦Ｚ≦０．８）２０６、厚
み２〜５ｎｍのノンドープＩｎ0.52Ａｌ0.48Ａｓスペー
サ層２０７、厚み３〜１５ｎｍ、不純物密度８×１０18
ｃｍ-3のＳｉドープｎ−Ｉｎ0.52Ａｌ0.48Ａｓ電子供給
層２０８、厚み１０〜２５ｎｍのｎ−Ｉｎ0.52Ａｌ0.48
Ａｓショットキーコンタクト層２０３、厚み５〜１０ｎ
ｍ、不純物密度６×１０18ｃｍ-3のｎ−Ｉｎ0.53Ｇａ
0.47Ａｓオーミックコンタクト層２０９が順次堆積さ
れ、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト層
２０９の中央部にｎ−Ｉｎ0.52Ａｌ0.48Ａｓショットキ
ーコンタクト層２０３に達する溝が形成されている。溝
内部のショットキーコンタクト層２０３の上部に厚さ１
０ｎｍの５％のＰｔを含むＷ−Ｐｔ合金層２３２、厚さ
２０ｎｍのＴｉ層２２１、厚さ３０ｎｍのＰｔ層２２
２、厚さ５００ｎｍのＡｕ層２２３からなるショットキ
ーゲート電極が形成されている。ショットキーゲート電
極のゲート長ｌはたとえばｌ＝０．２５〜０．３μｍで
あり、このゲート電極よりそれぞれ０．２〜０．３μｍ
離れて、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタク
ト層２０９がソースオーミックコンタクト層及びドレイ
ンオーミックコンタクト層として形成されている。ゲー
ト電極の位置は必ずしもソースオーミックコンタクト層
とドレインオーミックコンタクト層の中心である必要は
ない。さらに各オーミックコンタクト層２０９の上には
ＡｕＧｅ／Ｎｉ／Ａｕからなるソース電極２１０、およ
びドレイン電極２１１が形成されている。
ＡｌＡｓをショットキーコンタクト層としたＩｎＰ系Ｈ
ＥＭＴの断面構造である。この構造は、本発明の第１の
実施例と同様にＦｅドープ半絶縁性ＩｎＰ基板２０４上
に、ノンドープの３００〜５００ｎｍのＩｎＰバッファ
層２０５、厚み１５〜５５ｎｍのノンドープＩｎz Ｇａ
1-z Ａｓ電子走行層（０．６≦Ｚ≦０．８）２０６、厚
み２〜５ｎｍのノンドープＩｎ0.52Ａｌ0.48Ａｓスペー
サ層２０７、厚み３〜１５ｎｍ、不純物密度８×１０18
ｃｍ-3のＳｉドープｎ−Ｉｎ0.52Ａｌ0.48Ａｓ電子供給
層２０８、厚み１０〜２５ｎｍのｎ−Ｉｎ0.52Ａｌ0.48
Ａｓショットキーコンタクト層２０３、厚み５〜１０ｎ
ｍ、不純物密度６×１０18ｃｍ-3のｎ−Ｉｎ0.53Ｇａ
0.47Ａｓオーミックコンタクト層２０９が順次堆積さ
れ、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト層
２０９の中央部にｎ−Ｉｎ0.52Ａｌ0.48Ａｓショットキ
ーコンタクト層２０３に達する溝が形成されている。溝
内部のショットキーコンタクト層２０３の上部に厚さ１
０ｎｍの５％のＰｔを含むＷ−Ｐｔ合金層２３２、厚さ
２０ｎｍのＴｉ層２２１、厚さ３０ｎｍのＰｔ層２２
２、厚さ５００ｎｍのＡｕ層２２３からなるショットキ
ーゲート電極が形成されている。ショットキーゲート電
極のゲート長ｌはたとえばｌ＝０．２５〜０．３μｍで
あり、このゲート電極よりそれぞれ０．２〜０．３μｍ
離れて、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタク
ト層２０９がソースオーミックコンタクト層及びドレイ
ンオーミックコンタクト層として形成されている。ゲー
ト電極の位置は必ずしもソースオーミックコンタクト層
とドレインオーミックコンタクト層の中心である必要は
ない。さらに各オーミックコンタクト層２０９の上には
ＡｕＧｅ／Ｎｉ／Ａｕからなるソース電極２１０、およ
びドレイン電極２１１が形成されている。
【００２８】図３の構造の製造方法は、図４（ａ）に示
すように減圧ＭＯＣＶＤ法等を用いて半絶縁性ＩｎＰ基
板上にノンドープＩｎＰバッファ層２０５、ノンドープ
Ｉｎz Ｇａ1-z Ａｓ電子走行層２０６、ノンドープＩｎ
0.52Ａｌ0.48Ａｓスペーサ層２０７、Ｓｉドープｎ−Ｉ
ｎ0.52Ａｌ0.48Ａｓ電子供給層２０８、Ｉｎ0.52Ａｌ
0.48Ａｓショットキーコンタクト層２０３、Ｓｉドープ
ｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト層２０
９を順次エピタキシャル成長する。ＭＯＣＶＤ法のかわ
りにＣＢＥ法、ＭＢＥ法、ＭＬＥ法等を用いてもよい。
この連続エピタキシャル成長層の所定の部分をエッチン
グ除去し、素子分離を行ない、その後ＡｕＧｅ／Ｎｉ／
Ａｕを蒸着する。そしてソースオーミックコンタクト領
域、ドレインオーミックコンタクト領域の形成予定部分
のｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト層２
０９の上部にそれぞれソース電極２１０、ドレイン電極
２１１を図４（ｂ）に示すようにパターニングし熱処理
（アロイ）を行う。ソース電極２１０、ドレイン電極２
１１のパターニングはリフトオフを用いてもよい。な
お、ソース電極２１０、ドレイン電極２１１は後述する
図５，図６に示す構造を用いることが望ましい。その
後、ゲート電極形成部分のｎ−Ｉｎ0.53Ｇａ0.47Ａｓオ
ーミックコンタクト層７の一部をＨ3 ＰＯ4 ：Ｈ
2 Ｏ2 ：Ｈ2 Ｏ溶液等を用いてエッチング除去し、その
後、Ｗ−Ｐｔ合金をスパッタ蒸着装置により堆積し、さ
らにＴｉ／Ｐｔ／Ａｕ層をスパッタ蒸着装置により連続
的に堆積し、リフトオフ法によりゲート電極を形成すれ
ば図３の構造となる。最後に３００℃の窒素雰囲気中で
３０分間熱処理を行えば、図３に示すようなＰｔのショ
ットキーコンタクト層２０３中への拡散層２３３が形成
される。その後ＳｉＮの保護膜で全体を被覆する。こう
して作製したゲート長０．３μｍ、ゲート幅５０μｍの
ＨＥＭＴにおいて、典型的な特性として、ゲートバイア
スＶg ＝０Ｖにおける飽和ドレイン電流Ｉdss ＝５００
ｍＡ／ｍｍ、相互コンダクタンスｇm ＝５００ｍＳ／ｍ
ｍ、閾値電圧Ｖth＝−０．７Ｖが得られ、従来と同程度
の特性が保たれており、なおかつそれぞれの値のばらつ
きが改善され、例えばＶthのばらつきΔＶthが２００ｍ
Ｖから２０ｍＶ以下に改善された。
すように減圧ＭＯＣＶＤ法等を用いて半絶縁性ＩｎＰ基
板上にノンドープＩｎＰバッファ層２０５、ノンドープ
Ｉｎz Ｇａ1-z Ａｓ電子走行層２０６、ノンドープＩｎ
0.52Ａｌ0.48Ａｓスペーサ層２０７、Ｓｉドープｎ−Ｉ
ｎ0.52Ａｌ0.48Ａｓ電子供給層２０８、Ｉｎ0.52Ａｌ
0.48Ａｓショットキーコンタクト層２０３、Ｓｉドープ
ｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト層２０
９を順次エピタキシャル成長する。ＭＯＣＶＤ法のかわ
りにＣＢＥ法、ＭＢＥ法、ＭＬＥ法等を用いてもよい。
この連続エピタキシャル成長層の所定の部分をエッチン
グ除去し、素子分離を行ない、その後ＡｕＧｅ／Ｎｉ／
Ａｕを蒸着する。そしてソースオーミックコンタクト領
域、ドレインオーミックコンタクト領域の形成予定部分
のｎ−Ｉｎ0.53Ｇａ0.47Ａｓオーミックコンタクト層２
０９の上部にそれぞれソース電極２１０、ドレイン電極
２１１を図４（ｂ）に示すようにパターニングし熱処理
（アロイ）を行う。ソース電極２１０、ドレイン電極２
１１のパターニングはリフトオフを用いてもよい。な
お、ソース電極２１０、ドレイン電極２１１は後述する
図５，図６に示す構造を用いることが望ましい。その
後、ゲート電極形成部分のｎ−Ｉｎ0.53Ｇａ0.47Ａｓオ
ーミックコンタクト層７の一部をＨ3 ＰＯ4 ：Ｈ
2 Ｏ2 ：Ｈ2 Ｏ溶液等を用いてエッチング除去し、その
後、Ｗ−Ｐｔ合金をスパッタ蒸着装置により堆積し、さ
らにＴｉ／Ｐｔ／Ａｕ層をスパッタ蒸着装置により連続
的に堆積し、リフトオフ法によりゲート電極を形成すれ
ば図３の構造となる。最後に３００℃の窒素雰囲気中で
３０分間熱処理を行えば、図３に示すようなＰｔのショ
ットキーコンタクト層２０３中への拡散層２３３が形成
される。その後ＳｉＮの保護膜で全体を被覆する。こう
して作製したゲート長０．３μｍ、ゲート幅５０μｍの
ＨＥＭＴにおいて、典型的な特性として、ゲートバイア
スＶg ＝０Ｖにおける飽和ドレイン電流Ｉdss ＝５００
ｍＡ／ｍｍ、相互コンダクタンスｇm ＝５００ｍＳ／ｍ
ｍ、閾値電圧Ｖth＝−０．７Ｖが得られ、従来と同程度
の特性が保たれており、なおかつそれぞれの値のばらつ
きが改善され、例えばＶthのばらつきΔＶthが２００ｍ
Ｖから２０ｍＶ以下に改善された。
【００２９】なお、上記実施例では、ＩｎＡｌＡｓをシ
ョットキーコンタクト層としたＩｎＰ系ＨＥＭＴについ
て説明したが、ＡｌＧａＡｓをショットキーコンタクト
層としたＧａＡｓ系ＨＥＭＴおよびＩｎＧａＰをショッ
トキーコンタクト層としたＨＥＭＴに対して同じゲート
電極を形成したところ同様の試作結果が得られた。さら
に、上記実施例では、高融点金属としてＷを用いたが、
Ｍｏ、Ｒｈを用いてＰｔ−Ｒ合金層を形成しても同様の
効果が得られた。また、ゲート最下層のＰｔ−Ｒ合金層
の厚さおよびＰｔの割合は、Ｐｔの量が単原子吸着層の
厚さに換算して２ｎｍ以下であれば同様の試作結果が得
られる。代表的な場合としてはＰｔの含有量は１０％以
下で、Ｐｔ−Ｒ合金層の厚みは８ｎｍ〜２０ｎｍが望ま
しい。また、上記実施例では、ゲート電極形成後、３０
０℃の窒素雰囲気中で３０分の熱処理を行ったが、この
熱処理の条件はＰｔ−Ｖ合金層中のＰｔの反応が停止す
るに十分な熱処理条件であればよく、３００℃から４５
０℃で５分から３０分の範囲であれば同様な効果が得ら
れる。例えば、ソース電極２１０およびドレイン電極２
１１に後述する図５，図６の構造の耐熱性電極を用いた
場合、４００℃で１０分の熱処理を行い、同様の効果が
得られた。
ョットキーコンタクト層としたＩｎＰ系ＨＥＭＴについ
て説明したが、ＡｌＧａＡｓをショットキーコンタクト
層としたＧａＡｓ系ＨＥＭＴおよびＩｎＧａＰをショッ
トキーコンタクト層としたＨＥＭＴに対して同じゲート
電極を形成したところ同様の試作結果が得られた。さら
に、上記実施例では、高融点金属としてＷを用いたが、
Ｍｏ、Ｒｈを用いてＰｔ−Ｒ合金層を形成しても同様の
効果が得られた。また、ゲート最下層のＰｔ−Ｒ合金層
の厚さおよびＰｔの割合は、Ｐｔの量が単原子吸着層の
厚さに換算して２ｎｍ以下であれば同様の試作結果が得
られる。代表的な場合としてはＰｔの含有量は１０％以
下で、Ｐｔ−Ｒ合金層の厚みは８ｎｍ〜２０ｎｍが望ま
しい。また、上記実施例では、ゲート電極形成後、３０
０℃の窒素雰囲気中で３０分の熱処理を行ったが、この
熱処理の条件はＰｔ−Ｖ合金層中のＰｔの反応が停止す
るに十分な熱処理条件であればよく、３００℃から４５
０℃で５分から３０分の範囲であれば同様な効果が得ら
れる。例えば、ソース電極２１０およびドレイン電極２
１１に後述する図５，図６の構造の耐熱性電極を用いた
場合、４００℃で１０分の熱処理を行い、同様の効果が
得られた。
【００３０】図５は本発明の第３の実施例に係り、図
１，図３に示したＩｎＡｌＡｓをショットキーコンタク
ト層２０３としたＩｎＰ系ＨＥＭＴのオーミック電極２
１０，２１１の構造を示す。図５においてＩｎＧａＡｓ
オーミックコンタクト層２０９とＰｔ層２１０，２１１
との界面にはアニールによりアロイ化したＰｔＡｓ2 と
いう合金が形成されており、熱的にも安定である。この
合金の粒径は、アロイ化の温度プログラム制御により、
変えることができるが、粒径の最小は２０ｎｍである。
例えば、アロイ化の温度プログラムとして、窒素雰囲気
中で室温より４００度に昇温し、１５分のアロイ化の
後、室温までを自然降温ではなく毎分３度以下というゆ
っくりとした降温に制御した場合に、２０ｎｍ以上の粒
径となる合金塊が得られた。この降温速度が遅いほど粒
径は大きくなる傾向となる。本発明の第３の実施例の場
合、粒径が十分に大きく均一であるために、面内にもバ
ラツキの少ない、より低抵抗なオーミック接触を得るで
きた。その結果、０．３μｍゲート長のＨＥＭＴの場
合、相互コンダクタンスｇm 特性が５００ｍＳ／ｍｍか
ら５５０ｍＳ／ｍｍに改善された。また、粒界領域が少
ないために余分な相互の拡散は抑制でき、信頼性の高い
オーミック電極が得られた。本発明の第３の実施例では
ＩｎＰ系ＨＥＭＴのＰｔ／ＩｎＧａＡｓオーミック接触
を例として挙げたが、各種のメタル／半導体界面で形成
されるオーミック電極あるいはショットキー電極での安
定性や均一性向上のためにも適用できる。また本発明の
第３の実施例ではＰｔＡｓ2 の合金で説明したが、ＷＡ
ｓx 、ＭｏＡｓx 等のＰｔ−Ｒ合金でもよい。
１，図３に示したＩｎＡｌＡｓをショットキーコンタク
ト層２０３としたＩｎＰ系ＨＥＭＴのオーミック電極２
１０，２１１の構造を示す。図５においてＩｎＧａＡｓ
オーミックコンタクト層２０９とＰｔ層２１０，２１１
との界面にはアニールによりアロイ化したＰｔＡｓ2 と
いう合金が形成されており、熱的にも安定である。この
合金の粒径は、アロイ化の温度プログラム制御により、
変えることができるが、粒径の最小は２０ｎｍである。
例えば、アロイ化の温度プログラムとして、窒素雰囲気
中で室温より４００度に昇温し、１５分のアロイ化の
後、室温までを自然降温ではなく毎分３度以下というゆ
っくりとした降温に制御した場合に、２０ｎｍ以上の粒
径となる合金塊が得られた。この降温速度が遅いほど粒
径は大きくなる傾向となる。本発明の第３の実施例の場
合、粒径が十分に大きく均一であるために、面内にもバ
ラツキの少ない、より低抵抗なオーミック接触を得るで
きた。その結果、０．３μｍゲート長のＨＥＭＴの場
合、相互コンダクタンスｇm 特性が５００ｍＳ／ｍｍか
ら５５０ｍＳ／ｍｍに改善された。また、粒界領域が少
ないために余分な相互の拡散は抑制でき、信頼性の高い
オーミック電極が得られた。本発明の第３の実施例では
ＩｎＰ系ＨＥＭＴのＰｔ／ＩｎＧａＡｓオーミック接触
を例として挙げたが、各種のメタル／半導体界面で形成
されるオーミック電極あるいはショットキー電極での安
定性や均一性向上のためにも適用できる。また本発明の
第３の実施例ではＰｔＡｓ2 の合金で説明したが、ＷＡ
ｓx 、ＭｏＡｓx 等のＰｔ−Ｒ合金でもよい。
【００３１】図６は本発明の第４の実施例に係り、オー
ミック電極の他の構造を示す。本発明の第４の実施例
も、第３の実施例と同様ＩｎＰ系ＨＥＭＴのオーミック
電極を例として説明する。図６においてＩｎＧａＡｓオ
ーミックコンタクト層２０９である半導体層の面に最も
近い部分にオーミック接触用のＰｔＡｓ2 合金が単結晶
層として形成され、その上にＰｔＡｓ2 の多結晶層ある
いは非晶質層又はこれらの混合層が形成され、その上が
Ｐｔ層となっている。少なくとも数％の格子不整合がオ
ーミックコンタクト層２０９とＰｔＡｓ2 単結晶層の間
に存在するために格子不整合により生じるミスフィット
転位が発生するのを防止するためには、このＰｔＡｓ2
単結晶層の厚さは、ほぼ３−４原子層厚とする。
ミック電極の他の構造を示す。本発明の第４の実施例
も、第３の実施例と同様ＩｎＰ系ＨＥＭＴのオーミック
電極を例として説明する。図６においてＩｎＧａＡｓオ
ーミックコンタクト層２０９である半導体層の面に最も
近い部分にオーミック接触用のＰｔＡｓ2 合金が単結晶
層として形成され、その上にＰｔＡｓ2 の多結晶層ある
いは非晶質層又はこれらの混合層が形成され、その上が
Ｐｔ層となっている。少なくとも数％の格子不整合がオ
ーミックコンタクト層２０９とＰｔＡｓ2 単結晶層の間
に存在するために格子不整合により生じるミスフィット
転位が発生するのを防止するためには、このＰｔＡｓ2
単結晶層の厚さは、ほぼ３−４原子層厚とする。
【００３２】図６のオーミック電極の構造はたとえば以
下のような手法を用いて形成すれば良い。すなわちＩｎ
ＧａＡｓオーミックコンタクト層２０９の上に、ＭＢＥ
装置等を用いて (i) Ａｓイオンビームを照射しつつＰｔ蒸着を１秒間
行う。
下のような手法を用いて形成すれば良い。すなわちＩｎ
ＧａＡｓオーミックコンタクト層２０９の上に、ＭＢＥ
装置等を用いて (i) Ａｓイオンビームを照射しつつＰｔ蒸着を１秒間
行う。
【００３３】(ii) その後Ａｓビームを照射を継続しな
がら４００度以上の熱エネルギーを与えることにより数
原子層の単結晶層ＰｔＡｓ2 をＩｎＧａＡｓ層に格子不
整合によるミスフィット転位が発生しないように形成す
る。
がら４００度以上の熱エネルギーを与えることにより数
原子層の単結晶層ＰｔＡｓ2 をＩｎＧａＡｓ層に格子不
整合によるミスフィット転位が発生しないように形成す
る。
【００３４】(iii) その後は多結晶あるいは非晶質のＰ
ｔＡｓ2 合金あるいはこれらの混合物を積み重ね、歪が
解放されるようにして、Ｐｔ金属電極につなげる。
ｔＡｓ2 合金あるいはこれらの混合物を積み重ね、歪が
解放されるようにして、Ｐｔ金属電極につなげる。
【００３５】なお、(i) のＡｓイオンビーム照射しつつ
Ｐｔ蒸着を行うかわりにＡＬＥ（Ａｔｏｍｉｃ Ｌａｙ
ｅｒ Ｅｐｉｔａｘｙ）の手法を用いて交換表面反応を
利用して原子層単位でＰｔＡｓ2 単結晶層を形成しても
よい。すなわちＡｓとＰｔとを交互にＩｎＧａＡｓオー
ミックコンタクト層２０９の上に供給すればよい。
Ｐｔ蒸着を行うかわりにＡＬＥ（Ａｔｏｍｉｃ Ｌａｙ
ｅｒ Ｅｐｉｔａｘｙ）の手法を用いて交換表面反応を
利用して原子層単位でＰｔＡｓ2 単結晶層を形成しても
よい。すなわちＡｓとＰｔとを交互にＩｎＧａＡｓオー
ミックコンタクト層２０９の上に供給すればよい。
【００３６】オーミック接合部は一面に単結晶層が形成
されているためにコンタクト抵抗は小さく、しかもＩｎ
ＧａＡｓオーミックコンタクト層２０９からの元素の拡
散も結晶によりブロックされている。そのために熱的に
安定な特性が得られる。本発明の第４の実施例によれ
ば、オーミック金属形成後の熱処理なしで、すなわちノ
ンアロイでコンタクト抵抗は５×１０-8Ωｃｍ〜５×１
０-9Ωｃｍの値を得ることができる。その結果、０．３
μｍゲート長のＨＥＭＴの場合、相互コンダクタンスｇ
m 特性が５００ｍＳ／ｍｍから５５０ｍＳ／ｍｍに改善
された。
されているためにコンタクト抵抗は小さく、しかもＩｎ
ＧａＡｓオーミックコンタクト層２０９からの元素の拡
散も結晶によりブロックされている。そのために熱的に
安定な特性が得られる。本発明の第４の実施例によれ
ば、オーミック金属形成後の熱処理なしで、すなわちノ
ンアロイでコンタクト抵抗は５×１０-8Ωｃｍ〜５×１
０-9Ωｃｍの値を得ることができる。その結果、０．３
μｍゲート長のＨＥＭＴの場合、相互コンダクタンスｇ
m 特性が５００ｍＳ／ｍｍから５５０ｍＳ／ｍｍに改善
された。
【００３７】本発明の第４の実施例はＩｎＰ系ＨＥＭＴ
のＰｔ／ＩｎＧａＡｓオーミック接触を例として挙げた
が、各種のメタル／半導体界面で形成されるオーミック
電極あるいはショットキ電極での安定性、均一性向上あ
るいは界面の微細構造化のためにも適用できる。加え
て、その他、本発明はその趣旨を逸脱しない範囲で種々
変形して実施することが可能である。
のＰｔ／ＩｎＧａＡｓオーミック接触を例として挙げた
が、各種のメタル／半導体界面で形成されるオーミック
電極あるいはショットキ電極での安定性、均一性向上あ
るいは界面の微細構造化のためにも適用できる。加え
て、その他、本発明はその趣旨を逸脱しない範囲で種々
変形して実施することが可能である。
【００３８】
【発明の効果】本発明の第１の特徴によれば、電極材料
がその直下の化合物半導体層内に拡散したり化合物半導
体と反応したりすることがなく、電極コンタクト層を構
成している化合物半導体中へのＰｔ−Ｖ合金層の埋め込
み領域のないショットキーゲートが形成される。つまり
Ｐｔ−Ｖ合金層は熱処理前の金属・半導体界面の上方に
のみ存在しショットキーゲート電極材料が半導体中へ拡
散することがないので、ＨＥＭＴ等の半導体装置の動作
特性のばらつきがなくなる。また、半導体・金属界面の
電極材料の厚さを薄くする必要がないため、電極材料の
厚さの変動による半導体装置の特性のばらつきがなくな
る。また電極金属の半導体中への拡散に起因する半導体
装置の特性の劣化も生じなくなる。したがって本発明の
第１の特徴によれば半導体装置の信頼性は極めて高くな
る。一方ショットキー金属がショットキーコンタクト層
へ拡散しないので、ショットキーコンタクト層の厚みを
薄くすることが可能となり、相互コンダクタンスｇm が
増大する。したがって本発明の第１の特徴によれば半導
体装置の高周波特性が改善される。
がその直下の化合物半導体層内に拡散したり化合物半導
体と反応したりすることがなく、電極コンタクト層を構
成している化合物半導体中へのＰｔ−Ｖ合金層の埋め込
み領域のないショットキーゲートが形成される。つまり
Ｐｔ−Ｖ合金層は熱処理前の金属・半導体界面の上方に
のみ存在しショットキーゲート電極材料が半導体中へ拡
散することがないので、ＨＥＭＴ等の半導体装置の動作
特性のばらつきがなくなる。また、半導体・金属界面の
電極材料の厚さを薄くする必要がないため、電極材料の
厚さの変動による半導体装置の特性のばらつきがなくな
る。また電極金属の半導体中への拡散に起因する半導体
装置の特性の劣化も生じなくなる。したがって本発明の
第１の特徴によれば半導体装置の信頼性は極めて高くな
る。一方ショットキー金属がショットキーコンタクト層
へ拡散しないので、ショットキーコンタクト層の厚みを
薄くすることが可能となり、相互コンダクタンスｇm が
増大する。したがって本発明の第１の特徴によれば半導
体装置の高周波特性が改善される。
【００３９】本発明の第２の特徴によれば、ショットキ
ーゲート金属の蒸着時のばらつきに影響されず、Ｐｔの
化合物半導体層中への拡散量を正確に制御することが可
能となるので、金属・半導体界面近傍の構造が精密に設
計、制御できることとなり、またこれをショットキーゲ
ートとして用いたＨＥＭＴ等の半導体装置の閾値電圧Ｖ
thのばらつきを小さくおさえることができる。またＰｔ
の半導体層中への拡散に起因する半導体装置の特性の劣
化も小さくなり安定かつ信頼性が高くなる。さらにショ
ットキー金属がショットキーコンタクト層へ拡散する深
さを制御できるので、ショットキーコンタクト層の厚み
を薄くすることが可能となり、ショットキーゲート構造
を有する半導体装置の相互コンダクタンスｇm が増大す
る。
ーゲート金属の蒸着時のばらつきに影響されず、Ｐｔの
化合物半導体層中への拡散量を正確に制御することが可
能となるので、金属・半導体界面近傍の構造が精密に設
計、制御できることとなり、またこれをショットキーゲ
ートとして用いたＨＥＭＴ等の半導体装置の閾値電圧Ｖ
thのばらつきを小さくおさえることができる。またＰｔ
の半導体層中への拡散に起因する半導体装置の特性の劣
化も小さくなり安定かつ信頼性が高くなる。さらにショ
ットキー金属がショットキーコンタクト層へ拡散する深
さを制御できるので、ショットキーコンタクト層の厚み
を薄くすることが可能となり、ショットキーゲート構造
を有する半導体装置の相互コンダクタンスｇm が増大す
る。
【００４０】本発明の第３の特徴によれば、半導体層か
らの元素の拡散経路を防ぎ、その結果、半導体結晶での
微小欠陥の発生を抑えられる。このためコンタクト抵抗
が低く、面内のバラツキが小さいオーミック電極が得ら
れる。したがって半導体装置の相互コンダクタンスｇm
が増大し、高周波化が容易となると共に、低雑音化、高
信頼性化が可能となる。
らの元素の拡散経路を防ぎ、その結果、半導体結晶での
微小欠陥の発生を抑えられる。このためコンタクト抵抗
が低く、面内のバラツキが小さいオーミック電極が得ら
れる。したがって半導体装置の相互コンダクタンスｇm
が増大し、高周波化が容易となると共に、低雑音化、高
信頼性化が可能となる。
【００４１】本発明の第４の特徴によればコンタクト抵
抗が低く、面内均一性が良好で信頼性の高いオーミック
電極が形成できる。本発明の第４の特徴によればノンア
ロイでコンタクト抵抗が低い値を得ることが可能であ
り、金属・半導体界面の微細構造化が容易となり、メソ
スコピックスケールのＨＢＴ等の半導体装置の設計、製
造が容易となる。本発明の第４の特徴によれば、化合物
半導体装置の高周波化、高速化、高集積化および高信頼
性化が可能となる。
抗が低く、面内均一性が良好で信頼性の高いオーミック
電極が形成できる。本発明の第４の特徴によればノンア
ロイでコンタクト抵抗が低い値を得ることが可能であ
り、金属・半導体界面の微細構造化が容易となり、メソ
スコピックスケールのＨＢＴ等の半導体装置の設計、製
造が容易となる。本発明の第４の特徴によれば、化合物
半導体装置の高周波化、高速化、高集積化および高信頼
性化が可能となる。
【図１】本発明の第１の実施例に係るＨＥＭＴの模式断
面図。
面図。
【図２】本発明の第１の実施例に係るＨＥＭＴの製造方
法を説明するための図。
法を説明するための図。
【図３】本発明の第２の実施例に係るＨＥＭＴの模式断
面図。
面図。
【図４】本発明の第２の実施例に係るＨＥＭＴの製造方
法を説明するための図。
法を説明するための図。
【図５】本発明の第３の実施例に係る半導体装置のオー
ミック電極部近傍の模式的構造を示す断面図。
ミック電極部近傍の模式的構造を示す断面図。
【図６】本発明の第４の実施例に係る半導体装置のオー
ミック電極部近傍の模式的構造を示す断面図。
ミック電極部近傍の模式的構造を示す断面図。
【図７】従来技術におけるオーミック電極近傍の構造
図。
図。
【図８】従来技術におけるショットキー電極近傍の熱処
理前（ａ）と熱処理後（ｂ）の状態を示す図。
理前（ａ）と熱処理後（ｂ）の状態を示す図。
２０２ ＰｔＡｓ2 等の白金とＶ族元素の合金層（Ｐｔ
−Ｖ合金層） ２０３ ＩｎＡｌＡｓショットキーコンタクト層 ２０４ Ｆｅドープ半絶縁性ＩｎＰ基板 ２０５ ＩｎＰバッファ層 ２０６ ＩｎＧａＡｓ電子走行層 ２０７ ＩｎＡｌＡｓスペーサ層 ２０８ ｎ−ＩｎＡｌＡｓ電子供給層 ２０９ ｎ−ＩｎＧａＡｓオーミックコンタクト層 ２１０ ソース電極 ２１１ ドレイン電極 ２２１ Ｔｉ ２２２ Ｐｔ ２２３ Ａｕ ２３２ Ｐｔと高融点金属の合金層（Ｐｔ−Ｒ合金層） ２３３ 合金層（Ｐｔの拡散層） ３０１ ショットキーゲート電極 ３０２ Ｐｔ層 ３１２ 合金層
−Ｖ合金層） ２０３ ＩｎＡｌＡｓショットキーコンタクト層 ２０４ Ｆｅドープ半絶縁性ＩｎＰ基板 ２０５ ＩｎＰバッファ層 ２０６ ＩｎＧａＡｓ電子走行層 ２０７ ＩｎＡｌＡｓスペーサ層 ２０８ ｎ−ＩｎＡｌＡｓ電子供給層 ２０９ ｎ−ＩｎＧａＡｓオーミックコンタクト層 ２１０ ソース電極 ２１１ ドレイン電極 ２２１ Ｔｉ ２２２ Ｐｔ ２２３ Ａｕ ２３２ Ｐｔと高融点金属の合金層（Ｐｔ−Ｒ合金層） ２３３ 合金層（Ｐｔの拡散層） ３０１ ショットキーゲート電極 ３０２ Ｐｔ層 ３１２ 合金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 芦沢 康夫 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝研究開発センター内
Claims (4)
- 【請求項１】 III −Ｖ族化合物半導体からなる半導体
層と、該半導体層の少なくとも一部の上部に形成され、
白金（Ｐｔ）とＶ族元素からなる合金層（以下Ｐｔ−Ｖ
合金層という）と、該Ｐｔ−Ｖ合金層の上部に形成され
た金属電極層とから成る電極部を少なくとも具備するこ
とを特徴とする化合物半導体装置。 - 【請求項２】 III −Ｖ族化合物半導体領域からなる半
導体層と、該半導体層の少なくとも一部の上部に形成さ
れ、白金（Ｐｔ）と高融点金属（ｒｅｆｒａｃｔｏｒｙ
ｍｅｔａｌ）からなる合金層（以下Ｐｔ−Ｒ合金層と
いう）と、該Ｐ−Ｒ合金層の上部に形成された金属電極
層とからなる電極部を少なくとも具備することを特徴と
する化合物半導体装置。 - 【請求項３】 III −Ｖ族化合物半導体領域からなる半
導体層と、該半導体層の上部に形成された高融点金属と
Ｖ族元素からなる合金層（以下Ｒ−Ｖ合金層という）と
該Ｒ−Ｖ合金層の上部に形成された金属電極層とからな
る電極部を少なくとも具備する半導体装置であって、該
Ｒ−Ｖ合金層の粒径が２０ｎｍ以上であることを特徴と
する化合物の半導体装置。 - 【請求項４】 III −Ｖ族化合物半導体からなる半導体
層と、該半導体層の上部に形成されたＲ−Ｖ合金層と該
Ｒ−Ｖ合金層の上部に形成された金属電極層とからなる
電極部を少なくとも具備する半導体装置であって、該Ｒ
−Ｖ合金層は該半導体層に接して形成された数原子層相
当の厚さを有した単結晶層と、該単結晶層の上部に形成
された多結晶層とからなることを特徴とする化合物半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074195A JPH08250711A (ja) | 1995-03-10 | 1995-03-10 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074195A JPH08250711A (ja) | 1995-03-10 | 1995-03-10 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250711A true JPH08250711A (ja) | 1996-09-27 |
Family
ID=12867272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5074195A Pending JPH08250711A (ja) | 1995-03-10 | 1995-03-10 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250711A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4912886B2 (ja) * | 2003-11-24 | 2012-04-11 | トライクウィント セミコンダクター，インコーポレーテッド | モノリシック集積型エンハンスメントモードおよびデプリーションモードｆｅｔおよびその製造方法 |
| CN103367427A (zh) * | 2012-03-28 | 2013-10-23 | 富士通株式会社 | 化合物半导体器件和用于制造化合物半导体器件的方法 |
| CN114242825A (zh) * | 2021-11-12 | 2022-03-25 | 武汉敏芯半导体股份有限公司 | 侧面进光式背光监测光电探测器及其制作方法 |
-
1995
- 1995-03-10 JP JP5074195A patent/JPH08250711A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4912886B2 (ja) * | 2003-11-24 | 2012-04-11 | トライクウィント セミコンダクター，インコーポレーテッド | モノリシック集積型エンハンスメントモードおよびデプリーションモードｆｅｔおよびその製造方法 |
| CN103367427A (zh) * | 2012-03-28 | 2013-10-23 | 富士通株式会社 | 化合物半导体器件和用于制造化合物半导体器件的方法 |
| CN114242825A (zh) * | 2021-11-12 | 2022-03-25 | 武汉敏芯半导体股份有限公司 | 侧面进光式背光监测光电探测器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4186410A (en) | Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors | |
| JP3428962B2 (ja) | ＧａＮ系高移動度トランジスタ | |
| US4889831A (en) | Method of forming a high temperature stable ohmic contact to a III-V substrate | |
| JPH03266439A (ja) | ３―５族化合物半導体ヘテロ構造基板および３―５族化合物ヘテロ構造半導体装置 | |
| EP0381396A1 (en) | Compound semiconductor devices | |
| US20110233689A1 (en) | Semiconductor device, process for producing semiconductor device, semiconductor substrate, and process for producing semiconductor substrate | |
| JP3449116B2 (ja) | 半導体装置 | |
| US5350709A (en) | Method of doping a group III-V compound semiconductor | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US20010051382A1 (en) | Method for fabricating epitaxial substrate | |
| EP2416353A1 (en) | Semiconductor device | |
| JP2539268B2 (ja) | 半導体装置 | |
| JPH08250711A (ja) | 化合物半導体装置 | |
| JPS5851575A (ja) | 半導体装置の製造方法 | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPH08213594A (ja) | 電界効果トランジスタ | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPH025439A (ja) | 半導体基板 | |
| JPH11111927A (ja) | 半導体装置およびその製造方法 | |
| JPH0738175A (ja) | ガンダイオード | |
| JPH04180240A (ja) | 電界効果トランジスタ | |
| JP2526385B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0223626A (ja) | 半導体装置の製造方法 |