JP2854302B2 - 格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス - Google Patents
格子不整単結晶基板上のエピタキシャル層を含む半導体デバイスInfo
- Publication number
- JP2854302B2 JP2854302B2 JP62502183A JP50218387A JP2854302B2 JP 2854302 B2 JP2854302 B2 JP 2854302B2 JP 62502183 A JP62502183 A JP 62502183A JP 50218387 A JP50218387 A JP 50218387A JP 2854302 B2 JP2854302 B2 JP 2854302B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- substrate
- layer
- lattice
- patterned surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 36
- 239000013078 crystal Substances 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910021426 porous silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 49
- 238000000407 epitaxy Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
- H01L21/0265—Pendeoepitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明の背景
本発明の格子不整材料の隣接した層を含む半導体デバ
イスに係る。 各種の電子回路の分野において，格子不整のエピタキ
シヤル層が得られることは望ましく，異なる材料のそれ
ぞれはその特定の材料を用いて実現するのが最善である
デバイス機能を与えるために用いられる。しかし，異な
る半導体材料間の格子不整，たとえば,Ge及びSi間の約
0.22オングストローム又は約４％の不整により，エピタ
キシヤル成長中エピタキシヤル層及び基板の界面領域中
に大きな応力が発生するのは避けられず，それによりエ
ピタキシヤル層は格子転位のような欠陥を生じる性質を
もち，そのためエピタキシヤル層中に形成されたトラン
ジスタは，もしできたとしても適切には動作しない。エ
ピタキシヤル層が厚くなるにつれ，格子転位の形成はよ
り起りやすくなる。たとえば単結晶シリコン基板上に10
0オングストロームもの小さな厚さをもつGeXSi1-Xの無
転位エピタキシヤル層を成長させるためには,Geの量は
約0.5より小さいモル分率に限られ，一方エピタキシヤ
ル層中に形成される光要素には,1（純粋なGe）に等しい
モル分率Ｘが望ましい。そして，従来技術においては，
そのような層（Ｘ＝１）は層の厚さをどんなに小さくし
ても，シリコン基板上に無転位に成長することができな
い。より一般的には，単結晶基板上の無転位ヘテロエピ
タキシヤル層の厚さの範囲を延ばすことが望ましい。基
板というのはSi,ガリウムひ素（GaAs）及びインジウム
リン（InP）のような市販の半導体である。 本発明の要約 純粋なGeのような格子不整合材料の任意の厚さの無転
位エピタキシヤル層は，適切に多孔質にするか，溝を有
する構造を作るかあるいは適切にサブミクロンにパター
ン形成されたSiのような単結晶基板の表面上に成長させ
られる。そのようにして，基板に対するエピタキシヤル
層の格子不整合による応力から生じる（層の単位面積当
りの）全歪エネルギーは以下でより詳細に説明するよう
に，転位が生じるレベルを超えない。従つて，エピタキ
シヤル層の質ははかるに改善され，それによつて無転位
格子不整合ヘテロエピタキシヤル層が，より大きな厚さ
まで成長させることができる。“格子不整合”というこ
とにより，基板及びエピタキシヤル層はそれらの格子定
数が少くとも約0.5％又は0.03オングストロームだけ異
なることを意味する。 図面の簡単な説明 第１図は単結晶基板の典型的な構造を形成した表面領
域の上面図； 第２図は第１図に示された典型的な構造をもつ表面領
域の断面図； 第３図は本発明の原理に従う第１及び２図中に示され
た格子不整合の構造を形成した表面上に成長させたエピ
タキシヤル層の水平方向の格子長が基板のそれより大き
い場合のエピタキシヤル層中の接線方向の応力を示す
図； 第４図は本発明の具体的な実施例に従い多孔質単結晶
シリコン基板上に成長させたゲルマニウムのエピタキシ
ヤル層の断面を示す図； 第５図は本発明に従い成長させた格子不整合構成半導
体のエピタキシヤル層部分を含む集積回路の断面図であ
る。 詳細な記述 先に述べたように，本発明に従いエピタキシヤル層が
多孔質あるいは構造を形成するか，サブミクロンのパタ
ーンを形成した表面上に成長させられる。“構造を形成
した”というのは，主表面における基板の断面が，急峻
な丘と谷を特徴とし，丘の最上部は谷により形成される
間隙により相互に分離された平坦な台地表面部分を規定
することを意味する。一般に“サブミクロンパターン形
成された”表面というのは，任意の形状の平坦な台地を
特徴とし，各台地は１ミクロンより小さな横方向寸法を
もち，台地間に配置された溝により形成された間隙を有
することを意味する。これはたとえばK.Douglas（ケ
イ．ダグラス）らによりApplied Physics Letters
（アプライド・フイジツクス・レターズ）第48巻，（1
0）,676-678頁（1986年３月）に発表された“ナノメー
タ分子リソグラフイ”と題する論文に述べられているナ
ノメータリソグラフイにより得られる。 単結晶基板の台地部分は全べて同じ結晶学的方位をも
つことに注意すべきである。すなわち，これらの台地は
すべて同じ単結晶基板から始まるため，それらの各結晶
構造は基板の最初の表面が多孔質にされるか，溝構造を
形成するかあるいは適切にパターン形成された後です
ら，相互に同じ方向をもつ。格子不整合があつても，基
板の表面の適当なパターン形成により，エピタキシヤル
層中の歪の源が減り，そのためエピタキシヤル層は以下
で詳細に述べるように，厚さによらず無転位である。そ
のような適切なパターン形成は横方向の寸法がある種の
条件を満す平坦化台地域及び間隙を特徴とする。より具
体的には，間隙の横方向寸法は異なる平坦化台地域から
生じる歪の重量によつて転位が形成されるのを防止する
ため，平坦化台地域の横方向寸法の約３分の１より大き
くすべきであるが，間隙の横方向寸法は間隙中の基板表
面の領域から，多結晶成長のエピタキシヤル層が好まし
くないほど支配的になるのを避けるため，平坦化台地域
のおおよその横方向寸法を越えてはならない。更に，平
坦化台地域の最大横方向寸法（2L）は望ましいエピタキ
シヤル層の厚さに幾分依存するある種の臨界長（2Lc）
を越えてはならない。Si上に成長させた任意の厚さの純
粋なGe層の場合，この臨界長（2Lc）は約200オングスト
ロームと予期される。臨界長の同様の値は,Si上に成長
させた任意の厚さのガリウムひ素層の成長の場合にも予
期される。 間隙及び平坦化台地域がともに通常100オングストロ
ーム以下，典型的な場合約35オングストロームの横方向
寸法を有する多孔質シリコンの基板は，任意の厚さをも
つ無転位の純粋なゲルマニウムのエビタキシヤル成長に
対し，これらすべての条件を満す。 第４図に示されるように，エピタキシヤルゲルマニウ
ム層（43）が多孔質シリコン半導体基板部分（41）の表
面（42）上に配置されている。この多孔質基板部分（4
1）は単結晶ｎ形バルクシリコン半導体基板（40）の最
上部ｐ形部分をなし，たとえば基板は濃縮フツ化水素酸
との陽極酸化により，この最上部分は多孔質になつてい
る。陽極反応は当業者には周知のように,n形シリコンよ
りｐ形シリコン中で速く進む。そのような陽極酸化につ
いては，たとえば第46巻,86-88頁（1986年１月）にM.I.
J.Beale（エム・アイ・ジエイ・ビーレ）らにより発表
された“多孔質シリコンの微細構造と基本的機構”と題
する論文中に述べられている。エタノールを陽極反応中
好ましくい気泡の発生を抑えるためフツ化水素酸に加え
ると有利にできる。ゲルマニウム層（43）は多孔質基板
を適切に浄化した後，表面上に分子線エピタキシー（MB
E）により成長させると有利である。たとえば，基板を
浄化するためには，基板全体を乾燥した酸素中で約300
℃に加熱し，多孔質シリコンの表面部分を酸化し，次に
酸化物を除くため基板を約700ないし750℃の温度に真空
容器中で加熱する。あるいは過酸化水素及び塩酸の溶液
中で酸化し，続いて真空容器中で加熱することにより，
浄化できる。最後に，当業者には周知で，たとえばMate
rials Research Society Symposia Proceedings
（マテリアルズ・リサーチ・ソサイアテイ・シンポジア
・プロシーデイング），第37巻,245-254頁（1954）に発
表されたJ.C.Bean（ジエイ・シー・ビーン）による“Ge
xSi1-X／（Si,Ge）歪層ヘテロ接合及び超格子の分子線
エピタキシー”と題する論文中により詳細に述べられて
いるように，同じ真空容器中で基板の表面にゲルマニウ
ムのMBEを行うのが好ましい。 次に，エピタキシヤル層（43）及び多孔質シリコン層
（41）は，第５図に示されるように比較的大きな領域
（又は複数）にパターン形成でき，それによつてシリコ
ン基板（40）の一部分が露出される。すると，当業者に
は周知のように,1ないし複数の光−電子要素又はデバイ
スが，残つたエピタキシヤル層（53）中に製作中の大規
模集積回路（VLSI）とともに製作でき，シリコン基板
（40）の露出された部分中に集積化される。これらの光
−電子デバイス及び集積回路は，次にたとえば金属線
（55）及び（56）により電気的に相互接続できる。典型
的な場分，これらの線はアルミニウム又は他の適当な金
属線の形をとり，それらは当業者には周知のように，絶
縁層中の窓を貫く，各デバイス及び回路の電極領域を除
いて，絶縁層（図示されていない）により基板（40）及
びエピタキシヤル層（53）から絶縁される。あるいは，
エピタキシヤル層は最初から基板表面の限られた部分上
にのみ成長させることができる。また，エピタキシヤル
層（53）中に製作されさる光−電子デバイスに代り，あ
るいはそれに加えて，電子回路もこのエピタキシヤル層
中に製作でき，それによつてデータ処理システム中での
動作中，エピタキシヤル層中の回路はより厳密さを必要
とするデータ計算の仕事すなわちより高速で行うことが
望ましい計算をするよう割当てられる。 本発明の根底にある原理をよりよく理解するために，
第1,2及び３図を参照するのが有用である。構造を形成
した表面をもつ単結晶基板（10）上に，エピタキシヤル
層（15）（第３図）を成長してある。基板との界面にお
ける層中の（格子不整合による）接線方向の応力は，第
３図中の矢印で示されている。構造を形成した表面は平
坦化台地域（11）（第２），各横方向寸法2L,及び谷（1
2）を特徴とし，各谷は垂直な側壁（13）を有する。谷
（12）は横方向寸法Ｇの底面（12）をもつ。矢印の長さ
は谷の中央付近の平坦化台地域の端部で比較的長く，平
坦化台地域の中央点付近で比較的短いことに注意すべき
である。このことは，谷付近の平坦化台地域の端部にお
ける接線方向の応力が比較的大きく，平坦化台地域の中
央付近で比較的応力が小さいことを示している。 本発明の条件の１つに従う間隙の横方向の大きさＧ
は，異なる平坦化台地域の上の歪源からエピタキシヤル
層（15）を貫いて伝播する歪場が，干渉しないように，
すなわち別の歪源から生じた歪場の重なりが本質的でな
いように，十分大きくなければならない。従つて、エピ
タキシヤル層を貫く歪を発生することを含む得られる境
界値問題の物理的解は，界面からの距離の関数として，
歪の値が指数関数的に減少することを特徴とする。この
ように，エピタキシヤル層の単位面積当りの歪エネルギ
ーは，大きさにはよらず任意の厚さに対して有限であ
る。更に，歪エネルギーは平坦化台地域の横方向の長さ
2Lが減少するとともに減少し，平坦化台地域の最小横方
向寸法2Lが十分小さい場合には，歪エネルギーは転位形
式の閾地エネルギーを越えることはない。特に，もしSi
の表面上の台地の2Lが約200オングストロームより小さ
いなら，純粋なゲルマニウムエピタキシヤル層は層がい
かに厚いかによらず，転位を発生することはない。もし
Siの平坦化台地域の横方向の寸法2Lが幾分大きいなら，
純粋なGeエピタキシヤル層はその厚さがあまり大きくな
い限り，無転位のままである。そのような場合,Si上へ
の純粋なGeの無転位成長に対する臨界層厚は，有限では
あるがパターン形成されない（なめらかな）Si上への成
長の場合に予測される値（10オングストローム）より大
きくなるであろう。 各種の修正が可能である。たとえば，純粋なGeの代り
に無転位エピタキシヤル層はGexSi1-Xでよく、ｘに依存
して横方向の台地の大きさ2Lの許される値が幾分大きく
なる。あるいは，それはガリウムひ素にできる。より一
般的には，基板及びエピタキシヤル層は任意の格子不整
合結晶半導体又は非半導体でよい。たとえば，本発明の
視野内で，二元，三元又は四元IV-V化合物半導体合金‥
‥‥一般的に（In.Ga,Al）−（As,P）はGaAs,InP又はGa
Pのような格子不整合パターン形成したIV-V単結晶基板
上にエピタキシヤル成長させられる。GaPはSiとわずか
0.4％の格子不整合で，従つて他のIV-V化合物半導体よ
りSiには完全に格子整合するが,GaPそれ自身は間接禁制
帯をもち，光デバイスには有用でないことに注意すべき
である。このように本発明の視野内で任意のIV-V格子不
整合（GaPに対して）材料を，サブミクロンのパターン
形成したGaP層上に成長でき,GaP層はシリコン基板のな
めらかな（パターン形成されていない）表面上にエピタ
キシヤル成長されている。
イスに係る。 各種の電子回路の分野において，格子不整のエピタキ
シヤル層が得られることは望ましく，異なる材料のそれ
ぞれはその特定の材料を用いて実現するのが最善である
デバイス機能を与えるために用いられる。しかし，異な
る半導体材料間の格子不整，たとえば,Ge及びSi間の約
0.22オングストローム又は約４％の不整により，エピタ
キシヤル成長中エピタキシヤル層及び基板の界面領域中
に大きな応力が発生するのは避けられず，それによりエ
ピタキシヤル層は格子転位のような欠陥を生じる性質を
もち，そのためエピタキシヤル層中に形成されたトラン
ジスタは，もしできたとしても適切には動作しない。エ
ピタキシヤル層が厚くなるにつれ，格子転位の形成はよ
り起りやすくなる。たとえば単結晶シリコン基板上に10
0オングストロームもの小さな厚さをもつGeXSi1-Xの無
転位エピタキシヤル層を成長させるためには,Geの量は
約0.5より小さいモル分率に限られ，一方エピタキシヤ
ル層中に形成される光要素には,1（純粋なGe）に等しい
モル分率Ｘが望ましい。そして，従来技術においては，
そのような層（Ｘ＝１）は層の厚さをどんなに小さくし
ても，シリコン基板上に無転位に成長することができな
い。より一般的には，単結晶基板上の無転位ヘテロエピ
タキシヤル層の厚さの範囲を延ばすことが望ましい。基
板というのはSi,ガリウムひ素（GaAs）及びインジウム
リン（InP）のような市販の半導体である。 本発明の要約 純粋なGeのような格子不整合材料の任意の厚さの無転
位エピタキシヤル層は，適切に多孔質にするか，溝を有
する構造を作るかあるいは適切にサブミクロンにパター
ン形成されたSiのような単結晶基板の表面上に成長させ
られる。そのようにして，基板に対するエピタキシヤル
層の格子不整合による応力から生じる（層の単位面積当
りの）全歪エネルギーは以下でより詳細に説明するよう
に，転位が生じるレベルを超えない。従つて，エピタキ
シヤル層の質ははかるに改善され，それによつて無転位
格子不整合ヘテロエピタキシヤル層が，より大きな厚さ
まで成長させることができる。“格子不整合”というこ
とにより，基板及びエピタキシヤル層はそれらの格子定
数が少くとも約0.5％又は0.03オングストロームだけ異
なることを意味する。 図面の簡単な説明 第１図は単結晶基板の典型的な構造を形成した表面領
域の上面図； 第２図は第１図に示された典型的な構造をもつ表面領
域の断面図； 第３図は本発明の原理に従う第１及び２図中に示され
た格子不整合の構造を形成した表面上に成長させたエピ
タキシヤル層の水平方向の格子長が基板のそれより大き
い場合のエピタキシヤル層中の接線方向の応力を示す
図； 第４図は本発明の具体的な実施例に従い多孔質単結晶
シリコン基板上に成長させたゲルマニウムのエピタキシ
ヤル層の断面を示す図； 第５図は本発明に従い成長させた格子不整合構成半導
体のエピタキシヤル層部分を含む集積回路の断面図であ
る。 詳細な記述 先に述べたように，本発明に従いエピタキシヤル層が
多孔質あるいは構造を形成するか，サブミクロンのパタ
ーンを形成した表面上に成長させられる。“構造を形成
した”というのは，主表面における基板の断面が，急峻
な丘と谷を特徴とし，丘の最上部は谷により形成される
間隙により相互に分離された平坦な台地表面部分を規定
することを意味する。一般に“サブミクロンパターン形
成された”表面というのは，任意の形状の平坦な台地を
特徴とし，各台地は１ミクロンより小さな横方向寸法を
もち，台地間に配置された溝により形成された間隙を有
することを意味する。これはたとえばK.Douglas（ケ
イ．ダグラス）らによりApplied Physics Letters
（アプライド・フイジツクス・レターズ）第48巻，（1
0）,676-678頁（1986年３月）に発表された“ナノメー
タ分子リソグラフイ”と題する論文に述べられているナ
ノメータリソグラフイにより得られる。 単結晶基板の台地部分は全べて同じ結晶学的方位をも
つことに注意すべきである。すなわち，これらの台地は
すべて同じ単結晶基板から始まるため，それらの各結晶
構造は基板の最初の表面が多孔質にされるか，溝構造を
形成するかあるいは適切にパターン形成された後です
ら，相互に同じ方向をもつ。格子不整合があつても，基
板の表面の適当なパターン形成により，エピタキシヤル
層中の歪の源が減り，そのためエピタキシヤル層は以下
で詳細に述べるように，厚さによらず無転位である。そ
のような適切なパターン形成は横方向の寸法がある種の
条件を満す平坦化台地域及び間隙を特徴とする。より具
体的には，間隙の横方向寸法は異なる平坦化台地域から
生じる歪の重量によつて転位が形成されるのを防止する
ため，平坦化台地域の横方向寸法の約３分の１より大き
くすべきであるが，間隙の横方向寸法は間隙中の基板表
面の領域から，多結晶成長のエピタキシヤル層が好まし
くないほど支配的になるのを避けるため，平坦化台地域
のおおよその横方向寸法を越えてはならない。更に，平
坦化台地域の最大横方向寸法（2L）は望ましいエピタキ
シヤル層の厚さに幾分依存するある種の臨界長（2Lc）
を越えてはならない。Si上に成長させた任意の厚さの純
粋なGe層の場合，この臨界長（2Lc）は約200オングスト
ロームと予期される。臨界長の同様の値は,Si上に成長
させた任意の厚さのガリウムひ素層の成長の場合にも予
期される。 間隙及び平坦化台地域がともに通常100オングストロ
ーム以下，典型的な場合約35オングストロームの横方向
寸法を有する多孔質シリコンの基板は，任意の厚さをも
つ無転位の純粋なゲルマニウムのエビタキシヤル成長に
対し，これらすべての条件を満す。 第４図に示されるように，エピタキシヤルゲルマニウ
ム層（43）が多孔質シリコン半導体基板部分（41）の表
面（42）上に配置されている。この多孔質基板部分（4
1）は単結晶ｎ形バルクシリコン半導体基板（40）の最
上部ｐ形部分をなし，たとえば基板は濃縮フツ化水素酸
との陽極酸化により，この最上部分は多孔質になつてい
る。陽極反応は当業者には周知のように,n形シリコンよ
りｐ形シリコン中で速く進む。そのような陽極酸化につ
いては，たとえば第46巻,86-88頁（1986年１月）にM.I.
J.Beale（エム・アイ・ジエイ・ビーレ）らにより発表
された“多孔質シリコンの微細構造と基本的機構”と題
する論文中に述べられている。エタノールを陽極反応中
好ましくい気泡の発生を抑えるためフツ化水素酸に加え
ると有利にできる。ゲルマニウム層（43）は多孔質基板
を適切に浄化した後，表面上に分子線エピタキシー（MB
E）により成長させると有利である。たとえば，基板を
浄化するためには，基板全体を乾燥した酸素中で約300
℃に加熱し，多孔質シリコンの表面部分を酸化し，次に
酸化物を除くため基板を約700ないし750℃の温度に真空
容器中で加熱する。あるいは過酸化水素及び塩酸の溶液
中で酸化し，続いて真空容器中で加熱することにより，
浄化できる。最後に，当業者には周知で，たとえばMate
rials Research Society Symposia Proceedings
（マテリアルズ・リサーチ・ソサイアテイ・シンポジア
・プロシーデイング），第37巻,245-254頁（1954）に発
表されたJ.C.Bean（ジエイ・シー・ビーン）による“Ge
xSi1-X／（Si,Ge）歪層ヘテロ接合及び超格子の分子線
エピタキシー”と題する論文中により詳細に述べられて
いるように，同じ真空容器中で基板の表面にゲルマニウ
ムのMBEを行うのが好ましい。 次に，エピタキシヤル層（43）及び多孔質シリコン層
（41）は，第５図に示されるように比較的大きな領域
（又は複数）にパターン形成でき，それによつてシリコ
ン基板（40）の一部分が露出される。すると，当業者に
は周知のように,1ないし複数の光−電子要素又はデバイ
スが，残つたエピタキシヤル層（53）中に製作中の大規
模集積回路（VLSI）とともに製作でき，シリコン基板
（40）の露出された部分中に集積化される。これらの光
−電子デバイス及び集積回路は，次にたとえば金属線
（55）及び（56）により電気的に相互接続できる。典型
的な場分，これらの線はアルミニウム又は他の適当な金
属線の形をとり，それらは当業者には周知のように，絶
縁層中の窓を貫く，各デバイス及び回路の電極領域を除
いて，絶縁層（図示されていない）により基板（40）及
びエピタキシヤル層（53）から絶縁される。あるいは，
エピタキシヤル層は最初から基板表面の限られた部分上
にのみ成長させることができる。また，エピタキシヤル
層（53）中に製作されさる光−電子デバイスに代り，あ
るいはそれに加えて，電子回路もこのエピタキシヤル層
中に製作でき，それによつてデータ処理システム中での
動作中，エピタキシヤル層中の回路はより厳密さを必要
とするデータ計算の仕事すなわちより高速で行うことが
望ましい計算をするよう割当てられる。 本発明の根底にある原理をよりよく理解するために，
第1,2及び３図を参照するのが有用である。構造を形成
した表面をもつ単結晶基板（10）上に，エピタキシヤル
層（15）（第３図）を成長してある。基板との界面にお
ける層中の（格子不整合による）接線方向の応力は，第
３図中の矢印で示されている。構造を形成した表面は平
坦化台地域（11）（第２），各横方向寸法2L,及び谷（1
2）を特徴とし，各谷は垂直な側壁（13）を有する。谷
（12）は横方向寸法Ｇの底面（12）をもつ。矢印の長さ
は谷の中央付近の平坦化台地域の端部で比較的長く，平
坦化台地域の中央点付近で比較的短いことに注意すべき
である。このことは，谷付近の平坦化台地域の端部にお
ける接線方向の応力が比較的大きく，平坦化台地域の中
央付近で比較的応力が小さいことを示している。 本発明の条件の１つに従う間隙の横方向の大きさＧ
は，異なる平坦化台地域の上の歪源からエピタキシヤル
層（15）を貫いて伝播する歪場が，干渉しないように，
すなわち別の歪源から生じた歪場の重なりが本質的でな
いように，十分大きくなければならない。従つて、エピ
タキシヤル層を貫く歪を発生することを含む得られる境
界値問題の物理的解は，界面からの距離の関数として，
歪の値が指数関数的に減少することを特徴とする。この
ように，エピタキシヤル層の単位面積当りの歪エネルギ
ーは，大きさにはよらず任意の厚さに対して有限であ
る。更に，歪エネルギーは平坦化台地域の横方向の長さ
2Lが減少するとともに減少し，平坦化台地域の最小横方
向寸法2Lが十分小さい場合には，歪エネルギーは転位形
式の閾地エネルギーを越えることはない。特に，もしSi
の表面上の台地の2Lが約200オングストロームより小さ
いなら，純粋なゲルマニウムエピタキシヤル層は層がい
かに厚いかによらず，転位を発生することはない。もし
Siの平坦化台地域の横方向の寸法2Lが幾分大きいなら，
純粋なGeエピタキシヤル層はその厚さがあまり大きくな
い限り，無転位のままである。そのような場合,Si上へ
の純粋なGeの無転位成長に対する臨界層厚は，有限では
あるがパターン形成されない（なめらかな）Si上への成
長の場合に予測される値（10オングストローム）より大
きくなるであろう。 各種の修正が可能である。たとえば，純粋なGeの代り
に無転位エピタキシヤル層はGexSi1-Xでよく、ｘに依存
して横方向の台地の大きさ2Lの許される値が幾分大きく
なる。あるいは，それはガリウムひ素にできる。より一
般的には，基板及びエピタキシヤル層は任意の格子不整
合結晶半導体又は非半導体でよい。たとえば，本発明の
視野内で，二元，三元又は四元IV-V化合物半導体合金‥
‥‥一般的に（In.Ga,Al）−（As,P）はGaAs,InP又はGa
Pのような格子不整合パターン形成したIV-V単結晶基板
上にエピタキシヤル成長させられる。GaPはSiとわずか
0.4％の格子不整合で，従つて他のIV-V化合物半導体よ
りSiには完全に格子整合するが,GaPそれ自身は間接禁制
帯をもち，光デバイスには有用でないことに注意すべき
である。このように本発明の視野内で任意のIV-V格子不
整合（GaPに対して）材料を，サブミクロンのパターン
形成したGaP層上に成長でき,GaP層はシリコン基板のな
めらかな（パターン形成されていない）表面上にエピタ
キシヤル成長されている。
フロントページの続き
(56)参考文献 特開 昭63−5513（ＪＰ，Ａ)
Ａｐｐｌ．Ｐｈｙｓ，Ｌｅｔｔ，24
［10］（1974−５−10）（米）ｐ．466
−467
Ａｐｐｌ．Ｐｈｙｓ，Ｌｅｔｔ，48
［３］（1986−１−20）（米）ｐ．230
−232
(58)調査した分野(Int.Cl.6，ＤＢ名)
H01L 21/20
H01L 21/203
Claims (1)
- (57)【特許請求の範囲】 １．本質的に単結晶基体のパターン化された表面上に位
置するエピタキシャル層を含むデバイスであって、 該エピタキシャル層と該基体が格子不整合の状態にあ
り、 該パターン化された表面は、複数の平坦化台地域とその
平坦化台地域の間に位置する溝により形成される間隙に
より特徴づけられ、 該平坦化台地域のそれぞれが、その上側表面のいずれの
方向に対しても１ミクロンより小さい最大横方向寸法を
有することを特徴とするデバイス。 ２．請求の範囲第１項に記載のデバイスにおいて、 エピタキシャル層は本質的にゲルマニウムで、基体は本
質的にシリコンであることを特徴とするデバイス。 ３．請求の範囲第２項に記載のデバイスにおいて、 該パターン化された表面は、約200オングストロームよ
り小さい最大横方向寸法を持つ平坦化台地域と、少なく
とも約100オングストロームの厚さ有するエピタキシャ
ル層を有することを特徴とするデバイス。 ４．請求の範囲第３項に記載のデバイスにおいて、 近接した該平坦化台地域は、少なくともやく60オングス
トロームの間隙により分離されていることを特徴とする
デバイス。 ５．請求の範囲第１項に記載のデバイスにおいて、 該パターン化された表面は、本質的に多孔質シリコンで
あることを特徴とするデバイス。 ６．請求の範囲第５項に記載のデバイスにおいて、 多孔質シリコンよりなる該パターン化された表面は、10
0オングストロームより小さい横方向寸法を有する平坦
化台地域を有することを特徴とするデバイス。 ７．請求の範囲第１項に記載のデバイスにおいて、 該エピタキシャル層は本質的にガリウムヒ素で、基体は
本質的にシリコンであることを特徴とするデバイス。 ８．請求の範囲第７項に記載のデバイスにおいて、 該基体のパターン化された表面は、約100オングストロ
ームより小さい最大横方向寸法を有する平坦化台地域を
有することを特徴とするデバイス。 ９．請求の範囲第８項に記載のデバイスにおいて、 近接した平坦化台地域は、少なくとも30オングストロー
ムの間隙により分離されていることを特徴とするデバイ
ス。 １０．請求の範囲第１項に記載のデバイスにおいて、 該パターン化された表面の該平坦化台地域が、その最大
横方向寸法の少なくとも約３分の１の間隙により分離さ
れていることを特徴とするデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US85048386A | 1986-04-10 | 1986-04-10 | |
| US850,483 | 1986-04-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63503104A JPS63503104A (ja) | 1988-11-10 |
| JP2854302B2 true JP2854302B2 (ja) | 1999-02-03 |
Family
ID=25308247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62502183A Expired - Lifetime JP2854302B2 (ja) | 1986-04-10 | 1987-03-19 | 格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0263866B1 (ja) |
| JP (1) | JP2854302B2 (ja) |
| KR (1) | KR910005734B1 (ja) |
| CA (1) | CA1272527A (ja) |
| DE (1) | DE3779547T2 (ja) |
| ES (1) | ES2004276A6 (ja) |
| WO (1) | WO1987006392A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428808A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Method for growing epitaxial thin film crystal |
| US5079616A (en) * | 1988-02-11 | 1992-01-07 | Gte Laboratories Incorporated | Semiconductor structure |
| GB8905511D0 (en) * | 1989-03-10 | 1989-04-19 | British Telecomm | Preparing substrates |
| JP4569026B2 (ja) * | 2001-03-30 | 2010-10-27 | 信越半導体株式会社 | 半導体基板及びその製造方法 |
| EP3891779A4 (en) * | 2018-12-04 | 2022-08-10 | SRI International | USING A RESILIENT LAYER TO ELIMINATE JOINT BONDING |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2757470A1 (de) * | 1977-12-22 | 1979-07-05 | Siemens Ag | Verfahren zum herstellen einer halbleiteranordnung |
-
1987
- 1987-03-19 KR KR1019870701116A patent/KR910005734B1/ko not_active IP Right Cessation
- 1987-03-19 JP JP62502183A patent/JP2854302B2/ja not_active Expired - Lifetime
- 1987-03-19 WO PCT/US1987/000612 patent/WO1987006392A1/en active IP Right Grant
- 1987-03-19 DE DE8787902923T patent/DE3779547T2/de not_active Expired - Fee Related
- 1987-03-19 EP EP87902923A patent/EP0263866B1/en not_active Expired - Lifetime
- 1987-03-30 ES ES8700901A patent/ES2004276A6/es not_active Expired
- 1987-04-09 CA CA000534486A patent/CA1272527A/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ，Ｌｅｔｔ，２４［１０］（１９７４−５−１０）（米）ｐ．４６６−４６７ |
| Ａｐｐｌ．Ｐｈｙｓ，Ｌｅｔｔ，４８［３］（１９８６−１−２０）（米）ｐ．２３０−２３２ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1272527A (en) | 1990-08-07 |
| KR880701456A (ko) | 1988-07-27 |
| DE3779547T2 (de) | 1993-01-28 |
| JPS63503104A (ja) | 1988-11-10 |
| KR910005734B1 (ko) | 1991-08-02 |
| WO1987006392A1 (en) | 1987-10-22 |
| ES2004276A6 (es) | 1988-12-16 |
| DE3779547D1 (de) | 1992-07-09 |
| EP0263866B1 (en) | 1992-06-03 |
| EP0263866A1 (en) | 1988-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806996A (en) | Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate | |
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| JP3286921B2 (ja) | シリコン基板化合物半導体装置 | |
| US5238869A (en) | Method of forming an epitaxial layer on a heterointerface | |
| Mahajan | Defects in semiconductors and their effects on devices | |
| US5091767A (en) | Article comprising a lattice-mismatched semiconductor heterostructure | |
| US5221367A (en) | Strained defect-free epitaxial mismatched heterostructures and method of fabrication | |
| EP0291346B1 (en) | A laminated structure of compound semiconductors | |
| EP0352472A2 (en) | Heteroepitaxy of lattice-mismatched semiconductor materials | |
| Usami et al. | Realization of crescent‐shaped SiGe quantum wire structures on a V‐groove patterned Si substrate by gas‐source Si molecular beam epitaxy | |
| US7164187B2 (en) | Semiconductor and semiconductor substrate, method of manufacturing the same, and semiconductor device | |
| JPH073814B2 (ja) | 半導体基板の製造方法 | |
| JP2854302B2 (ja) | 格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス | |
| US5183776A (en) | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers | |
| JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| Mirin et al. | Morphology and optical properties of strained InGaAs quantum wires | |
| JPH07107895B2 (ja) | 化合物半導体基板 | |
| Itoh et al. | The effect of V/III ratio on the initial layer of GaAs on Si | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2546531B2 (ja) | 半導体積層構造、半導体装置及びそれらの製造方法 | |
| Liliental-Weber et al. | Structural defects in epitaxial III/V layers | |
| JP2560600B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |