KR910005734B1 - 반도체 소자 - Google Patents
반도체 소자 Download PDFInfo
- Publication number
- KR910005734B1 KR910005734B1 KR1019870701116A KR870701116A KR910005734B1 KR 910005734 B1 KR910005734 B1 KR 910005734B1 KR 1019870701116 A KR1019870701116 A KR 1019870701116A KR 870701116 A KR870701116 A KR 870701116A KR 910005734 B1 KR910005734 B1 KR 910005734B1
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- semiconductor device
- substrate
- gap
- essentially
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 title description 37
- 239000013078 crystal Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- 229910021426 porous silicon Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
- H01L21/0265—Pendeoepitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
내용 없음.
Description
[발명의 명칭]
반도체 소자
[도면의 간단한 설명]
제1도는 단일 결정기판의 전형적인 성모양 기판영역의 평면도.
제2도는 제1도에 도시된 전형적인 성모양 표면영역의 횡단면도.
제3도는 본 발명의 원리에 따라 에피텍셜층의 수평격자 거리가 기판보다 크다는 점에서 에피텍셜층에서 점선방향의 압력을 나타내는 화살표를 갖는 제1도 및 제2도에 도시된 격자 비매칭 성모양 표면상에 성장된 에피텍셜층의 횡단면도.
제4도는 본 발명의 특정 실시예에 따라 다공단일 결정 실리콘 기판상에 성장된 게르마늄의 에피텍셜층을 도시하는 횡단면도.
제5도는 본 발명에 따라 성장된 격자 비매칭 반도체의 에피텍셜층 부분을 포함하는 집적회로의 횡단면도.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 격자 비매칭 물질로된 인접층을 포함하는 반도체 소자에 관한 것이다.
다양한 전자회로중에 있어서, 격자 비매칭 물질로된 이용가능한 에피텍셜층을 가지고, 각각의 상이한 물질이 이를 사용하여 가장 양호하게 이루어지는 소자 기능을 제공하기 위해 사용된다. 그러나, 에피텍셜 성장동안, 상이한 반도체물질 예를 들어 Ge 및 Si간 약 0.22Å 또는 약 4% 비매칭간 격자 비매칭 때문에, 에피텍셜층 및 기판의 접촉 영역에서 큰 압력이 불가피하게 가해져, 에피텍셜층이 격자 전위같은 결점으로부터 질적으로 떨어짐으로써, 에피텍셜층에 형성된 트랜지스터가 약간이라도 접합하게 동작하지 않도록 한다. 에피텍셜층이 두껍게 됨에 따라, 격자 전위 형성이 더욱 더 많이 발생한다. 예를 들어, 100Å이하 두께를 갖는 GexSi1-X의 전위 자유 에피텍셜층을 단일 결정 실리콘 기판상에 성장시키기 위하여, Ge함유량이 약 0.5보다 작은 몰비율로 제한되어야 하는 반면, 1(순수한 Ge)와 같은 몰비율이 에피텍셜층에 형성된 광성분을 위해 바람직하며, 종래 기술에 있어서, 상기층(x=1)은 층두께를 작게하는 방법에 상관없이 실리콘 기판상에 전위를 자유롭게 성장시킬 수 없다. 특히, Si, 갈륨비소(GaAs) 및, 인화인듐(InP)같은 상업적으로 이용가능한 반도체 기판같이, 단일결정 기판상에 성장된 전위 자유 헤테로 에피텍셜층의 두께를 늘리는 것이 바람직하다.
[발명의요약]
순수한 Ge같은 격자 비매칭 물질의 임의의 두께를 갖는 전위 자유 에피텍셜층은 적합하게 다공이며 성모양으로 되도록 하거나 미크론 이하의 패턴으로 이루어지는 Si같은 단일 결정 기판의 표면상에 성장된다. 상기 방법에 있어서, 기판에 대하여 에피텍셜층의 격자 비매칭으로 인하여 압력을 막는(층의 유닛 영역당) 총변형 에너지는 하기에 상세히 서술되는 바와 같이 전위가 일어나게 되는 레벨을 초과하지 않는다. 그러므로, 에피텍셜층의 품질이 향상되고, 그럼으로써, 전위 자유 격자 비매칭 헤테로 에피텍셜층은 두께가 더 두껍게 성장될 수 있다. 격자 비매칭에 의해, 기판과 에피텍셜층이 적어도 약 0.5% 또는 0.03Å 유닛만큼 상기 격자 상수와 다르다.
상술된 바와 같이, 본 발명에 따라, 에피텍셜 층은 다공 성모양 또는 미크론 이하 형태인 표면상에 성장된다. ＂성모양＂이라는 것은 주요 표면에서 기판의 횡단부가 경사가 급한 언덕 또는 계곡으로 특징지어지며, 언덕의 상단이 계곡에 의해 형성된 갭만큼 서로간에 분리되는 평평한 대지 표면부를 규정한다. 일반적으로, ＂미크론 이하 형태＂표면이라는 것은 표면이 임의의 형태를 갖는 평평한 대지로 이루어지며, 각 대지가 예를 들어(1986년 3월) 응용 물리학 개론 제48(10)권 676 내지 678쪽에 수록된 케이.더글라스 등이 쓴 나노미터분자 석판인쇄술＂이란 논문에서 서술된 나노미터 석판 인쇄술에 의해 얻게된 바와 같은 대지사이에 위치된 홈에 의해 형성된 갭에 따라 미크론 이하의 최대 측면 크기를 갖는다.
단일 결정기판의 대지부가 모두 동일한 결정방위를 갖는다는 것을 주목해야 한다. 즉, 상기 대지 모두 동일한 단일 결정기판으로부터 발생하기 때문에, 상기 각 결정구조는 기판의 원 표면이 다공, 성모양 또는, 적당한 형태로 된 후 조차 동일한 상호 방위를 갖는다. 격자 비매칭에도 불구하고, 기판의 표면의 적합한 형태가 에피텍셜층에서 압력원을 감소시켜, 에피텍셜층이 하기에서 상세히 후술되는 바와 같이 두께에 관계없이 전위 자유로 되도록 예상된다.
상기 적합한 형태는 측면 크기가 어떤 기준을 만족하는 대지 갭에 의해 특징지어진다. 특히, 갭의 크기는 상이한 대지로부터 일어나는 압력의중첩에 의해 전위의 형성을 방지하기 위해 대지의 측면 크기의 약 1/3보다 크게되어야 하나, 갭에서 기판표면의 영역으로부터 다결정 성장의 에피텍셜층에서 바람직하지 못한 우세를 피하기 위해 갭의 측면크기는 거의 대지의 측면크기를 초과하지 않아야 한다.
더구나, 대지의 최대측면 크기(22)는 바람직한 에피텍셜층 두께에 다소간 따르는 어떤 임계길이(2LC)를 초과하지 않는다. Si상에 성장된 임의의 두께의 순수한 Ge층을 위해 상기 임계길이(2LC)는 약 200Å이 되리라 기대된다. 임계길이의 유사한 값은 Si상에 성장된 임의로 두꺼운 비소 갈륨의 성장을 위해 기대된다.
갭 및 대지가 보통 100Å 이하, 전형적으로, 약 35Å의 측면크기를 갖는 다공 실리콘 기판의 전위의 에피텍셜 성장을 위해 임의의 두께의 유리된 순수 게르마늄이 모두 상기 기준을 만족한다는 것을 주목해야 한다.
제4도에 도시된 바와 같이, 에피텍셜 게르마늄층은(43)은 다공 실리콘 반도체 기판부(41)의 표면(42)상에 위치된다. 상기 다공 기판부(41)는 예를 들어 농축 플루오르화 수소산과의 양극 반응에 의해 상기 상단부에서 다공이 이루어진 단일 결정 n형 벌크 실리콘 반도체 기판(40)의 상단 P형 부분을 구비한다. 양극 반응은 종래기술로 공지된 바와 같이 n형 실리콘 보다 P형 실리콘에서 더 빠르게 진행된다. 상기 양극반응은 예를 들어(1986년 1월) 엠.아이.제이.빌 등이 서술한 제46권 86 내지 88쪽에 기록된 ＂다공 실리콘의 마이크로 구조와 기초 메카니즘＂이란 논문에 기재되어 있다. 에탄올은 유리하게 플루오르화 수소산에 인가되어 양극반응 동안 바람직하지 못한 기포의 발생을 억제할 수 있다.
게르마늄층(43)은 유리하게 다공 기판이 적당하게 깨끗해진 후 다공 기판의 표면상에 분자 빔 에피텍시(MBE)에 의해 성장된다. 예를 들어, 표면을, 깨끗하게 하기위해, 전체기판이 약 300℃의 온도로 건조산소에서 가열되어, 다공실리콘의 표면부가 산화되며, 기판이 약 700내지 750℃의 온도로 진공실에서 가열되어, 산화물을 제거한다. 반대로, 진공실에서의 가열에 의해 야기된 과산화수소와 염산의 용액으로 산화시킴으로서 표면이 깨끗해질 수 있다. 마지막으로, 동일한 진공실에서 양호하게 기판의 표면이 공지된 바와 같이 게르마늄 MBE에 좌우되며, 예를 들어(1985년) 물질연구회 토론 의사측에 발표된 제이.씨.빈이 쓴 ＂GexSi1-X/(Si,Ge)변형층 헤테론 구조 및 초대 격자의 분자빔 에피텍시＂에 더욱 상세히 기술되어 있다.
그 다음, 에피텍셜층(43)과 다공 실리콘층(41)은 제5도에 도시된 바와 같이 비교적 큰 영역으로 형성될 수 있어, 실리콘 기판(40)의 일부가 노출된다. 그후, 하나이상의 광전자 성분 또는 소자는 종래 기술로 공지된 바와 같이 실리콘 기판(40)의 노출부에서 제조되고 집적되는 초대규모 집적(VLSI)회로를 가지고 잔여 에피텍셜층(53)에 제조될 수 있다. 그후, 상기 광전자 소자 및 집적회로는 금속으로 피복된(55,56)에 의해 전기적으로 상호접속될 수 있다. 전형적으로, 상기 선은 종래기술로 공지된 바와 같이 절연층에서 윈도우를 통해 각 소자 및 회로으 접촉영역을 제외하고(도시되지 않는) 절연층에 의해 기판(40)과 에피텍셜층(53)으로부터 절연되는 알루미늄 또는 다른 적합한 금속선의 형성을 취한다. 반대로, 에피텍셜층은 단지 기판의 표면의 제한된 부분상에 성장될 수 있다. 또한, 에피텍셜층(53)에 제조된 광전자 소자를 갖음으로서, 전자 회로가 상기 에피텍셜층에 제조될 수 있어, 데이터 처리 시스템에서 동작동안, 에피텍셜층에서 회로가 더욱 임계적인 데이타 계산 즉, 바람직하게 더 빠른 속도로 행해지는 계산을 행하는 작업이 할당된다.
본 발명의 기본 원리를 더 잘 이해하기 위하여, 제1도, 2도 및 3도로 다시 되돌아간다. 여기에서, 성모양 표면을 갖는 단일결정기판(10)상에서 에피텍셜층(15)(제3도)이 제3도의 화살표로 도시된 기판과의 접촉에서 층에(격자 비매칭에 의해 야기된)접선 방향입력에 따라 성장되었다. 성모양 표면은 각 측면 크기가 2L인 (제2도의) 평평한 대지(11) 및, 각각이 수직 측벽(13)을 갖는 언덕(12)에 의해 특징지어진다. 언덕(12)은 측면크기 G의 하단표면(12)을 갖는다. 화살표의 길이가 언덕의 거의 근처에 대지의 엣지에서 비교적 길며 대지의 중간점 가까이에서 비교적 짧으며, 이는 언덕가까이 대지의 엣지에서 비교적 큰 접선방향의 압력과 대지의 중간 가까이에서 비교적 작은 압력을 나타낸다.
본 발명의 기준중 하나에 따라: 갭의 측면크기 G가 매우커, 상이한 대지상에서 압력소스로부터 에피텍셜층(15)을 통해 전해지는 압력필드가 방해하지 않으며, 압력소스를 분리하는 것으로부터 일어나는 압력필드의 중첩이 실제적인 것이 아니다. 따라서, 에피텍셜층 전체에 압력의 설정을 내포하는 경계치 문제점에 대한 물리적인 해결책은 접촉면으로부터 거리의 함수로서 압력값 지수적으로 감소하는 것을 특징으로 한다. 그러므로, 에피텍셜층 유닛 영역당 압력 에너지는 비록 매우 크더라도 임의의 두께로 한정된다. 더욱이, 압력 에너지가 대지의 감소 측면 크기 2L에 따라 감소하여, 대지의 매우작은 최대 측면 크기 2L를 위해 압력에너지가 결코 전위의 형성을 위해 가역 에너지를 초과할 수 없다. 특히, 만약 Si의 표면상에 대지의 2L이 약 200Å 이하이면, 순수한 Ge에피텍셜층은 층의 두께에 관계없이 어떠한 전위도 갖지못한다. 만약 Si의 대지의 측면크기 2L이 다소 크다면, 순수한 Ge에피텍셜층은 그 두께가 너무 두껍지 않는 경우에 전위 자유로된다. 상기 경우에 있어서, Si상의 순수한 Ge의 전위 자유 성장을 위한 임계층 두께는 형성안된(부드러운) Si상에 성장을 위해 예견된 두께(10Å)보다 큰 것을 제외하고 한정된다.
여러 수정이 가능하다. 예를 들어, 순수한 Ge대신에 전위자유 에피텍셜층은 X에 따라 다소간 크게 허용된 측면 대지 크기 2L 값과 공존하는 GexSi1-x일수 있거나, 갈륨비소 일수 있다. 특히, 기판 및 에피텍셜층은 격자 비매칭 결정, 반도체 또는, 비 반도체 일 수 있다. 예를 들어, 본 발명의 범위 이내에서 GaAs, InP 또는, GaP같이 격자 비매칭 미크론 이하 형성 Ⅲ-Ⅴ단일 결정 기판상에 에피텍셜층으로 성장된 일반적으로(In, Ga, Al)-(As,P)인 2원, 3원 또는, 4원 Ⅲ-Ⅴ화합물 반도체 합금이다. GaP가 Si에 단지 0.4%격자 비매칭이며, 따라서 다른 Ⅲ-Ⅴ화합물 반도체보다 Si에 더욱 가까이 완전하게 격자 매칭되나, 단독으로 GaP는 간접적인 갭을 가지고 광소자를 위해 사용되지 않는다. 그러므로, 또한 본 발명의 범위내에서 차례로 실리콘 기판의 부드러운(형성안된) 표면상에 에피텍셜층으로 성장된 예를 들어 미크론 이하로 형성된 GaP층 상에(GaP에 관해) Ⅲ-Ⅴ격자 비매칭 물질의 성장이다.
Claims (10)
- 본질적으로 단일결정 몸체(41)의 표면(42)상에 위치되고 몸체의 상수와 다른 격자 상수를 갖는 에피텍셜층(제4도의 43)을 구비하는 소자에 있어서, 표면이 미크론 이하로 형성되는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 에피텍셜층이 본질적으로 게르마늄이고, 몸체가 본질적으로 실리콘인 것을 특징으로 하는 반도체 소자.
- 제2항에 있어서, 형성된 표면에서, 대지가 약 200Å 이하의 최대 측면 크기를 가지며, 에페텍셜층이 적어도 약 100Å의 두께를 갖는 것을 특징으로 하는 반도체 소자.
- 제3항에 있어서, 인접 대지가 적어도 약 60Å의 갭으로 분리되는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 형성된 표면이 본질적으로 다공 실리콘인 것을 특징으로 하는 반도체 소자.
- 제5항에 있어서, 다공 실리콘에서, 대지가 100Å 이하의 측면크기를 갖는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 에피텍셜층이 본질적으로 갈륨비소이고, 몸체가 본질적으로 실리콘인 것을 특징으로 하는 반도체 소자.
- 제7항에 있어서, 형성된 표면에서, 대지가 약 100Å 이하의 최대측면크기를 갖는 것을 특징으로 하는 반도체 소자.
- 제8항에 있어서, 인접대지가 적어도 30Å의 갭으로 분리되는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 형성된 표면에서, 대지의 최대측면 크기중 적어도 1/3만한 갭으로 분리된 대지를 특징으로 하는 반도체 소자.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US85048386A | 1986-04-10 | 1986-04-10 | |
| US850483 | 1986-04-10 | ||
| PCT/US1987/000612 WO1987006392A1 (en) | 1986-04-10 | 1987-03-19 | Semiconductor device including an epitaxial layer on a lattice-mismatched single crystal substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880701456A KR880701456A (ko) | 1988-07-27 |
| KR910005734B1 true KR910005734B1 (ko) | 1991-08-02 |
Family
ID=25308247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870701116A KR910005734B1 (ko) | 1986-04-10 | 1987-03-19 | 반도체 소자 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0263866B1 (ko) |
| JP (1) | JP2854302B2 (ko) |
| KR (1) | KR910005734B1 (ko) |
| CA (1) | CA1272527A (ko) |
| DE (1) | DE3779547T2 (ko) |
| ES (1) | ES2004276A6 (ko) |
| WO (1) | WO1987006392A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428808A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Method for growing epitaxial thin film crystal |
| US5079616A (en) * | 1988-02-11 | 1992-01-07 | Gte Laboratories Incorporated | Semiconductor structure |
| GB8905511D0 (en) * | 1989-03-10 | 1989-04-19 | British Telecomm | Preparing substrates |
| JP4569026B2 (ja) * | 2001-03-30 | 2010-10-27 | 信越半導体株式会社 | 半導体基板及びその製造方法 |
| EP3891779A4 (en) * | 2018-12-04 | 2022-08-10 | SRI International | USING A RESILIENT LAYER TO ELIMINATE JOINT BONDING |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2757470A1 (de) * | 1977-12-22 | 1979-07-05 | Siemens Ag | Verfahren zum herstellen einer halbleiteranordnung |
-
1987
- 1987-03-19 KR KR1019870701116A patent/KR910005734B1/ko not_active IP Right Cessation
- 1987-03-19 JP JP62502183A patent/JP2854302B2/ja not_active Expired - Lifetime
- 1987-03-19 WO PCT/US1987/000612 patent/WO1987006392A1/en active IP Right Grant
- 1987-03-19 DE DE8787902923T patent/DE3779547T2/de not_active Expired - Fee Related
- 1987-03-19 EP EP87902923A patent/EP0263866B1/en not_active Expired - Lifetime
- 1987-03-30 ES ES8700901A patent/ES2004276A6/es not_active Expired
- 1987-04-09 CA CA000534486A patent/CA1272527A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA1272527A (en) | 1990-08-07 |
| JP2854302B2 (ja) | 1999-02-03 |
| KR880701456A (ko) | 1988-07-27 |
| DE3779547T2 (de) | 1993-01-28 |
| JPS63503104A (ja) | 1988-11-10 |
| WO1987006392A1 (en) | 1987-10-22 |
| ES2004276A6 (es) | 1988-12-16 |
| DE3779547D1 (de) | 1992-07-09 |
| EP0263866B1 (en) | 1992-06-03 |
| EP0263866A1 (en) | 1988-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806996A (en) | Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate | |
| EP0505093B1 (en) | Article comprising a lattice-mismatched semiconductor heterostructure | |
| USRE38072E1 (en) | Fabrication method for AlGaInNPAsSb based devices | |
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| US5156995A (en) | Method for reducing or eliminating interface defects in mismatched semiconductor epilayers | |
| EP0447327B1 (en) | Heterostructure semiconductor device | |
| US5032893A (en) | Method for reducing or eliminating interface defects in mismatched semiconductor eiplayers | |
| US5221367A (en) | Strained defect-free epitaxial mismatched heterostructures and method of fabrication | |
| JP3114809B2 (ja) | 半導体装置 | |
| CN102427068B (zh) | 单片集成具有晶格失配的晶体模板及其制作方法 | |
| JP3024584B2 (ja) | 半導体装置の製造方法 | |
| US5084409A (en) | Method for patterned heteroepitaxial growth | |
| US20040164380A1 (en) | Semiconductor and semiconductor substrate, method of manufacturing the same, and semiconductor device | |
| KR910005734B1 (ko) | 반도체 소자 | |
| JP3078420B2 (ja) | 半導体デバイス | |
| US5492860A (en) | Method for growing compound semiconductor layers | |
| JPH0294663A (ja) | 半導体装置およびその製造方法 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| Mirin et al. | Morphology and optical properties of strained InGaAs quantum wires | |
| Liang et al. | Embedded growth of gallium arsenide in silicon recesses for a coplanar GaAs on Si technology | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH07107895B2 (ja) | 化合物半導体基板 | |
| Dettmer | GaAs on Si-the ultimate wafer? | |
| KR100407955B1 (ko) | 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010731 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |