CN102427068B - 单片集成具有晶格失配的晶体模板及其制作方法 - Google Patents

单片集成具有晶格失配的晶体模板及其制作方法 Download PDF

Info

Publication number
CN102427068B
CN102427068B CN201110394410.5A CN201110394410A CN102427068B CN 102427068 B CN102427068 B CN 102427068B CN 201110394410 A CN201110394410 A CN 201110394410A CN 102427068 B CN102427068 B CN 102427068B
Authority
CN
China
Prior art keywords
layer
template
crystal
resilient coating
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110394410.5A
Other languages
English (en)
Other versions
CN102427068A (zh
Inventor
王庶民
宋禹忻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201110394410.5A priority Critical patent/CN102427068B/zh
Priority to US14/362,130 priority patent/US9890472B2/en
Priority to PCT/CN2012/073572 priority patent/WO2013078807A1/zh
Publication of CN102427068A publication Critical patent/CN102427068A/zh
Application granted granted Critical
Publication of CN102427068B publication Critical patent/CN102427068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12681—Ga-, In-, Tl- or Group VA metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种利用低粘滞度材料单片集成具有晶格失配的晶体模板及其制作方法，晶体模板的制作方法包括：提供具有第一晶格常数的第一晶体层；在第一晶体层上生长缓冲层；在缓冲层的熔点温度之下，在缓冲层上依序执行第二晶体层生长工艺和第一次模板层生长工艺生长第二晶体层和模板层、或者在缓冲层上直接执行第一次模板层生长工艺生长模板层；将缓冲层熔化并转化为非晶态，在高于缓冲层的玻璃化转变温度的生长温度下，在第一次模板层生长工艺中生长的模板层上执行第二次模板层生长工艺，继续生长模板层，直至模板层晶格完全弛豫。相较于现有技术，本发明具有制作简单、在同一衬底上实现多种晶格常数材料组合且位错密度低、晶体质量高等优点。

Description

单片集成具有晶格失配的晶体模板及其制作方法
技术领域
本发明涉及半导体器件的制造领域，提供一种相对于大尺寸廉价衬底且利用低粘滞度材料单片集成具有不同晶格常熟的晶体模板及其制作方法。
背景技术
当今世界正在演绎着一场光电子器件由分立转向集成的重大转折。由于受到材料，结构和工艺等方面的种种制约和束缚，要取得长足的进展，光电子集成必须解决一系列重要的基础科学问题。
在一种材料衬底上生长各种不同的材料体系(即材料兼容)，集各种材料的优异性能为一体，是实现光电子集成的理想途径。例如：硅(Si)晶体是最常用、最便宜的微电子材料；但是由于Si是间接带隙材料，无法用做发光材料。而III-V族化合物半导体材料，如砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)等，是最常用的光电子材料。如果能实现硅材料与III-V族材料的集成，将二者结合起来，即在一块半导体芯片上，既做出微电子集成电路，又做出光电子器件，可望推进光电子集成技术的发展。
现代异质外延生长技术，包括分子束外延技术(Molecular Beam Epitaxy，MBE)和金屈有机化学气相外延技术(Metal-organic Chemical Vapor Deposition，MOVPE)，使制造各种晶体异质结构成为可能。尤其在半导体领域，晶体异质结构在信息和通信技术、能源、健康、娱乐、信息安全和日常生活中已经具有广泛应用。然而，由于各种晶体拥有各自不同的晶格常数，仅有很有限数量的化合物(除非晶格匹配)能够实现在特定商用衬底上外延生长至数十纳米而不生成大量缺陷(所述缺陷包括诸如位错、层错、界面和表面起伏等)。
对具有任意晶格常数的衬底的缺失导致人们无法尝试所有可能材料的组合，而被迫将器件结构的设计局限于现有衬底之上。例如，将通信激光器集成到硅衬底上一直是硅基光电子学领域的梦想，但最好的商用InGaAsP通信激光器通常生长于InP衬底上。商用InGaAsP通信激光器具有较差的热稳定性从而需要外置制冷装置来稳定输出激光的波长，因而增加了生产和使用成本和能耗。如果激光器可以设计并生长于In0.3Ga0.7As三元衬底上，该问题就可以解决，然而此种衬底市场上并不存在。另外，InSb材料在室温下具有非常高的电子迁移率，利用InSb构造沟道的高电子迁移率晶体管可以在低功耗下具有很高的工作频率，然而，主要的问题也是缺乏合适的衬底。宽带隙III-IV材料是近来一个非常热门的研究课题，尤其在高功率／高温晶体管和从绿光到紫外波段的光发射器件领域中具有非常大的应用前景，再一次，高质量的衬底或者模板仍然是提高此类器件性能的瓶颈所在。
在其他应用中，一些功能器件会由多个具有不同晶格常数的异质结构组成。例如，多结太阳能电池在聚焦光伏发电应用中具有非常高的转换效率，通常情况下，其中每个单结会有不同的晶格常数。另外一个例子是垂直腔面发射激光器(Vertical-Cavity Surface-Emitting Laser，VCSEL)。人们通常需要将GaAs／A1(Ga)As分布布拉格反射镜集成到晶格失配的衬底上，例如InP和GaSb。因此，对于能够在单一外延生长过程中(单片集成)从一个晶格常数切换到另外的晶格常数的高质量薄模板的需求广泛存在。
上述问题在相关领域中众所周知，近年来，对于衬底模板质量的提高和对克服晶格失配的尝试取得了持续进展，其中，最成功的策略之一是采用异变缓冲层来改变晶格常数。该策略通过阶跃式地或者连续地改变多元化合物中的元素组分来从与衬底相同的晶格常数改变到所需要的晶格常数。近来，一些基于该方法的光电子器件已经研制成功，例如GaAs衬底上1.58pm InGaAs激光器[I.et a1.Appl.Phys.Lett.91,221101(2007)]，使用化合物组分渐变的异变生长技术可以将穿透位错密度降低到大约106cm-2，同时表面上通常会存在不利于生长平整界面的交叉图形。另外一种方法是“界面失配位错(IMF)阵列”，在特定的生长条件下，界面失配位错阵列会在存在巨大晶格失配的两个晶体的界面生长[S.H.Huang et a1.App1.Phys.Lett.88，131911(2006)]，产生非常低的穿透位错密度(105cm-2，[A.Jallipalli et alNanoscale Res.Lett.4，1458(2009)])和平坦的表面，但是这种方法迄今只对于二元化合物有效。再有一种很有希望的方法是由Lo提出的柔性衬底(Compliant Substrate，CS)的概念[Y.H.Lo，Appl.Phys.Lett.59，2311(1991)]，如果柔性衬底模板足够薄，之后生长在其上的存在晶格失配的材料层就不会出现位错，如果柔性衬底模板超过了临界厚度，生成的穿透位错将会穿入柔性衬底模板而不是外延层。在此，关键的步骤是创造一个柔性衬底模板与下层支撑层的界面(或者缓冲层)，使柔性衬底模板可以在该界面上自由滑动。有几种方法可以实现该种缓冲层／界面，在屈于发明人Lo的美国专利US5294808(发明名称为：Pseudomorphic and dislocationfree heteroepitaxial structures)中，柔性衬底模板由一个很薄的膜结构或者台型结构构成，但该方法需要复杂的制造工艺而且尺寸很难做大。而在发明人Lo的另外一个美国专利US5981400(发明名称为：Compliant universal substrate for epitaxial growth)中提出一种更通用的方法，扭转键合，该方法可以处理非常大的晶格失配，但是需要在生长之前进行键合和蚀刻，由于键合工艺非常复杂、很难实现大面积的制备，而且残余应力和薄层表面起伏较大。发明人Thorton等人在美国专利US6372356(发明名称为：Compliant substrates for growing latticemismatched films)中提出将非晶缓冲层置于柔性衬底之下，其实现方法是首先生长一个盖层(例如AlAs)继之实行光刻和氧化，该方法已经被用于GaN相关异质结构生长在GaAs衬底上。而在美国专利US6746777(发明名称为：Alternative substrates for epitaxial growth)中，发明人Hwang使用了金屈界面键合层，这些金屈在室温下呈固态，但是在生长温度下转化成液态，该方法需要生长前的键合和蚀刻。在美国申请专利US2004／0140479(发明名称为：Compliant substrate for a heteroepitaxial structure and method for making same)中，发明人Akatsu使用了离子注入来构造一种弱化了的缓冲层从而实现柔性衬底。但所有上述方案都必须进行外部处理来实现柔性生长条件，而且它们都不可能在同一次外延生长过程中进行重复。
还有另外一种策略是首先通过生成许多位错来完全弛豫晶格失配层，然后利用新方法来降低缺陷密度。发明人Shchukin和Ledentzov在美国专利US6784074(发明名称为：Defect-freesemiconductor templates for epitaxial growth and method ofmaking same)中提出了一种缺陷减少方案：首先生长一个特殊选取的低热蒸发率材料层，然后覆盖一个高热蒸发率的薄层，再进行热蒸发和后续生长。该方法对于特定材料具有良好的效果但是很难找到更多的材料组合。
综上所述，以上方法在解决晶格失配问题上，都有其缺陷。
发明内容
本发明的目的在于提供一种利用低粘滞度材料单片集成具有晶格失配的晶体模板及其制作方法，用于解决现有异质外延生长技术中工艺复杂、材料组合有限及晶体质量不高等问题。
本发明提供一种利用低粘滞度材料单片集成具有晶格失配的晶体模板，包括：第一晶体层，具有第一晶格常数；位于所述第一晶体层之上的缓冲层，所述缓冲层在其熔点温度之上熔化并转化为非晶态；位于所述缓冲层之上的模板层，具有与所述第一晶体层的所述第一晶格常数不同的第二晶格常数；所述模板层的晶格在高于所述缓冲层的玻璃化转变温度的生长中完全弛豫。
可选地，所述晶体模板还包括：位于所述缓冲层和所述模板层之间的第二晶体层，所述第二晶体层存在相对于所述缓冲层的晶格失配并部分弛豫应变。
可选地，所述第二晶体层选自具有任意晶面取向的C、Si、Ge、Sn、二元及多元半导体、氧化物、无机晶体中的任一种。
可选地，所述第一晶体层为具有任意晶面取向的半导体衬底、异质结构材料或由异质结构材料构成的功能器件。
可选地，所述第一晶体层选自具有任意晶面取向的C、Si、Ge、Sn、二元及多元半导体、氧化物、无机晶体中的任一种。
可选地，所述缓冲层的熔点温度低于晶体模板中所述第一晶体层、所述第二晶体层和所述模板层中的任一层的熔点温度。
可选地，所述缓冲层的厚度为纳米量级，相对于所述第一晶体层是部分或者完全弛豫的。
可选地，所述模板层的厚度要大于所述缓冲层的厚度。
可选地，所述第二晶体层和所述模板层的总厚度要远大于所述缓冲层的厚度。
可选地，所述第二晶体层的厚度应满足小于相对于所述无限厚模板层的临界厚度或者保证使得在所述第二晶体层和所述模板层界面上产生的位错朝向所述第二晶体层弯曲。
可选地，所述模板层选自具有任意晶面取向的C、Si、Ge、Sn、二元及多元半导体、氧化物、无机晶体中的任一种。
本发明另提供一种利用低粘滞度材料单片集成具有晶格失配的晶体模板的制作方法，包括：提供具有第一晶格常数的第一晶体层；在所述第一晶体层上生长缓冲层，所述缓冲层是在其熔点温度之下生长在所述第一晶体层上的；在所述缓冲层的熔点温度之下，执行第一次模板层生长工艺，在所述缓冲层上生长模板层，所述模板层具有与所述第一晶体层的所述第一晶格常数不同的第二晶格常数；将所述缓冲层熔化并转化为液态，在高于缓冲层的熔点温度的生长温度下，在第一次模板层生长工艺中生长的模板层上执行第二次模板层生长工艺，继续生长模板层，直至所述模板层的晶格完全弛豫。
可选地，在执行第一次模板层生长工艺之前，还包括：在所述缓冲层的熔点温度之下，在所述缓冲层上生长第二晶体层，所述第二晶体层存在相对于所述缓冲层的晶格失配并部分弛豫应变。
可选地，所述缓冲层的熔点温度低于晶体模板中所述第一晶体层、所述第二晶体层和所述模板层中的任一层的熔点温度。
可选地，所述缓冲层的厚度为纳米量级，相对于所述第一晶体层是部分或者完全弛豫的。
可选地，所述第二晶体层和所述模板层的总厚度要远大于所述缓冲层的厚度。
可选地，所述第二晶体层的厚度应满足小于相对于所述无限厚模板层的临界厚度或者保证使得在所述第二晶体层和所述模板层界面上产生的位错朝向所述第二晶体层弯曲。
可选地，将所述缓冲层熔化通过如下任一方式实现：将温度提升至所述缓冲层的熔点温度之上而使得所述缓冲层熔化；使用外部强激光选择性地熔化所述缓冲层。
可选地，所述晶体模板的制作方法在同一次生长过程中允许重复使用。
可选地，所述晶体模板的制作方法是通过包括分子束外延技术MBE、金屈有机化学气相外延技术MOVPE、液相外延LPE、热壁外延HWE的外延生长方法及其经修改的包括液滴外延、迁移增强外延、单原子层外延的沉积形式，溅射法，脉冲激光沉积及其它使用蒸发元素或者离子束的晶体沉积技术中的任一种实现的。
本发明提供的利用低粘滞度材料单片集成具有晶格失配的晶体模板及其制作方法，是在异质外延生长中通过使用薄熔化缓冲层在普通衬底上制作出低位错密度并具有任意晶格常数组合的柔性衬底模板，相比于现有技术，具有制作简单、在同一衬底上实现多种晶格常数材料组合且位错密度低、晶体质量高等优点。
附图说明
图1为本发明具有晶格失配的晶体模板的制作方法在第一实施方式中的流程示意图。
图2至图6为根据图1所示的流程制作晶体模板的示意图。
图7为本发明具有晶格失配的晶体模板的制作方法在第二实施方式中的流程示意图。
图8至图14为根据图7所示的流程制作晶体模板的示意图。
具体实施方式
本发明的发明人发现：现有异质外延生长技术中，由于各种晶体拥有各自不同的晶格常数，使得在衬底上进行异质外延生长时会生成例如位错、层错、界面和表面起伏等缺陷，而采用其他的缓冲层技术或柔性衬底技术，则仍不可避免地存在工艺复杂、材料组合有限及晶体质量不高等问题。因此，为防止上述缺陷的产生，本发明的发明人对现有技术进行了改进，提出了一种新型的具有晶格失配的晶体模板及其制作方法，在异质外延生长中创造性地通过使用薄熔化缓冲层在普通衬底上制作出低位错密度并具有任意晶格常数组合的柔性衬底模板，相比于现有技术，具有制作简单、在同一衬底上实现多种晶格常数材料组合且位错密度低、晶体质量高等优点。
本发明可应用于半导体、氧化物和任何其他晶体异质结构中，包括发光二极管、不同类型的半导体激光器、光电探测器、光调制器、太阳能电池、双极晶体管、场效应晶体管、变容二极管，等。该制作方法可以应用于多种材料，包括C、Si、Ge、Sn、氮化物、砷化物、磷化物、锑化物、II-VI、IV-VI、V-VI、氧化物及其它无机异质结构。另外，本发明可以通过如下技术来实现：外延生长方法(分子束外延技术(MBE)、金屈有机化学气相外延技术(MOVPE)、液相外延(LPE)、热壁外延(HWE)等)及其经修改的沉积形式(液滴外延、迁移增强外延、单原子层外延等)，溅射法，脉冲激光沉积及其它使用蒸发元素或者离子束的晶体沉积技术，等。
下面结合图示更完整地描述本发明，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明提供优选实施例，但不应被认为仅限于在此阐述的实施例中。在图中，为了更清楚的反映器件结构，适当放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。参考图是本发明的示意图，图中的表示只是示意性质的，不应该被认为限制本发明的范围。
第一实施方式：
图1为本发明具有晶格失配的晶体模板的制作方法在第一实施方式中的流程示意图。如图1所示，所述制备方法包括如下步骤：
步骤S101，提供具有第一晶格常数的第一晶体层；
步骤S103，在所述第一晶体层上生长缓冲层，所述缓冲层是在其熔点温度之下生长在所述第一晶体层上的；
步骤S105，在所述缓冲层的熔点温度之下，执行第一次模板层生长工艺，在所述缓冲层上生长模板层，所述模板层具有与所述第一晶体层的所述第一晶格常数不同的第二晶格常数；
步骤S107，将所述缓冲层熔化并转化为液态，所述模板层将调整晶格常数；
步骤S109，在高于所述缓冲层的熔点温度的生长温度下，在所述第一次模板层生长工艺中生长的模板层上执行第二次模板层生长工艺，继续生长模板层，直至模板层在生长中完全弛豫。
以下对上述各个步骤进行详细说明。
首先执行步骤S101，提供具有第一晶格常数的第一晶体层10，形成如图2所示的结构。
在本实施方式中，第一晶体层10可以为任意类型的半导体衬底、异质结构材料或由异质结构材料构成的功能器件。第一晶体层10的材料则可以选自C、Si、Ge、Sn、二元及多元半导体、氧化物、无机晶体中的任一种。
接着，执行步骤S103，在第一晶体层10上生长缓冲层12，形成如图3所示的结构。
如图3所示，缓冲层12在第一晶体层10上生长后形成平整的界面11。
在步骤S103中，本发明的发明人创造性地提供了一层薄熔化缓冲层作为转换层。在本实施方式中，缓冲层12是一种低粘滞度的材料，具有相对第一晶体层10以及后续生长的其他膜层更低的熔点温度，即，缓冲层12的熔点温度显著低于第一晶体层10以及后续生长的其他膜层(例如模板层)中任一层的熔点温度。在执行步骤S103的生长时，缓冲层12是在其熔点温度之下生长在第一晶体层10上的。另外，缓冲层12的材料的选择需满足具有相对于第一晶体层10和以及后续生长的其他膜层的晶格失配，首先，所有使用的薄层应该尽可能的平坦，这可以通过诸如以下的一些方法实现：使用界面失配位错阵列、使用表面活性剂、使用低生长温度来压制表面吸附原子的扩散等；其次，应尽量保持最低的穿透位错密度，由于实现低穿透位错密度已为本领域所屈技术人员所熟知的现有技术，例如可以从现有文献中找到位错过滤的相关技术，故不在此赘述。
还有，在本实施方式中，缓冲层12的厚度为纳米量级，相对于第一晶体层10可以是部分或者完全弛豫的。
接着，执行步骤S105，在所述缓冲层的熔点温度之下，执行第一次模板层生长工艺，在缓冲层12上生长模板层16，形成如图4所示的结构。
在本实施方式中，模板层16具有与第一晶体层10的第一晶格常数不同的第二晶格常数。且，如图4所示，模板层16的厚度要大于缓冲层12的厚度，并可以通过生长失配位错15(在图4中仅示意了其中垂直于纸面方向的失配位错)以及穿透位错13来部分弛豫应变，在此，至关重要的是，要在模板层16中尽量保持最低的穿透位错13密度和平坦的表面。另外，此时的模板层16的界面17应该在所使用的熔化缓冲层12的温度下热稳定。
在本实施方式中，模板层16可以选自C、Si、Ge、Sn、二元及多元半导体、氧化物、无机晶体中的任一种。
接着，执行步骤S107，提升温度至缓冲层12的熔点温度之上，将缓冲层12熔化并转化为液态，形成如图5所示的结构。
在本实施方式中，将缓冲层12熔化是通过将温度提升到缓冲层12的熔点温度之上而实现，即当生长温度提升到缓冲层12的熔点温度以上之后，缓冲层12即转化成具有低粘滞度的液态(如图5所示)。当然，在实际应用中，缓冲层12的熔化过程并不以此为限，上述熔化过程也可以通过其他方法实现，例如使用外部强激光选择性地熔化缓冲层12但不影响其他层的晶体质量。
在缓冲层12熔化的情况下，缓冲层12之上的模板层16将变成自支撑并且按照其厚度和晶格失配来调整整体晶格，在模板层16中的剩余应力将驱动穿透位错13滑移到样品边缘或者与具有相反伯格斯矢量的穿透位错互相湮灭，从而形成一个弛豫了的，具有低穿透位错密度的模板层16。
接着，执行步骤S109，在高于缓冲层12的玻璃化转变温度的生长温度下，执行第二次模板层生长工艺，在第一次模板层生长工艺中生长的模板层16上继续生长模板层16(在这里，所述第一厚度的模板层和所述第二厚度的模板层的材料相同，故采用了相同的标号)，直至模板层16在高于缓冲层12的熔点温度的生长中完全弛豫，形成如图6所示的结构。
在本实施方式中，步骤S109中的生长温度，优选地，将保持在缓冲层12的熔点温度之上的某一温度，以保证缓冲层12与模板层16之间的界面为自由界面或者弱化了的界面，当达到足够厚度之后，模板层16将几乎完全弛豫。如上所述的第一实施方式，本发明创造性地在普通衬底上预先生长熔点温度较低且纳米级别厚度的缓冲层；在所述缓冲层的熔点温度下生长出部分的模板层；接着，提升温度至所述缓冲层的熔点温度之上使其熔化并转化液态，使得所述缓冲层之上的模板层进行热退火，调整晶格常数，应变会最终将穿透位错推到样品边缘或者互相湮灭；最后，在高于所述缓冲层的玻璃化转变温度的生长温度下，继续生长模板层，当达到足够厚度之后，所述模板层将几乎完全弛豫，从而可以在普通衬底上制作出低位错密度并具有不同晶格常数组合的柔性衬底模板。
第二实施方式：
图7为本发明具有晶格失配的晶体模板的制作方法在第二实施方式中的流程示意图。需特别说明的是，由于第二实施方式与第一实施方式在某些工艺步骤中相同或相似，故在所述第二实施方式中，重点介绍与所述第一实施方式不同的部分。
如图7所示，所述制备方法包括如下步骤：
步骤S201，提供具有第一晶格常数的第一晶体层；
步骤S203，在所述第一晶体层上生长缓冲层，所述缓冲层是在其熔点温度之下生长在所述第一晶体层上的；
步骤S205，在所述缓冲层的熔点温度之下，在所述缓冲层上生长第二晶体层；
步骤S207，在所述缓冲层的熔点温度之下，执行第一次模板层生长工艺，在所述第二晶体层上生长模板层，所述模板层具有与所述第一晶体层的所述第一晶格常数不同的第二晶格常数；所述第二晶体层和所述模板层的总厚度要远大于所述缓冲层的厚度；
步骤S209，将所述缓冲层熔化并转化为液态，所述第二晶体层和所述模板层将调整晶格常数；
步骤S211，在高于所述缓冲层的熔点温度的生长温度下，在所述第一次模板层生长工艺中生长的模板层上执行第二次模板层生长工艺，继续生长模板层，直至模板层在生长中完全弛豫。
以下对上述各个步骤进行详细说明。
首先执行步骤S201，提供具有第一晶格常数的第一晶体层20，形成如图8所示的结构。
在本实施方式中，第一晶体层20可以为任意类型的半导体衬底、异质结构材料或由异质结构材料构成的功能器件。第一晶体层20的材料则可以选自C、Si、Ge、Sn、二元及多元半导体、氧化物、无机晶体中的任一种。
接着，执行步骤S203，在第一晶体层20上生长缓冲层22，形成如图9所示的结构。
如图9所示，缓冲层22在第一晶体层20上生长后形成平整的界面21。
在步骤S203中，本发明的发明人创造性地提供了一层薄熔化缓冲层作为转换层。在本实施方式中，缓冲层22是一种低粘滞度的材料，具有相对第一晶体层20以及后续生长的其他膜层更低的熔点温度，即，缓冲层22的熔点温度显著低于第一晶体层20以及后续生长的其他膜层(例如第二晶体层、模板层)中任一层的熔点温度。在执行步骤203的生长时，缓冲层22是在其熔点温度之下生长在第一晶体层20上的。另外，缓冲层22的材料的选择需满足具有相对于第一晶体层20和以及后续生长的其他膜层的晶格失配，首先，所有使用的薄层应该尽可能的平坦，这可以通过诸如以下的一些方法实现：使用界面失配位错阵列、使用表面活性剂、使用低生长温度来压制表面吸附原子的扩散等；其次，应尽量保持最低的穿透位错密度，由于实现低穿透位错密度已为本领域所屈技术人员所熟知的现有技术，例如可以从现有文献中找到位错过滤的相关技术，故不在此赘述。
还有，在本实施方式中，缓冲层22的厚度为纳米量级，相对于第一晶体层20可以是部分或者完全弛豫的。
接着，执行步骤S205，在缓冲层22的熔点温度之下，在缓冲层22上生长第二晶体层24，形成如图10所示的结构。
在本实施方式中，如图10所示，第二晶体层24可以存在相对于缓冲层22的晶格失配，而且可以通过生长失配位错25(在图10中仅示意了其中垂直于纸面方向的失配位错)以及穿透位错23来部分弛豫应变。在此，至关重要的是，要在第二晶体层24中尽量保持最低的穿透位错23密度和平坦的表面。
另外，在本实施方式中，第二晶体层24的材料可以选自C、Si、Ge、Sn、二元及多元半导体、氧化物、无机晶体中的任一种。
接着，执行步骤S207在所述缓冲层的熔点温度之下，执行第一次模板层生长工艺，在所述第二晶体层上生长模板层26，形成如图11所示的结构。
在本实施方式中，模板层26具有与第一晶体层20的第一晶格常数不同的第二晶格常数
需要说明的是，如图11所示，第二晶体层24和模板层26的总厚度要远大于(通常几倍于，或者更多)缓冲层22的厚度(一股而言，模板层26的厚度是要大于第二晶体层24的厚度)，以确保在后续缓冲层22的熔化过程中的力学强度。另外，为符合柔性衬底(CompliantSubstrate，CS)的要求[Y.H.Lo，Appl.Phys.Lett.59，2311(1991)]，所述第二晶体层的厚度应满足小于相对于所述无限厚模板层的临界厚度或者保证使得在所述第二晶体层和所述模板层界面上产生的位错朝向所述第二晶体层弯曲。
请继续参阅图11，模板层26要具有相对于第二晶体层24的晶格失配但要保持完全应变，而存在的穿透位错穿透模板层终止于模板层的远离第二晶体层24的界面27。
在本实施方式中，模板层26选自C、Si、Ge、Sn、二元半导体及其合金、氧化物、无机晶体中的任一种。
接着，执行步骤S209，提升温度至缓冲层22的熔点温度之上，将缓冲层22熔化并转化为液态，形成如图12所示的结构。
在本实施方式中，将缓冲层22熔化并转化为液态是通过将温度提升到缓冲层22的熔点温度之上而实现，即当生长温度提升到缓冲层22的熔点温度以上之后，缓冲层22即转化成具有低粘滞度的液态(如图12所示)。当然，在实际应用中，缓冲层22的熔化过程并不以此为限，上述熔化过程也可以通过其他方法实现，例如使用外部强激光选择性地熔化缓冲层22但不影响其他层的晶体质量。
在缓冲层22熔化的情况下，缓冲层22之上的第二晶体层24和模板层26将变成自支撑并且按照其厚度和晶格失配来调整整体晶格。
接着，执行步骤S211，在高于缓冲层22的熔点温度的生长温度下，执行第二次模板层生长工艺，在第一次模板层生长工艺中生长的模板层26上继续生长模板层26(在这里，所述第一厚度的模板层和所述第二厚度的模板层的材料相同，故采用了相同的标号)，直至模板层26在高于缓冲层22的熔点温度的生长中完全弛豫。
在本实施方式中，步骤S211中的生长温度，优选地，是保持在缓冲层22的熔点温度之上的某一温度，但并不以此为限，在本实施方式中，根据前述的第二晶体层和模板层的厚度要求，又可以根据其中的第二晶体层24的厚薄状况而分为两种情形：第一种情形，第二晶体层24的厚度很薄，小于相对于所述无限厚模板层26的临界厚度，相对应地，模板层26将要相对较厚以满足第二晶体层24和模板层26的总厚度要远大于(通常几倍于，或者更多)缓冲层22的厚度的要求，在模板层26的生长过程中，模板层26中的剩余应力将驱动穿透位错23滑移到样品边缘或者与具有相反伯格斯矢量的穿透位错互相湮灭，在模板层26生长到足够厚度后，实现完全弛豫(形成如图13所示的结构)。第二种情形，第二晶体层24的厚度较厚但仍小于模板层26的厚度，以致在模板层26中的剩余应力使得产生的穿透位错23朝向第二晶体层24弯曲，在模板层26生长到足够厚度后，实现完全弛豫(形成如图14所示的结构)。
如上所述的第二实施方式，本发明创造性地在普通衬底上预先生长熔点温度较低且纳米级别厚度的缓冲层；在所述缓冲层的熔点温度下生长出第二晶体层和部分的模板层；接着，提升温度至所述缓冲层的熔点温度之上使其熔化并转化为液态，使得所述缓冲层之上的所述第二晶体层和所述模板层进行热退火，调整晶格常数，根据所述第二晶体层的厚薄状况，应变会最终将穿透位错推到样品边缘或者互相湮灭、或者使得产生的穿透位错23朝向第二晶体层24弯曲；最后，在高于所述缓冲层的玻璃化转变温度的生长温度下，继续生长模板层，当达到足够厚度之后，所述模板层将几乎完全弛豫，从而可以在普通衬底上制作出具有不同晶格常数材料组合的柔性衬底模板。
下面将详细描述利用本发明提供的晶体模板的制作方法在具体应用中的各个实施例。
实施例1：GaAs衬底上的In0.3Ga0.7As模板。
易知，三元In0.3Ga0.7As模板适于用来设计具有最优化导带失配从而达到高热稳定性的1.55μm InGaAs／InAlAs通信激光器。无应变的体材料In0.3Ga0.7As具有1eV的带隙，因此适合用来构成高效率多结太阳能电池的一结。
根据本发明，使用分子束外延技术(MBE)生长In0.3Ga0.7As的步骤具体如下：
在580℃的生长温度中，在GaAs衬底上生长GaAs缓冲层来平滑表面。
通过界面失配位错(IMF)的方法在500℃至520℃的生长温度中，生长0.5微米(μm)厚AlSb或GaSb。所述IMF方法可以通过在界面形成失配位错阵列来实现有效的应变弛豫并保证很低的穿透位错密度(最佳值位于104em-2量级)和平坦的表面。
使用IMF方法在230℃的生长温度中生长厚度为几纳米(nm)的InSb层。通过反射高能电子衍射(RHEED)观测，我们发现生长10单原子层InSb后RHEED图样已变成条状，说明表面很平坦而且是二维生长模式。
将生长温度升高到280℃，继而仍然使用IMF方法生长一层厚度为3纳米至5纳米的GaAs层。通过RHEED观测，所述GaAs层几乎完全弛豫，并且表面平坦。
在相同的温度(280℃)下，生长6纳米至10纳米的In0.3Ga0.7As模板层，所述In0.3Ga0.7As模板层将相对于下面的GaAs层完全应变。
将生长温度升高到530℃或者更高，熔化下面的InSb层，使得InSb层即转化成具有低粘滞度的液态。需说明的是，所述熔化InSb层的步骤既可以在分子束外延技术(MBE)中也可以在金屈有机化学气相外延技术(MOVPE)中进行。如果在MOVPE中进行，用来生长In0.3Ga0.7As的温度通常情况下就要高于530℃。
在液态InSb之上的柔性GaAs模板之上继续生长In0.3Ga0.7As。在这里，根据GaAs层的厚薄状况，而分为两种情形：第一种情形，在薄GaAs层(大约3nm及以下)的条件下，所述In0.3Ga0.7As层将最终弹性地完全弛豫到其体材料的晶格常数。第二种情形，在厚GaAs层(大于3nm)的条件下，所述In0.3Ga0.7As层将通过在In0.3Ga0.7As／GaAs界面上形成失配位错来塑性地弛豫。由于In0.3Ga0.7As层的厚度大于GaAs层的厚度，生成的穿透位错将向下穿透朝向液态InSb层。在以上两种情况下，弛豫了的In0.3Ga0.7As层几乎不含有结构缺陷。需注意的是，如果使用分子束外延技术(MBE)，则需要注意在530℃时由于In原子的解吸附和表面扩散，In0.3Ga0.7As表面会不稳定。为此，在In0.3Ga0.7As层表面沉积一薄层GaAs将有助于保护表面。在InSb层熔化之后将生长温度下降到大约505℃至510℃，继续剩余In0.3Ga0.7As的生长，直至实现完全弛豫。
实施例2：Si衬底上的InP模板
在Si衬底上构建InP模板对于基于Si的光电集成电路具有很大的吸引力。当III-V元素生长在Si上时，为了消除反相畴(anti-phase domain，APD)，Si衬底通常会具有沿[1-10]晶体方向上几度的偏角。在Si衬底上可以生长不同的III-V缓冲层，在这里，我们选择的是AlSb，之所以选择AlSb是因为它具有与Si相同的热膨胀系数，从而可以避免在降温过程中形成裂纹。我们发现AlSb也可以以类似IMF的方法在具有偏角的Si衬底上生长。
具体工艺过程包括：
在320℃，在Si衬底上沉积20原子层(ML)的AlSb后，RHEED图样成为准条状，意味着较平坦的表面，所述表面可以通过沉积薄GaSb层或者GaSb／AlSb短周期超晶格来进一步改善，其中的每一个GaSb层应该足够薄(＜3nm)，因为它们之后将被熔化，最后一层GaSb(＜3nm)之前的AlSb层则应该相对较厚(至少数十纳米)。
在此之后，有两种方式来在GaSb层上生长InP模板。第一种方法是，首先使用低温IMF的方法生长一部分弛豫的InP薄层(＞10nm)，然后在略高于GaSb熔点温度(712℃)的温度下进行热退火，与之前的讨论相同，InP中剩余的应变会最终将穿透位错推到样品边缘或者湮灭。第二种方法是，首先通过IMF的方法在GaSb上生长一部分弛豫的InxGa1-xAs(0.35＜x＜0.5)薄层，继而沉积相对于所述InxGa1-xAs层完全应变的InP薄层，然后将生长温度提升到略高于712℃后继续生长InP(所述过程可以通过MOVPE来实现)，当InP层足够厚之后(取决于InxGa1-xAs层的厚度)，开始弛豫，此时生成的穿透位错将向下穿向InxGa1-xAs层。
实施例3：(111)Si衬底上的GaN和AlN模板
在本实施例3中，首先在(111)Si衬底上通过IMF的方法生长一个AlSb缓冲层，涉及的生长温度和Sb／Al流量需要进行优化以尽量使表面平坦。
然后，在AlSb缓冲层上生长薄的仅有几个纳米厚度的GaSb层。
接着，在低于GaSb熔点温度的某一最优化温度下生长GaN层或者AlN晶种层。所述GaN层或者AlN晶种层的厚度应该在纳米量级。
最后，将生长温度升高到GaSb的熔点温度之上，继续生长GaN或者AlN直到达到需要的厚度，实现完全弛豫。
综述所述，本发明提供的具有晶格失配的晶体模板及其制作方法，是在异质外延生长中通过使用低粘滞度材料的薄熔化缓冲层来在普通衬底上制作出低位错密度并具有任意晶格常数材料组合的柔性衬底模板，相比于现有技术，具有制作简单、在同一衬底上实现多种晶格常数材料组合且位错密度低、晶体质量高等优点。
上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (11)

1.一种利用低粘滞度材料单片集成具有晶格失配的晶体模板，其特征在于，包括：
第一晶体层，具有第一晶格常数；
位于所述第一晶体层之上的缓冲层，所述缓冲层在其熔点温度之上熔化并转化为液态；所述缓冲层的厚度为纳米量级，相对于所述第一晶体层是部分或者完全弛豫的；
位于所述缓冲层之上的第二晶体层，所述第二晶体层存在相对于所述缓冲层的晶格失配并部分弛豫应变；
位于所述第二晶体层之上的模板层，具有与所述第一晶体层的所述第一晶格常数不同的第二晶格常数；所述模板层的厚度要大于所述缓冲层的厚度和所述第二晶体层的厚度，所述第二晶体层和所述模板层的总厚度要数倍于所述缓冲层的厚度，所述模板层的晶格在高于所述缓冲层的熔点温度的生长中完全弛豫，并且在模板层的生长过程中，模板层中的剩余应力将驱动穿透位错滑移到样品边缘或者与具有相反伯格斯矢量的穿透位错互相湮灭；所述缓冲层的熔点温度低于晶体模板中所述第一晶体层、所述第二晶体层和所述模板层中的任一层的熔点温度。
2.如权利要求1所述的晶体模板，其特征在于，所述第二晶体层选自具有任意晶面取向的C、Si、Ge、Sn、二元及多元半导体、氧化物中的任一种。
3.如权利要求1所述的晶体模板，其特征在于，所述第一晶体层为具有任意晶面取向的半导体衬底、异质结构材料或由异质结构材料构成的功能器件。
4.权利要求2所述的晶体模板，其特征在于，所述第一晶体层选自具有任意晶面取向的C、Si、Ge、Sn、二元及多元半导体、氧化物中的任一种。
5.如权利要求1所述的晶体模板，其特征在于，所述第二晶体层的厚度应满足小于相对于所述模板层的临界厚度或者保证使得在所述第二晶体层和所述模板层界面上产生的位错朝向所述第二晶体层弯曲。
6.如权利要求1所述的晶体模板，其特征在于，所述模板层选自具有任意晶面取向的C、Si、Ge、Sn、二元及多元半导体、氧化物中的任一种。
7.一种利用低粘滞度材料单片集成具有晶格失配的晶体模板的制作方法，其特征在于，包括：
提供具有第一晶格常数的第一晶体层；
在所述第一晶体层上生长缓冲层，所述缓冲层是在其熔点温度之下生长在所述第一晶体层上的；所述缓冲层的厚度为纳米量级，相对于所述第一晶体层是部分或者完全弛豫的；
在所述缓冲层的熔点温度之下，在所述缓冲层上生长第二晶体层，所述第二晶体层存在相对于所述缓冲层的晶格失配并部分弛豫应变；
在所述缓冲层的熔点温度之下，执行第一次模板层生长工艺，在所述第二晶体层上生长模板层，所述模板层具有与所述第一晶体层的所述第一晶格常数不同的第二晶格常数；所述缓冲层的熔点温度低于晶体模板中所述第一晶体层、所述第二晶体层和所述模板层中的任一层的熔点温度；
将所述缓冲层熔化并转化为液态，在高于缓冲层的熔点温度的生长温度下，在第一次模板层生长工艺中生长的模板层上执行第二次模板层生长工艺，继续生长模板层，所述第二晶体层和所述模板层的总厚度要数倍于所述缓冲层的厚度，模板层中的剩余应力将驱动穿透位错滑移到样品边缘或者与具有相反伯格斯矢量的穿透位错互相湮灭，直至所述模板层的晶格完全弛豫。
8.如权利要求7所述的晶体模板的制作方法，其特征在于，所述第二晶体层的厚度应满足小于相对于所述模板层的临界厚度或者保证使得在所述第二晶体层和所述模板层界面上产生的位错朝向所述第二晶体层弯曲。
9.如权利要求7所述的晶体模板的制作方法，其特征在于，将所述缓冲层熔化并转化为液态通过如下任一方式实现：
a、将温度提升至所述缓冲层的熔点温度之上而使得所述缓冲层熔化并转化为液态；
b、使用外部强激光选择性地熔化所述缓冲层使其转化为液态。
10.如权利要求7所述的晶体模板的制作方法，其特征在于，所述晶体模板的制作方法在同一次生长过程中允许重复使用。
11.如权利要求7所述的晶体模板的制作方法，其特征在于，所述晶体模板的制作方法是通过包括分子束外延技术MBE、金屈有机化学气相外延技术MOVPE、液相外延LPE、热壁外延HWE的外延生长方法及其经修改的包括液滴外延、迁移增强外延、单原子层外延的沉积形式，溅射法，脉冲激光沉积及其它使用蒸发元素或者离子束的晶体沉积技术中的任一种实现的。
CN201110394410.5A 2011-12-02 2011-12-02 单片集成具有晶格失配的晶体模板及其制作方法 Active CN102427068B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110394410.5A CN102427068B (zh) 2011-12-02 2011-12-02 单片集成具有晶格失配的晶体模板及其制作方法
US14/362,130 US9890472B2 (en) 2011-12-02 2012-04-06 Monolithic integrated lattice mismatched crystal template and preparation method thereof
PCT/CN2012/073572 WO2013078807A1 (zh) 2011-12-02 2012-04-06 单片集成具有晶格失配的晶体模板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110394410.5A CN102427068B (zh) 2011-12-02 2011-12-02 单片集成具有晶格失配的晶体模板及其制作方法

Publications (2)

Publication Number Publication Date
CN102427068A CN102427068A (zh) 2012-04-25
CN102427068B true CN102427068B (zh) 2014-06-18

Family

ID=45961033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110394410.5A Active CN102427068B (zh) 2011-12-02 2011-12-02 单片集成具有晶格失配的晶体模板及其制作方法

Country Status (3)

Country Link
US (1) US9890472B2 (zh)
CN (1) CN102427068B (zh)
WO (1) WO2013078807A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651417B (zh) * 2012-05-18 2014-09-03 中国科学院苏州纳米技术与纳米仿生研究所 三结级联太阳能电池及其制备方法
KR102568895B1 (ko) * 2014-03-13 2023-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 장치
US9698266B1 (en) * 2016-03-09 2017-07-04 International Business Machines Corporation Semiconductor device strain relaxation buffer layer
CN105826169B (zh) * 2016-03-17 2019-02-01 中国科学院上海微系统与信息技术研究所 一种硅基砷化镓复合衬底的制备方法
CN106684699A (zh) * 2016-12-06 2017-05-17 超晶科技（北京）有限公司 二维材料柔性衬底结构、半导体发光器件及其制作方法
US10453683B2 (en) * 2017-03-23 2019-10-22 International Business Machines Corporation Post growth heteroepitaxial layer separation for defect reduction in heteroepitaxial films
CN110765688B (zh) * 2019-10-24 2020-10-16 华东理工大学 一种基于abaqus的异质结构模拟方法
CN113823551A (zh) * 2020-06-19 2021-12-21 中国科学院半导体研究所 一种在GaAs衬底上生长GaSb外延片的方法及GaAs基衬底

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459825A (zh) * 2002-05-20 2003-12-03 黄风义 应用于生长外延晶体的通用衬底及其制备方法
CN1481578A (zh) * 2000-12-18 2004-03-10 Ħ��������˾ 包括单晶膜的半导体结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
GB0424290D0 (en) * 2004-11-02 2004-12-01 Koninkl Philips Electronics Nv Method of growing a strained layer
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
US8143646B2 (en) * 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US7863710B2 (en) * 2008-02-15 2011-01-04 Intel Corporation Dislocation removal from a group III-V film grown on a semiconductor substrate
CN102254829B (zh) * 2011-08-05 2012-12-19 电子科技大学 一种具有高弛豫度SiGe缓冲层的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481578A (zh) * 2000-12-18 2004-03-10 Ħ��������˾ 包括单晶膜的半导体结构
CN1459825A (zh) * 2002-05-20 2003-12-03 黄风义 应用于生长外延晶体的通用衬底及其制备方法

Also Published As

Publication number Publication date
WO2013078807A1 (zh) 2013-06-06
US9890472B2 (en) 2018-02-13
US20150024223A1 (en) 2015-01-22
CN102427068A (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
CN102427068B (zh) 单片集成具有晶格失配的晶体模板及其制作方法
Li et al. Epitaxial growth of highly mismatched III-V materials on (001) silicon for electronics and optoelectronics
JP6484076B2 (ja) 光デバイス
CN101853808B (zh) 形成电路结构的方法
TWI246116B (en) Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
CN102694087B (zh) 电子器件及其制造方法
JP5529963B2 (ja) 半導体構造体または半導体デバイスを形成する方法および光起電力構造体
US20220006264A1 (en) Semiconductor device and fabrication method
US9070818B2 (en) Methods and structures for bonding elements
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
CN102107852B (zh) 半导体纳米结构和制造方法及其应用
CN111564756A (zh) 一种硅基无磷激光器及其制备方法
CN111628409A (zh) 一种1.55微米波长硅基量子阱激光器外延材料及制备方法
CN111540671A (zh) 一种基于cmos技术兼容硅衬底的iii-v族化合物材料生长方法
Wang Lattice engineering: technology and applications
CN112670157A (zh) 用于感兴趣的半导体材料在硅衬底上的异质集成的工艺
CN102545054A (zh) 制备硅基InGaAsP为有源区的1550nm激光器的方法
Bayram et al. Engineering future light emitting diodes and photovoltaics with inexpensive materials: Integrating ZnO and Si into GaN-based devices
US10483351B2 (en) Method of manufacturing a substrate with reduced threading dislocation density
JP2003101157A (ja) 半導体装置及びその製造方法
KR910005734B1 (ko) 반도체 소자
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
Dang et al. InAs/GaAs Quantum-Dot Lasers Monolithically Grown on on-axis Silicon (001)
KR100407955B1 (ko) 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법
CN116344690A (zh) 发光二极管外延片及其制备方法、led

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20120425

Assignee: Yangzhou Dehao Runda Optoelectronic Co., Ltd.

Assignor: Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences

Contract record no.: 2015310000051

Denomination of invention: Monolithical integration lattice mismatched crystal template and manufacturing method thereof

Granted publication date: 20140618

License type: Exclusive License

Record date: 20150407

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model