CN1481578A - 包括单晶膜的半导体结构 - Google Patents

Abstract

通过形成柔顺衬底来生长单晶层(34)，可以在单晶衬底(22)—例如大硅片—上生长单晶材料的高质量外延层(34)。形成柔顺衬底的一个方法包括：首先在硅片(22)上生长适应缓冲层(24)，在缓冲层(24)上生长材料的薄单晶层(26)，并将缓冲层(24)进行退火处理以形成覆盖有单晶材料(26)的非晶层(32)。适应缓冲层(24)与下层硅片(22)和上层单晶材料层(26)都晶格匹配。另外，柔顺衬底的形成可包括利用表面活化剂增强外延、单晶氧化物上单晶硅的外延生长，以及Zintl相材料的外延生长。

Description

包括单晶膜的半导体结构

发明领域

本发明一般涉及半导体结构和器件及其制造方法，更具体地，涉及半导体结构和器件，以及半导体结构、器件和包括形成在单晶衬底上的单晶材料层的集成电路的制造和使用。

发明背景

半导体器件经常包括多层导电、绝缘和半导体层。经常地，这些层所要的特性随其结晶度而改善。例如，半导体层的电子迁移率和带隙随该层结晶度的提高而改善。类似地，导电层的自由电子浓度以及绝缘或介电膜的电子电荷位移和电子能量恢复能力随这些层结晶度的提高而改善。

许多年来，已进行了在异质衬底——例如硅(Si)——上生长各种单晶薄膜的尝试。然而，为获得各种单晶层的最佳特性，需要高结晶质量的单晶膜。例如，已进行了在衬底——例如，锗、硅和各种绝缘体——上生长各种单晶层的尝试。这些尝试通常是不成功的，因为在主晶体和生长晶体之间的晶格失配使得所得的单晶材料具有低的结晶质量。

如果能以低成本获得大面积高质量单晶材料薄膜，则与以材料的体晶片或半导体材料的体晶片上这种材料的外延膜来制造各种半导体器件的成本相比，可以低成本在上述薄膜中或利用上述薄膜方便地制造这些器件。另外，如果可以在体晶片——例如硅晶片——上实现高质量单晶材料的薄膜，就可以获得同时利用了硅和高质量单晶材料的最佳特性的集成器件结构。

因此，需要一种半导体结构，它在另一单晶衬底上给出高质量单晶膜或层，还需要制作这种结构的工艺。换句话说，需要给出与高质量单晶材料层适应的单晶衬底的形成，从而对于高质量半导体结构、器件和集成电路——它们具有与下层衬底晶向相同的生长单晶膜——可获得优选真实的二维生长。该单晶材料层可由半导体材料、化合物半导体材料和其它类型的材料——例如金属——组成。

附图简述

本发明通过实例来说明，并不局限于附图，附图中，相似的参考标号表示类似的元素，其中：

图1-5以剖面图示意性示出根据本发明各个实施例的器件结构；

图6以曲线示出最大可得膜厚与主晶体和生长晶体覆盖层之间晶格失配之间的关系；

图7A-7D以剖面图示意性示出根据本发明另一实施例的器件结构的形成；

图8A-8D示出图7A-7D中示出的器件结构的一种可能的分子键结构；

图9-11以剖面图示意性示出根据本发明又一实施例的器件结构的形成；以及

图12示出根据本发明的器件结构。

熟练的技术人员将能理解，图中的元素都是简明示出的，并不一定是按比例绘出。例如，图中某些元素的尺寸可相对于其它元素有所放大，以便于提高对本发明实施例的理解。

附图详述

图1以剖面图示意性示出根据本发明一个实施例的半导体结构20的一部分。半导体结构20包括单晶衬底22，包含单晶材料的适应缓冲层24，以及单晶盖帽层26。在本文中，术语“单晶”应具有半导体工业中一般所用的意义。该术语应指的是为单个晶体或基本是单个晶体的材料，应包括具有相对较少缺陷——例如半导体工业中常见的硅衬底或锗衬底或硅锗混合物衬底以及这些材料的外延层中所常见的位错等——的那些材料。

结构20还可包括处于适应缓冲层和单晶盖帽层26之间的模板层30。正如下面将更详尽解释的，模板层30有助于开始适应缓冲层上单晶盖帽层的生长。

根据本发明一个实施例的衬底22为单晶半导体或化合物半导体晶片，优选地具有大直径。晶片可以是，例如，周期表IV族中的材料，优选地为IVB族材料。IV半导体材料的实例包括硅、锗、硅锗混合物、硅碳混合物、硅锗碳混合物等。优选地，衬底22为含有硅或锗的晶片，更优选地，它为半导体工业中所用的那种高质量单晶硅晶片。根据本发明某一实施例、衬底22为单畴材料——例如，偏向[011]方向至多大约6°——优选地，偏向[011]方向大约4°——的Si(100)。典型的Si(100)衬底为双畴材料，两畴(2×1畴和1×2畴)之间相互旋转90°。将Si(100)衬底向[011]方向旋转至多6°生成了单畴2×1表面，用于随后的单晶生长，这样被认为可减少随后生长的膜中缺陷的总量。

根据本发明，适应缓冲层24优选地为单晶氧化物或氮化物材料，由其与下层衬底和上层材料之间的结晶相容性而选择。例如，该材料可以是晶格结构与衬底和随后所加的单晶盖帽层基本匹配的氧化物或氮化物。适于用作适应缓冲层的材料包括金属氧化物——例如碱土金属钛酸盐、碱土金属锆酸盐、碱土金属铪酸盐、碱土金属钽酸盐、碱土金属钌酸盐、碱土金属铌酸盐、碱土金属钒酸盐，钙钛矿氧化物——例如碱土金属锡基钙钛矿，铝酸镧，氧化镧钪，以及氧化钆。此外，各种氮化物——例如氮化镓、氮化铝和氮化硼也可用于适应缓冲层。这些材料中大多数都是绝缘体，尽管，例如，钌酸锶是导体。通常，这些材料为金属氧化物或金属氮化物，更特定地，这些金属氧化物或氮化物通常包括两种不同的金属元素。在某些特定应用中，该金属氧化物或氮化物可包括三种或更多种不同的金属元素。

单晶盖帽层26的材料可根据特殊结构和应用而选择。通常，如下所详述的，层26用作盖帽，在将结构20进行热或温度循环过程——它使层24的至少一部分变成非晶结构——时，层26保持其单晶形态。例如，层26的单晶材料可包含：化合物半导体，可依具体半导体结构的需要而选自下列任何一种——IIIA和VA族元素(III-V半导体化合物)、混合III-V化合物、II(A或B)和VIA族元素(II-VI半导体化合物)、以及混合II-VI化合物。实例包括砷化镓(GaAs)、镓铟砷(GaInAs)、镓铝砷(GaAlAs)、磷化铟(InP)、硫化镉(CdS)、镉汞碲(CdHgTe)、硒化锌(ZnSe)、锌硫硒(ZnSSe)等。单晶盖帽层26还可包含其它半导体材料，例如IV族半导体——例如Si，金属或其它用于形成半导体结构、器件和/或集成电路的材料。根据本发明，层24和26具有与下层衬底22相配的畴(例如4°偏角Si衬底的2×1结构)，以保证这些层中的缺陷相对较少。

适用于模板30的材料将在下面讨论。合适的模板材料与适应缓冲层24在选定位置化学键合，并为单晶盖帽层26的外延生长的成核提供位置。使用时，模板层30的厚度为大约1个单层至大约10个单层。

图2以剖面图示出根据本发明又一实施例的半导体结构40的一部分。结构40与前述半导体结构20类似，不同之处在于结构40包括晶态适应缓冲层25和非晶层27，而不是单晶适应缓冲层24。结构40的层25为单晶层，可包括前述结构20的层24的材料，而层27为非晶层，可包括适应缓冲层材料和/或衬底22材料。如下所更详述的，通过将结构20进行一次或多次热或退火处理使层24的至少一部分变成非晶态来形成层25和27。在热或退火处理过程中，层24的至少一部分变成非晶态，形成层27。另外，衬底22的一部分可与适应缓冲材料混合，这样，层27可包括来自衬底22和适应缓冲层的材料。

图3以剖面图示意性示出根据本发明另一代表性实施例的半导体结构50的一部分。结构50与结构40类似，不同之处在于结构50包括非晶层32，而不是适应缓冲层25和非晶界面层27。非晶层32可包括前述层24的任何材料，通过将结构20或24进行足以将层24或25变成非晶态的热或退火处理而形成。

非晶层27和32用于释放应力，否则，由于衬底和随后生长的层之间晶格常数(在表面平面中测量的晶胞中原子之间的距离)的不同，这些应力会留存在单晶适应缓冲层和单晶盖帽层26中。减小这些层之间的应力有助于限制非晶适应缓冲和层26之间界面处的位错。这样，形成非晶层27和32提供了更适合于随后单晶膜生长的衬底。

根据本发明某一实施例，盖帽层26用作层27和32形成过程中的退火盖帽，还用作随后单晶层形成的模板。因此，层26优选地需要足够厚以提供后继层生长(至少一个单层)所需的合适模板，而且要足够薄以使层26是基本没有缺陷的单晶材料。此外，层32和26的组合形成伪形层，用于随后单晶膜的沉积。

图4以剖面图示意性示出根据本发明又一代表性实施例的半导体结构60的一部分。结构60与图3的结构50类似，不同之处在于结构60包括一层附加的单晶材料34。根据本发明的这一实施例，层34包括适于形成微电子器件某一部分的材料。例如，层34可包括单晶半导体材料、绝缘材料、导电材料，或它们的组合。如果层34的材料与层26的材料不同，则结构60也可包括一层合适的模板层(未示出)，以便于层34在层26上的外延生长。

层34可包含上述层26的材料。根据本发明某一代表性实施例，层34包括与层26相同的材料，即化合物半导体材料，例如GaAs。

图5示意性示出根据本发明另一实施例的半导体结构70。结构70与结构60类似，不同之处在于结构70包括一附加缓冲层36。

通常，层36提供盖帽层26和在缓冲层36上随后沉积的单晶材料层晶格常数之间的晶格常数过渡。根据本发明某一实施例，选择用于层36的材料，以使层36的晶格常数可通过改变层36的组分而进行改变，这样，层36的底部与盖帽层26晶格匹配，而层36的顶部与随后加上的单晶材料层晶格匹配。

用于缓冲单晶层36的材料可依具体结构和应用而进行选择。例如，层36的单晶材料可包含混合IV族半导体，其中材料的晶格常数为膜厚的函数，通过改变膜中组分之比而变化。根据本发明某一实施例，层36包含Si_xGe_1-x(x变化范围从0-1)，其中在靠近层26表面处Ge的浓度低(即0％)，而在靠近层36顶部处Ge的浓度高(即100％)。在此情形中，层36的下表面与组成盖帽层26的材料基本晶格匹配，而层36的顶部与层34晶格匹配。这样，结构70给出了适合于随后单晶材料(例如化合物半导体材料)生长的衬底，该单晶材料的晶格常数不同于衬底22和盖帽层26的材料的晶格常数。

根据本发明另一实施例，层26包含厚度足以用于形成所需器件的单晶材料。在此情形中，根据本发明的半导体结构不包括单晶材料层34。

下列非限制性的说明性实例示出可用于根据本发明各种替代实施例的结构20、40、50、60、70中的材料的各种组合。这些实例只是说明性的，并非要将本发明限制于这些说明性实例。

实例1

根据本发明某一实施例，如图1所示，单晶衬底22为偏向[011]方向至多6°——优选地，大约4°——的(100)硅衬底。该硅衬底可以是，例如，常用于制作互补金属氧化物半导体(CMOS)集成电路的、直径大约200-300mm的硅衬底。根据本发明的这一实施例，适应缓冲层24为Sr_zBa_1-zTiO₃单晶层，其中z从0至1.选择z的值以得到基本匹配于随后形成的层26的相应晶格常数的一种或多种晶格常数。适应缓冲层的厚度可为大约0.5至大约100纳米(nm)，优选地，为大约2.0-3.5nm。通常，需要适应缓冲层的厚度足够厚，能使化合物半导体层和衬底互相绝缘开来，以得到所需的电学和光学特性；缓冲层的厚度还要足够薄，以匹配下层衬底，使缺陷相对较少。

根据本发明这一实施例，单晶材料层26为砷化镓(GaAs)或铝镓砷(AlGaAs)化合物半导体，厚度为大约0.5nm至大约100微米(μm)，优选地为大约2.5-3.0nm。为便于砷化镓或铝镓砷在单晶氧化物上的外延生长，形成模板层盖在氧化物层上。模板层优选地为1-10个单层的Ti-As、Sr-O-As、Sr-Ga-O，或Sr-Al-O。通过优选实例，1-2个单层的Ti-As或Sr-Ga-O已示出能成功生长GaAs层。

实例2

根据本发明又一实施例，依然如图1所示，单晶衬底22为上述硅衬底。适应缓冲层为立方或正交的锶单晶氧化物或锆酸或铪酸钡，厚度为大约2-4nm。所得晶态氧化物的晶格结构相对于衬底硅晶格结构旋转45度。

由这些锆酸物或铪酸物材料形成的适应缓冲层适于包含磷化铟(InP)系化合物半导体材料的单晶材料层的生长。在该系中，化合物半导体材料可以是，例如，磷化铟(InP)、铟镓砷(InGaAs)、铝铟砷(AlInAs)，或铝镓铟砷磷(AlGaInAsP)，厚度为大约1.0nm至10μm。适于该结构的模板为1-10个单层的锆-砷(Zr-As)、锆-磷(Zr-P)、铪-砷(Hf-As)、铪-磷(Hf-P)、锶-氧-砷(Sr-O-As)、锶-氧-磷(Sr-O-P)、钡-氧-砷(Ba-O-As)、铟-锶-氧(In-Sr-O)，或钡-氧-磷(Ba-O-P)，优选地为这些材料中某种的1-2个单层。通过实例，对于锆酸钡适应缓冲层，表面终止于1-2个单层的锆，随后沉积1-2个单层的砷以形成Zr-As模板。然后在模板层上沉积磷化铟系化合物半导体材料的单晶层。所得化合物半导体材料的晶格结构相对于适应缓冲层的经各结构旋转45度，与(100)InP的晶格失配小于2.5％，优选地小于大约1.0％。

实例3

根据本发明又一实施例，给出一种结构，它适于包含II-VI材料的单晶材料外延膜在硅衬底上的生长。衬底优选地为上述硅晶片。合适的适应缓冲层材料为厚约1-100nm——优选地为2-4nm——的Sr_xBa_1-xTiO₃，其中x从0至1。II-VI化合物半导体材料可以是，例如，硒化锌(ZnSe)或锌硫硒(ZnSSe)。用于该材料系的合适的模板包括：1-10个单层的锌-氧(Zn-O)加上1-2个单层过量的锌加上表面上锌的硒化物。作为选择，模板可以是，例如，1-10个单层的锶-硫(Sr-S)加上ZnSeS。

实例4

本发明的这一实例是示于图2中的结构40的一个实例。衬底22和单晶盖帽层26可与实例1中描述的类似。如上所指出的，可通过将结构20进行退火或热处理以使适应缓冲层的至少一部分变成非晶态并形成层27而形成结构40。

根据本发明某一实施例，通过将结构20在大约700-900℃的温度下进行大约五秒至10分钟的快速热退火处理而形成层27。

实例5

这一实例示出可用于图4中所示的结构60中的材料。衬底材料22、单晶盖帽层26以及模板层30可与实例1中描述的相同。根据这一实例，在盖帽层26上形成附加缓冲层36，在层36上形成一层附加的化合物半导体材料层34。渐变层36——在这种情况下包含半导体材料的又一种单晶材料——可以是，例如，铟镓砷(InGaAs)或铟铝砷(InAlAs)的渐变层。根据这一实施例的某一方面，渐变层36包括InGaAs，其中铟组分从0变到大约50％。该缓冲层的厚度优选地为大约1-30nm。将缓冲层的组分从GaAs变到InGaAs提供了下层单晶适应缓冲层材料和上层单晶材料——在这一实例中为化合物半导体材料——之间的晶格匹配。如果在适应缓冲层24和单晶材料层34之间存在晶格失配，则这样的渐变层尤为有利。

实例6

这一实例给出可用于图5所示的结构70中的代表性材料。衬底材料22、模板层30和单晶材料层26可与上述实例1中的相同。

非晶层32为由适应缓冲层材料(例如，上述层24的材料)形成的非晶氧化物层。例如，非晶层32可包括Sr_zBa_1-zTiO₃(其中z从0至1)。

层36包含可在盖帽层26上外延生长的单晶材料。根据本发明某一实施例，层36包含_nm的Si_xGe_1-x，其中x从在层36下表面处的大约一变到层36顶表面附近的大约零。

再看图1-5，衬底22为单晶衬底，例如单晶硅或砷化镓衬底。该单晶衬底的晶体结构的特征在于晶格常数和晶格取向。同样，适应缓冲层24也是单晶材料，该单晶材料的晶格的特征在于晶格常数和晶体取向。适应缓冲层和单晶衬底的晶格常数必须基本匹配，或者作为替代，必须是这样的：通过将某种晶体的取向相对于另一晶体的取向进行旋转，可获得晶格常数的基本匹配。在本文中，术语“基本等于”和“基本匹配”指的是晶格常数之间存在足够的相似性以允许在下层上生长高质量晶体层。

图6以曲线示出所生长的高晶体质量晶体层所能获得的厚度与主晶体和生长晶体之间晶格常数失配之间的函数关系。曲线42示出高晶体质量材料的边界。在曲线42右边的区域代表具有大量缺陷的层。如果没有晶格失配，那么理论上有可能在主晶体上生长无限厚的高质量外延层。随着晶格常数中失配的增大，可获得高质量晶体层的厚度迅速降低。作为参考点，例如，如果主晶体和生长层之间晶格常数的失配超过大约2％，则无法获得超过20nm的单晶外延层。

根据本发明某一实施例，衬底22为偏向[011]方向至多大约6°——优选地大约4°——的单晶硅晶片，而适应缓冲层24为一层钛酸锶钡。这两种材料之间晶格常数的基本匹配是通过将钛酸盐材料的晶体取向相对硅衬底晶片的晶体取向旋转45°来获得的。

还是参看图1-5，层26为外延生长的单晶材料，该晶体材料的特征同样在于晶格常数和晶体取向。根据本发明某一实施例，层26的晶格常数与衬底22的晶格常数不同。为获得该外延生长单晶层中的高晶体质量，适应缓冲层必须具有高晶体质量。另外，为获得层26中的高晶体质量，需要主晶体——在此情形中为单晶适应缓冲层——和生长晶体的晶格常数之间的基本匹配。通过选择合适的材料，由相对主晶体的取向旋转生长晶体的晶体取向而获得了晶格常数的基本匹配。例如，如果生长晶体为砷化镓、铝镓砷、硒化锌或锌硫硒而适应缓冲层为单晶Sr_xBa_1-xTiO₃，则可获得这两种材料之间晶格常数的基本匹配，其中生长层的晶体取向相对主单晶氧化物的取向旋转了45°。类似地，如果主材料为锶或钡的锆酸盐或锶或钡的铪酸盐或氧化钡锡，而化合物半导体层为磷化铟或镓铟砷或铝铟砷，则可通过将生长晶体层的取向相对主氧化物晶体旋转45°而获得晶格常数的基本匹配。在某些情形中，可使用主氧化物和生长单晶材料层之间的晶态半导体缓冲层来减小生长单晶材料层中由于晶格常数的细小差别而导致的应力。从而可获得生长单晶材料层中更好的晶体质量。

下面的实例示出根据本发明某一实施例的工艺，用于制造像图1-5中绘出的结构那样的半导体结构。该工艺首先给出包含硅或锗的单晶半导体衬底。根据本发明优选实施例，半导体衬底为偏向[011]方向大约4°的(100)硅晶片。半导体衬底的至少一部分具有裸露表面，尽管半导体衬底的其它部分如下述那样可包括其它结构。本文中术语“裸露”指的是衬底上被清洗了以去除任何氧化物、污染和其它杂质材料的部分中的表面。众所周知，裸露的硅是具有高度活性的，很容易形成自然氧化物。术语“裸露”是要包括这样的自然氧化物。也可故意在半导体衬底上生长薄的氧化硅，尽管这样生长的氧化物对根据本发明的工艺来说不是必要的。为了在单晶衬底上外延生长单晶氧化物层，首先必须除去自然氧化物层以暴露下层衬底的晶体结构。下面的工艺优选地通过分子束外延(MBE)来进行，尽管根据本发明还可使用其它外延工艺。首先通过在MBE设备中热沉积一薄层锶、钡、锶钡的组合，或其它碱土金属或碱土金属的组合来除去自然氧化物。然后，在使用锶的情形中，将衬底加热至大约850℃以使锶与自然氧化物层反应。锶用于减少氧化硅以留下无氧化硅的表面。所得表面——它呈现有序2×1结构——包括锶、氧和硅。有序2×1结构形成用于单晶适应缓冲材料的上覆盖层的有序生长的模板。模板提供上覆盖层晶体生长成核所必须的化学和物理特性。

根据本发明替代实施例，可转换自然氧化硅，衬底表面可进行如下处理以用于单晶氧化物层的生长：在低温下利用MBE向衬底表面沉积碱土金属氧化物，例如氧化锶、氧化锶钡或氧化钡；然后将该结构加热至大约850℃。在此温度下，在氧化锶和自然氧化硅之间发生固态反应，使自然氧化硅减少，在表面上留下有序的锶、氧和硅的2×1结构。再一次，锗形成了用于随后有序单晶适应缓冲层的生长的模板。

在从衬底表面除去氧化硅之后，根据本发明某一实施例，将衬底冷却至大约200-800℃，然后利用分子束外延在模板层上生长一层钛酸锶。MBE过程开始于开启MBE设备中的快门以暴露锶、钛和氧源。锶和钛的比例大约为1∶1。氧的分压设为最小值或设在最小值附近，以在大约0.3-0.5nm每分钟的生长速率下生长化学计量比的钛酸锶。钛酸锶生长为有序单晶，晶体取向相对于下层衬底的有序2×1晶体结构旋转45°。

在钛酸锶层生长到所需厚度之后，形成有助于随后所需单晶材料外延层的生长的模板层。例如，对于随后砷化镓单晶化合物半导体材料层的生长，可通过用1-2个单层的钛、1-2个单层的锶、1-2个单层的钛-氧或1-2个单层的锶-氧终止生长来完成钛酸锶单晶层的MBE生长。在形成该层之后，沉积砷以形成Ti-As键、Ti-O-As键或Sr-O-As。它们都可形成用于砷化镓单晶层的沉积和形成的合适模板。在形成模板之后，加入镓与砷反应，形成砷化镓。作为选择，可在模板层上沉积镓以形成Sr-O-Ga键，然后加入砷与镓反应形成GaAs。

一旦形成了GaAs层，将该结构进行退火或热处理，该处理应足以使层24的至少一部分变成非晶态的，如图2所示，或层24的全部都变成非晶态的，如图3所示。

图5所示的结构可通过上述工艺来形成，只要加上附加缓冲层36和层34的沉积步骤。在沉积单晶材料层34之前，在层26上形成缓冲层。根据本发明某一实施例，层26包含Si，层36包含SiGe，而层34包含GaAs。

如果缓冲层为包含化合物半导体超晶格的单晶材料，则这样的超晶格可利用，例如，MBE来沉积在上述模板上。如果缓冲层为包含一层锗的单晶材料层，则调整上述工艺以用最终的一层锶或钛覆盖钛酸锶单晶层，然后沉积锗使其与锶或钛反应。然后可在该模板上直接沉积锗缓冲层。

根据这一实施例某一方面，通过将衬底22、适应缓冲层和单晶层26进行峰值温度为大约700℃、时间大约为5秒至大约10分钟的快速热退火处理以形成层27。然而，根据本发明，还可采用其它合适的退火处理以将适应缓冲层转换成非晶层。例如，可使用激光退火、电子束退火、放射退火或“传统的”热退火处理(在合适的环境中)来形成层27。当使用传统的热退火来形成层27时，可能需要层26的一种或多种成分的过剩压力以防止层26在退火处理过程中退化。例如，当层26包括GaAs时，退火环境优选地包括砷的过剩压力以减轻层26的退化。

上述工艺示出了用于通过分子束外延工艺形成包括硅衬底、上层氧化物层和包含砷化镓化合物半导体材料单晶材料层的半导体结构的工艺。该工艺还可通过化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、迁移增强外延(MEE)、原子层外延(ALE)、物理气相沉积(PVD)、化学溶液沉积(CSD)、脉冲激光沉积(PLD)等工艺来进行。此外，通过类似的工艺，还可生长其它单晶适应缓冲层，例如碱土金属钛酸盐、锆酸盐、铪酸盐、钽酸盐、钒酸盐、钌酸盐和铌酸盐，钙钛矿氧化物，例如碱土金属锡基钙钛矿，铝酸镧、氧化镧钪，以及氧化钆。此外，通过类似工艺，例如MBE，可在单晶氧化物适应缓冲层上沉积包含其它III-V和II-VI单晶化合物半导体、半导体、金属和其它材料的其它单晶材料层。

各种单晶材料层和单晶氧化物适应缓冲层中每种都使用一种合适的模板以开始该单晶材料层的生长。例如，如果适应缓冲层为碱土金属锆酸盐，则在氧化物顶上可覆盖一薄层锆。沉积锆之后可沉积砷或磷与锆反应作为前置体以分别沉积铟镓砷、铟铝砷或磷化铟。类似地，如果单晶氧化物适应缓冲层为碱土金属铪酸盐，则在氧化物层顶上可覆盖一薄层铪。沉积铪之后可沉积砷或磷与铪反应以分别作为铟镓砷、铟铝砷或磷化铟层的生长的前置体。以类似的方式，可在钛酸锶上覆盖一层锶或锶和氧，而在钛酸钡上可覆盖一层钡或钡和氧。这些沉积之后，都可沉积砷或磷与顶端材料反应以形成用于包含化合物半导体——例如铟镓砷、铟铝砷或磷化铟——的单晶材料层的沉积的模板。

在图7A-7D中以剖面图示意性示出根据本发明另一实施例的器件结构的形成。与前面参照图1-5描述的实施例类似，本发明这一实施例包括利用单晶层的外延生长形成合适衬底的工艺，例如前面参照图1描述的适应缓冲层24的形成和模板层30的形成。然而，图7A-7D中所示的实施例利用了包括促进逐层单晶材料生长的表面活化剂的模板。

现在看图7A，在衬底52上利用上述方法形成适应缓冲层54，它优选地为单晶氧化物层。层54优选地为单晶氧化物层，例如Sr_zBa_1-zTiO₃的单晶层，其中z从0至1。然而，层54还可包含前面参照图1中的层24描述的任何化合物。

层54生长具有锶终止表面，在图7A中用阴影线55表示，然后加上模板层58，它包括表面活化层61和终止层63，如图7B和7C所示。表面活化层61可包含，但不局限于，像Al、In和Ga这样的元素，取决于层54和单晶材料覆盖层的组分以得到最佳结果。在某一代表性实施例中，用铝作为表面活化层61，用于调整层54的表面和表面能。优选地，如图7B所示那样利用MBE在层54上外延生长表面活化层61至一至两个单层的厚度，尽管还可使用其它工艺，像CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等。

然后将表面活化层61暴露于像砷这样的卤素中以便，例如，形成图7C所示那样的终止层63。表面活化层61可暴露于多种材料中以产生终止层63，例如包括，但不局限于，As、P、Sb和N的元素。表面活化层61和终止层63组合形成模板层58。

然后通过MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等沉积单晶材料层66——在这一实例中为像GaAs这样的化合物半导体——以形成图7D所示的最终结构。一旦形成了GaAs层，就可将该结构进行热或退火处理以使层54的一部分变成非晶态的或层54的全部变成非晶态的。然后，可在层66上沉积随后的单晶材料层。

图8A-8D示出了根据图7A-7D中所示的本发明的实施例形成的化合物半导体结构的一个特定实例的可能的分子键结构。更特定地，图8A-8D示出利用含有表面活化剂的模板(层60)在钛酸锶单晶氧化物(层54)的锶终止表面上GaAs(层66)的生长。

单晶材料层66——例如GaAs——在衬底52上的适应缓冲层54——例如氧化锶钛——上的生长的临界厚度为大约1000埃，之后，由于表面能的涉入，发生二维(2D)和三维(3D)生长转变。为了保持真实的逐层生长(Frand Van der Mere生长)，必须满足下面关系：

δ_STO＞(δ_Substrate+δ_GaAs)

其中单晶氧化物层54的表面能必须大于衬底52的表面能和GaAs层66的表面能之和。由于在没有表面活化剂的情况下实际上不可能满足这一方程式，所以必须使用上面参照图7B-7D描述的含有表面活化剂的模板，以提高单晶氧化物层54的表面能，同时使模板的晶体结构变为与最初的GaAs层相适应的类金刚石结构。

图8A示出钛酸锶单晶氧化物层的锶终止表面的分子键结构。在锶终止表面上沉积铝表面活化层，与该表面键合，如图8B所示，反应形成包含Al₂Sr单层的终止层，Al₂Sr单层具有图8B所示的分子键结构，形成与化合物半导体——例如GaAs——相适应的具有sp³杂化终止表面的类金刚石结构。然后将该结构暴露于As中以形成一层AlAs，如图8C所示。然后沉积GaAs以完成图8D所示的分子键结构，这通过2D生长来得到。GaAs可生长至任意厚度，以形成其它半导体结构、器件或集成电路。优选地使用碱土金属——例如IIA族中的那些元素——来形成单晶氧化物层24的终止表面，因为它们能够与铝形成所需的分子结构。

在这一实施例中，含有表面活化剂的模板层辅助形成适于各种材料层——包括由III-V族化合物构成的材料层——单片集成的衬底，以形成高质量半导体结构、器件和集成电路。例如，可将含有表面活化剂的模板用于单晶材料层——例如包含锗的层——的单片集成以，例如，形成高效率光电池。

图9-11以剖面图示意性示出根据本发明的器件结构的另一实施例的形成。这一实施例包括一层用作使用笼形或Zintl型键联的过渡层的柔顺层。更特定地，这一实施例利用金属间模板层来减小材料层之间界面的表面能，从而实现二维逐层生长。

图9所示的结构包括前面参照图1描述的单晶衬底102和适应缓冲层104。在适应缓冲层104上沉积模板层130，如图12所示，它优选地包含一薄层由金属和具有很大离子特性的非金属材料构成的Zintl型相材料。如前述实施例中那样，通过MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等方法沉积模板层130以获得大约1个单层的厚度。模板层130用作具有不定向键联和高结晶性的“软”层，吸收晶格失配的层之间产生的应力。用于模板130的材料可包括，但不局限于，含有Si、Ga、In和Sb的材料，例如，AlSr₂、(MgCaYb)Ga₂、(Ca，Sr，Eu，Yb)In₂、BaGe₂As，以及SrSn₂As₂。

在模板层130上外延生长单晶材料层126以获得图11所示的最终结构。作为特定实例，SrAl₂层可用作模板层130，在SrAl₂上生长合适的单晶材料层126，例如化合物半导体材料GaAs。Al-Ti(来自适应缓冲层Sr_zBa₁-zTiO₃，其中z从0至1)键主要为金属性的，而Al-As(来自GaAs层)键为弱共价性的。Sr参与两种截然不同的键联，其部分电荷交给包含Sr_zBa_1-zTiO₃的下适应缓冲层104中的氧原子以参与离子键合，而其价电荷的其它部分以通常与Zintl相材料进行的方式给予Al。转移电荷的总量取决于组成模板层的元素的相对负电性和原子间距离。在这一实施例中，假设Al为sp³杂化，可容易地与单晶材料层126——在这一实施例中，它包含化合物半导体材料GaAs——形成键。

使用用于这一实施例中的Zintl型模板层生产的柔顺衬底可吸收大量应力而不会有显著的能量消耗。在上面的实例中，通过改变SrAl₂层的体积来调节Al的键强度，从而使器件可协调使用于特定应用，包括III-V和Si器件的单片集成以及用于CMOS技术的高k介电材料的单片集成。

图12以剖面图示意性示出根据本发明又一实施例的器件结构140。器件结构140包括单晶半导体衬底142，优选地为单晶硅晶片。单晶半导体衬底142包括两个区域，143和144。至少在区域143的一部分中形成电学半导体元件，通常以虚线146表示。电学元件146可以是电阻、电容、有源半导体元件——例如二极管或晶体管，或者集成电路——例如CMOS集成电路。例如，电学半导体元件146可以是进行数字信号处理或其它硅集成电路很适合的功能的CMOS集成电路。区域143中的电学半导体元件可通过传统的在半导体工艺中众所周知且应用广泛的半导体工艺来形成。可在电学半导体元件146上覆盖一层绝缘材料148，例如一层二氧化硅等。

从区域144的表面上除去绝缘材料148以及任何其它在半导体元件146制造过程中在区域143中可能形成或沉积的层以在该区域中提供裸露硅表面。众所周知，裸露硅表面是具有高度活性的，在该裸露表面上会很快形成自然氧化硅层。在区域144表面上的自然氧化物层上沉积一层钡或钡和氧于氧化表面反应以形成第一模板层(未示出)。根据本发明某一实施例，通过分子束外延工艺在模板层上形成单晶氧化物层。在模板层上沉积包括钡、钛和氧的反应物以形成单晶氧化物层。在沉积过程中，氧的分压保持在于钡和钛完全反应形成单晶钛酸钡层所必须的最小量附近。

根据本发明一个实施例，沉积单晶氧化物层的步骤终止于沉积层150，层150可以是1-10个单层的钛、钡、锶、钡和氧、钛和氧，和锶和氧。然后通过分子束外延工艺在第二模板层上沉积单晶半导体材料的盖帽层152。

根据本实施例的某一方面，在形成层152之后，将单晶钛酸盐层进行退火处理，从而钛酸盐层形成非晶氧化物层154。然后利用上面结合图4的层34描述的技术在层152上外延生长单晶材料层156。

根据本发明又一实施例，至少在区域156的一部分中形成半导体元件，通常以虚线160表示。可通过制造砷化镓或其它III-V化合物半导体材料器件所常用的工艺步骤来形成半导体元件160。半导体元件160可以是任何有源或无源元件，优选地为半导体激光器、电磁辐射(例如，光——红外至紫外辐射)发射器件、电子辐射探测器——例如光电探测器、异质结双极晶体管(HBT)、高频MESFET，或另一利用或运用化合物半导体材料的物理特性的元件。可形成金属导体——用线162示意性示出——来电连接器件146和160，从而实现了包括至少一个形成在硅衬底中的元件和一个形成在单晶材料层中的器件的集成器件。尽管描述了说明性结构140作为形成在硅衬底142上且具有钛酸钡(或锶)层和砷化镓层156的结构，还可使用其它单晶衬底、氧化物层和在本公开其它地方描述的其它单晶材料层制造类似的器件。

明显地，那些特定描述的具有化合物半导体部分和IV族半导体部分的结构是要说明本发明的实施例而不是限制本发明。本发明还有许多其它组合和其它实施例。例如，本发明包括用于制造材料层的结构和方法，形成包括其它层——例如金属层——的半导体结构、器件和集成电路。更特定地，本发明包括用于形成用于制造半导体结构、器件和集成电路的柔顺衬底和适于制造这些结构、器件和集成电路的材料层的结构和方法。通过使用本发明的实施例，更容易将包括包含半导体和化合物半导体材料的单晶层以及用于形成那些器件的其它材料层的器件与其它用半导体或化合物半导体材料来形成工作得更好或更容易且/或更便宜形成的元件进行集成。这使得器件缩小、制造成本降低、产量和可靠性增加。

根据本发明某一实施例，在形成单晶材料层中可使用单晶半导体或化合物半导体晶片。这样，该晶片基本是在晶片上的单晶层中制造半导体电学元件的过程中所用的“处理”晶片。因此，可以在直径至少大约200毫米也可能至少大约300毫米的晶片上的半导体材料中形成电学元件。

通过使用这种类型的衬底，相对便宜的“处理”晶片克服了化合物半导体和其它单晶材料晶片的易碎性质，这是通过将它们置于相对更坚固且容易制造的基底材料上而获得的。因此，可形成集成电路，从而所有电学元件，尤其是所有有源电子器件，都可在单晶材料层中或使用该单晶材料层来形成，即使衬底本身包括单晶半导体材料。化合物半导体器件和其它使用非硅单晶材料的器件的制造成本应当降低，因为与相对更小和更易碎的衬底(例如，传统的化合物半导体晶片)相比，可以更经济且更容易地处理更大的衬底。

在前述说明书中，参考特定实施例描述了本发明。然而，熟练的技术人员能够理解，只要不超出下面权利要求中提出的本发明的范围，各种调整和改变都是可行的。因此，说明书和附图应当看作说明性的，而不是限制性的，所有这样的调整都应归于本发明的范围中。

上面关于特定实施例描述了好处、其它优点和问题的解决方案。然而，这些好处、优点和问题的解决方案以及任何可使任何好处、优点或解决方案发生或变得更显著的元素都不应解释为任何或所有权利要求的关键的、必须的或基本的特征或元素。此处，术语“包含”、“由…构成”或其任何变体应是非排外的，这样包含一列元素的工艺、方法、环节或设备并不仅包括那些元素，而可包括其它没有特意列出的或对于这种工艺、方法、环节或设备来说是固有的元素。

Claims (29)

1.半导体结构，包含：

单畴单晶衬底；

适应缓冲层，形成在衬底上；以及

单晶盖帽层，形成在适应缓冲层上。

2.根据权利要求1的半导体结构，其中适应缓冲层为单晶。

3.根据权利要求1的半导体结构，其中适应缓冲层包括非晶区。

4.根据权利要求1的半导体结构，其中适应缓冲层为非晶。

5.根据权利要求1的半导体结构，进一步包含一层形成在盖帽层上的单晶材料。

6.根据权利要求1的半导体结构，进一步包含形成在适应缓冲层和盖帽层之间的模板层。

7.根据权利要求1的半导体结构，进一步包含衬底和适应缓冲层之间的模板层。

8.根据权利要求1的半导体结构，其中适应缓冲层包含单晶氧化物。

9.根据权利要求1的半导体结构，其中适应缓冲层包含单晶氮化物。

10.根据权利要求1的半导体结构，其中适应缓冲层包含Sr_xBa_1-xTiO₃，其中x从0至1。

11.根据权利要求1的半导体结构，其中衬底包含(100)硅，其表面具有沿[011]方向大约4°偏轴的晶向。

12.根据权利要求1的半导体结构，其中盖帽层包含砷化镓。

13.根据权利要求1的结构，进一步包含盖帽层之上的缓冲层。

14.一种微电子器件，使用权利要求1的结构形成。

15.制造半导体结构的工艺，包含下列步骤：

给出单畴单晶衬底；

在衬底上外延生长单晶适应缓冲层；以及

在适应缓冲层上外延生长盖帽层。

16.根据权利要求15的工艺，进一步包含以下步骤：将适应缓冲层退火以使缓冲层从单晶变成至少部分非晶。

17.根据权利要求16的工艺，其中退火步骤包含快速热退火步骤。

18.根据权利要求17的工艺，其中快速热退火步骤包含在大约700℃至大约800℃之间的快速热退火。

19.根据权利要求15的工艺，进一步包含在衬底上形成模板的步骤。

20.根据权利要求15的工艺，进一步包含在适应缓冲层上形成模板的步骤。

21.根据权利要求15的工艺，进一步包含在盖帽层上形成附加单晶层的步骤。

22.根据权利要求21的工艺，进一步包含使用附加单晶层形成微电子元件的步骤。

23.根据权利要求15的工艺，进一步包含使用衬底形成微电子元件的步骤。

24.根据权利要求15的工艺，进一步包含形成缓冲层覆盖盖帽层。

25.一种微电子器件，根据权利要求15的方法形成。

26.半导体器件，包含：

单畴硅衬底；

第一部分，该第一部分包括使用单畴硅衬底形成的微电子元件；以及

第二部分，该第二部分包括形成在单畴硅衬底上的单晶膜，具有使用该单晶膜形成的微电子元件。

27.根据权利要求26的半导体器件，进一步包含插入单畴硅衬底和单晶膜之间的适应缓冲层。

28.根据权利要求27的半导体器件，其中适应缓冲层的至少一部分为非晶。

29.根据权利要求27的半导体器件，其中适应缓冲层为单晶。

Images