CN1459825A - 应用于生长外延晶体的通用衬底及其制备方法 - Google Patents

应用于生长外延晶体的通用衬底及其制备方法 Download PDF

Info

Publication number
CN1459825A
CN1459825A CN 02111761 CN02111761A CN1459825A CN 1459825 A CN1459825 A CN 1459825A CN 02111761 CN02111761 CN 02111761 CN 02111761 A CN02111761 A CN 02111761A CN 1459825 A CN1459825 A CN 1459825A
Authority
CN
China
Prior art keywords
silicon
layer
substrate
growing
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 02111761
Other languages
English (en)
Inventor
黄风义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN 02111761 priority Critical patent/CN1459825A/zh
Publication of CN1459825A publication Critical patent/CN1459825A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

一种在晶体衬底上制备外延晶体薄膜的方法,包括在衬底上形成原子厚度的弱耦合界面层,再在其上生长外延晶体的方法。其中原子厚度的弱耦合界面层可以通过形成单原子层或几个原子层厚度的超薄界面层实现,或者在有纳米厚度的超薄表面硅的绝缘衬底上通过表面的材料转化来实现。这样形成的弱耦合衬底可以降低衬底晶体同外延晶体之间的强相互作用,从而降低外延层的晶体缺欠。

Description

应用于生长外延晶体的通用衬底及其制备方法
本发明是关于晶体薄膜的制备方法,特别是关于利用在衬底上形成原子厚度的弱耦合界面层,再在其上生长外延晶体的方法。
高质量的晶体薄膜的生长和制备工艺是现代半导体和其它新型材料和器件领域的一个重要环节。晶体薄膜的生长主要是依靠外延技术(epitaxy)在经过严格清洗的单晶基底(或衬底)上,利用分子束外延(molecular beam epitaxy,or MBE),化学气相淀积(chemical vapor deposition,or CVD),及金属有机气相外延(metal-organicvapor phase epitaxy,or MOVPE)等,进行淀积或生长。
根据外延层材料和衬底材料的晶体结构和晶格常数的差异,外延生长可分为同质外延(home-epitaxy)和异质外延(hetero-epitaxy)。同质外延是指外延层和衬底是相同的材料(如硅薄膜生长在硅衬底上),或晶格结构和晶格常数(晶体中原子的距离)相同或很相近的异质材料(如砷化镓衬底上生长镓铝砷),其外延层和衬底材料之间没有内应力,所以外延层的厚度对外延层的晶体质量没有影响。
很多有巨大应用价值的外延材料体系中需要异质外延材料的生长,即外延材料和衬底有较大的晶格常数的差别。因为硅衬底的成熟性、低造价及与超大规模集成电路工艺的兼容性,异质材料如锗硅、锗、砷化镓、磷化铟,以及其他的宽禁带半导体材料如碳化硅、氮化镓等生长在硅衬底上,都是长期以来技术开发的热点。例如,关于锗硅外延材料生长在硅衬底上为光电子器件的应用,请参考F.Y.Huang(黄风义),B.Jalali,“Si-based superlattices:photonic applications”(硅基上的超晶格-光电器件的应用),<Hand book of Thin Film Processing Technology>,IOP publishing,England,1997(《薄膜工艺技术手册》,英国物理学会出版社)。
生长晶格常数不匹配的异质外延晶体,其主要困难可以通过锗硅薄膜生长在硅衬底上为例来说明。在硅衬底上生长锗硅(或者锗)时,在一定的厚度范围内,锗硅外延层的晶格常数将屈服于衬底的硅材料;但由于晶格常数的不匹配,将有内应力在外延层中累积。随着外延层厚度的增加,当内应力累计到一定程度时,外延层将不能维持衬底的晶格常数,而出现晶格缺欠,如位错就是一种最常见的形式。外延层中的内应力足够大并开始出现位错的厚度,被称为临界厚度。
锗的晶格常数(5.6埃)同硅的晶格常数(5.4埃)大约有4%的不匹配。锗硅合金的晶格常数视锗含量而定,比如含20%的锗的锗硅材料(Si0.8Ge0.2),其临界厚度约是200纳米,而纯锗的临界厚度只有大约20埃(2纳米),远远满足不了一般常用器件的厚度要求。另外一种有重要应用价值的外延材料是碳化硅生长在硅衬底上,因为高达20%的晶格不匹配,在硅衬底上生长高质量的外延碳化硅一直是很大的挑战。
为了实现高质量单晶薄膜的生长,并且厚度超过临界厚度,传统的办法是生长很厚的过渡层(graded buffer)并且通过周期结构(超晶格)来抑制位错的传播。但这种方法有生长的时间长及质量差等问题。
异质外延生长方面一个有重要意义的突破是在有屈服性(或可塑性)硅的绝缘衬底(即SOI)上生长锗硅外延材料。A.R.Powell,S.S.Iyer,and F.K.Legoues,[Appl.Phys.Lett.(应用物理通讯)47,322(1985)最先报道了内应力在可塑性绝缘衬底上从锗硅外延层向表面硅层的转移。本专利的发明人F.Y.Huang(黄风义)也在相关的领域发表过实验和理论工作,如:F.Y.Huang(黄风义)and K.L.Wang,″Strain transfer between thin films and its applications in hetero-epitaxial crystalgrowth,″[内应力在薄膜之间的转移及在异质材料生长的应用]PhilosophicalMagazine Letters,(哲学杂志通讯)72,(1995)231;M.A.Chu,M.Tanner,F.Y.Huang(黄风义),等人″Photoluminescence and x-ray studies of low dislocation SiGe alloygrown on compliant SOI substrate,″[光致荧光和X射线对低位错锗硅生长在可塑性忖底上的研究]J.Cryst.Growth(晶体生长杂志),175,1278(1997);F.Huang(黄风义),等人,″High quality SiGe alloy grown on compliant  SOI substrate,″[高质量的锗硅合金生长在可塑性绝缘忖底上]Appl.Phys.Lett.(应用物理通讯)76,2680(2000)。可塑性衬底的一项理论性工作请参考F.Huang(黄风义),″Theory ofStrain relaxation in expitaxial layers grown on finite-sized substrate,″[生长在有限尺寸衬底上外延层的内应力转移]Phys.Rev.Lett.,(物理评论通讯)85,(2000)784-787。
此外,利用绝缘衬底的表面硅,还可以制备碳化硅等其他的半导体材料。绝缘衬底生长碳化硅的一种方法,见于美国专利“Method for forming SiC-SOIstructures”(形成SiC-SOI结构的方法)5,759,908,Steckl,等,1998。这项专利的基本思想,除了利用低廉的硅衬底代替碳化硅衬底来生长碳化硅外延薄膜之外,同时可以实现SiC的绝缘衬底以方便器件的应用。在此专利中,表面硅在碳化后形成的碳化硅的厚度被选择在0.1至1微米之间。
在SOI衬底上生长碳化硅的其他报道请见“Improvement of SiCOI structureselaborated by heteroepitaxy of 3C-SiC on SOI,”(对SiC生长在SOI衬底上的改进)T.Chassagne,et al.,Tech.Dig.Of Int’l Conf On SiC and Related Materials,380,2001;及“Chemical-vapor-deposition growth and characterization of epitaxial 3C-SiC filmson SOI substrates with thin silicon top layers,”(在有薄的表面硅的SOI上利用CVD生长外延3C-SiC)C.K.Moon,et al.,JA101-007,Materials ResearchSymposium(MRS),2001。在前一项报道中,SOI的表面硅被减至75纳米,而在后一项报道中,绝缘衬底上的表面硅的厚度被减至20纳米(0.02微米),但仍然有高密度的位错在碳化硅中形成,并且没有发现类似与锗硅外延层的内应力向表面硅层的转移[F.Huang等人,Appl.Phys.Lett.(应用物理通讯)76,2680(2000)]。
仔细分析上述的实验我们可以发现,因为碳化硅同硅的高达20%的晶格常数的不匹配,碳化硅在硅的体衬底上的临界厚度将最多是几个单原子层的厚度,超过这个厚度便会产生位错。如果绝缘衬底上表面硅的厚度在几十纳米甚至几百纳米的范围,对于其上形成的几个或十几个原子层厚的碳化硅,其中的内应力分布仍然跟硅的体衬底相似。为了实现绝缘衬底上生长高质量的碳化硅这类有很大的晶格常数不匹配的外延材料,需要把表面硅控制在几个至十几个纳米以下的厚度。
外延异质晶体生长的另外一个方向请见美国专利“Semiconductor structureand device including a monocrystalline conducting layer and method for fabricating thesame,”(半导体结构和器件含有单晶的导电层及制备方法),20020000584,K.Eisenbeiser,et al.,2002。其基本思想是通过生长单晶的氧化物缓冲层,并且恰当选择缓冲层的晶格常数使其匹配要在上面生长的半导体材料的晶格常数。具体的方面包括在衬底上制备:(1)非晶层,(2)单晶的氧化物或氮化物的缓冲层,其晶格常数选择在同下面的衬底及其上的传导层相似,(3)单晶的导电和导热传导层,比如金属氧化物或金属合金,其晶格常数和随后生长的单晶相似,(4)再在其上生长复合物半导体.比如在硅衬底上生长砷化镓,其中缓冲层是SrzBa1-zTiO3,传导层是NiAl,其缓冲层和传导层的晶格常数都同砷化镓的晶格常数匹配。另外,美国专利U.S.Pat.6,291,319,Yu,et al.,2001,及U.S.Pat.6,248,459,Wang,et al.,2001,提出了生长单晶氧化物的方法。这种生长晶体薄膜方法的一个根本缺欠是对材料系统的限制,即其中的氧化物晶体必须和砷化镓有相似的晶格常数,对于其他的材料体系如锗硅,磷化铟,碳化硅,氮化镓等都需要重新寻找相应的氧化物以使其晶格常数和希望生长的半导体晶体有相同的晶格常数。
通过以上对传统工艺的分析我们可以看到,技术上仍然需要开发一种屈服性衬底工艺,来实现有高的晶格常数不匹配外延材料的生长,并且这种屈服性衬底可以具有通用性(universal),即这种衬底可以适用于不同的外延材料体系。
本发明提供了在晶体衬底上生长高质量的外延异质晶体薄膜材料的方法。本发明的主要思想是在晶体衬底上形成原子厚度的弱耦合界面层,再在其上生长外延晶体。其中原子厚度的弱耦合界面层可以通过形成单原子层或几个原子层厚度的超薄界面层实现,或者在纳米厚度的超薄表面硅(或者其他的晶体)的绝缘衬底上通过表面的材料转化来实现。这样形成的弱耦合衬底可以降低衬底晶体同外延晶体之间的强相互作用,从而降低外延层的晶体缺欠提高晶体的质量。
本发明中原子厚度的弱耦合界面层,可以通过形成单原子层或几个原子层厚度的超薄界面层实现。各种氧化物,金属及化合物等,都可以做为界面层材料的可能选择。
本发明中超薄表面硅上形成的弱耦合衬底可以在纳米量级厚度的表面硅的绝缘衬底(SOI)上,通过在高温下转化表面的硅单晶薄膜,形成新的化合物薄膜位于非晶层之上,以此为衬底继续生长外延薄膜。例如通过高温碳化绝缘衬底上的硅薄膜,形成碳化硅。因为硅单晶薄膜是位于屈服衬底的非晶层(如二氧化硅或者sapphire如SOS衬底)之上,而且在高温转化的过程中硅的超薄(纳米尺寸)单晶层逐渐被消耗,剩余的硅薄膜对其上的碳化硅的晶格相互作用将远小于体衬底(或厚的衬底如几十纳米厚的硅层)的晶格相互作用,从而可以在碳化硅薄膜中的内应力弛豫并出现位错之前,使硅层的晶格常数屈服于在其上所形成的碳化硅。在碳化的过程中,碳化硅薄膜层将不会因为内应力过大而形成高密度的晶格缺欠。当纳米厚度的硅被大部分消耗或全部被转化为碳化硅时,可以形成无内应力或内应力很少的碳化硅薄膜。并且因为纳米尺寸的硅层在碳化过程中可以有效防止微孔穴(microcavity or voids)的产生,由此可以通过碳化制备高质量的碳化硅薄膜,以此为衬底可以继续淀积高质量的碳化硅或氮化镓等。
本发明利用纳米厚度表面硅上形成的弱耦合层通过碳化来制备碳化硅薄膜的另外一个重要思想是利用横向的微尺寸结构来降低内应力从而抑制碳化过程中晶体缺欠的形成。在超薄硅碳化过程中,表面形成的碳化硅在初始阶段将同其下的硅薄膜之间有内应力。为了抑制在碳化过程中位错的形成,可以在碳化前首先在硅薄膜上形成微米尺寸的凸凹结构(mesa),通过内应力及位错等晶体缺欠向边界的转移,来降低碳化过程中薄膜之间的内应力来抑制晶格缺欠的形成。
以下结合附图来说明相关技术的历史和现状,还有本发明的主要技术思想和优选实施例。附图中:
图1A为说明以往的异质材料外延层生长在有屈服性(可塑性)的硅超薄衬底上的方法。可塑性衬底可以是硅绝缘衬底(即SOI or silicon-on-insulator衬底),其表面的硅经过减薄工艺处理后,厚度可以在100纳米至1微米之间(USPat.5,759,908)。
图1B为说明以往的异质外延层生长在有屈服性衬底上的方法,比如砷化镓生长在硅衬底上,见美国专利,20020000584,K.Eisenbeiser,et al.,2002。通过恰当选择缓冲层的晶格常数使其匹配要在上面生长的半导体材料的晶格常数,可以生长高质量的异质外延材料。
图2为本发明一种工艺的示意图。在纳米厚度的屈服性超薄衬底上通过高温转化表面的单晶薄膜,形成新的化合物薄膜位于非晶层之上,以此为衬底继续生长外延薄膜。例如,通过高温下碳化绝缘衬底上的硅薄膜(其厚度在纳米量级如5纳米-10纳米),形成碳化硅。在碳化过程中硅的超薄单晶逐渐被消耗,当形成几个纳米(如2-5纳米)的碳化硅时,其下面的硅层只有不到5纳米的厚度,从而在非晶层上将形成无内应力或内应力很少的碳化硅薄膜。
图3为本发明在图2工艺基础上进一步提高异质薄膜质量的示意图。为了抑制在碳化过程中内应力的形成,可以在碳化前把纳米厚度的表面硅首先刻蚀出小尺寸的凸凹结构(Mesa);
图4为本发明另外一种工艺的示意图。在衬底上形成原子厚度的弱耦合界面层,再在其上生长外延晶体。其中原子厚度的弱耦合界面层可以通过形成单原子层或几个原子层厚度的超薄界面层实现。这样形成的弱耦合衬底可以降低衬底晶体同外延晶体之间的强相互作用,从而降低外延层的晶体缺欠。
附图符号说明
10-硅衬底(厚度在100微米到500微米之间)
20-硅绝缘忖底(即SOI,or silicon-on-insulator忖底)的绝缘SiO2
30-硅绝缘忖底表面的硅薄膜
40-在表面硅层上通过碳化形成碳化硅薄膜
45-碳化过程中碳化硅层形成的晶体缺欠
50-缓冲层同衬底之间的非晶层
60-单晶缓冲层,其晶格常数和其上将生长的外延材料的晶格常数相同
70-在缓冲层上继续生长的外延层,如砷化镓
80-纳米厚度的硅绝缘衬底上的表面硅层
85-表面硅层刻蚀成的凸凹结构(mesa structure)
90-在纳米尺寸的表面硅上通过碳化形成的碳化硅
100-原子厚度(几个埃至十几个埃)的弱耦合的界面层
110-在弱耦合界面层上生长的单晶外延异质(或者同质)薄膜
本发明提供了在异质衬底上生长高质量的外延晶体薄膜材料的方法。本发明的主要思想是在衬底上形成纳米量级或者原子厚度的弱耦合界面层,再在其上生长外延晶体。以下结合具体的衬底和外延层材料解释本发明的创新性和可行性。
请参考图1,图1A为说明传统的异质材料外延层生长在有屈服性(可塑性)的硅超薄衬底上的方法,比如在硅的绝缘衬底(即SOI or silicon-on-insulator衬底)上生长碳化硅。在硅的衬底10上是氧化硅埋层20,其表面的硅30经过减薄工艺处理后,厚度可以在20纳米至100纳米之间,如美国专利5,759,908描述的权利保护项所采用的表面硅,其厚度在100纳米以上;或者最新报道的75纳米或者20纳米的表面硅(T.Chassagne,ICSCRM,2001;,Moon,et al.,MRS,2001)。在表面硅30上通过高温碳化,形成碳化硅层40,并逐渐消耗表面硅。但因为碳化硅同硅的晶格常数的高达20%的不匹配,将在碳化形成的碳化硅薄膜中产生高密度的晶体缺欠45如位错等。比如,如果当碳化形成几个纳米(如2-5纳米)的碳化硅时,因为仍然有至少约15纳米-100纳米的硅剩留在下面,碳化硅与剩余硅之间很强的内应力将导致晶格缺欠。
图1B为说明以前的异质材料外延层生长在有屈服性衬底上的方法,比如砷化镓生长在硅衬底上,见美国专利,20020000584,K.Eisenbeiser,et al.,2002。通过适当选择缓冲层的晶格常数使其匹配要在上面生长的半导体材料的晶格常数,可以生长高质量的异质外延材料。其主要的几个步骤包括非晶层50,单晶的氧化物或氮化物的缓冲层60,其晶格常数选择在同下面的衬底及其上的传导层相似,以及缓冲层上的单晶导电和导热传导层,比如金属氧化物或金属合金,其晶格常数和随后生长的单晶相似(没有显示),再在其上生长复合物半导体如砷化镓70。很容易看到,恰当地选择缓冲层从而使其具有和其上生长的复合物半导体有相同的晶格常数是此项工艺地关键。而对于不同的半导体材料,都需要寻求相应的缓冲层来匹配晶格常数,这仍然没有从根本上解决在硅衬底上生长诸如磷化铟,碳化硅,氮化镓等外延材料的问题。
以下将参考附图详细叙述本发明的主要技术思想和实施例。
图2为本发明的一种方法示意图。其主要思想是控制表面硅80使其厚度在纳米尺寸,比如在20纳米以下或者在5纳米以下。这样薄的硅,在通过碳化形成碳化硅90的过程中可以有效抑制高能态的晶体缺欠如微孔穴(micro-cavity)及微条管(micro-pipes)的形成。另外,因为超薄层硅在逐渐被消耗,而且位于非晶层之上,在高温下形成的化合物同剩余的硅薄膜之间的内应力将很小。如果超薄层硅被全部消耗尽,内应力将全部消失。从而形成高质量的碳化硅薄膜,在其上可以继续利用外延技术生长碳化硅或者其他的材料如氮化镓等。比如,在50埃(5纳米)的超薄硅上,当通过碳化形成约20埃的碳化硅,剩下的硅薄膜将在20埃左右,这样的纳米薄膜硅将有很好的屈服性,碳化硅层的内应力将很小,可以有效地抑制晶格缺欠在其上碳化硅薄膜中的形成。继续碳化将把硅层完全转化成碳化硅,从而形成无内应力的碳化硅。相比之下,如果表面硅的厚度在1000埃或者即使在200埃以上,碳化形成20埃左右的碳化硅,对于其下的硅厚度从内应力角度考虑仍然具有体衬底的特点,无法实现内应力的转移,而进一步碳化将在碳化硅薄膜中形成晶体缺欠。
纳米厚度的超薄硅的制备,可以利用相关领域技术人员熟悉的方法如湿法腐蚀或者氧化后腐蚀掉氧化层来实现。碳化过程中为了防止氧化硅埋层中微孔穴的形成,碳化可以在低温下如1000℃-1200℃,并且最好在1100℃左右进行。
除了纳米厚度的超薄表面硅的绝缘衬底之外,还可以利用锗硅的碳化来制备锗硅碳的三元合金的弱耦合衬底,由此可以形成碳化硅/锗硅碳的异质材料。此外,在超薄表面硅上还可以通过氮化来形成氮化硅界面层,然后再在其上外延生长氮化硅或者其他的外延材料。
利用纳米厚度超薄表面硅的绝缘衬底的完全(或大部分)碳化来制备碳化硅,结合其上生长的碳化硅可以制备场效应管和微机械器件(MEMS)类的高温压力测量器件。同传统较厚的绝缘衬底技术相比,本方法除了可以提供高质量的碳化硅外延薄膜,同时降低或消除了剩余的硅层对器件的影响。
图3为本发明在图2工艺的基础上进一步提高异质薄膜质量的示意图。因为碳化硅和硅之间的高达20%的晶格不匹配,即使几个纳米厚度的碳化硅薄膜同下面的硅衬底都会有很大的内应力。纳米尺寸的超薄表面硅可以利用其屈服性降低上面的碳化硅薄膜的内应力,同时为了进一步抑制在碳化过程中内应力的形成,可以在碳化前把纳米厚度的表面硅首先刻蚀出小尺寸的凸凹结构(Mesa)85。横向微结构的形成可以在外延层生长之前,通过光刻,干法或湿法刻蚀这些相关技术领域人们熟悉的方法加工而成。其中凸凹结构的深度可以和表面硅的厚度相当,或者全部腐蚀掉表面硅至下面的氧化硅埋层。
图4为本发明的另外一种主要方法示意图。这种方法的主要思想是在晶体衬底上形成原子厚度的弱耦合界面层100,再在其上生长外延晶体110。其中原子厚度的弱耦合界面层可以通过形成单原子层或几个原子层厚度的超薄界面层实现。这样形成的弱耦合衬底一方面区别于非晶衬底如玻璃衬底,因为原子厚度的非晶层仍然保持一定的下面晶体的晶格特性,另一方面又没有完全的单晶衬底的强晶格相互作用,可以降低衬底晶体同外延晶体之间的强相互作用,从而降低外延层的晶体缺欠提高晶体的质量。
在弱耦合的界面层上可以生长过渡层。除了美国专利,20020000584,K.Eisenbeiser,et al.,2002,提出的材料系统即SrzBa1-zTiO3之外,过渡层可以是BaTiO3和SrTiO3间隔的复合层,每层的厚度是原子尺度或者几个原子的尺度。
我们很容易看到本发明中的工艺同传统工艺如美国专利,20020000584,K.Eisenbeiser,et al.,2002,提出的工艺的本质区别。这项传统工艺存在一项很苛刻的技术要求是生长单晶的氧化物缓冲层,并且要适当选择缓冲层的晶格常数使其匹配要在上面生长的半导体材料的晶格常数。这对生长单晶体的氧化物缓冲层,及随后可以生长的外延异质材料的选择都产生了极大的限制。
本发明同以上传统工艺相比的根本性改进包括:(1)弱耦合界面层非晶材料选择条件的放松。可以是硅的氧化物,如二氧化硅;金属如钛、Co、铝等,及其形成的硅化物如TiSi,CoSi;以及其他的化合物如三氧化二铝,氮化铝等。(2)单晶氧化物缓冲层只是一种可能的选择,而并不是必须。比如,如果采用三氧化二铝做非晶的弱耦合界面层,可以在其上继续生长单晶体的三氧化二铝(即蓝宝石或sapphire),再在其上生长晶格常数相似的氮化镓等外延材料。另外,也可以直接在非晶的弱耦合界面层上(如氮化铝)生长其他的异质外延材料(如氮化镓)。另外,利用过渡层的复合结构,可以放松用单层的氧化物做缓冲层对晶格常数的匹配要求。
以上所述仅为本发明的优选实施例,凡依本发明权利要求限定的范围所做的等效变化与修饰,皆应属于本发明专利的涵盖范围。

Claims (10)

1.一种晶体薄膜的生长方法,该方法包括把位于非晶层上的纳米厚度的超薄单晶薄膜转化为异质薄膜,在表面形成很小内应力或无内应力的薄膜层,再在其上生长异质外延薄膜。
2.如权利要求1所述的方法,其中非晶层可以是硅的绝缘衬底(SOI)上的氧化硅层或者三氧化二铝层;单晶超薄层是绝缘衬底上的硅的表面层,或者是在绝缘衬底上硅的超薄层上生长的锗硅薄膜层,其中超薄表面硅的厚度在100纳米或20纳米以下,或者更薄至5纳米以下。
3.如权利要求1所述的方法,其中转化表面超薄单晶层是通过高温碳化,把表面的硅层转化为碳化硅,或者是把锗硅转化成碳锗硅三元化合物,再在其上生长碳化硅及氮化镓等外延材料。
4.如权利要求1及其从属要求项2和3所述的方法,在高温转化前在硅的超薄层上刻蚀出小尺寸的横向微结构(mesa),其中横向微结构的尺寸可以在几个微米(μm)至几十或者几百个微米(μm)之间,并且可以和器件的尺寸相匹配。横向微结构的深度可以和表面的硅层相当,或者更深至下面的氧化硅埋层。
5.如权利要求1所述的方法,其中转化表面的超薄单晶层是通过高温氮化,把表面的硅层转化为氮化硅,再在其上生长氮化硅或其他的外延材料。
6.一种外延薄膜的制备方法,该方法包括在体衬底或超薄衬底上形成弱耦合非晶界面层,在其上生长单晶薄膜,其中非晶弱耦合界面层的厚度有亚原子层、或者单原子层、或者几个原子层的厚度。
7.如权利要求6所述的方法,其中弱耦合非晶界面层是如下材料的一种,或者其组合:(1)硅的氧化物,如二氧化硅;(2)金属或合金如铝(Al)、镍(ni)、钛(Ti)、Co等,及其形成的硅化物如TiSix,CoSix等(其中x=1或2),及其他化合物如氮化铝;(3)金属氧化物如三氧化二铝,及其他的氧化物等;  (4)半导体材料如锗等。
8.如权利要求6及其从属要求7所述的方法,其中在非晶的弱耦合界面层上生长与非晶层同质的单晶层,或者生长与非晶层异质的单晶层;或者生长其他的过渡层如BaTiO3和SrTiO3间隔的复合层,或者其他氧化物材料复合层的间隔层,再在其上生长其他的外延材料。
9.如权利要求6所述的方法,其中的非晶弱耦合界面层是三氧化二铝,在其上继续生长单晶体的三氧化二铝(即蓝宝石或sapphire),然后再生长氮化镓、碳化硅等半导体外延薄膜。
10.一种在硅上生长异质外延材料后形成悬浮(suspended)薄膜的工艺方法。在硅上或者绝缘衬底的氧化硅埋层上通过碳化形成碳化硅及其上继续生长的碳化硅或者氮化镓后,以光刻胶或外延层为腐蚀阻挡层,把外延层下的硅或者氧化硅层腐蚀掉,形成悬浮的碳化硅或者氮化镓薄膜,应用于电子器件或传感器件等。
CN 02111761 2002-05-20 2002-05-20 应用于生长外延晶体的通用衬底及其制备方法 Pending CN1459825A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02111761 CN1459825A (zh) 2002-05-20 2002-05-20 应用于生长外延晶体的通用衬底及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02111761 CN1459825A (zh) 2002-05-20 2002-05-20 应用于生长外延晶体的通用衬底及其制备方法

Publications (1)

Publication Number Publication Date
CN1459825A true CN1459825A (zh) 2003-12-03

Family

ID=29426375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02111761 Pending CN1459825A (zh) 2002-05-20 2002-05-20 应用于生长外延晶体的通用衬底及其制备方法

Country Status (1)

Country Link
CN (1) CN1459825A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427068A (zh) * 2011-12-02 2012-04-25 中国科学院上海微系统与信息技术研究所 单片集成具有晶格失配的晶体模板及其制作方法
CN109804456A (zh) * 2016-08-23 2019-05-24 克罗米斯有限公司 集成有工程化衬底的电子功率器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427068A (zh) * 2011-12-02 2012-04-25 中国科学院上海微系统与信息技术研究所 单片集成具有晶格失配的晶体模板及其制作方法
CN102427068B (zh) * 2011-12-02 2014-06-18 中国科学院上海微系统与信息技术研究所 单片集成具有晶格失配的晶体模板及其制作方法
CN109804456A (zh) * 2016-08-23 2019-05-24 克罗米斯有限公司 集成有工程化衬底的电子功率器件
CN109804456B (zh) * 2016-08-23 2022-12-23 克罗米斯有限公司 集成有工程化衬底的电子功率器件

Similar Documents

Publication Publication Date Title
CN100380588C (zh) 氮化镓层的制备方法
US7358160B2 (en) Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer
CN109585269B (zh) 一种利用二维晶体过渡层制备半导体单晶衬底的方法
US6255198B1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US7723729B2 (en) Compound semiconductor-on-silicon wafer with a silicon nanowire buffer layer
JPH0794429A (ja) ヘテロエピタキシャル成長法
US9105471B2 (en) Rare earth oxy-nitride buffered III-N on silicon
US20120183767A1 (en) Hexagonal reo template buffer for iii-n layers on silicon
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
Luo et al. Growth of high-quality Ge epitaxial layers on Si (100)
EP3251147B1 (en) Semiconductor wafer comprising a monocrystalline group-iiia nitride layer
CN102832104A (zh) 从单个基底基板形成两个器件晶片的方法
JP3508356B2 (ja) 半導体結晶成長方法及び半導体薄膜
Gupta et al. Selective epitaxy and lateral overgrowth of 3C-SiC on Si–A review
Agnello et al. Selective growth of silicon‐germanium alloys by atmospheric‐pressure chemical vapor deposition at low temperatures
CN1459825A (zh) 应用于生长外延晶体的通用衬底及其制备方法
JP2021527618A (ja) グラフェンおよび/または六方晶窒化ホウ素を備えている層の上での炭化ケイ素の成長のためのシステムおよび方法ならびに関連物品
EP2686873A1 (en) Composite semiconductor substrate, semiconductor device, and manufacturing method
Chang et al. A GeSi-buffer structure for growth of high-quality GaAs epitaxial layers on a Si substrate
CN1434153A (zh) 屈服性衬底上制备外延异质晶体和薄膜材料的方法
CN115896947B (zh) 一种在陶瓷衬底上生长单晶iii族氮化物的方法
CN117344384B (zh) 高质量氮化物薄膜的远程外延生长方法、复合衬底及应用
CN1462058A (zh) 应力补偿的复合层可协变衬底及制备方法
KR20180131926A (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법
Moon et al. Chemical-vapor-deposition growth and characterization of epitaxial 3C–SiC films on SOI substrates with thin silicon top layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication