CN1462058A - 应力补偿的复合层可协变衬底及制备方法 - Google Patents
应力补偿的复合层可协变衬底及制备方法 Download PDFInfo
- Publication number
- CN1462058A CN1462058A CN 02111895 CN02111895A CN1462058A CN 1462058 A CN1462058 A CN 1462058A CN 02111895 CN02111895 CN 02111895 CN 02111895 A CN02111895 A CN 02111895A CN 1462058 A CN1462058 A CN 1462058A
- Authority
- CN
- China
- Prior art keywords
- lattice constant
- resilient coating
- layer
- silicon
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
一种制备外延晶体薄膜的方法,包括在衬底上形成应力补偿的复合层结构的可协变缓冲层,再在其上生长外延晶体的方法。其中复合层薄膜位于非晶层之上,复合层的两层薄膜材料的晶格常数分别大于和小于在其上生长的外延晶体的晶格常数。复合层通过晶体协变,两层薄膜将达到一个共同的晶格常数。适当选择复合层薄膜的材料,可以使共同的晶格常数匹配其上生长的外延薄膜。
Description
本发明是关于晶体薄膜的制备方法,特别是关于在衬底上形成应力补偿的复合层结构的可协变缓冲层,再在其上生长外延晶体的方法。
在现代半导体和其它新型材料和器件领域中经常应用的晶体薄膜生长的外延技术(epitaxy)主要包括分子束外延(molecular beam epitaxy,or MBE),化学气相淀积(chemical vapor deposition,or CVD),及金属有机气相外延(metal-organic vaporphase epitaxy,or MOVPE),等。当外延薄膜的晶格常数和其下的晶体衬底材料不同时,外延薄膜中将出现内应力,厚度超过一定厚度时将导致晶体缺欠的形成,不利于器件的应用。这里的晶格常数是指晶体中原子之间的距离。例如,对于常用的硅衬底材料,在其上生长砷化镓时,因为约4%的晶格常数的不匹配,大约生长几个纳米的厚度就将产生位错等晶体缺欠。技术上,外延薄膜中因为内应力的积聚而产生位错时的厚度被称为临界厚度。另外,对于碳化硅等宽禁带半导体材料,其晶格常数与硅约有20%的不匹配,这种大失配外延材料在硅衬底上的生长更是一直没有很好解决的问题。
在硅衬底上生长砷化镓或其他的复合物半导体外延材料是长期以来科研和技术开发的重要领域。这是因为硅材料的造价低,并且还有易于加工及和大规模集成电路兼容的优势。为了实现在硅上生长晶格常数不匹配的高质量单晶薄膜,并且厚度超过临界厚度,传统的办法是生长很厚的过渡层(graded buffer)并且通过周期结构(超晶格)来抑制位错的传播。但这种方法有生长的时间长及质量差等问题。另外一种常用的方法是利用超薄的界面层和缓冲层,如在硅上淀积铝(Al)的超薄层,通过氮化形成氮化铝(AlN)做为界面层,然后生长氮化铝,并以氮化铝做缓冲层,再在其上生长氮化镓。因为氮化铝和硅的界面之间有超薄的类似非晶的界面层,这层界面层可以消除(或隔离)大失配外延层和衬底之间的晶格常数的不匹配,保证外延层中没有内应力。
利用非晶界面层来隔离衬底耦合的另外一种实现方式是在可协变的硅的绝缘衬底(即Silicon-On-Insulator,或SOI)上生长不匹配外延材料。硅的绝缘衬底结构包括氧化硅的埋层,在其上是一层单晶硅薄膜。A.R.Powell,S.S.Iyer,and F.K.Legoues,[Appl.Phys.Lett.(应用物理通讯)47,322(1985)]最先报道了内应力在可协变绝缘衬底上从锗硅外延层向表面超薄硅层的转移。本专利的发明人F.Y.Huang(黄风义)也在相关的领域发表过实验和理论工作,如:F.Y.Huang(黄风义)and K.L.Wang,″Strain transfer between thin films and its applications in hetero-epitaxial crystal growth,″[内应力在薄膜之间的转移及在异质材料生长的应用]Philosophical Magazine Letters,(哲学杂志通讯)72,(1995)231;M.A.Chu,M.Tanner,F.Y.Huang(黄风义),等人″Photoluminescence and x-ray studies of lowdislocation SiGe.alloy grown on compliant SOI substrate,″[光致荧光和X射线对低位错锗硅生长在可塑性忖底上的研究]J.Cryst.Growth(晶体生长杂志),175,1278(1997);F.Huang(黄风义),等人,″High quality
SiGe alloy grown on compliantSOI substrate,″[高质量的锗硅合金生长在可塑性绝缘忖底上]Appl.Phys.Lett.(应用物理通讯)76,2680(2000)。可协变衬底的一项理论性工作请参考F.Huang(黄风义),″Theory of Strain relaxation in expitaxial layers grown on finite-sizedsubstrate,″[生长在有限尺寸衬底上外延层的内应力转移]Phys.Rev.Lett.,(物理评论通讯)85,(2000)784-787。
此外,利用绝缘衬底的表面硅,还可以制备碳化硅等其他的半导体材料。绝缘衬底生长碳化硅的一种方法,见于美国专利“Method for forming SiC-SOIstructures”(形成SiC-SOI结构的方法)5,759,908,Steckl,等,1998。在此专利中,表面硅的厚度被选择在0.1至1微米之间。在SOI衬底上生长碳化硅的其他报道请见“Chemical-vapor-deposition growth and characterization of epitaxial 3C-SiCfilms on SOI substrates with thin silicon top layers,”(在有薄的表面硅的SOI上利用CVD生长外延3C-SiC)C.K.Moon,et al.,JA101-007,Materials ResearchSymposium(MRS),2001。在此项报道中,绝缘衬底上的表面硅的厚度被减至20纳米(0.02微米),但仍然有高密度的位错在碳化硅中形成,并且没有发现类似于锗硅外延层的内应力向表面硅层的转移[F.Huang等人,Appl.Phys.Lett.(应用物理通讯)76,2680(2000)]。
仔细分析上述的实验我们可以发现,因为碳化硅同硅的高达20%的晶格常数的不匹配,碳化硅在硅的体衬底上的临界厚度将最多是几个单原子层的厚度,超过这个厚度便会产生位错。如果绝缘衬底上表面硅的厚度在几十纳米甚至几百纳米的范围,对于其上形成的几个或十几个原子层厚的碳化硅,其中的内应力分布仍然跟硅的体衬底相似。为了实现绝缘衬底上生长高质量的碳化硅这类有很大的晶格常数不匹配的外延材料,需要把表面硅控制在几个至十几个纳米以下的厚度。
利用非晶界面层来隔离衬底耦合的另外一种实现方式请见美国专利“Semiconductor structure and device including a monocrystalline conducting layer andmethod for fabricating the same,”(半导体结构和器件含有单晶的导电层及制备方法),20020000584,K.Eisenbeiser,et al.,2002。其基本思想是通过在衬底上首先生长非晶界面层,再生长单晶的氧化物缓冲层,并且恰当选择缓冲层的晶格常数使其匹配要在上面生长的半导体外延材料的晶格常数。另外,为了易于在缓冲层上生长外延材料,可以先淀积成核层(nucleation layer)。美国专利U.S.Pat.6,291,319,Yu,et al.,2001,及U.S.Pat.6,248,459,Wang,et al.,2001,提出了生长单晶氧化物的方法。这种方法的具体应用是在硅衬底上生长砷化镓,其中缓冲层是SrzBa1-zTiO3,成核层是NiAl,通过适当选择缓冲层的组分,可以使缓冲层和成核层的晶格常数都同砷化镓的晶格常数匹配。但这种生长晶体薄膜方法的一个根本缺欠是对材料系统的限制,即其中的氧化物晶体必须和砷化镓有相似的晶格常数,对于其他的材料体系如锗硅,磷化铟,碳化硅,氮化镓等都需要重新寻找相应的氧化物以使其晶格常数和希望生长的半导体晶体有相同的晶格常数。
从以上对传统工艺的分析我们可以看到,技术上仍然需要一种适用性更强的可协变衬底,这种衬底可以放松缓冲层对晶格常数的匹配要求。
本发明提供了在晶体衬底上生长高质量的大失配外延晶体薄膜材料的方法。本发明的主要思想是在衬底上形成隔离层,在隔离层上生长晶格常数分别大于和小于随后要生长的外延材料的复合结构的缓冲层,并适当调整其厚度使其协变后平衡时的晶格常数和随后要生长的外延材料的晶格常数相匹配。作为可能的选择,复合层与其上的外延材料之间可以淀积一层成核层。
本发明同美国专利20020000584之间最大的区别在于,可以在隔离层之上生长多层的晶格常数不同的复合结构,通过复合层之间内应力的转移使其平衡时的晶格常数同随后要生长的外延材料相同。这大大放松了专利20020000584中对选择一种材料(如SrzBa1-zTiO3)并使其晶格常数必须同其上生长的外延材料(如砷化镓)相同的要求。
本发明中的隔离界面层,可以通过硅的绝缘衬底上的氧化硅埋层来实现,表面硅则可以作为复合缓冲层的一种材料。隔离层也可以通过淀积超薄的界面层如金属,氧化物,半导体外延层等。隔离层也可以通过转化硅的表面层形成氧化硅,碳化硅,或者氮化硅等形成。超薄的隔离层一般具有类似非晶的结构,从而可以有效地隔离下面的体衬底和要生长的缓冲层之间的晶格耦合,消除之间的内应力。另外,隔离层也可以首先生长单晶薄膜,在随后的过程中通过高温退火使其转变成类似非晶的结构,从而达到隔离应力的作用。
本发明中的复合结构的缓冲层,可以是超薄表面硅上形成的超薄硅层及在其上生长的其他外延层,二者的厚度都保持在纳米或者十几纳米的厚度范围内。缓冲层还可以是其他的两种晶格常数不同的晶体薄膜,适当选择厚度,通过协变使其平衡后的晶格常数同随后生长的外延材料的晶格常数匹配。为了易于生长,在复合层的缓冲层上可以先生长一层成核层,再生长外延材料。
以下结合附图来说明相关技术的历史和现状, 还有本发明的主要技术思想和优选实施例。附图中:
图1为说明以往的砷化镓生长在硅衬底的一种方法,如美国专利20020000584,K.Eisenbeiser,et al.,(2002)所描述的工艺。其主要思想是选择合适的氧化物缓冲层来匹配要在其上生长的砷化镓的晶格常数。
图2为本发明一种工艺的示意图。本发明的主要思想是在隔离层上形成晶格常数不同的多层复合结构的缓冲层,通过晶格协变,使平衡时的晶格常数匹配于随后要生长的外延材料。
附图符号说明
10-硅衬底(厚度在100微米到500微米之间)
20-隔离界面层
30-单层结构的缓冲层,其晶格常数和随后生长的外延材料匹配
40-半导体外延层,其晶格常数和缓冲层匹配
50-复合缓冲层之一
60-复合缓冲层之二
本发明提供了生长高质量的大失配外延晶体薄膜材料的方法。本发明的主要思想是形成复合结构的缓冲层,适当调整其厚度使其协变后的晶格常数和随后要生长的外延材料的晶格常数相匹配。以下结合具体的衬底和外延层材料解释本发明的创新性和可行性。
请参考图1,图1为说明美国专利20020000584所提出的方法。其主要思想是在硅衬底上通过缓冲层生长砷化镓,其中缓冲层是SrzBa1-zTiO3。适当选择组分z,可以使缓冲层的晶格常数同砷化镓的晶格常数相匹配。
以下将参考附图详细叙述本发明的主要技术思想和实施例。
图2为本发明的一种方法示意图。其主要思想是在隔离层上生长晶格常数不同的复合结构缓冲层,并适当调整其厚度使其协变后平衡时的晶格常数和随后要生长的外延材料的晶格常数相匹配。
以下结合具体的材料系统说明本发明的应用。以硅衬底上生长砷化镓为例,在隔离层上生长第一种缓冲层材料如SrTiO3(其晶格常数是a1,厚度是d1),然后生长第二种缓冲层材料如BaTiO3(其晶格常数是a2厚度是d2)薄膜。通过晶格协变,在平衡时复合层将达到一个共同的晶格常数a0。按照第一级近似,协变后的晶格常数
a0=(a1d1+a2d2)/(d1+d2)。适当选择复合层的厚度,将可以满足晶格常数a0同外延材料(如砷化镓)相同的条件。
同美国专利20020000584相比很容易发现本发明的创新点。对于同样的SrzBa1-zTiO3系统,专利20020000584是通过调整组分z来实现缓冲层同其上外延层的晶格匹配,而本发明是通过调整厚度。除了思想的新颖性,这在生长工艺上是一个非平庸的改进,因为外延生长时厚度是比组分更容易控制的参数,更容易保证缓冲层同外延层晶格常数的匹配。另外,本发明为缓冲层提供了更为广泛的选择余地。原则上任何两种材料体系,只要满足晶格常数分别大于和小于随后生长的外延材料的晶格常数,只要适当调整其厚度,就可以实现协变后晶格常数同外延材料相匹配的缓冲层。
形成复合结构缓冲层的另外一种途径是用组分渐变的化合物,如在SrTiO3薄膜上逐渐过渡到BaTiO3。通过适当调整组分的过渡和厚度,可以使缓冲层在协变后的晶格常数同外延材料的晶格常数匹配。
形成隔离层及复合结构缓冲层的另外一种方法是利用硅的绝缘衬底,其中隔离层是绝缘衬底的氧化硅埋层。表面的纳米尺度的超薄硅单晶层作为缓冲层的一种材料,在其上通过外延生长其他材料,如晶体氧化物,金属或合金,或其他的单晶化合物等,通过晶格协变使平衡后的晶格常数同随后生长的外延材料的晶格常数匹配。表面硅上的缓冲层也可以通过转化表面硅形成如碳化硅,氮化硅等。其协变后的晶格常数同随后生长的外延材料匹配。
应力隔离层的形成除了上述的硅的绝缘衬底上的氧化硅埋层及原子尺度的非晶界面层之外,还可以通过外延生长单晶的超薄层,在其上继续生长缓冲层。在缓冲层形成过程中或通过随后的退火,使单晶隔离层转化成非晶材料,从而可以使其上的复合缓冲层实现晶格协变。这种方法形成隔离层的一种优势是缓冲层是生长在单晶衬底上,或者至少在生长缓冲层的初期是在单晶的衬底上,这样缓冲层的晶体质量比生长在非晶上会更好。
为了充分发挥单晶隔离层的非晶化来实现可协变衬底的优势,以下是各层中材料选择的主要考虑因素。以硅衬底为例,在衬底上首先生长一层纳米厚度的单晶隔离层,其晶格常数和硅相近。对于晶格常数不同于硅的材料,其厚度保持在临界厚度之内。在这种高质量的单晶隔离层上(如锗或者高锗含量的锗硅化合物),生长第一种复合缓冲层,其材料取其晶格常数同硅更相近的。在生长过程中利用高温退火,或者生长之后再进行退火,使单晶隔离层非晶化。或者,将退火温度控制在使单晶隔离层中产生位错等晶体缺欠,从而使与其上面的缓冲层之间的内应力弛豫掉,但退火的温度控制在一定的范围,使缓冲层仍然保持高质量的单晶。非晶化或者应力弛豫的退火过程,也可以在复合结构的缓冲层全部生长上之后进行。在退火过程中,随着隔离层的应力弛豫,复合结构的缓冲层同时发生晶格协变,其平衡时的晶格常数通过厚度的适当选择,达到随后生长的外延材料的晶格常数。
单晶隔离层的实现除了常用的材料如氧化物,金属,金属化合物,还可以利用单晶锗,或者锗含量高的锗硅外延层。比如,在硅衬底上首先生长一层超薄锗,再在其上生长氧化物的缓冲层,如BaZrO3或者其他的氧化物晶体。利用高温退火如高于700摄氏度来使锗层的内应力弛豫。然后,生长其余的缓冲层材料。再利用退火使复合结构缓冲层连同应力弛豫的隔离层在协变后的晶格常数同随后生长的外延材料相同。
以上所述仅为本发明的优选实施例,凡依本发明权利要求限定的范围所做的等效变化与修饰,皆应属于本发明专利的涵盖范围。
Claims (9)
1.一种晶体薄膜的生长方法,该方法包括在硅的晶体衬底上先形成非晶隔离层的界面层,在隔离层上形成晶格常数不同的复合结构缓冲层,并适当调整其厚度使其协变后平衡时的晶格常数和随后要生长的外延材料的晶格常数相匹配。
2.如权利要求1所述的方法,其中隔离层上的缓冲层是双层的复合结构,其晶格常数分别大于和小于随后生长的外延材料。适当选择其厚度使其协变后的平衡晶格常数同随后生长的外延材料匹配。
3.如权利要求2所述的方法,在隔离层上生长第一种缓冲层材料(其晶格常数是a1厚度是d1),然后生长第二种缓冲层材料(其晶格常数是a2,厚度是d2)薄膜。适当选择缓冲层的厚度,使协变后的晶格常数a0=(a1d1+a2d2)/(d1+d2)同外延材料匹配。缓冲层的厚度都在几个原子层至几十纳米之间。其中的缓冲层可以是SrTiO3和BaTiO3等材料。
4.如权利要求1所述的方法,其中的缓冲层是通过组分融合形成的组分渐变的复合层,如SrTiO3和BaTiO3的合金,调整组分的变化和厚度使协变后的晶格常数同外延材料匹配。
5.如权利要求1所述的方法,其中衬底材料是硅的绝缘衬底,隔离层是绝缘衬底的氧化硅埋层。表面的纳米尺度的超薄硅单晶层作为缓冲层的一种材料,在其上通过外延生长其他材料(如晶体氧化物,金属或合金,或其他的单晶化合物等)或者转化表面硅形成(如碳化硅,氮化硅,等)复合结构缓冲层。其协变后的晶格常数同随后生长的外延材料匹配。
6.如权利要求1所述的方法,其中应力隔离层是通过外延生长单晶的超薄层,在其上继续生长缓冲层。其中第一层缓冲层的晶格常数和硅的晶格常数更接近,第二层缓冲层的晶格常数和随后生长的外延材料的更接近。在缓冲层形成过程中或随后的退火,使单晶隔离层转化成非晶材料,或者使其内应力弛豫产生位错等晶体缺欠,从而可以使其上的复合缓冲层实现晶格协变。
7.如权利要求1所述的方法,其中隔离层可以是如下材料的一种,或者其组合:(1)硅的氧化物,如二氧化硅;(2)金属或合金如铝(Al)、镍(ni)、钛(Ti)、Co等,及其形成的硅化物如TiSix,CoSix等(其中x=1或2),及其他化合物如氮化铝;(3)金属氧化物如三氧化二铝,及其他的氧化物等;(4)半导体材料如锗等。
8.如权利要求1所述的方法,其中复合结构的缓冲层可以是超过两层的多层结构。
9.如权利要求1所述的方法,其中在缓冲层和其上的外延层之间可以加入粘和层或成核层,以利于外延层的生长。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02111895 CN1462058A (zh) | 2002-05-31 | 2002-05-31 | 应力补偿的复合层可协变衬底及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02111895 CN1462058A (zh) | 2002-05-31 | 2002-05-31 | 应力补偿的复合层可协变衬底及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1462058A true CN1462058A (zh) | 2003-12-17 |
Family
ID=29741943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02111895 Pending CN1462058A (zh) | 2002-05-31 | 2002-05-31 | 应力补偿的复合层可协变衬底及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1462058A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102650074A (zh) * | 2012-04-09 | 2012-08-29 | 中国电子科技集团公司第五十五研究所 | 制备大尺寸宽禁带单晶薄膜的结构和方法 |
CN102651309A (zh) * | 2012-04-09 | 2012-08-29 | 中国电子科技集团公司第五十五研究所 | 低成本宽禁带单晶薄膜的结构及制备方法 |
CN104103679A (zh) * | 2013-04-12 | 2014-10-15 | 合晶科技股份有限公司 | 低应力的外延硅晶片 |
-
2002
- 2002-05-31 CN CN 02111895 patent/CN1462058A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102650074A (zh) * | 2012-04-09 | 2012-08-29 | 中国电子科技集团公司第五十五研究所 | 制备大尺寸宽禁带单晶薄膜的结构和方法 |
CN102651309A (zh) * | 2012-04-09 | 2012-08-29 | 中国电子科技集团公司第五十五研究所 | 低成本宽禁带单晶薄膜的结构及制备方法 |
CN102651309B (zh) * | 2012-04-09 | 2014-08-20 | 中国电子科技集团公司第五十五研究所 | 低成本宽禁带单晶薄膜的结构及制备方法 |
CN102650074B (zh) * | 2012-04-09 | 2015-09-16 | 中国电子科技集团公司第五十五研究所 | 制备大尺寸宽禁带单晶薄膜的结构和方法 |
CN104103679A (zh) * | 2013-04-12 | 2014-10-15 | 合晶科技股份有限公司 | 低应力的外延硅晶片 |
CN104103679B (zh) * | 2013-04-12 | 2017-04-12 | 合晶科技股份有限公司 | 低应力的外延硅晶片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100380588C (zh) | 氮化镓层的制备方法 | |
EP1016129B2 (en) | Controlling threading dislocation densities using graded layers and planarization | |
EP1595280B8 (en) | Buffer structure for heteroepitaxy on a silicon substrate | |
US7816764B2 (en) | Method of controlling stress in gallium nitride films deposited on substrates | |
CN104051232B (zh) | 具有AlzGa1‑zN层的半导体晶片及其制造方法 | |
TW550312B (en) | Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate | |
US7078318B2 (en) | Method for depositing III-V semiconductor layers on a non-III-V substrate | |
US20130032858A1 (en) | Rare earth oxy-nitride buffered iii-n on silicon | |
EP1933384A1 (en) | Semiconductor heterostructure | |
US20120183767A1 (en) | Hexagonal reo template buffer for iii-n layers on silicon | |
EP2602812B1 (en) | High-quality gan high-voltage hfets on silicon | |
GB2338107A (en) | Buffer layers for semiconductor devices | |
US20070238211A1 (en) | Growing lower defect semiconductor crystals on highly lattice-mismatched substrates | |
George et al. | A microstructural comparison of the initial growth of AlN and GaN layers on basal plane sapphire and sic substrates by low pressure metalorganic chemical vapor deposition | |
CN1462058A (zh) | 应力补偿的复合层可协变衬底及制备方法 | |
US20050211988A1 (en) | Method for production of a layer of silicon carbide or a nitride of a group III element on a suitable substrate | |
EP2686873A1 (en) | Composite semiconductor substrate, semiconductor device, and manufacturing method | |
Wasa et al. | Structural control of epitaxially grown sputtered PbTiO3 thin films | |
JP2020038968A (ja) | 半導体積層構造体の製造方法及び半導体積層構造体 | |
Bals et al. | Transmission electron microscopy on interface engineered superconducting thin films | |
TWI550689B (zh) | 使用晶格調整晶域匹配磊晶之化合物半導體的磊晶成長方法 | |
Yeghoyan et al. | Silicon (001) Heteroepitaxy on 3C-SiC (001)/Si (001) Seed | |
CN1459825A (zh) | 应用于生长外延晶体的通用衬底及其制备方法 | |
Moon et al. | Chemical-vapor-deposition growth and characterization of epitaxial 3C–SiC films on SOI substrates with thin silicon top layers | |
JP4206609B2 (ja) | 半導体装置およびその製造方法ならびに半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |