JP4206609B2 - 半導体装置およびその製造方法ならびに半導体基板の製造方法 - Google Patents
半導体装置およびその製造方法ならびに半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4206609B2 JP4206609B2 JP2000152405A JP2000152405A JP4206609B2 JP 4206609 B2 JP4206609 B2 JP 4206609B2 JP 2000152405 A JP2000152405 A JP 2000152405A JP 2000152405 A JP2000152405 A JP 2000152405A JP 4206609 B2 JP4206609 B2 JP 4206609B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- manufacturing
- semiconductor device
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザや電界効果トランジスタなどのIII族窒化物よりなる半導体装置の製造方法、ならびにそれらの半導体装置に用いられる半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＮ、ＩｎＮに代表される窒化物半導体は、そのバンドギャップが１．９〜６．２ｅＶと広範囲にわたっており、赤色から紫外までの波長をカバーできる材料として期待されている。この材料を用いたデバイスを作製するのに用いる基板材料としては、同じ物質のバルク結晶であることが望ましい。しかし、窒化物半導体、例えばＧａＮでは、窒素の平衡蒸気圧が高いために、バルク結晶成長が困難である。そのため、主としてサファイアを成長基板とし、その上にＧａＮのエピタキシャル成長が行なわれてきた。サファィア基板とＧａＮの格子不整合差は約１６％と大きいが、バッファ層の形成によりエピタキシャル成長する。
【０００３】
ところが、ＧａＮの成長温度は１０００℃以上の高温を必要とするため、高温でＧａＮをエピタキシャル成長させた後、降温すると、成長層と基板の熱膨張係数の違いによる影響を受ける。この熱膨張係数差の違いにより、ＧａＮ層に熱応力が発生し、ＧａＮ層にクラックや欠陥が発生する。また、冷却時に反りが発生し、変形する。さらに、サファイア基板は化学的に安定で硬度が高い。このため、劈開が困難であり、また、サファイア基板だけをエッチングすることができないという問題があった。
【０００４】
サファイア基板以外の基板として、加工性に優れている、特にエッチングが容易である基板としてＳｉ基板が挙げられる。しかし、Ｓｉ基板上に厚さ１μｍ以上のＧａＮ層を成長すると、ＧａＮ層にクラックが生じる。この原因として次の２点が考えられる。
【０００５】
Ｓｉ｛１１１｝面上での原子間隔は０．３８４０ｎｍである。これに対し、ＧａＮの格子定数は０．３１８９ｎｍである。約１７％の格子不整合差があり、Ｓｉ｛１１１｝面上に成長したＧａＮには引っ張り歪みによる応力がかかる。
【０００６】
本発明者等は、Ｓｉ上に成長した窒化物半導体のクラックや反りを低減する構造として、サファイア基板上にＳｉ薄膜を形成し、このＳｉ薄膜上に窒化物半導体を形成する構造を見出した（特願平１１−５００２７号公報）。ＧａＮ、Ｓｉ、サファイアの熱膨張係数はそれぞれ５．６×１０-6Ｋ-1、２．６×１０-6Ｋ-1、７．５×１０-6Ｋ-1であるので、このような構造にすると、サファイア基板がＧａＮ層に与える圧縮歪みによる応力を、Ｓｉ薄膜がＧａＮ層に与える引っ張り歪みによる応力以上とすることができるので、ＧａＮ層中にはクラックが発生しなくなる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の構造を結晶成長により製造を行なう場合において、サファイア基板上に形成したＳｉ薄膜の厚さが約１００μｍ以下のときに著しいはがれが発生する場合がある。これは、従来から知られている６００℃程度の低温中間層（バッファ層）を用いた場合、反応温度が単結晶成長する温度よりも低いために、分子量論比（ストイキオメトリ、Stoichiometry）がずれて、過剰なＧａが生じ、ＳｉとＧａが反応してしまい、Ｓｉ層を破壊するからである（この過剰なＧａがＳｉと溶融反応をすることをＧａのメルトバックと呼ぶ）。特に、Ｓｉ層が薄い場合はメルトバックによる溶融層がＳｉを貫通し、サファイアからＳｉがはがれたり、クラックが発生してしまうことがある。
【０００８】
上記課題に鑑み、本発明はＳｉ上に、はがれを起こさず、クラックのない高品質なIII族窒化物よりなる半導体を得る製造方法およびそれらを用いて得られる半導体装置ならびに半導体基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置は、サファイア基板上にシリコン膜が形成された膜形成基板と、前記膜形成基板の上かつ前記シリコン膜に接して形成された窒化アルミニウム層と、前記窒化アルミニウム層の上に形成された、ガリウムを含有する III 族窒化物半導体層とを有するものである。
【００１０】
この構成により、シリコン膜に接する窒化物半導体層がＡｌを含んでおり、Ｇａのみ含む窒化物半導体層の場合と比べて核生成中心の密度が高いので、平坦な面を有する窒化物半導体層が得られるとともに、窒化物半導体層の成長時に生じる過剰なＧａ原子が、シリコン膜と反応するのを妨げることが可能となり、シリコン膜のはがれを抑制できる。
【００１１】
本発明の半導体装置は、かかる構成につき、窒化アルミニウム層の厚さが１００ｎｍ以上１μｍ以下であることにより、窒化物半導体層とシリコン膜との格子不整合によるシリコン膜のはがれを抑制できるとともに、クラックのほとんどない結晶性の良好な半導体装置となる。
【００１２】
本発明の半導体装置は、かかる構成につき、サファイア基板の主面が（０００１）面であり、前記シリコン膜の主面が（１１１）面であるものである。
【００１３】
本発明の半導体装置の製造方法は、サファイア基板上にシリコン膜が形成された膜形成基板の上に、前記シリコン膜に接して窒化アルミニウム層を形成する工程と、前記窒化アルミニウム層の上にガリウムを含有する III 族窒化物半導体層を形成する工程とを有するものである。
【００１４】
この構成により、Ｓｉ上のＡｌとＧａとの吸着係数を比較した場合にＡｌの方が大きくシリコン膜上に高密度に核生成中心を形成させることができ、シリコン膜に接してＡｌを含む窒化物半導体層を形成する際に窒化物半導体層を二次元成長させやすくなり、窒化物半導体層の平坦な面が得られるとともに、窒化物半導体層の成長時に生じる過剰なＧａ原子がシリコン膜と反応するのを妨げることが可能となり、シリコン膜のはがれを抑制できる。
【００１５】
本発明の半導体装置の製造方法は、かかる構成につき、窒化アルミニウム層を形成する工程において、前記Ａｌを含む窒化物半導体層が単結晶化する温度で前記Ａｌを含む窒化物半導体層を形成することにより、窒化物半導体を密に構成し、効果的にＧａのメルトバックを防止することができる。
【００１６】
本発明の半導体装置の製造方法は、かかる構成につき、単結晶化する温度が８００℃以上１２００℃以下であることにより、クラックのほとんどない単結晶化された窒化物半導体層を得ることができる。
【００１７】
本発明の半導体装置の製造方法は、かかる構成につき、窒化アルミニウム層の厚さを１００ｎｍ以上１μｍ以下とすることにより、窒化物半導体層とシリコン膜との格子不整合によるシリコン膜のはがれを抑制できるとともに、クラックのほとんどない結晶性の良好な半導体装置を製造できる。
【００１８】
本発明の半導体基板の製造方法は、かかる構成につき、ガリウムを含有する III 族窒化物半導体層を形成する工程の後に前記膜形成基板を除去する工程を有するものである。
【００１９】
この構成により、Ｓｉ上のＡｌとＧａとの吸着係数を比較した場合にＡｌの方が大きくシリコン膜上に高密度に核生成中心を形成させることができ、シリコン膜に接してＡｌを含む窒化物半導体層を形成する際に窒化物半導体層を二次元成長させやすくなり、窒化物半導体層の平坦な面が得られるとともに、窒化物半導体層の成長時に生じる過剰なＧａ原子がシリコン膜と反応するのを妨げることが可能となり、シリコン膜のはがれを抑制でき、結果として良好な結晶性を有する半導体基板を得ることができる。
【００２０】
本発明の半導体基板の製造方法は、かかる構成につき、Ａｌを含む窒化物半導体層を形成する工程において、前記Ａｌを含む窒化物半導体層が単結晶化する温度で前記Ａｌを含む窒化物半導体層を形成することにより、窒化物半導体を密に構成し、効果的にＧａのメルトバックを防止することができ、結果として良好な結晶性を有する半導体基板を得ることができる。
【００２１】
本発明の半導体装置の製造方法は、かかる構成につき、単結晶化する温度が８００℃以上１２００℃以下であることにより、クラックのほとんどない単結晶化された窒化物半導体基板を得ることができる。
【００２２】
本発明の半導体装置の製造方法は、かかる構成につき、Ａｌを含む窒化物半導体層の厚さが１μｍ以下であることにより、窒化物半導体層とシリコン膜との格子不整合によるシリコン膜のはがれを抑制できるとともに、クラックのほとんどない結晶性の良好な半導体基板を製造できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、詳しく説明する。
【００２４】
（実施の形態１）
本発明の実施の形態１における半導体装置およびその製造方法について、図１を参照しながら説明する。
【００２５】
基板には厚さ３００μｍの、（０００１）面を主面とするサファイア基板１の上に、モノシランやジクロルシランなどのケイ素を含むガスを用いた気相エピタキシャル成長法（以下、ＣＶＤ法という）により、厚さ１００ｎｍのＳｉ薄膜２を結晶成長する（図１（ａ））。（０００１）面を主面とするサファイア基板１を用いることにより、成長面が（１１１）面であるＳｉ薄膜２を形成することができる。
【００２６】
次に基板を有機金属気相エピタキシャル成長（以下、ＭＯＶＰＥという）装置の反応炉内にあるサセプタ上に設置する。なお、ここでいう基板とはサファイア基板１上にＳｉ薄膜２を結晶成長したものである（以下、単に基板というときはこの意味で用いる）。水素ガスを流しながら、基板を１０００℃で、１０分間加熱し、Ｓｉ薄膜２上の酸化膜を除去する。
【００２７】
次に基板の温度を１０００℃に保ち、トリメチルアルミニウム（Ａｌ（ＣＨ3）3、以下ＴＭＡと記す）、アンモニア（ＮＨ3）を供給し、Ｓｉ薄膜２の上に厚さ２００ｎｍのＡｌＮ中間層３を成長する（図１（ｂ））。
【００２８】
さらに、トリメチルガリウム（Ｇａ（ＣＨ3）3、以下ＴＭＧと記す）とＮＨ3を供給し、ＡｌＮ中間層３の上に、厚さ３μｍのＧａＮ層４を形成する（図１（ｃ））。その後、基板の温度を室温まで戻す。
【００２９】
上記本発明の半導体装置の製造方法に関して、以下の比較を行なった。
【００３０】
（比較例１）
上記実施の形態１により作製したＧａＮ層４と、Ｓｉ（１１１）基板上に同様の条件で成長したＧａＮ層の表面を光学顕微鏡により観察し、比較を行なった。Ｓｉ（１１１）基板上に成長したＧａＮ層の厚さは３μｍである。図２の光学顕微鏡写真に示すように、Ｓｉ基板上に成長したＧａＮの表面には多くのクラックが発生しているのに対し（図２（ａ）)、サファイア基板上にＳｉ薄膜を形成した基板上に成長したＧａＮではクラックの発生は全く見られなかった（図２（ｂ））。なお、図２（ａ）（ｂ）に示す顕微鏡写真は、拡大率が１０００倍のものである。
【００３１】
図１（ｃ）に示す構成にすると、サファイア基板１がＧａＮ層４に与える圧縮歪みによる応力を、Ｓｉ薄膜２がＧａＮ層４に与える引っ張り歪みによる応力以上とすることができるので、ＧａＮ層４中にはクラックが発生しなくなったと考えられる。
【００３２】
（比較例２）
サファイア基板上にＳｉ薄膜を形成した後、ＡｌＮ中間層を形成せずに、直接Ｓｉ薄膜上にＧａＮ層を成長したところ、Ｓｉ薄膜はなくなっており、金属状の微粒子が堆積していた。これは、Ｇａのメルトバックにより、ＧａとＳｉが反応し、Ｓｉ薄膜がはがれたためである。
【００３３】
（実施の形態２）
本発明の実施の形態２における半導体の製造方法は、サファイア基板１上にＳｉ薄膜２を形成した基板上に、ＡｌＮ中間層３の膜厚を２０ｎｍ〜１μｍの間で成長させた後、ＧａＮ層４を成長させる方法である。ただし、実施の形態２ではＡｌＮ中間層３の膜厚以外、実施の形態１と全く同様の成長方法である。
【００３４】
図３はＸ線回折ωスキャン法により測定したＧａＮ（０００２）面の半値幅のＡｌＮ中間層膜厚依存性である。ＡｌＮ中間層膜厚が２０ｎｍから２μｍの間では、膜厚の増加に伴い半値幅が増加しており、結晶性が悪化しているのがわかる。
【００３５】
これはＡｌＮ中間層膜厚を増加すると、表面状態が悪化するためであると考えられる。膜厚が１００ｎｍ以下では、半値幅が狭く結晶性はよいが、図４の光学顕微鏡写真に示したように、Ｓｉ薄膜２がはがれ、ＧａＮ層４が成長しない部分が現れる。これは、ＡｌＮ中間層３の厚さが薄くなると、ＧａＮ層４成長時に、成長に寄与しない過剰なＧａ原子がＡｌＮ中間層３に侵入し、Ｓｉ薄膜２まで到達してＳｉと反応を起こすためである。なお、図４に示す顕微鏡写真は、拡大率が１００倍のものである。
【００３６】
以上の結果より、ＡｌＮ中間層３の膜厚は結晶性が良好になりうる１μｍ以下が好ましい。再現性よく結晶成長を行なうためには、１００ｎｍ以上であるのが好ましい。
【００３７】
（実施の形態３）
本発明の実施の形態３における半導体装置の製造方法は、サファイア基板１上にＳｉ薄膜２を形成した基板上に、ＡｌＮ中間層３の成長温度を５００〜１２００℃の間で成長させた後、基板温度を１０００℃に設定し、ＧａＮ層４を成長させる方法である。ただし、実施の形態３ではＡｌＮ中間層３の成長温度以外、実施の形態１と全く同様の成長方法である。
【００３８】
図５はＸ線回折ωスキャン法により測定したＧａＮ（０００２）面の半値幅のＡｌＮ中間層成長温度依存性である。ＡｌＮ中間層３の成長温度の増加に伴い、半値幅は減少し、９００℃を超えるとほぼ一定の値を示した。なお、成長温度５００℃では、凹凸の激しい表面状態となり、ＧａＮ層４の回折ピークは得られなかった。
【００３９】
（実施の形態４）
本発明の実施の形態４における半導体装置は、実施の形態１と全く同様の成長方法を用いてサファイア基板１上にＳｉ薄膜２を形成した基板上に、ＡｌＮ中間層３を成長させ、ＡｌＮ中間層３の上にIII族窒化物半導体の多層構造よりなるレーザ構造を形成したもの（図示せず）、すなわち半導体レーザ装置である。
この構成により、サファイア基板１がレーザ構造に与える圧縮歪みによる応力を、Ｓｉ薄膜２がレーザ構造に与える引っ張り歪みによる応力以上とすることができるので、レーザ構造中にクラックがほとんど発生しなくなり、そのため半導体レーザ装置の寿命等の特性を向上させることができる。
【００４０】
実際、上記半導体レーザ装置を作製し、ＡｌＮ中間層を入れない従来の半導体レーザ装置と比較したところ、閾値電流密度が約１０％向上したと同時に半導体レーザ装置の歩留まり率も向上した。
【００４１】
なお、本実施の形態については半導体レーザ装置を例に説明したが、半導体レーザ装置以外にも半導体発光ダイオード等の光デバイスや、電解効果トランジスタ等の電子デバイスにも適用可能である。
【００４２】
（実施の形態５）
本発明の実施の形態５における半導体基板の製造方法は、サファイア基板１上にＳｉ薄膜２、ＡｌＮ中間層３を順次成長させた後、厚さ１００μｍのＧａＮ厚膜を成長させる方法である。ただし、実施の形態５ではＧａＮ層の膜厚以外は、実施の形態１と全く同様の成長方法である。
【００４３】
ＧａＮ厚膜を形成した後、弗酸：硝酸：水＝１：１：２の混合溶液を用いて、Ｓｉ薄膜を除去し、サファイア基板１とＧａＮ厚膜を分離し、ＧａＮ基板を得る。
【００４４】
この構成により、サファイア基板がＧａＮ厚膜に与える圧縮歪みと、Ｓｉ薄膜がＧａＮ厚膜に与える引っ張り歪みを相殺させて、ＧａＮ厚膜にかかる歪みの大きさを減少させることができるので、クラックの抑制されたＧａＮ基板を得ることができる。
【００４５】
以上に述べた実施の形態１〜５において、以下に示す置換えを行なっても、同様の効果が得られる。
【００４６】
（０００１）面（Ｃ面）を主面とするサファイア基板を用いたが、Ａ面、Ｒ面を主面とするサファイア基板、あるいは前記基板の主面をオフアングルさせた基板を用いても同様の効果が得られる。
【００４７】
ＣＶＤ法を用いてサファイア基板１上にＳｉ薄膜２を形成したが、形成方法は特に限定するものではなく、分子線エピタキシャル法（ＭＢＥ法）やスパッタ法、あるいはサファイア基板にＳｉ基板を貼りあわせてもよい。特にサファイア基板にＳｉ基板を貼りあわせる方法は厚膜のＳｉ層を形成する方法として適している。また、サファイア基板にＳｉ基板を貼りあわせた後、サファイア基板またはＳｉ基板を研磨またはエッチングにより所望の膜厚にしてもよい。
【００４８】
ＭＯＶＰＥ法を用いて成長を行なったが、成長方法は特に限定するものではなく、ＭＢＥ法、ハイドライド気相成長法（ＨＶＰＥ法）を用いてもよい。特にＨＶＰＥ法は成長速度が非常に速いので、厚膜化には適している。
【００４９】
ＧａＮ層を形成する際に、II族、IV族またはVI族元素を含む原料を用い、II族、IV族またはVI族元素をＧａＮ層に添加してもよい。例えば、Ｓｉ、Ｇｅ、Ｓｅ等を不純物として添加すれば、ｎ型の導電性を有するＧａＮ層が得られ、Ｂｅ、Ｍｇ、Ｚｎ等を不純物として添加すればｐ型の導電性を有するＧａＮ層が得られる。
【００５０】
ＡｌＮ中間層の代わりにＡｌを含む窒化物半導体よりなる中間層を用いればよい。例えばＡｌxＧａ1-xＮ（０＜ｘ≦１）よりなる中間層を用いればよい。
【００５１】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、Ｓｉ薄膜のはがれがなく、クラックのない良好な結晶性を有するIII族窒化物からなる半導体装置を得られる。
【００５２】
さらに、本発明の半導体基板の製造方法によれば、容易に結晶性の良好な半導体基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の製造方法を示す工程断面図
【図２】同実施の形態１におけるＧａＮ層表面の光学顕微鏡写真図
【図３】同実施の形態２におけるＸ線回折測定によるＧａＮ層（０００２）面の半値幅のＡｌＮ中間層膜厚依存性を示す図
【図４】同実施の形態２におけるＧａＮ層表面の光学顕微鏡写真図
【図５】同実施の形態３におけるＸ線回折測定によるＧａＮ層（０００２）面の半値幅のＡｌＮ中間層成長温度依存性を示す図
【符号の説明】
１ サファィア基板
２ Ｓｉ薄膜
３ ＡｌＮ中間層
４ ＧａＮ層
【発明の属する技術分野】
本発明は、半導体レーザや電界効果トランジスタなどのIII族窒化物よりなる半導体装置の製造方法、ならびにそれらの半導体装置に用いられる半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＮ、ＩｎＮに代表される窒化物半導体は、そのバンドギャップが１．９〜６．２ｅＶと広範囲にわたっており、赤色から紫外までの波長をカバーできる材料として期待されている。この材料を用いたデバイスを作製するのに用いる基板材料としては、同じ物質のバルク結晶であることが望ましい。しかし、窒化物半導体、例えばＧａＮでは、窒素の平衡蒸気圧が高いために、バルク結晶成長が困難である。そのため、主としてサファイアを成長基板とし、その上にＧａＮのエピタキシャル成長が行なわれてきた。サファィア基板とＧａＮの格子不整合差は約１６％と大きいが、バッファ層の形成によりエピタキシャル成長する。
【０００３】
ところが、ＧａＮの成長温度は１０００℃以上の高温を必要とするため、高温でＧａＮをエピタキシャル成長させた後、降温すると、成長層と基板の熱膨張係数の違いによる影響を受ける。この熱膨張係数差の違いにより、ＧａＮ層に熱応力が発生し、ＧａＮ層にクラックや欠陥が発生する。また、冷却時に反りが発生し、変形する。さらに、サファイア基板は化学的に安定で硬度が高い。このため、劈開が困難であり、また、サファイア基板だけをエッチングすることができないという問題があった。
【０００４】
サファイア基板以外の基板として、加工性に優れている、特にエッチングが容易である基板としてＳｉ基板が挙げられる。しかし、Ｓｉ基板上に厚さ１μｍ以上のＧａＮ層を成長すると、ＧａＮ層にクラックが生じる。この原因として次の２点が考えられる。
【０００５】
Ｓｉ｛１１１｝面上での原子間隔は０．３８４０ｎｍである。これに対し、ＧａＮの格子定数は０．３１８９ｎｍである。約１７％の格子不整合差があり、Ｓｉ｛１１１｝面上に成長したＧａＮには引っ張り歪みによる応力がかかる。
【０００６】
本発明者等は、Ｓｉ上に成長した窒化物半導体のクラックや反りを低減する構造として、サファイア基板上にＳｉ薄膜を形成し、このＳｉ薄膜上に窒化物半導体を形成する構造を見出した（特願平１１−５００２７号公報）。ＧａＮ、Ｓｉ、サファイアの熱膨張係数はそれぞれ５．６×１０-6Ｋ-1、２．６×１０-6Ｋ-1、７．５×１０-6Ｋ-1であるので、このような構造にすると、サファイア基板がＧａＮ層に与える圧縮歪みによる応力を、Ｓｉ薄膜がＧａＮ層に与える引っ張り歪みによる応力以上とすることができるので、ＧａＮ層中にはクラックが発生しなくなる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の構造を結晶成長により製造を行なう場合において、サファイア基板上に形成したＳｉ薄膜の厚さが約１００μｍ以下のときに著しいはがれが発生する場合がある。これは、従来から知られている６００℃程度の低温中間層（バッファ層）を用いた場合、反応温度が単結晶成長する温度よりも低いために、分子量論比（ストイキオメトリ、Stoichiometry）がずれて、過剰なＧａが生じ、ＳｉとＧａが反応してしまい、Ｓｉ層を破壊するからである（この過剰なＧａがＳｉと溶融反応をすることをＧａのメルトバックと呼ぶ）。特に、Ｓｉ層が薄い場合はメルトバックによる溶融層がＳｉを貫通し、サファイアからＳｉがはがれたり、クラックが発生してしまうことがある。
【０００８】
上記課題に鑑み、本発明はＳｉ上に、はがれを起こさず、クラックのない高品質なIII族窒化物よりなる半導体を得る製造方法およびそれらを用いて得られる半導体装置ならびに半導体基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置は、サファイア基板上にシリコン膜が形成された膜形成基板と、前記膜形成基板の上かつ前記シリコン膜に接して形成された窒化アルミニウム層と、前記窒化アルミニウム層の上に形成された、ガリウムを含有する III 族窒化物半導体層とを有するものである。
【００１０】
この構成により、シリコン膜に接する窒化物半導体層がＡｌを含んでおり、Ｇａのみ含む窒化物半導体層の場合と比べて核生成中心の密度が高いので、平坦な面を有する窒化物半導体層が得られるとともに、窒化物半導体層の成長時に生じる過剰なＧａ原子が、シリコン膜と反応するのを妨げることが可能となり、シリコン膜のはがれを抑制できる。
【００１１】
本発明の半導体装置は、かかる構成につき、窒化アルミニウム層の厚さが１００ｎｍ以上１μｍ以下であることにより、窒化物半導体層とシリコン膜との格子不整合によるシリコン膜のはがれを抑制できるとともに、クラックのほとんどない結晶性の良好な半導体装置となる。
【００１２】
本発明の半導体装置は、かかる構成につき、サファイア基板の主面が（０００１）面であり、前記シリコン膜の主面が（１１１）面であるものである。
【００１３】
本発明の半導体装置の製造方法は、サファイア基板上にシリコン膜が形成された膜形成基板の上に、前記シリコン膜に接して窒化アルミニウム層を形成する工程と、前記窒化アルミニウム層の上にガリウムを含有する III 族窒化物半導体層を形成する工程とを有するものである。
【００１４】
この構成により、Ｓｉ上のＡｌとＧａとの吸着係数を比較した場合にＡｌの方が大きくシリコン膜上に高密度に核生成中心を形成させることができ、シリコン膜に接してＡｌを含む窒化物半導体層を形成する際に窒化物半導体層を二次元成長させやすくなり、窒化物半導体層の平坦な面が得られるとともに、窒化物半導体層の成長時に生じる過剰なＧａ原子がシリコン膜と反応するのを妨げることが可能となり、シリコン膜のはがれを抑制できる。
【００１５】
本発明の半導体装置の製造方法は、かかる構成につき、窒化アルミニウム層を形成する工程において、前記Ａｌを含む窒化物半導体層が単結晶化する温度で前記Ａｌを含む窒化物半導体層を形成することにより、窒化物半導体を密に構成し、効果的にＧａのメルトバックを防止することができる。
【００１６】
本発明の半導体装置の製造方法は、かかる構成につき、単結晶化する温度が８００℃以上１２００℃以下であることにより、クラックのほとんどない単結晶化された窒化物半導体層を得ることができる。
【００１７】
本発明の半導体装置の製造方法は、かかる構成につき、窒化アルミニウム層の厚さを１００ｎｍ以上１μｍ以下とすることにより、窒化物半導体層とシリコン膜との格子不整合によるシリコン膜のはがれを抑制できるとともに、クラックのほとんどない結晶性の良好な半導体装置を製造できる。
【００１８】
本発明の半導体基板の製造方法は、かかる構成につき、ガリウムを含有する III 族窒化物半導体層を形成する工程の後に前記膜形成基板を除去する工程を有するものである。
【００１９】
この構成により、Ｓｉ上のＡｌとＧａとの吸着係数を比較した場合にＡｌの方が大きくシリコン膜上に高密度に核生成中心を形成させることができ、シリコン膜に接してＡｌを含む窒化物半導体層を形成する際に窒化物半導体層を二次元成長させやすくなり、窒化物半導体層の平坦な面が得られるとともに、窒化物半導体層の成長時に生じる過剰なＧａ原子がシリコン膜と反応するのを妨げることが可能となり、シリコン膜のはがれを抑制でき、結果として良好な結晶性を有する半導体基板を得ることができる。
【００２０】
本発明の半導体基板の製造方法は、かかる構成につき、Ａｌを含む窒化物半導体層を形成する工程において、前記Ａｌを含む窒化物半導体層が単結晶化する温度で前記Ａｌを含む窒化物半導体層を形成することにより、窒化物半導体を密に構成し、効果的にＧａのメルトバックを防止することができ、結果として良好な結晶性を有する半導体基板を得ることができる。
【００２１】
本発明の半導体装置の製造方法は、かかる構成につき、単結晶化する温度が８００℃以上１２００℃以下であることにより、クラックのほとんどない単結晶化された窒化物半導体基板を得ることができる。
【００２２】
本発明の半導体装置の製造方法は、かかる構成につき、Ａｌを含む窒化物半導体層の厚さが１μｍ以下であることにより、窒化物半導体層とシリコン膜との格子不整合によるシリコン膜のはがれを抑制できるとともに、クラックのほとんどない結晶性の良好な半導体基板を製造できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、詳しく説明する。
【００２４】
（実施の形態１）
本発明の実施の形態１における半導体装置およびその製造方法について、図１を参照しながら説明する。
【００２５】
基板には厚さ３００μｍの、（０００１）面を主面とするサファイア基板１の上に、モノシランやジクロルシランなどのケイ素を含むガスを用いた気相エピタキシャル成長法（以下、ＣＶＤ法という）により、厚さ１００ｎｍのＳｉ薄膜２を結晶成長する（図１（ａ））。（０００１）面を主面とするサファイア基板１を用いることにより、成長面が（１１１）面であるＳｉ薄膜２を形成することができる。
【００２６】
次に基板を有機金属気相エピタキシャル成長（以下、ＭＯＶＰＥという）装置の反応炉内にあるサセプタ上に設置する。なお、ここでいう基板とはサファイア基板１上にＳｉ薄膜２を結晶成長したものである（以下、単に基板というときはこの意味で用いる）。水素ガスを流しながら、基板を１０００℃で、１０分間加熱し、Ｓｉ薄膜２上の酸化膜を除去する。
【００２７】
次に基板の温度を１０００℃に保ち、トリメチルアルミニウム（Ａｌ（ＣＨ3）3、以下ＴＭＡと記す）、アンモニア（ＮＨ3）を供給し、Ｓｉ薄膜２の上に厚さ２００ｎｍのＡｌＮ中間層３を成長する（図１（ｂ））。
【００２８】
さらに、トリメチルガリウム（Ｇａ（ＣＨ3）3、以下ＴＭＧと記す）とＮＨ3を供給し、ＡｌＮ中間層３の上に、厚さ３μｍのＧａＮ層４を形成する（図１（ｃ））。その後、基板の温度を室温まで戻す。
【００２９】
上記本発明の半導体装置の製造方法に関して、以下の比較を行なった。
【００３０】
（比較例１）
上記実施の形態１により作製したＧａＮ層４と、Ｓｉ（１１１）基板上に同様の条件で成長したＧａＮ層の表面を光学顕微鏡により観察し、比較を行なった。Ｓｉ（１１１）基板上に成長したＧａＮ層の厚さは３μｍである。図２の光学顕微鏡写真に示すように、Ｓｉ基板上に成長したＧａＮの表面には多くのクラックが発生しているのに対し（図２（ａ）)、サファイア基板上にＳｉ薄膜を形成した基板上に成長したＧａＮではクラックの発生は全く見られなかった（図２（ｂ））。なお、図２（ａ）（ｂ）に示す顕微鏡写真は、拡大率が１０００倍のものである。
【００３１】
図１（ｃ）に示す構成にすると、サファイア基板１がＧａＮ層４に与える圧縮歪みによる応力を、Ｓｉ薄膜２がＧａＮ層４に与える引っ張り歪みによる応力以上とすることができるので、ＧａＮ層４中にはクラックが発生しなくなったと考えられる。
【００３２】
（比較例２）
サファイア基板上にＳｉ薄膜を形成した後、ＡｌＮ中間層を形成せずに、直接Ｓｉ薄膜上にＧａＮ層を成長したところ、Ｓｉ薄膜はなくなっており、金属状の微粒子が堆積していた。これは、Ｇａのメルトバックにより、ＧａとＳｉが反応し、Ｓｉ薄膜がはがれたためである。
【００３３】
（実施の形態２）
本発明の実施の形態２における半導体の製造方法は、サファイア基板１上にＳｉ薄膜２を形成した基板上に、ＡｌＮ中間層３の膜厚を２０ｎｍ〜１μｍの間で成長させた後、ＧａＮ層４を成長させる方法である。ただし、実施の形態２ではＡｌＮ中間層３の膜厚以外、実施の形態１と全く同様の成長方法である。
【００３４】
図３はＸ線回折ωスキャン法により測定したＧａＮ（０００２）面の半値幅のＡｌＮ中間層膜厚依存性である。ＡｌＮ中間層膜厚が２０ｎｍから２μｍの間では、膜厚の増加に伴い半値幅が増加しており、結晶性が悪化しているのがわかる。
【００３５】
これはＡｌＮ中間層膜厚を増加すると、表面状態が悪化するためであると考えられる。膜厚が１００ｎｍ以下では、半値幅が狭く結晶性はよいが、図４の光学顕微鏡写真に示したように、Ｓｉ薄膜２がはがれ、ＧａＮ層４が成長しない部分が現れる。これは、ＡｌＮ中間層３の厚さが薄くなると、ＧａＮ層４成長時に、成長に寄与しない過剰なＧａ原子がＡｌＮ中間層３に侵入し、Ｓｉ薄膜２まで到達してＳｉと反応を起こすためである。なお、図４に示す顕微鏡写真は、拡大率が１００倍のものである。
【００３６】
以上の結果より、ＡｌＮ中間層３の膜厚は結晶性が良好になりうる１μｍ以下が好ましい。再現性よく結晶成長を行なうためには、１００ｎｍ以上であるのが好ましい。
【００３７】
（実施の形態３）
本発明の実施の形態３における半導体装置の製造方法は、サファイア基板１上にＳｉ薄膜２を形成した基板上に、ＡｌＮ中間層３の成長温度を５００〜１２００℃の間で成長させた後、基板温度を１０００℃に設定し、ＧａＮ層４を成長させる方法である。ただし、実施の形態３ではＡｌＮ中間層３の成長温度以外、実施の形態１と全く同様の成長方法である。
【００３８】
図５はＸ線回折ωスキャン法により測定したＧａＮ（０００２）面の半値幅のＡｌＮ中間層成長温度依存性である。ＡｌＮ中間層３の成長温度の増加に伴い、半値幅は減少し、９００℃を超えるとほぼ一定の値を示した。なお、成長温度５００℃では、凹凸の激しい表面状態となり、ＧａＮ層４の回折ピークは得られなかった。
【００３９】
（実施の形態４）
本発明の実施の形態４における半導体装置は、実施の形態１と全く同様の成長方法を用いてサファイア基板１上にＳｉ薄膜２を形成した基板上に、ＡｌＮ中間層３を成長させ、ＡｌＮ中間層３の上にIII族窒化物半導体の多層構造よりなるレーザ構造を形成したもの（図示せず）、すなわち半導体レーザ装置である。
この構成により、サファイア基板１がレーザ構造に与える圧縮歪みによる応力を、Ｓｉ薄膜２がレーザ構造に与える引っ張り歪みによる応力以上とすることができるので、レーザ構造中にクラックがほとんど発生しなくなり、そのため半導体レーザ装置の寿命等の特性を向上させることができる。
【００４０】
実際、上記半導体レーザ装置を作製し、ＡｌＮ中間層を入れない従来の半導体レーザ装置と比較したところ、閾値電流密度が約１０％向上したと同時に半導体レーザ装置の歩留まり率も向上した。
【００４１】
なお、本実施の形態については半導体レーザ装置を例に説明したが、半導体レーザ装置以外にも半導体発光ダイオード等の光デバイスや、電解効果トランジスタ等の電子デバイスにも適用可能である。
【００４２】
（実施の形態５）
本発明の実施の形態５における半導体基板の製造方法は、サファイア基板１上にＳｉ薄膜２、ＡｌＮ中間層３を順次成長させた後、厚さ１００μｍのＧａＮ厚膜を成長させる方法である。ただし、実施の形態５ではＧａＮ層の膜厚以外は、実施の形態１と全く同様の成長方法である。
【００４３】
ＧａＮ厚膜を形成した後、弗酸：硝酸：水＝１：１：２の混合溶液を用いて、Ｓｉ薄膜を除去し、サファイア基板１とＧａＮ厚膜を分離し、ＧａＮ基板を得る。
【００４４】
この構成により、サファイア基板がＧａＮ厚膜に与える圧縮歪みと、Ｓｉ薄膜がＧａＮ厚膜に与える引っ張り歪みを相殺させて、ＧａＮ厚膜にかかる歪みの大きさを減少させることができるので、クラックの抑制されたＧａＮ基板を得ることができる。
【００４５】
以上に述べた実施の形態１〜５において、以下に示す置換えを行なっても、同様の効果が得られる。
【００４６】
（０００１）面（Ｃ面）を主面とするサファイア基板を用いたが、Ａ面、Ｒ面を主面とするサファイア基板、あるいは前記基板の主面をオフアングルさせた基板を用いても同様の効果が得られる。
【００４７】
ＣＶＤ法を用いてサファイア基板１上にＳｉ薄膜２を形成したが、形成方法は特に限定するものではなく、分子線エピタキシャル法（ＭＢＥ法）やスパッタ法、あるいはサファイア基板にＳｉ基板を貼りあわせてもよい。特にサファイア基板にＳｉ基板を貼りあわせる方法は厚膜のＳｉ層を形成する方法として適している。また、サファイア基板にＳｉ基板を貼りあわせた後、サファイア基板またはＳｉ基板を研磨またはエッチングにより所望の膜厚にしてもよい。
【００４８】
ＭＯＶＰＥ法を用いて成長を行なったが、成長方法は特に限定するものではなく、ＭＢＥ法、ハイドライド気相成長法（ＨＶＰＥ法）を用いてもよい。特にＨＶＰＥ法は成長速度が非常に速いので、厚膜化には適している。
【００４９】
ＧａＮ層を形成する際に、II族、IV族またはVI族元素を含む原料を用い、II族、IV族またはVI族元素をＧａＮ層に添加してもよい。例えば、Ｓｉ、Ｇｅ、Ｓｅ等を不純物として添加すれば、ｎ型の導電性を有するＧａＮ層が得られ、Ｂｅ、Ｍｇ、Ｚｎ等を不純物として添加すればｐ型の導電性を有するＧａＮ層が得られる。
【００５０】
ＡｌＮ中間層の代わりにＡｌを含む窒化物半導体よりなる中間層を用いればよい。例えばＡｌxＧａ1-xＮ（０＜ｘ≦１）よりなる中間層を用いればよい。
【００５１】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、Ｓｉ薄膜のはがれがなく、クラックのない良好な結晶性を有するIII族窒化物からなる半導体装置を得られる。
【００５２】
さらに、本発明の半導体基板の製造方法によれば、容易に結晶性の良好な半導体基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の製造方法を示す工程断面図
【図２】同実施の形態１におけるＧａＮ層表面の光学顕微鏡写真図
【図３】同実施の形態２におけるＸ線回折測定によるＧａＮ層（０００２）面の半値幅のＡｌＮ中間層膜厚依存性を示す図
【図４】同実施の形態２におけるＧａＮ層表面の光学顕微鏡写真図
【図５】同実施の形態３におけるＸ線回折測定によるＧａＮ層（０００２）面の半値幅のＡｌＮ中間層成長温度依存性を示す図
【符号の説明】
１ サファィア基板
２ Ｓｉ薄膜
３ ＡｌＮ中間層
４ ＧａＮ層
Claims (8)
- サファイア基板上にシリコン膜が形成された膜形成基板と、前記膜形成基板の上かつ前記シリコン膜に接して形成された窒化アルミニウム層と、前記窒化アルミニウム層の上に形成された、ガリウムを含有する III 族窒化物半導体層とを有する半導体装置。
- 前記窒化アルミニウム層の厚さが１００ｎｍ以上１μｍ以下である請求項１記載の半導体装置。
- 前記サファイア基板の主面が（０００１）面であり、前記シリコン膜の主面が（１１１）面であることを特徴とする請求項１記載の半導体装置。
- サファイア基板上にシリコン膜が形成された膜形成基板の上に、前記シリコン膜に接して窒化アルミニウム層を形成する工程と、前記窒化アルミニウム層の上にガリウムを含有する III 族窒化物半導体層を形成する工程とを有する半導体装置の製造方法。
- 前記ガリウムを含有する III 族窒化物半導体層を形成する工程の後に前記膜形成基板を除去する工程を有する請求項４記載の半導体装置の製造方法。
- 前記窒化アルミニウム層を形成する工程において、前記窒化アルミニウム層が単結晶化する温度で前記窒化アルミニウム層を形成する請求項４または５記載の半導体装置の製造方法。
- 前記単結晶化する温度が８００℃以上１２００℃以下である請求項６記載の半導体装置の製造方法。
- 前記窒化アルミニウム層の厚さを１００ｎｍ以上１μｍ以下とする請求項４または５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152405A JP4206609B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置およびその製造方法ならびに半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152405A JP4206609B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置およびその製造方法ならびに半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332502A JP2001332502A (ja) | 2001-11-30 |
| JP4206609B2 true JP4206609B2 (ja) | 2009-01-14 |
Family
ID=18657834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000152405A Expired - Fee Related JP4206609B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置およびその製造方法ならびに半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4206609B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8217498B2 (en) * | 2007-10-18 | 2012-07-10 | Corning Incorporated | Gallium nitride semiconductor device on SOI and process for making same |
-
2000
- 2000-05-24 JP JP2000152405A patent/JP4206609B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001332502A (ja) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6924159B2 (en) | Semiconductor substrate made of group III nitride, and process for manufacture thereof | |
| JP4735949B2 (ja) | Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体基板の製造方法 | |
| KR101154747B1 (ko) | 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법 | |
| JP4335187B2 (ja) | 窒化物系半導体装置の製造方法 | |
| US5389571A (en) | Method of fabricating a gallium nitride based semiconductor device with an aluminum and nitrogen containing intermediate layer | |
| JP2002284600A (ja) | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 | |
| US9437688B2 (en) | High-quality GaN high-voltage HFETs on silicon | |
| US7371282B2 (en) | Solid solution wide bandgap semiconductor materials | |
| JP2009067658A (ja) | 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法 | |
| US7696533B2 (en) | Indium nitride layer production | |
| JP4535935B2 (ja) | 窒化物半導体薄膜およびその製造方法 | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| JP4206609B2 (ja) | 半導体装置およびその製造方法ならびに半導体基板の製造方法 | |
| JP4728460B2 (ja) | 窒化ガリウム系化合物半導体単結晶の製造方法 | |
| RU2750295C1 (ru) | Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC | |
| JP2020038968A (ja) | 半導体積層構造体の製造方法及び半導体積層構造体 | |
| JP4084539B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法 | |
| KR100450784B1 (ko) | Gan단결정제조방법 | |
| JP3946448B2 (ja) | 窒化物半導体基板の製造方法 | |
| KR101094409B1 (ko) | 질화갈륨 단결정 후막의 제조 방법 | |
| JP2005045153A (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
| JP3967282B2 (ja) | ＳｉＣ、ＧａＮ半導体及びその製造方法 | |
| JPH07288231A (ja) | 単結晶成長用基体 | |
| JP2024042982A (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 | |
| JP2002231640A (ja) | 窒化ガリウム基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |