KR101154747B1 - 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법 - Google Patents

희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법 Download PDF

Info

Publication number
KR101154747B1
KR101154747B1 KR1020067008056A KR20067008056A KR101154747B1 KR 101154747 B1 KR101154747 B1 KR 101154747B1 KR 1020067008056 A KR1020067008056 A KR 1020067008056A KR 20067008056 A KR20067008056 A KR 20067008056A KR 101154747 B1 KR101154747 B1 KR 101154747B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
group iii
substrate
iii nitride
Prior art date
Application number
KR1020067008056A
Other languages
English (en)
Other versions
KR20060079249A (ko
Inventor
에릭 파스깔 펠뗑
자이아 부그리우아
질르 나타프
Original Assignee
쌍트르 나쉬오날 드 라 르쉐르스 쉬앙티피끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌍트르 나쉬오날 드 라 르쉐르스 쉬앙티피끄 filed Critical 쌍트르 나쉬오날 드 라 르쉐르스 쉬앙티피끄
Publication of KR20060079249A publication Critical patent/KR20060079249A/ko
Application granted granted Critical
Publication of KR101154747B1 publication Critical patent/KR101154747B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

본 발명은 Ⅲ족 질화물을 포함하는 자립 기판의 생산 방법에 관한 것이다. 좀더 구체적으로 본 발명은 출발 기판을 이용하여 에피택시의 방법으로 얻어지는 Ⅲ족 질화물 특히, 질화갈륨(GaN)을 포함하는 자립 기판을 제조하는 방법에 관한 것이다. 본 발명은 Ⅲ족 질화물 에피택시 단계 동안에 자발적으로 증발하도록 의도되는 희생층으로 단결정의 규소계 중간층의 증착 단계를 포함하는 것을 특징으로 한다. 본 발명의 방법은 예를 들어 2 " 초과의 지름을 갖는 평평한 Ⅲ족 질화물 자립 층을 제조하는데 이용할 수 있다.

Description

희생층 상에 헤테로에피택시에 의해 Ⅲ족 질화물을 포함하는 자립 기판을 제조하는 방법{METHOD OF PRODUCING SELF-SUPPORTING SUBSTRATES COMPRISING Ⅲ-NITRIDES BY MEANS OF HETEROEPITAXY ON A SACRIFICIAL LAYER}
본 발명은 Ⅲ족 질화물, 특히 질화갈륨의 자립기판(freestanding substrate)에 관한 것이다.
Ⅲ족 질화물이 광전자 장치의 제조에 십 년 이상 동안 사용되었지만, 현재 Ⅲ족 질화물(GaN, AlN, InN 등) 자립 기판용으로 상업적으로 공급되는 것은 없다.
자립기판은 광전자 및 전자 구성부품의 제조에 이용되는 지지체를 필요로 하지 않는 두께의 기판이다.
헤테로 에피택시는 Ⅲ족 질화물계 구성부품의 제조를 위한 유일한 해결책으로 여겨진다. 질화갈륨의 에피택시용으로 산업적으로 이용되는 기판들은 사파이어(Al2O3)와 탄화규소(SiC)이다. 이러한 기판들과 Ⅲ족 질화물 사이의 격자 파라미터와 열팽창계수의 차이가 이러한 재료들을 이용하여 제조한 전자 부품의 성능을 저하시키는 많은 결함의 에피택셜 층의 형성의 결과를 가져온다. 기판이 사파이어일 때, 예를 들면 별개의 성장 조건하에서 증착된 GaN 또는 AlN로 제조된 핵생성층(nucleation layer)을 Ⅲ족 질화물의 에피택셜 층과 기판 사이에 주입하는 것으로 이뤄진 기술이 발전 되어왔다. 이러한 표면 처리는 결함밀도를 제한하는 것을 가능하게 한다.
자립 기판을 얻기 위하여 Ⅲ족 질화물의 에피택셜 층으로부터 초기 기판을 분리하기 위한 해결책을 제공하기 위한 목적의 다양한 기술들이 현재 개발 중에 있다. 이러한 GaN 자립기판은 일반적으로 300㎛의 두께를 갖는다.
이러한 기술들 중에, 연마 외에 화학적 분리를 특히 언급할 수 있다. 문헌 EP 1 041 610 은 이러한 기술을 밝히고 있는데, 이 기술은 특정 Si, NdGaO3 및 GaAs 기판에 맞춰져 있다. 유사하게, 문헌 US2003/0014472는 LiAlO2 기판의 특정 경우에 화학적 에칭을 이용하는 기술을 설명한다. 그러나 이 기술은 화학적으로 불활성인 사파이어 기판에는 적합하지 않다. 게다가, 화학적으로 에칭될 수 있는 기판(규소, GaAs, 스피넬 등)의 사용이 두꺼운 Ⅲ족 질화물 층의 증착용으로 일반적으로 사용되는 에피택시의 기술과 항상 양립할 수 있는 것은 아니다. 예를 들면, 규소 기판의 이용은 질화갈륨 층에 열응력의 출현을 야기한다. 이러한 열응력은 크랙 형성의 이유가 된다. 게다가, 규소는 평균의 에피택시 온도에서 열적으로 안정하지 않다.
사이에 낀 또는 희생 층의 제거를 위한 중간 화학적 에칭 단계를 이용하는 방법이 또한 설명되었다. US 5,919,305 문헌을 인용할 수 있는데, 여기서 부분적으로 또는 완전히 에칭된 증착된 희생층은 산화규소, 질화규소, 탄화규소 또는 규소일 수 있으며, 이 문헌의 주요 목적은 고밀도의 결함의 원인이 되는 열 팽창 미스매치(mismatch)의 문제를 에피택셜 반응기(reactor)에서 직접 해결하는 것이다. 개발되고 있는, 문헌 EP 1 245 702에 기재된 다른 기술에서의 방법은 화학적 에칭에 의하여 제거되도록 의도된 금속층, 즉 질화갈륨의 에피택셜 층 및 기판 사이의 증착에 의해 질화갈륨 자립 기판을 제공하는데 목적이 있다. 이 방법에 적합한 금속 가운데, 알루미늄, 금, 은, 구리, 플래티늄, 철, 니켈, 티타늄, 지르코늄, 하프늄 및 이들의 합금을 언급할 수 있다.
전자기 방사에 의한 절제(ablation)는 현재 질화갈륨 기판의 제조의 연구 분야에서 개발중에 있는 기술의 다른 형태이다. 예를 들어, 특히 US특허 6,559,075에서 설명된, 레이저 리프트오프(LLO)는 사파이어를 통과하여 지나는 UV 레이저의 펄스 방출을 이용하는 것을 토대로 하지만, 이는 GaN의 층에 의하여 흡수되어서 인터페이스 근처에서 GaN의 국부적인 열분해를 야기한다. 문헌 US2002/0182889 및 US 6,071,795를 포함하여 이 기술이 이용된 다른 문헌를 참고하는 것도 가능하다.
마지막으로, 문헌 WO03/062507은 전술한 반도체 재료의 단결정층의 에피택시 단계에 앞서, 기판에 핵생성층을 ("분자"부착에 의하여) 부착하는 기술에 의해 반도체 재료로 제작한 자립 기판을 제조하는 방법에 관한 것이다. 이러한 핵생성층은 인터페이스의 역할을 하는데, 이러한 인터페이스는 이러한 인터페이스에 기계적 압박을 유도하는 후-에피택시 온도에서의 환원의 효과 하에서 자발적으로 분리된다.
상기의 관점에서, 제안되는 해결책이 설계상 쉽지 않다는 점이 대두되었다. 특히, 이러한 기술들은 기판 상에 에피택셜하게 자란 Ⅲ족 질화물 층의 손상을 피할 수 없다. 그러므로 그들은 종종 이행과 생산 비용 모두에 관련한 단점을 종종 나타낸다. 마지막으로, 기판으로부터 자립 층이 분리되면, 심각한 만곡을 나타내는 경우가 상당히 자주 있다. 결과적으로, 상기 언급된 방법으로부터 생기는 상기 자립 기판은, 이러한 층들에 후속으로 수행될 수 있는 방법들(예를 들어, 리소그래피 단계를 갖는 전자 부품의 제조 및/ 또는 에피택시)의 균일성을 보증할 수 있을 만큼 충분히 평평하지 않다.
따라서, 넓은 표면 상에 평평한 Ⅲ족 질화물 기판을 제조하는 기술이 상용화될 것이 매우 요구되고 있다. 특히 그 목적은 질화갈륨의 호모에피택시에 의하여 현저히 적은 결함밀도를 포함하는 재료를 만드는 것에 있다.
본 발명의 목적은 넓은 표면 상에 양질의 평평한 Ⅲ족 질화물 막을 제공하는, 간단하고 빠르며 저렴한, Ⅲ족 질화물 자립 기판의 제조방법을 제안하는 것이다.
따라서, 본 발명의 목적은 에피택시에 의한 Ⅲ족 질화물의 증착에 의하여 출발 기판으로부터 Ⅲ족 질화물, 특히 GaN의 자립 기판을 제조하는 방법으로, 상기 방법은 Ⅲ족 질화물의 에피택시의 후속 단계 동안 자발적으로 증발하는 것이 의도되는 희생층으로서 규소계 중간층을 상기 기판 상에 이용하는 것을 포함한다.
본 발명에 있어서 상기 방법은 Ⅲ족 질화물로서 질화갈륨에 특히 맞춰졌다. 본 발명의 상기 방법에 의하여, AlN, AlXGa1-XN, InxGa1-xN 및 좀 더 일반적으로 AlXGaYIn1-X-YN(여기서 0≤X+Y≤1)의 기판을 생산하는 것도 가능하다.
벌크 출발 기판은 화학적 및 물리적 특성이 Ⅲ족 질화물의 에피택시와 양립가능하며, 단결정 Ⅲ족 질화물 층의 증착을 허여하는 것이면 어떤한 재료도 가능하다. 다시 말해, 그 위에 희생층이 증착되는 기판은 Ⅲ족 질화물의 에피택시에 이용되는 표준 성장 조건하에서 안정한 것(너무 급속히 분해하지 않는 것)이 바람직하다. 특히, 사파이어(Al2O3) 또는 탄화규소(SiC)는 출발 기판으로서 언급될 수 있다. 사파이어의 물리적 파라미터(격자 파라미터 및 열팽창계수)뿐 아니라 높은 열적 및 화학적 안정성은 질화갈륨의 에피택시를 위해 중요한 장점이 되어서, 초기 기판으로서 사파이어를 사용하는 것이 선호된다.
상기 출발 기판 자체는 다양한 재료들로 구성될 수 있다.
열적 및 화학적으로 안정한 다른 기판들 역시 본 발명에 의한 상기 방법의 실행에 이용될 수 있으며, 이들 중 MgAl2O4, AlN, GaN, 석영 또는 이들의 조합물을 언급하는 것이 가능하나, 여기에 한정되는 것은 아니다.
규소계 중간층 또는 희생층은 바람직하게는 도핑되거나 도핑되지 않는 규소이다. "규소계" 층은 주로 규소로 구성된 층을 의미한다. 적당한 증발을 나타내는 다른 규소계 반도체들이 이러한 목적을 위해 또한 사용될 수 있다. 알루미늄, 인듐, 갈륨, 인 또는 붕소과 같은 불순물이 존재하는 규소가 언급될 수 있다. 게르마늄의 몰랄 농도(molar concentration) X=10% 미만의 Si1-XGeX가 선택적으로 언급될 수 있다.
규소계 희생층의 두께는 100nm 와 10㎛ 사이 일 수 있다.
Ⅲ족 질화물의 에피택시 단계 동안 중간층, 희생층의 자발적 증발은 기판과 Ⅲ족 질화물 에피택셜 층의 분리를 위해 특정의 부가적인 진행 단계를 필요로 하지 않게 된다는 상당한 이점을 제공한다. 다시 말해서, 상기 분리는 Ⅲ족 질화물의 에피택셜 성장용 반응기내에서 대부분 또는 완전히 수행된다. 게다가, 아래에 설명된 것처럼, 본 발명의 상기 방법과 관련한 다른 이점은 전위를 야기하는 응력의 감소뿐만 아니라, 유연하고(compliant) 연성인 규소계 중간층의 존재에 기인한, 이렇게 얻어진 Ⅲ족 질화물 기판의 만곡의 감소이다.
증착된 Ⅲ족 질화물은 도핑되거나 도핑되지 않을 수 있다. 도핑 재료로서, 마그네슘, 아연, 베릴륨, 칼슘, 탄소, 붕소, 크롬, 규소 및 철이 특히 예시 가능하다.
본 발명의 바람직한 실시예로, <111> 방향으로 배향되어 기판 상에 증착된 단결정 규소층이 선택된다. 그러나 규소의 다른 배향들도 또한 본 발명의 범주 안에서 실시될 수 있다. 그러므로 단결정 규소층은 또한 <110> 및 <100> 방향으로 배향될 수도 있다. 이러한 형태의 증착에 선호되는 성장 조건은 일반적으로 기상 에피택시(VPE)에 의하여 수행된다. 에피택시가 아니라, 규소층에의 결합과 같은 증착의 변형된 제조방법 또한 이용될 수 있다. 예를 들어, 결합 기술의 설명은 "반도체 웨이퍼 결합"("Semiconductior wafer bonding",Sciences and Technology, Q.Y. Tong, U. Gosele, Wiley Interscience Publications)의 글에서 찾을 수 있다. 이러한 관찰로 <110> 또는 <100> 방향으로 배향된 Si 층을 얻기 위한 조건을 얻을 수 있다. 희생층의 두께는 최종 Ⅲ족 질화물 층의 최적의 에피택시를 허여하기 위하여 100nm 와 10㎛ 사이에 있는 것이 바람직하다.
본 발명의 하나의 변형으로, 규소계 중간층은 특정 배열(즉, 정렬된 방식)의 연속적 또는 불연속적이거나, 특정한 구조없이 불연속적(즉, 불연속적으로 정렬되지 않음)일 수 있다. 희생층이 연속적이지 않은 경우에, 기판/희생층 상에 Ⅲ족 질화물의 증착은 희생층 상에, 또는 희생층에 의하여 덮히지 않은 벌크 기판의 구역(area) 상에, 또는 기판의 덮여지지 않은 표면 및 희생층 전체 상에 수행될 수 있다.
양질의 규소계 결정 층의 이용은 고품질의 Ⅲ족 질화물의 성장에 바람직하다.
앞서 언급된 것처럼, 사파이어 또는 어떤 다른 호환가능한 기판 상에 증착되는 규소계 희생층은 Ⅲ족 질화물의 에피택시용 기판으로서 유용하다. 핵생성층 증착 단계는 두꺼운 Ⅲ족 질화물 층의 에피택시의 단계를 진행하기 전에 수행할 수 있다. 다음과 같은 특성을 갖도록 핵생성층을 선택할 수 있다:
- 상기 희생층을 위하여 일시적 보호층의 역할을 한다. (질화물에 사용되는 보통의 성장 조건들은 이러한 층에 부식성일 가능성이 높으며; 이것은, 예를 들어 희생층이 규소인 경우에 매우 유해하다)
- 단결정 Ⅲ족 질화물 발아점(germination site)의 역할을 한다: 상기 핵생성층의 격자 파라미터는 장래(future) 자립 기판을 구성하는 상기 Ⅲ족 질화물 층의 후속 증착과 양립할 수 있어야만 한다.
다시 말해서, 격자파라미터가 Ⅲ족 질화물의 것과 비슷한 핵생성층은 단결정 Ⅲ족 질화물의 후속의 증착을 보장하고 전위의 형성을 최소화하기 위하여 선택적으로 이용된다. 그러므로, 핵생성층으로서, AlN, SiC, 낮은 온도의 GaN, AlGaN, AlXGaYInl-X-YN(여기서 0≤X+Y≤1), Al2O3, AlAs, GaAs 또는 이러한 다양한 층이 조합된 것으로 구성된 그룹에서 선택하는 것이 가능하다.
핵생성층의 성장은 금속 유기 기상 에피택시(MOVPE)에 의하여 0.01~3㎛/h의 범위의 성장속도로 수행하는 것이 바람직하다. 에피택시 온도는 이 첫 번째 단계 동안에 규소층이 손상되지 않도록 1200℃ 미만인 것이 바람직하다. 분자빔에피택시(MBE)로 알려져 있는 기술이 또한 이용될 수 있다.
본 발명의 바람직한 실시예에 있어서, 두꺼운 Ⅲ족 질화물 층의 증착은 다음 두 단계: 최적의 결정도의 상태가 되도록 수행되는, 핵생성층 직후의 느린 첫 번째 단계, 및 장래 Ⅲ족 질화물 자립 기판이 되는 재료를 두껍게 하는 것을 허여하는 빠른 증착의 두 번째 단계로 수행된다.
초기 층은 MOVPE에 의하여 바람직하게는 0.1에서 5㎛/h의 범위의 속도에서 증착되는 것이 바람직하다. 상기 MBE 기술도 또한 이용될 수 있다.
핵생성층 및 상기 가능한 초기 Ⅲ족 질화물 층의 두께는 각각 0.01~0.5㎛ 및 0.1~10㎛ 일 수 있다.
두 번째 단계에서 초기 Ⅲ족 질화물 층 상에 에피택셜하게 자라는 Ⅲ족 질화물 층은, 이 층이 깨짐없이 사파이어 기판으로부터 분리될 수 있도록 충분한 최종 두께가 수득될 때까지 기상 에피택시(VPE)에 의하여 수행된다. 실제로, 이러한 두께를 증가시키는 단계는 고속(일반적으로 10~200㎛/h)으로 수행되며, 저가로 수행하기 위하여, 수소화물 기상 에피택시(HVPE)로 알려져 있는 기술을 사용하는 것이 매우 바람직하다.
통상적으로, GaN 자립 기판의 제작의 경우에, 상기 에피택시는 Ⅲ족 질화물층이 적어도 50㎛에 이를 때까지 계속되며, 이 두께는 통상적으로 자립 기판을 "다룰 수 있게"하기에 충분하다고 여겨지는 두께이다. 본 발명의 범주에서, GaN 자립 기판은 2" 지름의 자립 기판인 경우에 통상적으로 300㎛에서 1mm로 변하는 두께를 갖는다. 최소의 두께는 사실상 기판이 평균의 사용조건하에서 조작되기에 충분히 딱딱한 두께이다.
Ⅲ족 질화물 층의 성장 동안에 상기 성장 조건들(온도, 반응기 내의 전체 압력, 분위기, 성장 속도 등)은, 최후에 상기 층이 초기 기판으로부터 완전히 또는 현저히 방출되도록, 즉 결합이 해제되도록 하기 위하여 기판 상에 증착된 규소계 중간층의 점진적인 증발을 허여하여야 한다. 그러므로, 상기 규소계 반도체의 증발은 그것의 종료전에 Ⅲ족 질화물 층의 두께를 증가시키는 과정을 방해하지 않도록 충분히 느려야 한다. 이러한 이유로, 기판과 Ⅲ족 질화물 층 사이의 중간층의 요구되는 두께는 Ⅲ족 질화물 층의 두께 증가에 사용되는 성장 조건에 의존한다. 규소계 중간층의 증발은 초기의 저속 Ⅲ족 질화물 증착 단계 동안에, 즉 MOVPE 또는 MBE 단계 동안에 시작할 수 있으며, HVPE 두께 증가 단계 동안에 계속될 수 있다. 이러한 증발은 반응기 안의 온도 및/또는 압력이 높을수록 빨라질 가능성이 높다.
개별적으로 또는 바람직하게 조합하여 취해지는, 두꺼운 Ⅲ족 질화물 층의 분리뿐만 아니라 성장에 가장 적합한 성장 파라미터들은 다음과 같다:
- 압력은 102 ~ 105 Pa 사이에 있으며,
- 온도는 800 ℃에서 1200 ℃ 사이에 있고,
- 성장 속도는 10 ~ 200 ㎛/h의 사이에 있다.
앞서 언급한 바와 같이, 상기 방법은 두 가지 이점이 있다. 첫 번째 이점은 증발 현상이 넓은 표면 상에서 각 지점에서 동일하게 발생하는 것이다. 두 번째 이점은 규소계 중간층이 고온 두께 증가 동안에 증발함에 따라, 얻어진 재료는 기판의 점진적인 결합해제에 기인하여 상당히 스트레스를 덜 받으며, 외견상 평면의 최소 곡률의 Ⅲ족 질화물 최종 층을 얻게 된다는 것이다.
좀더 구체적으로, 본 발명은 다음 연속적인 단계:
(ⅰ) 기판 상에 규소계 희생층의 결합 또는 증착,
(ⅱ) 핵생성층의 증착,
(ⅲ) 규소계 희생층의 자발적인 증발과 양립가능한 공정 조건하에서, 이중층(규소계 중간층/핵생성층) 상에 두꺼운 Ⅲ족 질화물 층의 에피택시에 의한 증착
을 포함하는 단결정 Ⅲ족 질화물 자립 기판을 제조하는 방법에 관한 것이다.
본 발명의 다른 특징, 목적 및 이점은, 희생층이 규소이며, 도면을 참고하여 상기 연속적인 단계 (ⅰ) 내지 (ⅲ)을 이행하는 갈륨 질화물 자립 기판을 얻기 위한 경우, 본 발명의 구체적인 실시예에 따르는 상세한 설명에 나타날 것이다.
이하에서, 본 발명의 바람직한 실시예를 설명한다. 특히, 층 (1), (2), (3), (4)에 대한 더욱 자세한 설명을 다시 집중하여 전개한다.
벌크 기판 (1)은 단결정 희생층의 증착을 허여하여야 한다. 이것은 상기 벌크 기판 (1)이 희생층 (2)가 기판 (1) 상에 에피택셜하게 자라는 단결정인 것이 바람직하다는 것을 암시한다. 그러므로, 예를 들어, 다음 단결정 벌크 기판이 제안된다: Al2O3, SiC, AlN, GaN.
벌크 기판 (1)은 사파이어(Al2O3) 또는 탄화규소(SiC)인 것이 바람직한데, 이는 이들이 Ⅲ족 질화물에 가까운 열팽창 계수를 가지며 화학적으로 안정하기 때문이다.
벌크 기판 (1)의 적절한 두께는 표준 기판의 것이다: 2" 지름의 기판에 대해 150~1000 ㎛이다. 바람직하게는 300~500 ㎛이다.
벌크 기판 (1)의 결정 배향은 바람직하게는 C(0001) 또는 R(10-12), 약간 뒤틀어져 있거나(몇 도 정도) 또는 뒤틀어지지 않은 것이다. 배향 A(11-20) 및 M(1-100)도 사용될 수 있다.
희생층으로 제공되는 중간층 (2)은 규소층인 것이 바람직하다. 희생층 (2)가 규소일 때, 사파이어 (0001) 상의 에피택시는 표면이 육방정계의 원자 배열을 나타내는 규소 결정 (111)을 얻어, (0001)을 따라서 배향된 Ⅲ족 질화물의 에피택시에 적합하다.
희생층 (2)는 가능한 최상의 구조적 품질을 갖는 단결정인 것이 바람직하다. 그것의 결정학적 구조는 벌크 재료의 것에 유사한 것이 바람직하다.
결정학적 방향 (0001)으로 배향된 Ⅲ족 질화물 기판의 성장을 촉진하기 위하여, 그것의 에피택셜 면이 예를 들면 <111> 방향으로 배향된 결정과 같은 육방정계 대칭을 나타내는 희생층 (2)를 사용하는 것이 바람직하다. 두 번째 선택으로서, <111> 방향으로 배향된 희생층 (2)를 이용한 후에, <100> 또는 <110> 방향으로 배향된 층이 사용될 수 있다. 실제로, 다른 것들 가운데, 기판으로서 제공되는 층의 육방정계 대칭의 부재에도 불구하고, 이러한 희생층 상에 육방정계 구조의 Ⅲ족 질화물을 에피택시하는 것이 가능하다.
본 발명의 바람직한 변형은 기판 (1)에 결합되어 <111> 방향으로 배향되고, 에피택셜하게 성장하지 않은 규소 희생층 (2)를 이용하는 것을 포함한다. 이러한 경우에, 단결정인 것이 바람직한 희생층 (2)에 대조적으로, 기판 (1)은 단결정일 필요는 없다. 그러므로, 예를 들어, 다음 단결정 또는 다결정 벌크 기판 (1)이 제안된다: AlN, GaN, Al2O3, SiC, 석영.
중간 희생층 (2)의 두께는 0.1~5 ㎛인 것이 바람직하다. 최적의 두께는 장래 Ⅲ족 질화물 기판 (4)의 에피택시에 사용되는 성장 조건에 의존한다. 성장 온도가 높을수록, 기판(1) 과 성장층 (4)의 너무 빠른 분리를 피하기 위해서, 희생층의 두께는 두꺼워야 한다. 같은 이유로, 높아진 성장 압력에 대하여 희생층 (2)의 두께를 증가시키는 것이 바람직하다.
자립 기판이 될 두꺼운 Ⅲ족 질화물 층 (4)의 더 나은 증착을 허여하기 위하여, 희생층 (2) 상에 증착되는 핵생성층 (3)을 사용하는 것이 바람직하다.
핵생성층 (3)으로서 질화 알루미늄(AlN)의 층을 사용하는 것이 바람직하다. 핵생성층 (3)의 두께는 10~50 ㎚ 인 것이 바람직하다.
핵생성층의 성장은 0.1~3 ㎛/h의 범위의 성장 속도로 MOVPE에 의해 달성되는 것이 바람직하다. 에피택셜하게 자란 층의 고결정질 층을 보호하며 규소층 (2)가 너무 빨리 증발되지 않도록 에피택셜 온도는 900~1100 ℃ 이고, 압력은 5*104보다 낮은 것이 바람직하다.
본 발명의 범주에서, 핵생성층 (3)을 증착하기 위해 분자 빔 에피택시(MBE)를 사용하는 것이 가능하다. 본 방법에서 MOVPE에 의하여 수행되는 상기 단계 또한 매우 다른 성장 조건(통상적으로 매우 낮은 압력 P=10-4~ 10-7 Torr, 및 낮은 온도 T=700 ℃)의 MBE에 의하여 수행될 수 있다.
희생층 (2)가 연속적인(조직화된 또는 비조직화된) 것이지 않으면, 본 발명의 변형은 핵생성층 (3)의 다음과 같은 증착을 포함한다:
- 희생층 (2) 상에 배타적으로 증착된다. 이 경우 핵생성층은 연속적이 아니고 평평한 Ⅲ족 질화물 층은 마지막 HVPE 두께 증가 단계에서 얻어진다.
- 희생층으로 덮여지지 않은 기판 (1)의 구역 상에 배타적으로 증착된다. 희생층 (2)와 핵생성층 (3)사이에 결정학적 연관은 없다. 이 경우에 기판과 핵생성층 사이에 에피택셜 연관은 핵생성층 (3)의 결정성 증가와, 의심의 여지없이 희생층 (2)의 증발 동안에 출발 기판 (1)로부터 Ⅲ족 질화물 층의 분리의 증가에 유리하다. 또는
- 희생층 (2)의 전체 표면 및 기판 (1)의 노출된 구역 상에 증착된다.
자립 기판이 될 두꺼운 Ⅲ족 질화물 층 (4)의 에피택시용 기판으로서 제공되는 층의 결정성을 가능한 개선하는 것이 바람직하다. 그러므로 두꺼운 Ⅲ족 질화물 층 (4)의 에피택시에 선행하여 저속의 MOVPE 또는 MBE에 의하여 Ⅲ족 질화물 층을 증착하는 것이 바람직하다. 또한, 핵생성층 안에 존재하는 결함밀도를 감소시키기 위한 목적으로 당업자들에서 잘 알려진 성장 기술을 이용하는 것이 바람직하다. 예를 들어, B. Beaumont, P. Vennegues, P Gibart, phys. stat. sol. (b) 227, No 1, 1-43(2001) 리뷰 글 "Epitaxial overgrowth of GaN"에 설명된 ELO(에피택셜 측면 과성장) 기술; H Lahreche, P. Vennegues, B. Beaumont and P. Gibart, Journal of Crystal Growth 205, 245 (1999), "Growth of high-quality GaN by low-pressure metal-organic vapor phase epitaxy (LP-MOVPE) from 3D islands and lateral overgrowth" 글에 설명된 마스킹없이 하는 ELO 기술; 또는 섬 형태의 GaN의 패턴의 자발적 형성 덕분에 유전체 마스크의 에칭의 단계를 생략하는 것이 가능하게 하는, MRS Internet J. Nitride Semicond. Res. 7, 8 (2002)에 기재된, "자발적인 마이크로-ELO," 로 알려져 있는, GaN의 작은 섬 형성용 기술을 열거할 수 있는데, 이들은 동일한 역할을 수행한다.
이러한 기술들은 늘어난 결함밀도를 극적으로 줄여, 결과적으로 보다 양질의 질화갈륨 재료를 제공하는 능력으로 잘 알려져 있다. 그러나, 이러한 단계는 (특히 부가적인 기술 단계 요구는 비쌀 수 있기 때문에) 요구되지 않는다.
두꺼운 Ⅲ족 질화물 층 (4)의 증착 및 희생층의 증발에 의한 출발 기판으로부터 이의 분리에 관한 것인, Ⅲ족 질화물 기판을 제조하는 상기 방법의 마지막 단계에서 이용되는 바람직한 조건을 여기에 전개한다.
두꺼운 Ⅲ족 질화물 층 (4)의 제조가 요구될 때, 가장 적합한 성장 기술은 수소화물 기상 에피택시(HVPE)인데, 이는 HVPE가 결정성의 손실없이 (MOVPE에서 타당한 평균 3㎛/h보다 훨씬 높은) 100㎛/h를 초과할 수 있는 성장속도를 허여하기 때문이다. 결정성의 관점에서, (ELO 단계 없이) 사파이어 상에 MOVPE에 의하여 에피택셜하게 성장한 GaN의 출발 층으로부터 HVPE에 의한 GaN의 에피택시는 전위의 교차와 소멸 때문에, 힘의 법칙 h-2/3 (S.K Mathis, Jnl. Cryst. G. 231, 371(2001) 문헌 참고)에 따라서 증착된 두께 h를 감소시키는 전위 밀도를 나타내는 층을 유발한다. 통상적으로, 300㎛의 두꺼운 층은 107 cm-2의 평균 전위 밀도를 가지며, 1000㎛의 두꺼운 층은 4×106 cm-2의 평균 전위 밀도를 가진다. ELO 단계는 전위 밀도를 가능한 더욱 (적어도 10배로) 감소시키는 것을 허여한다.
다음에 기판이 될 두꺼운 Ⅲ족 질화물 층 (4)의 에피택시 동안에, 희생층 (2)의 부분적 또는 전체 증발이 수행된다. VPE에 의한 Ⅲ족 질화물의 최적의 성장 조건은 규소의 자발적인 증발과 양립가능하다.
Ⅲ족 질화물의 성장을 방해하지 않기 위해서는 희생층 (2)를 너무 빨리 증발시키지 않는 것이, Ⅲ족 질화물 층이 깨지지 않도록 하기 위해서는 상기 성장층이 기판으로부터 너무 빨리 분리되지 않도록 하는 것이 바람직하다.
특히, 900~1100℃의 범위의 온도 및 102~105 Pa 범위의 압력이 규소 희생층 (2)에 최적 증발 속도, 및 Ⅲ족 질화물 층 (4)의 최적의 성장을 허여한다.
규소계 희생층 (2)가 Ⅲ족 질화물의 에피택시 단계 후에 전체적으로 증발되지 않아, Ⅲ족 질화물 기판 상에 희생층의 잔여물이 남을 수 있게 하는 경우, 규소계 층 (2)의 화학적 에칭의 부가적 단계가 Ⅲ족 질화물 기판으로부터 이러한 규소를 전체적으로 제거하는데 유용할 수 있다. 화학적 에칭은 현 기술 분야 수준에서 알려져 있는 기술에 의해서 수행될 수 있다. 얻어지는 재료를 에피택시 반응기로부터 꺼내지 않은 채 낮은 온도에서 수행하는 것이 바람직하다. 화학 용액은 중간층의 종류에 의존하고, 규소 용으로는 KOH 또는 HNO3: HF의 혼합물이 일반적으로 사용된다.
본 발명의 상기 방법에 의해서 얻어진 GaN의 자립 층은 레이저 다이오드, 전기발광 다이오드, 광감지기, 트랜지스터 등과 같은 전자 또는 광전자 구성부품의 제조용으로 크게 중요하다. 특히, 일반적으로 에피택시와 냉각 동안에 발생하는 재료 응력을 상당히 줄이는 것과 그 후에 얻어진 Ⅲ족 질화물 기판의 곡률을 최소화하는 것, 통상적으로 5 m 초과의 곡률반경을 얻도록 하는 것을 가능하게 하는 것이 상기 방법의 이점이다. 구체적으로 곡률반경은 10 m에 가깝거나 또는 초과할 수 있다.
본 발명에 따른 상기 방법의 다른 이점은, 각각의 사용 후에 재연마가 필요하다고 판명될 수도 있으나, 출발 기판이 GaN 층의 분리 후에 여러 번 재이용될 수 있다는 것이다.
본 발명은 또한 본 발명의 상기 방법에 의하여 얻어지기 쉬운, 지름이 2"와 같거나 또는 초과하고, 곡률반경이 5 m 초과하는 Ⅲ족 질화물 자립 기판을 목적으로 한다.
바람직하게는, 본 발명의 상기 방법으로 얻을 가능성이 높은 Ⅲ족 질화물 자립 기판은 지름이 2 "이상이며, 곡률반경이 10 m이상이다.
- 도 1은 증착 또는 결합 단계(ⅰ)가 뒤따르는 규소계 희생층 (2)를 갖는 출발 기판 (1)을 나타낸다.
- 도 2a는 그 위에 핵생성층 (3)이 증착된 기판 (1)을 전체적으로 덮는 규소계 희생층 (2)를 갖는 기판 (1)을 나타낸다.
- 도 2b는 기판 (1)을 전체적으로 덮지 않는 규소계 희생층 (2) 및 불연속적인 층 (2) 상에서만 에피택셜하게 자란 핵생성층 (3)을 연속적으로 갖는 기판 (1)을 나타낸다.
- 도 2c는 기판 (1)을 전체적으로 덮지 않는 규소계 희생층 (2) 및 희생층 (2)에 의하여 덮여지지 않은 구역으로부터 벌크 기판 (1) 상에만 에피택셜하게 자란 핵생성층 (3)을 연속적으로 갖는 기판 (1)을 나타낸다.
-도 2d는 기판 (1)을 완전히 덮지 않는 규소계 희생층 (2)와 기판 (1)의 덮여지지 않는 구역뿐 아니라 희생층 (2)상에 에피택셜하게 자란 핵생성층 (3)을 연속적으로 갖는 기판 (1)을 나타낸다.
- 도 3은 상기 단계(ⅱ)에 이어 (ⅲ)단계의 진행 중, 규소계 희생층(2), 핵생성층 (3) 및 Ⅲ족 질화물 층 (4)를 연속적으로 갖는 기판 (1)을 나타낸다.
- 도 4는 도 3에서 나타낸 것과 같은 층들을 갖는 기판 (1)로, 상기 규소층 (2)가 증발 공정에 있는 것을 나타낸다.
- 도 5는 상기 방법의 마지막 기판을 나타내며, 여기서 상기 희생층 (2)는 거의 완전히 증발된다. 이 도면은 상기 방법의 결과를 나타낸다: 즉, 한 면에는, 평평하고 두껍고 넓은 표면의 자립 층(반대면 상에 희생층의 잔여물을 갖는 것이 가능하다), 다른 면에는 재활용될 수 있는 잔여물로 덮여졌을 가능성 있는 상기 출발 기판 (1).
- 도 6은 실시예 1에 설명한 바와 같이, 그의 표면 상에서 MOVPE에 의한 GaN층의 성장 동안 벌크 규소 기판의 표면 증발 현상을 도시화한 도면이다.
상기 도면들은 스케일하여 그려지지 않았다.
하기 실시예는 본 발명의 일례이다.
실시예 1: 사파이어 C 상에 MOCVD/HVPE에 의한 방법
질화갈륨 자립 기판을 본 발명의 방법에 의하여 제조했다. 출발 기판은 지름 2 "와 두께 430 ㎛의 (0001) 방향으로 배향된 사파이어(Al2O3) 기판 위에 CVD에 의하여 에피택셜하게 자란 (111) 방향으로 배향된 2 ㎛의 규소층으로 구성되었다. 규소층의 X-선 회절에 의한 반-최대 ω/2θ-스캔 폭(ω/2θ-scan width at half-maximum)은 약 400 arcsec이었다.
질화갈륨 성장의 첫 번째 단계는 MOVPE에 의하여 수행하였다. 성장조건은 다음과 같다:
- 온도 T=1090 ℃
- 압력 P=104 Pa
- AlN 핵생성층의 성장속도 RAlN=0.2 ㎛/h
- GaN 초기층의 성장속도 RGAN=1.5~3 ㎛/h
- GaN용 V/Ⅲ 비 = 5000
- 성장 반응기안의 가스 조성 H2:N2=1:1
5분 동안 H2:N2 플럭스 하에서 규소층을 어닐링/탈산 한 후에 AlN의 핵생성층을 고온에서 증착하였다. AlN 층의 두께는 30 nm였다.
GaN의 첫 번째 층을 낮은 성장속도(1.5 ㎛/h)에서 핵생성층 상에 증착하였다. 이 층의 두께는 약 1㎚였다. GaN 층의 X-선 회절에 의한 반-최대 ω/2θ-스캔 폭은 약 1000 arcsec였다. 결정성은 증착된 두께와 함께 증가하였으나(전위가 교차하여 소멸하였다), 규소는 이미 성장층에서 증발 및/또는 확산을 시작했다(만약 온도가 1040℃이하라면 아마도 덜 확산할 것이다). 도 6은 Si(111)의 벌크 기판 상에 GaN/AlN을 MOVPE에 의하여 증착하는 실제 경우의 규소의 증발을 도시한다. 기판과 GaN 층 사이의 구멍은 에피택시 동안에 규소의 증발로 인한 것이다. 이 경우에 급속한 증발은 GaN의 성장을 방해한다. 그러한 구멍은 기판의 가장자리로부터 시작될 뿐 아니라 기판의 표면에 전체적으로 나타났다.
그러므로 HVPE에 의하여 좀더 고속으로 두께를 증가시키는 마지막 단계 전에 모든 규소를 소비하지 않도록 MOVPE에 의한 층이 너무 두껍게 에피택시되지 않도록 하는 것이 적당하다.
GaN의 두께를 증가시키는 것은 다음 성장 조건을 이용하여 HVPE에 의하여 수행하였다.
- 온도 T=1000 ℃
- 압력 P=2×104 Pa
- 성장속도 RGaN=100 ㎛/h
- 가스 조성 H2 : N2 : NH3 : HCl
HVPE에 의하여 증착된 두께는 500 ㎛였다. 두께가 더 두꺼울수록, 항상 교차하여 소멸되는 전위의 점진적인 제거 공정에 의하여 증착된 재료의 결정성은 증가하였다. 측정된 통상적인 전위 밀도는 5×106 cm-2 이였고, 이 값은 HVPE에 의하여 500 ㎛의 두께로 증가시킴에 따라 기대되는 값에 상응한다. 이러한 전위의 밀도는 그러므로 다른 GaN 자립 기판 제조 기술(예: 레이저 리프트 오프에 의한 분리)로 얻어진 것과 동등하다.
전체 표면(2 ") 상에 HVPE 성장 후에 사파이어 기판과 두꺼운 GaN 층의 분리에 주목했다. 규소의 단지 약간의 흔적이 질화물 자립 층의 뒷면에 남아있는데, 이러한 흔적은 화학적 에칭에 의하여 제거할 수 있다.
획득된 GaN 층의 X-선 회절에 의한 반-최대 ω/2θ-스캔 폭은 100 arcsec 보다 작았다. 광발광에 의하여 관찰되는 여기 라인(excitonic line)(D0X, A, C)의 반-최대 폭은 1 meV보다 낮았다.
실시예 2: 사파이어 C 상에 MBE/HVPE에 의한 방법
본 발명의 방법에 따라 질화갈륨 자립 기판을 제조하였다. 출발 기판은 지름 2 ", 두께 430 ㎛의 (0001) 방향으로 배향된 사파이어(Al2O3)의 기판 상에 CVD에 의하여 에피택셜하게 성장시킨 (111)방향으로 배향된 5 ㎛의 규소층으로 구성하였다.
질화갈륨의 성장의 첫 번째 단계는 MBE에 의하여 수행하였다. 성장 조건은 다음과 같다.
- 온도 T=800 ℃,
- 압력 P=10-5 Torr,
- AlN 핵생성층의 성장속도 RAlN=0.2 ㎛/h,
- GaN 초기층의 성장속도 RGaN=1 ㎛/h,
- GaN에 대한 V/Ⅲ 비=10
고온(850℃), 진공 하에서 규소층을 어닐링/탈산 한 후, AlN의 핵생성층을 고온에서 증착하였다. 상기 AlN층의 두께는 30㎚였다.
GaN의 첫 번째 층을 낮은 성장속도(1㎛/h)로 핵생성층 상에 증착하였다. 이 층의 두께는 약 500 nm이었다. 결정성은 증착된 두께에 따라 증가하였다(전위는 교차하여 소멸되었다).
GaN의 두께를 증가시키는 것은 다음 성장 조건을 이용하여 HVPE에 의하여 수행하였다.
- 온도 T=950~1000 ℃
- 압력 P=104 Pa
- 성장속도 RGaN=100 ㎛/h
- 가스 조성 H2: N2: NH3: HCl
HVPE에 의하여 증착된 두께는 1000 ㎛이었다. 두께가 증가할수록, 항상 교차하여 소멸되는 전위의 점진적인 제거의 과정에 의하여 증착된 재료의 결정성이 증가하였다.
전체 표면 (2 ") 상에 HVPE 성장 후에 두꺼운 GaN 층과 사파이어 기판의 분리에 주목했다. 규소의 단지 약간의 흔적이 질화물 자립 층의 뒷면 상에 남아있었는데, 이 흔적들은 화학적 에칭에 의하여 제거할 수 있었다.
실시예 3: SiC 기판 상에서 방법
본 발명의 상기 방법에 의하여 질화갈륨 자립 기판을 제조하였다. 출발 기판은 지름 2 ", 두께 280 ㎛의 (0001) 방향으로 배향된 6H-SiC 탄화규소 기판 상에 CVD에 의하여 에피택셜하게 성장시킨 (111) 방향으로 배향된 0.5 ㎛의 규소층으로 구성했다.
질화갈륨 성장의 첫 번째 단계는 MOVPE에 의하여 수행하였다. 성장 조건은 다음과 같다.
- 온도 T=1090 ℃
- 압력 P=2×104 Pa
- AlN 핵생성층의 성장속도 RAlN=0.1 ㎛/h
- GaN 초기층의 성장속도 RGaN=1.5 ㎛/h
- GaN에 대한 V/Ⅲ 비=2000
- 성장 반응기안의 가스 조성 H2:N2=1:0
10분 동안 H2 플럭스 하에서 규소층을 어닐링/탈산 한 후, AlN의 핵생성층을 고온에서 증착하였다. AlN 층의 두께는 50 nm이었다.
GaN의 첫 번째 층은 낮은 성장속도 (1.5 ㎛/h)로 핵생성층 상에 증착하였다. 이 층의 두께는 약 1 ㎛였다.
GaN의 두께를 증가시키는 것은 다음 성장 조건을 이용하여 HVPE에 의하여 수행하였다:
- 온도 T=950~1000 ℃
- 압력 P=104 Pa
-성장속도 RGaN=150 ㎛/h
- 가스 조성 H2 : N2 : NH3 : HCl
HVPE에 의하여 증착된 두께는 1000 ㎛였다. 전체 표면 (2 ") 상에 HVPE 성장 후에 두꺼운 GaN 층과 사파이어 기판의 분리에 주목했다. 규소의 단지 약간의 흔적이 질화물 자립 층의 뒷면 상에 남아있었는데, 이 흔적들은 화학적 에칭에 의하여 제거할 수 있었다.
실시예 4: R평면 사파이어 기판 상에서의 방법
본 발명의 상기 방법에 의하여 질화갈륨 자립 기판을 제조하였다. 출발 기판은 지름 2 ", 두께 430 ㎛의 (10-12) 방향으로 배향된 사파이어(Al2O3) 기판 상에 CVD에 의하여 에피택셜하게 성장시킨 (100) 방향으로 배향된 2 ㎛의 규소층으로 구성하였다.
질화갈륨 성장의 첫 번째 단계는 AlN의 중간층 상에 MOVPE에 의하여 수행하였다. 성장 조건은 다음과 같다.
- 온도 T=1090 ℃
- 압력 P=104 Pa
- AlN 핵생성층의 성장속도 RAlN=0.2 ㎛/h
- GaN 초기층의 성장속도 RGaN=1.5 ㎛/h
- GaN에 대한 V/Ⅲ 비=3000
- 성장 반응기안의 가스 조성 H2:N2=1:1
5 분 동안 N2 플럭스 하에서 규소층을 어닐링/탈산 후, AlN의 핵생성층을 고온에서 증착하였다. AlN 층의 두께는 100 nm이었다.
GaN의 첫 번째 층을 낮은 성장속도(1.5 ㎛/h)로 핵생성층 상에 증착하였다. 이 층의 두께는 약 200 nm였다. 그것은 성장의 파라미터에 따라서 육방정계 또는 입방형 결정학적 구조를 가질 수 있었다. 이 실시예에서, 육방정계 질화갈륨의 성 장이 바람직하다.
GaN의 두께를 증가시키는 것은 다음 성장 조건을 이용하여 HVPE에 의하여 수행하였다:
- 온도 T=980 ℃
- 압력 P=104 Pa
- 성장속도 RGaN=100 ㎛/h
- 가스 조성 H2 : N2 : NH3 : HCl
HVPE에 의하여 증착된 두께는 500 ㎛였다. 전체 표면 (2 ") 상에 HVPE 성장 후에 두꺼운 GaN 층과 사파이어 기판의 분리에 주목했다. 규소의 단지 약간의 흔적이 질화물 자립 층의 뒷면 상에 남아있었는데, 이 흔적들은 화학적 에칭에 의하여 제거할 수 있었다.
실시예 5: AlN 층으로부터 시작되는 ELO(밴드)의 이용
본 발명의 상기 방법에 의하여 질화갈륨 자립 기판을 제조하였다. 출발 기판은 지름 2 ", 두께 430 ㎛의 (0001) 방향으로 배향된 사파이어(Al2O3) 기판 상에 2 ㎛의 GaN층 상에 50nm의 AlN층 상에 CVD에 의하여 에피택셜하게 성장시킨 (111) 방향으로 배향된 1 ㎛의 규소층의 스택으로 구성하였다. AlN의 층은 함께 반응하여 깨질 수 있는 규소층 및 GaN층 사이의 (GaN으로 규소의 확산) 보호 장벽으로 제공된다.
마스크의 역할을 할 200 nm의 SiO2 층을 규소층 상에 증착하였다. 수 마이크론(통상적으로 5 ㎛/5 ㎛)으로 분리되는 폭에 수 마이크론의 밴드로 형성되는 패턴을 표준 광리소그래피 및 3 분 동안 BOE에 의한 화학적 에칭의 단계에 의하여 SiO2 층에 형성하였다. 그 후 10분 동안 80 ℃에서 KOH에 의한 규소층의 화학적 에칭은 (광리소그래피에 의하여 정의되는 것과 같은 패턴으로) AlN 층까지 언마스크된 규소층을 에칭하는데 사용된다.
질화갈륨 재성장의 첫 번째 단계는 AlN의 층으로부터 규소층의 오프닝까지 MOVPE에 의하여 수행하였다. HVPE에 의한 성장 전에 연속적이고 바람직하게는 평평한 층을 얻기 위하여 GaN을 ELO라고 불리는 잘 알려진 성장기술을 이용하여 증착하였다. 증착된 GaN의 두께는 2 ㎛였다. 성장 조건은 다음과 같다:
- 온도 T=1120 ℃
- 압력 P=1×103 Pa
- 초기 GaN 층의 성장속도 RGaN=2 ㎛/h
- GaN에 대한 V/Ⅲ 비=5000
- 성장 반응기 안의 가스 조성 H2:N2=1:1
이 ELO 재성장 단계는 상기 첫 번째 단계에서 증착된 GaN의 층의 전위밀도의 크기의 1 또는 2 차수의 감소가 가능하게 한다.
GaN의 두께를 증가시키는 단계는 다음 성장 조건을 이용하여 HVPE에 의하여 수행하였다.
- 온도 T=950~1000 ℃
- 압력 P=104 Pa
-성장속도 RGaN=100 ㎛/h
- 가스 조성 H2 : N2 : NH3 : HCl
HVPE에 의하여 증착된 두께는 500 ㎛였다. 전체 표면 (2 ") 상에 HVPE 성장 후에 두꺼운 GaN 층과 사파이어 기판의 분리에 주목했다. 규소의 단지 약간의 흔적이 질화물 자립 층의 뒷면 상에 남아있는데, 이 흔적들은 화학적 에칭에 의하여 제거할 수 있었다.
측정된 전위 밀도는 ELO기술을 이용한 덕분에 5×106 cm-2보다 작았다.
실시예 6: GaN 층으로부터 시작되는 ELO(구멍)의 이용
본 발명의 상기 방법에 의하여 질화갈륨 자립 기판을 제조하였다. 출발 기판은 지름 2 ", 두께 430 ㎛의 (0001) 방향으로 배향된 사파이어(Al2O3) 기판 상의 2 ㎛의 GaN 층상에 증착된 50 nm의 AlN 층 상에 CVD에 의하여 에피택셜하게 성장시킨 (111) 방향으로 배향된 1 ㎛의 규소층의 스택으로 구성하였다.
마스크로서 제공될 20 nm의 SiN 층을 규소층 상에 증착했다. 수 마이크론(통상적으로 5 ㎛/15 ㎛)으로 분리되는 수 마이크론 지름의 구멍을 형성하는 패턴을, 예를 들면 Cl2 또는 O2 가스를 이용하여 플라즈마 에칭(RIE) 및 표준 광리소그래피의 단계에 의하여 SiN의 층에 나타내었다. 그 후 10분 동안 80 ℃에서 KOH에 의한 규소층의 화학적 에칭을 광리소그래피에 의하여 정의되는 것과 같은 패턴으로 AlN 층까지 언마스크된 규소층을 에칭하는데 사용되었다. 마지막으로 AlN의 층을 RIE(Cl2 플라즈마)에 의하여 GaN 층까지 에칭하였다.
질화갈륨 재성장의 첫 번째 단계를 GaN의 층으로부터 규소층의 오프닝까지 MOVPE에 의하여 수행하였다. HVPE에 의한 성장 전에 연속적이고 바람직하게는 평평한 층을 얻기 위하여 GaN을 ELO라고 불리는 잘 알려진 성장 기술을 이용하여 증착하였다. 증착된 GaN의 두께는 2 ㎛였다. 성장 조건은 다음과 같다:
- 온도 T=1090 ℃
- 압력 P=104 Pa
- 초기 GaN 층의 성장속도 RGaN=3 ㎛/h
- V/Ⅲ 비=5000
- 성장 반응기 안의 가스 조성 H2:N2=1:1
GaN의 두께를 증가시키는 단계를 다음 성장 조건을 이용하여 HVPE에 의하여 수행하였다:
- 온도 T=950~1000 ℃
- 압력 P=104 Pa
- 성장속도 RGaN=150 ㎛/h
- 가스 조성 H2 : N2 : NH3 : HCl
HVPE에 의하여 증착된 두께는 500 ㎛였다. HVPE 성장 후에 두꺼운 GaN 층과 사파이어 기판의 분리에 주목했다. 규소의 단지 약간의 흔적이 질화물 자립 층의 뒷면 상에 남아있었는데, 이 흔적들은 화학적 에칭에 의하여 제거할 수 있었다.
실시예 7: 사파이어로부터 시작되는 ELO의 이용
본 발명의 상기 방법에 의하여 질화갈륨 자립 기판을 제조하였다. 출발 기판은 지름 2 ", 두께 430 ㎛의 (0001) 방향으로 배향된 사파이어(Al2O3) 층 상에 CVD에 의하여 에피택셜하게 성장시킨 1 ㎛의 규소층으로 구성하였다.
마스크로 제공될 200 nm의 SiO2 층을 규소층 상에 증착했다. 수 마이크론(통상적으로 5 ㎛/5 ㎛)으로 분리되는 수 마이크론 폭의 밴드로 형성되는 패턴을 표준 광리소그래피 및 3 분동안 BOE에 의한 화학적 에칭의 단계에 의하여 SiO2 층에 형성하였다. 그 후 10분 동안 80 ℃에서 KOH에 의한 규소층의 화학적 에칭을 광리소그래피에 의하여 정의된 것과 같은 패턴으로 사파이어층까지 규소층을 에칭하는데 사용하였다.
질화갈륨 성장의 첫 번째 단계는 저온(600℃)에서 사파이어 기판으로부터 규소층의 오프닝까지 MOVPE에 의하여 수행하여, 전체 표면 상에 균일한 증착을 얻었다. 이 GaN의 층의 두께는 약 30 nm였다. 그 후 10분간 표준 성장 온도(1090℃)에서 어닐링을 수행하여 SiO2 마스크 상에 증착된 다결정의 GaN의 증착을 전송(transport)하고, 그것과 기판에 관하여 완벽히 배향된 규소 및 SiO2 마스크의 오프닝 상에 증착된 GaN 상에서 그것을 재결정화하였다. 2 ㎛ 두께의 GaN의 증착은 재결정화 단계를 따른다. 성장 조건은 다음과 같다:
- 온도 T=1100 ℃
- 압력 P=2×104 Pa
- GaN 초기층의 성장속도 RGaN=3 ㎛/h
- GaN에 대한 V/Ⅲ 비=2000
- 성장 반응기 안 가스 조성 H2:N2= 1: 1
GaN의 두께를 증가시키는 단계는 다음 성장 조건을 이용하여 HVPE에 의하여 수행하였다:
- 온도 T=950~1000 ℃
- 압력 P=104 Pa
-성장속도 RGaN=100 ㎛/h
- 가스 조성 H2 : N2 : HCl
HVPE에 의하여 증착된 두께는 300~1000 ㎛였다. HVPE 성장 후에 두꺼운 GaN 층과 사파이어 기판의 분리에 주목했다. 규소의 단지 약간의 흔적이 질화물 자립 층의 뒷면 상에 남아있는데, 이 흔적들은 화학적 에칭에 의하여 제거할 수 있었다.
실시예 8 : R-평면 사파이어 기판과 ELO(밴드)의 이용
본 발명의 상기 방법에 의하여 질화갈륨 자립 기판을 제조하였다. 출발 기판은 지름 2", 두께 430 ㎛의 R(10-12) 방향으로 배향된 사파이어(Al2O3) 기판 상에 2 ㎛의 A(11-20) 방향으로 배향된 GaN층상에 증착된 50nm의 AlN 층 상에 증착된 1 ㎛의 규소층의 스택으로 구성하였다. AlN의 층은 함께 반응하여 깨질 수 있는 규소층, 및 GaN층 사이의 (GaN 내부로 규소의 확산) 보호 장벽으로 제공된다.
마스크로 제공될 200 nm의 SiO2 층을 규소층 상에 증착했다. 수 마이크론(통상적으로 5 ㎛/5 ㎛)으로 분리된 수 마이크론의 폭의 밴드로 형성되는 패턴을 표준 광리소그래피 및 3 분 동안 BOE에 의한 화학적 에칭의 단계에 의하여 SiO2 층에 형성하였다. 그 후 10분 동안 80℃에서 KOH에 의한 규소층의 화학적 에칭을 (광리소그래피에 의하여 정의되는 것과 같은 패턴으로) AlN 층까지 언마스크된 규소층을 에칭하는데 사용하였다.
질화갈륨 재성장의 첫 번째 단계는 AlN의 층으로부터 규소층의 오프닝까지 MOVPE에 의하여 수행하였다. HVPE에 의한 성장 전에 연속적인 층을 얻기 위하여 GaN을 ELO 성장을 이용하여 증착하였다. 성장 조건은 다음과 같다:
- 온도 T=1120 ℃
- 압력 P=2×103 Pa
- GaN 초기층의 성장속도 RGaN=2 ㎛/h
- GaN에 대한 V/Ⅲ 비=5000
- 반응기안의 가스 조성 H2:N2=1:1
이 ELO 재성장 단계는 GaN의 층의 전위 밀도 및 확장된 결함밀도의 크기를 적어도 1 차수 감소할 수 있도록 했다.
GaN의 두께를 증가시키는 단계는 다음 성장 조건을 이용하여 HVPE에 의하여 수행하였다:
- 온도 T=950~1000 ℃
- 압력 P=104 Pa
- 성장속도 RGaN=100 ㎛/h
- 가스 조성 H2 : N2 : HCl
HVPE에 의하여 증착된 두께는 800 ㎛였다. HVPE 성장 후에 A평면 GaN의 두꺼운 층과 R-평면 사파이어 기판의 분리에 주목했다. 규소의 단지 약간의 흔적이 질화물 자립 층의 뒷면 상에 남아있었는데, 이 흔적들은 화학적 에칭에 의하여 제거할 수 있었다.

Claims (27)

  1. 에피택시로 Ⅲ족 질화물을 증착함으로써 출발 기판으로부터 Ⅲ족 질화물 자립 기판(freestanding substrate)을 제조하는 방법으로서, Ⅲ족 질화물의 에피택시의 후속 단계 동안에 자발적으로 증발하는 것이 의도되는 희생층으로서 규소계 중간층을 상기 출발기판 상에 이용하는 것을 포함하는 제조방법.
  2. 청구항 1에 있어서, 상기 Ⅲ족 질화물은 AlN, AlXGa1 - XN, InXGal - XN 및 AlXGaYInl -X- YN (여기서 0 ≤X+Y ≤ 1) 중에서 선택되는 것인 방법.
  3. 청구항 2에 있어서, 상기 Ⅲ족 질화물은 질화갈륨인 것인 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 규소계 중간층이 규소; 알루미늄, 인듐, 갈륨, 인 및 붕소 중에서 선택된 불순물을 포함하는 규소; 또는 SiGe의 층인 것인 방법.
  5. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 규소계 중간층이 상기 기판 상에 증착 또는 결합되어 얻어진 것인 방법.
  6. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 규소계 중간층은 <111>, <11O> 또는 <1OO> 방향을 따라 배향된 단결정 규소층인 것인 방법.
  7. 청구항 6에 있어서, 상기 단결정 규소층이 <111> 방향으로 에피택셜하게 성장하는 것인 방법.
  8. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 규소계 중간층이 연속적인 형태, 불연속적이고 정렬된 형태, 또는 불연속적이고 정렬되지 않은 형태인 것인 방법.
  9. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 규소계 중간층의 두께가 100 nm에서 10 ㎛ 사이의 범위인 것인 방법.
  10. 청구항 1 내지 3 중 어느 한 항에 있어서, 50 ㎛ 초과의 두께의 Ⅲ족 질화물 층이 증착되는 것인 방법.
  11. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 기판은 사파이어, SiC, 석영, MgAl2O4, AlN 및 GaN 또는 이들의 조합물 중에서 선택되는 것인 방법.
  12. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 기판은 사파이어인 것인 방법.
  13. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 기판은 C-평면 (0001) 또는 R-평면 (10-12) 또는 M-평면 (1-100)의 사파이어인 것인 방법.
  14. 청구항 1에 있어서, 상기 Ⅲ족 질화물의 에피택셜 성장 전에 규소계 희생층 상에, AlN, SiC, 낮은 온도의 GaN, AlGaN, AlXGaYInl-X-YN (여기서 0≤X+Y≤1), Al2O3, AlAs, GaAs 또는 이러한 다양한 층의 조합물 중에서 선택되는 핵생성층(nucleation layer)이 증착되는 것인 방법.
  15. 청구항 14에 있어서, 벌크 Ⅲ족 질화물의 성장 전에, 상기 핵생성층 상에 초기 Ⅲ족 질화물 층이 증착되는 것인 방법.
  16. 청구항 15에 있어서, 상기 핵생성층 및 상기 초기 Ⅲ족 질화물 층의 두께가 각각 0.01 ~ 0.5 ㎛, 및 0.1 ~ 10 ㎛인 것인 방법.
  17. 청구항 16에 있어서, 상기 핵생성층 및 상기 초기 Ⅲ족 질화물 층의 성장 속도가 0.01 ~ 3 ㎛/h인 것인 방법.
  18. 청구항 1 내지 3 중 어느 한 항에 있어서,
    (ⅰ) 기판 상에 규소계 희생층의 결합 또는 증착,
    (ⅱ) 핵생성층의 증착, 및
    (ⅲ) 상기 규소계 희생층의 자발적인 증발이 양립가능한 공정 조건하에서, 이중층(규소계 중간층/핵생성층) 상에 두꺼운 Ⅲ족 질화물 층의 에피택시에 의한 증착
    의 상기 연속적인 단계들을 포함하는 것인 방법.
  19. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 두꺼운 Ⅲ족 질화물 층의 상기 성장 조건들이 독립적으로 또는 선택적으로 조합되어 취해지는 아래의 파라미터들에 의하여 정의되는 것인 방법:
    - 압력은 102 ~ 105 Pa 사이의 범위,
    - 온도는 800 ~ 1200 ℃범위, 및
    - 성장 속도는 10 ~ 200 ㎛/h의 범위.
  20. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 희생층이 연속적이지 않은 경우에, 희생층 상에 배타적으로; 또는 희생층으로 덮여지지 않은 기판의 구역 상에 배타적으로; 또는 희생층의 전체 표면 및 상기 기판의 노출된 구역 상에 상기 핵생성층이 증착될 수 있는 것인 방법.
  21. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 규소계 중간층의 화학적 에칭에 의하여, 상기 Ⅲ족 질화물 층 성장단계 후에 남아있는 상기 규소계 중간층의 잔여물을 제거하는 단계를 추가로 포함하는 방법.
  22. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 Ⅲ족 질화물 층 성장의 일부 또는 전부가 기상 에피택시, HVPE 또는 MOVPE에 의하여 수행되고, MOVPE는 MBE에 의하여 치환될 수 있는 것인 방법.
  23. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 Ⅲ족 질화물 층은 두 단계, 즉 MOVPE 또는 MBE 기술에 의한 낮은 성장속도의 첫 번째 단계, 및 HVPE 기술에 의해 상기 층의 두께를 증가시키는 두 번째 단계로 증착되는 것인 방법.
  24. 청구항 23에 있어서, 상기 첫 번째 단계에서 증착되는 상기 Ⅲ족 질화물 층은 0.1에서 5 ㎛/h의 범위의 속도로 증착되는 것인 방법.
  25. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 Ⅲ족 질화물은 마그네슘, 아연, 베릴륨, 칼슘, 탄소, 붕소, 크롬, 규소 및 철을 포함하는 그룹에서 선택되는 도핑 재료에 의하여 도핑되는 것인 방법.
  26. 삭제
  27. 삭제
KR1020067008056A 2003-09-26 2004-09-24 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법 KR101154747B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0311296A FR2860248B1 (fr) 2003-09-26 2003-09-26 Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
FR0311296 2003-09-26
PCT/FR2004/002416 WO2005031045A2 (fr) 2003-09-26 2004-09-24 Procede de realisation de substrats autosupportes de nitrures d’elements iii par hetero epitaxie sur une couche sacrificielle

Publications (2)

Publication Number Publication Date
KR20060079249A KR20060079249A (ko) 2006-07-05
KR101154747B1 true KR101154747B1 (ko) 2012-06-08

Family

ID=34307188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008056A KR101154747B1 (ko) 2003-09-26 2004-09-24 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법

Country Status (11)

Country Link
US (1) US7282381B2 (ko)
EP (1) EP1699951B1 (ko)
JP (1) JP4783288B2 (ko)
KR (1) KR101154747B1 (ko)
CN (1) CN100387760C (ko)
AT (1) ATE414189T1 (ko)
AU (1) AU2004276541B2 (ko)
CA (1) CA2540245C (ko)
DE (1) DE602004017781D1 (ko)
FR (1) FR2860248B1 (ko)
WO (1) WO2005031045A2 (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7348076B2 (en) * 2004-04-08 2008-03-25 Saint-Gobain Ceramics & Plastics, Inc. Single crystals and methods for fabricating same
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
WO2007057892A2 (en) * 2005-11-17 2007-05-24 Mosaic Crystals Ltd. Gan crystal sheet
US8435879B2 (en) 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
CN1988109B (zh) * 2005-12-21 2012-03-21 弗赖贝格化合物原料有限公司 生产自支撑iii-n层和自支撑iii-n基底的方法
JP2007217227A (ja) * 2006-02-16 2007-08-30 Sumitomo Electric Ind Ltd ＧａＮ結晶の製造方法、ＧａＮ結晶基板および半導体デバイス
KR20090018106A (ko) * 2006-05-09 2009-02-19 더 리전츠 오브 더 유니버시티 오브 캘리포니아 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술
DE102006029831A1 (de) * 2006-06-27 2008-01-03 Acandis Gmbh & Co. Kg Verfahren zur Herstellung strukturierter Schichten aus Titan und Nickel
KR101353277B1 (ko) * 2006-09-22 2014-01-22 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 C-플레인 단결정 사파이어 재료의 형성 방법
US8557042B2 (en) * 2006-12-08 2013-10-15 Saint-Gobain Cristaux Et Detecteurs Method for manufacturing a single crystal of nitride by epitaxial growth on a substrate preventing growth on the edges of the substrate
JP5125098B2 (ja) * 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
WO2008091910A2 (en) * 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
US20090130415A1 (en) * 2007-11-21 2009-05-21 Saint-Gobain Ceramics & Plastics, Inc. R-Plane Sapphire Method and Apparatus
KR100969812B1 (ko) * 2007-12-12 2010-07-13 주식회사 실트론 자가 분리를 이용한 질화갈륨 단결정 기판의 제조 방법
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
KR101423718B1 (ko) * 2008-02-26 2014-08-04 서울바이오시스 주식회사 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
US8633493B2 (en) 2008-08-04 2014-01-21 Goldeneye, Inc. Large area thin freestanding nitride layers and their use as circuit layers
US9171909B2 (en) 2008-08-04 2015-10-27 Goldeneye, Inc. Flexible semiconductor devices based on flexible freestanding epitaxial elements
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
EP2376680A1 (en) * 2008-12-24 2011-10-19 Saint-Gobain Cristaux & Détecteurs Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
JP4871973B2 (ja) * 2009-04-28 2012-02-08 株式会社沖データ 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
US8158200B2 (en) * 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
JP6117199B2 (ja) 2011-06-28 2017-04-19 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板及び形成する方法
JP6301259B2 (ja) * 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
WO2013123241A1 (en) * 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
JP2013173652A (ja) * 2012-02-27 2013-09-05 Tokuyama Corp 自立基板の製造方法
TWI528580B (zh) * 2012-03-30 2016-04-01 聖戈班晶體探測器公司 形成獨立式半導體晶圓之方法
CN102650074B (zh) * 2012-04-09 2015-09-16 中国电子科技集团公司第五十五研究所 制备大尺寸宽禁带单晶薄膜的结构和方法
JP6541229B2 (ja) * 2012-08-23 2019-07-10 シックスポイント マテリアルズ， インコーポレイテッド 窒化ガリウムおよび金属酸化物の複合基板
CN103074676B (zh) * 2012-09-13 2016-04-27 中国电子科技集团公司第四十六研究所 一种实现具有自剥离功能半导体材料生长的边缘保护方法
KR101381056B1 (ko) 2012-11-29 2014-04-14 주식회사 시지트로닉스 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법
KR102071034B1 (ko) * 2013-02-28 2020-01-29 서울바이오시스 주식회사 질화물 기판 제조 방법
FR3007193B1 (fr) * 2013-06-18 2016-12-09 Saint-Gobain Lumilog Materiau semi-conducteur incluant des zones d'orientations cristallines differentes et procede de realisation associe
CN103388178B (zh) * 2013-08-07 2016-12-28 厦门市三安光电科技有限公司 Iii族氮化物外延结构及其生长方法
TWI570911B (zh) * 2014-05-19 2017-02-11 新世紀光電股份有限公司 半導體結構
KR20160008382A (ko) 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
JP2016062956A (ja) * 2014-09-16 2016-04-25 アイシン精機株式会社 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置
FR3029942B1 (fr) * 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
US10181398B2 (en) 2014-12-30 2019-01-15 Sensor Electronic Technology, Inc. Strain-control heterostructure growth
WO2016197077A1 (en) 2015-06-05 2016-12-08 Sensor Electronic Technology, Inc. Heterostructure with stress controlling layer
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
FR3048547B1 (fr) 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
US11047650B2 (en) 2017-09-29 2021-06-29 Saint-Gobain Ceramics & Plastics, Inc. Transparent composite having a laminated structure
US11302800B2 (en) 2018-02-23 2022-04-12 The Texas A&M University System Fabrication of electronic devices using sacrificial seed layers
JP6553765B1 (ja) * 2018-03-20 2019-07-31 株式会社サイオクス 結晶基板の製造方法および結晶基板
FR3091020B1 (fr) 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
FR3091008B1 (fr) 2018-12-21 2023-03-31 Saint Gobain Lumilog Substrat semi-conducteur avec couche intermédiaire dopée n
DE102019115351A1 (de) * 2019-06-06 2020-12-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement mit Strahlungskonversionselement und Verfahren zum Herstellen von Strahlungskonversionselementen
FR3102776A1 (fr) 2019-11-05 2021-05-07 Saint-Gobain Lumilog Plaquette de nitrure d’élément 13 de variation d’angle de troncature réduite
FR3112238A1 (fr) 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
CN112820632B (zh) * 2021-01-14 2024-01-09 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN113161226A (zh) * 2021-03-10 2021-07-23 无锡吴越半导体有限公司 一种基于等离子体cvd的氮化镓单结晶基板制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277435A (ja) 1999-03-23 2000-10-06 Mitsubishi Cable Ind Ltd ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材
EP1246233A2 (en) 2001-03-27 2002-10-02 Nec Corporation Semiconductor substrate made of group III nitride, and process for manufacture thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996041906A1 (en) * 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
EP1007768A4 (en) * 1997-07-03 2003-07-16 Cbl Technologies ELIMINATION OF THERMAL INADEQUATION DEFECTS OF EPITAXIC FILMS BY SEPARATING THE FILM SUBSTRATE AT GROWTH TEMPERATURE
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US6498113B1 (en) * 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277435A (ja) 1999-03-23 2000-10-06 Mitsubishi Cable Ind Ltd ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材
EP1246233A2 (en) 2001-03-27 2002-10-02 Nec Corporation Semiconductor substrate made of group III nitride, and process for manufacture thereof

Also Published As

Publication number Publication date
EP1699951B1 (fr) 2008-11-12
CA2540245C (fr) 2012-02-14
FR2860248B1 (fr) 2006-02-17
JP4783288B2 (ja) 2011-09-28
CN100387760C (zh) 2008-05-14
DE602004017781D1 (de) 2008-12-24
EP1699951A2 (fr) 2006-09-13
KR20060079249A (ko) 2006-07-05
CN1882720A (zh) 2006-12-20
ATE414189T1 (de) 2008-11-15
US7282381B2 (en) 2007-10-16
WO2005031045A3 (fr) 2005-05-26
AU2004276541B2 (en) 2009-05-28
WO2005031045A2 (fr) 2005-04-07
JP2007506635A (ja) 2007-03-22
CA2540245A1 (fr) 2005-04-07
FR2860248A1 (fr) 2005-04-01
AU2004276541A1 (en) 2005-04-07
US20070072396A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
KR101154747B1 (ko) 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법
JP5827674B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
KR100401898B1 (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
KR100798976B1 (ko) 에피택셜 성장층의 제조방법
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2009519202A (ja) Ｉｉｉ族窒化物製品及び同製品の作製方法
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
JP2007106665A (ja) 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
JP2002343728A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US9252012B2 (en) Method of fabricating a nitride substrate
KR100450781B1 (ko) Gan단결정제조방법
US20050211988A1 (en) Method for production of a layer of silicon carbide or a nitride of a group III element on a suitable substrate
JPH0983017A (ja) エピタキシャルウェハおよびその製造方法
JP4728460B2 (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
JP2023532799A (ja) 窒化された界面層を有する半導体基板
JP2023510554A (ja) 高品質ｉｉｉ族金属窒化物種結晶およびその製造方法
WO2021210390A1 (ja) 半導体基板の製造方法、半導体基板、及び、成長層におけるクラックの発生を抑制する方法
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
JPH1179898A (ja) 窒化物単結晶薄膜の形成方法
JP2002231640A (ja) 窒化ガリウム基板及びその製造方法
JP4206609B2 (ja) 半導体装置およびその製造方法ならびに半導体基板の製造方法
JP4126452B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 7